CN1257209A - 小间距接触装置 - Google Patents
小间距接触装置 Download PDFInfo
- Publication number
- CN1257209A CN1257209A CN99124831A CN99124831A CN1257209A CN 1257209 A CN1257209 A CN 1257209A CN 99124831 A CN99124831 A CN 99124831A CN 99124831 A CN99124831 A CN 99124831A CN 1257209 A CN1257209 A CN 1257209A
- Authority
- CN
- China
- Prior art keywords
- mould
- test
- conduction
- pad
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种用于小间距器件的***,所述小间距器件包括单个的裸模,半导体晶片,芯片大小的组件,印刷电路板等,所述***用于确定小间距器件是否有缺陷。该***还可用于传递数据、能量,用于采集测量的数据,或在两种器件之间进行有关数据的测量,并用于实现至少一部分识别处理。
Description
本申请是1996,8,28申请的序列号为08/705886的专利申请的部分继续,后一申请是1955,12,11申请的序列号为08/570159的专利申请的部分继续,该申请是1995,4,21申请的序列号为08/427974,专利公开号为5475317的专利申请的继续,该申请是1993,12,23申请的序列号为08/172580的专利申请的部分继续。
本发明涉及一种构成并使用一种可再用的***用于和各种小间距器件建立接触的方法和装置,例如,未封装的半导体器件,半导体晶片,空的和填满的印刷电路板,以及其它小间距器件,例如集成电路片大小的组件和球-栅阵列组件。
多芯片模块(MCM),或混合集成电路通过在一个组件内组合多个集成电路模进行制造。这种MCM的生产率通常是低的,因为如果MCM内的任何一个模有故障,则认为整个组件是有缺陷的。例如,由于每个模块的各个生产率的积累效果,含有20个平均生产率为97.3%的单个模的MCM预计具有57.3%的总的生产率。因为模的总的成本可能是十分高的,所以MCM的生产经常是无利可图的,并使得MCM用户的花费经常是不能接受的。
因而,在把模封装在MCM中之前,需要确认各个模是“确实的好模”。一些现有技术参考资料描述试图通过以下步骤生产确实的好模:首先对模进行封装,接着在不同温度下进行试验,在升高的温度下使集成电路进行“老化”,通过破坏封装而将模移出使模复原,然后将模放在混合电路或MCM内。这种方法工作量大,成本高,并且仍然在确定模是否是“确实的好模”方面存在不确定性。因而,需要一种用于试验裸模的装置和方法,其能够以较高的效率和较低的成本对裸模进行试验。
另一些现有技术参考资料披露了几种探针卡,用于在晶片上对模进行试验。一些现有技术参考资料,例如Leedy的美国专利US5103557披露,在金属化层被加于各个模之前仍处于半导体晶片上时进行试验。然而,这些试验,仅仅证实在模的制造期间的这一阶段模是好的。并不对制成的模进行试验。重要的是检验制成后的模,因为不仅是加入金属化层时可以引入缺陷,而是在使模和半导体晶片分离时也可以引入缺陷。
上述装置和试验方法的问题在于利用具有刚性金属尖端的刚性的金属探针建立电的连续性。这种探针难于制造,并要求较好的维护。因为各个探针是如此之小,使得使用探针卡的实际困难包括:使其保持平直,使其保持在一个平的高度或保持在一个平面高度,通过处于正确位置的所有探针同时建立电接触,而不用在半导体晶片上施加能够使其破坏的过大的压力。此外,和电路内的合适的点建立电接触的轻微的动作可能是一个挑战性的工作。通常需要特殊的透镜或镜头来完成这一任务。因而,需要一种装置,用于使把试验设备和模连接的任务成为常规的,简单的和快捷的。
使用由Leedy描述的探针卡的另一个问题是,探针卡一般具有阻止在所需的频率范围内对集成电路进行全部功能试验的固有频率响应特性。此外,这些类型的探针卡被设计用于在模仍然是整个半导体晶片的一个整体部分时和模实现接触。这些探针卡并不打算用于试验空的单独的模。因而,这些卡不能用于试验裸模的全部可靠性,从而确定模是否能够在一个足够长的时间期间内进行操作。它们也没有提供在宽的温度范围内对模进行试验的装置。
另一个现有技术参考资料,例如Pedder的欧洲专利554622披露了使用和试验台连接的试验座,其中在空的受试模和试验座之间的的连接物是多个被焊接在试验座接点焊盘上的导电的微型凸起。这种装置的问题是,由于焊料凸起的刚度,极难制造这些凸起,使得对于所有模连接焊盘建立焊盘对凸起的连接。换句话说,使用这种凸起引入了平面度问题。此外,使用这种凸起不能确保和裸模连接焊盘实现紧密而连续的电连接。此外,频带宽度受到限制。因而,即使这些金属凸起能够和模连接焊盘成功地建立连续的导电状态,它们也不能支持所需的必须进行的所有类型的试验。
其它的方法利用聚酰亚胺膜,在膜上设置金属微型凸起。例如,见Aehr Test,Nitto Denko Denko Develop KGD Solution,ElectronicsPackaging & Production,September 1993,at 11-12。这篇文章披露了在聚酰亚胺膜上利用专有的成孔技术设置多个镀金或镀镍的凸起,用于使模的连接焊盘和底板的焊盘相连。使用这种载体能够使裸模和老化的底板相连,并能够进行老化试验。利用这种方法的一个问题是难于对小的微型凸起进行涂镀;这篇文章没有成分披露用于涂镀微型凸起的方法。第二个技术问题是在涂镀的凸起和底板或试验座的焊盘之间建立电的连续性。事实上,在这篇文章中,这种连接装置涉及使用不能为公众得到的专有技术。第三个技术问题是在高温试验和老化期间通常发生的温度偏移期间,刚性的凸起引起模连接焊盘的损坏。最后,这种方法不能完全解决上述的平面性问题。虽然聚酰亚胺膜具有一定的适应性,这能帮助减轻平面性问题,但是为了设置多个微型凸起,仍然需要高的精度和密度,每个微型凸起必须足够地接近同一平面,以便和裸模的连接焊盘建立电的连续性。这是因为由于使用承载刚性接点或探针的聚酰亚胺膜而得到的可弯曲运动的范围是小的。此外,已经知道,这种装置限制频带宽度,因此,也限制了可以进行的试验或老化处理的类型。
试验裸模的其它方法包括对裸模永久性地附加接口电路;使模和老化的底板相连接的电路。显然,这些方法的缺点包括增加模封装的尺寸和重量。此外,这些方法大大增加了试验裸模的劳动和材料成本。为了解决增加的重量和尺寸问题,其它的文章披露,在最后一步除去或剥落附加的封装。这种方法公认的缺点是,裸模连接焊盘经常被破坏,见由Falconer,Lippold在A Survey of Techniques for Producing KnownGood Die,ISHM-Nordic 31st Annual Conference at 3(1993)中所讨论的。
因为MCM的低的生产率,并因为试验被试的裸模以前在经济上没有利益,或者在技术上不能接受,MCM的成本,和生产由含有和MGM相同的模的各个集成电路的组合而构成的电路相比,一直是高的。因而,MCM制造工业一直不能满足需求,这部分原因是由于MCM的高成本所致。除非特定的设计要求减少空间和功率消耗,MCM的高成本是不合理的。因此,直到现在,仍然需要提供一种装置和方法,用于以低的成本试验被试的裸模,以便生产被包括在多芯片模块中的“确实的好模”。
除去需要接触和试验空的被试模之外,还需要接触和试验其它未封装的小间距器件,例如半导体晶片,封装的半导体器件,例如微球栅阵列,以及芯片大小的封装,并需要一种装置,用于试验或承载半导体器件,包括探针卡,空的印刷电路板和填满的印刷电路板。
在包括裸模的上述的每种小间距器件的试验期间碰到的基本问题和在标准的器件上给定尺寸和数量的接点的接触能力有关。此外,这问题越来越变得更加复杂。电子器件制造公司继续推行电子封装技术的小型化。例如,低成本的方形扁平组件越来越薄,并具有较小外形的封装。这些薄而小的组件的例子有薄的方形扁平组件(“TOFP”)和自动带连接(“TAB”)组件。电容、电阻和电感的离散元件组件的尺寸期望再缩小20%。印刷电路板和其它器件也正在继续缩小。一些专家相信,在表面安装应用技术中当前0.4mm的间距的限制马上就要被减少到0.15mm。
从接触技术和试验技术看来,朝向更小的管脚间距发展的趋势和封装的小型化显然正在产生新的问题和新的需要。这些当前的趋势将受到阻碍,除非可以成功地研制一种新的技术,用于接触不断增加的每平方英寸的接点数量和不断减少的接点尺寸,使得小间距器件可以根据需要能够在环境温度、高温和低温下正确地进行试验。
一种正在被使用的用于减少器件尺寸的封装技术是球栅阵列。球栅阵列,包括陶瓷球栅阵列,可以提供比围绕组件的周边设置引线更高的管脚密度。另一种能够比球栅阵列提供更高密度的技术被称为芯片大小的封装(chip-scale package)。芯片大小的封装在比封装内的芯片略大的平面上使用引线。
众所周知,所有这些新的技术要求基片技术和老化及试验技术有所发展。可能的最小的封装根本不是封装或裸模。不过,众所周知,裸模的使用一直受到其对确实的好模的可靠的供应的依赖性的妨碍。不过,更一般地说,所有这些类型的封装技术的发展依赖于一种装置和方法,所述装置和方法用于试验和接触这些不断变小的并且密度不断增加的接点。
对于上述的装置,接触如此之多的小接点的问题和试验裸模所碰到的问题相同,即建立可靠的导电接触,即使对于以不需要和被试验的器件进行某种连接的方式进行的老化试验也是如此。
本发明通过披露一种用于试验小间距器件,更具体地说,空的受试半导体模、半导体晶片、封装的半导体器件、芯片大小的组件,的可再用的载体***,和用于试验或承载半导体器件,包括探针卡、空的印刷电路板、填满的印刷电路板、球栅阵列和芯片大小的组件的电路解决了现有技术的问题。可再用的试验载体利用导电的弹性凸起(下面称为“弹性探针”)代替刚性的金属探针或焊料球。导电的弹性探针被永久性地施加于试验载体的导电的电路焊盘图形上,所述试验载体的电路焊盘布局基于要被试验的小间距器件的接点图形的布局。然后,通过固化处理使探针的黏附特性变得不能黏附的。用这种方式使探针固化能够使探针和被试验的或被接触的器件实行重复的和暂时的接触。
用于在试验载体的焊盘和小间距器件的相应的接点之间建立电的连续性的重要因素是被试验或被接触的器件的放置,使得接点被和导电弹性探针对准,并和导电弹性探针处于电接触状态。如同本领域的技术人员所理解的,两个元件之间的这种接触可用于不同的用途。例如,重复的接触可用于数据或能量的传递。重复的并暂时的接触可用于采集数据或者用于在从一个元件向另一个元件转移期间的测量相关的数据。此外,应当理解,使用一个元件作为模板,在精确对准状态下的连接可以用于实现校验识别或校验处理(例如电的/机械的图形识别)的至少一部分。
通过利用调准模板已经解决了对准问题。调准模板包括由具有孔的印刷电路板或陶瓷板或其类似物制成的板,所述孔大约等于被试验的器件的周边的尺寸或形状,所述孔位于调准模板内,使得在孔内的器件的放置能够强制相应的焊盘和器件的接点正确地对准。
用于解决对准问题的第二个实施例包括若干由硬材料制成的带或柱,它们被永久地放置在试验载体的表面上,使得由带或柱的内部的点限定的形状基本上限定被试验的模或器件的周边。如同调准模板一样,当模或被试验的器件被放置在排列的带或柱内时,实现模的相应的连接焊盘或被试验的器件的接点与试验载体的电路焊盘的正确的对准。
此外,为了和被试验的器件相配合,带或柱被以这样的方式放置,使得引导这些器件对准。例如,器件可以含有形成在其上的孔,用于当器件被正确地对准时和带或点配合。
解决对准问题的另一个实施例涉及使用机器人把被试验的器件或模对准或者把其放置在模载体或试验座上。这一技术包括观察要被对准的表面,并利用电子方式使图像重合。调整一个表面直到实现完全的对准。然后,使两个表面接触。
如果需要,用于试验的方法包括,在把被试验的器件放置在载体内并和试验设备实现电连接之前,从连接焊盘或被试验的接点上除去氧化物。已经发现,例如,在模的连接焊盘上自然形成的氧化物能够干扰试验结果,使得好模容易被诊断为坏模。在这方面,本发明的方法使用推动弹性探针而压紧模连接焊盘。可以理解,这种加力可以突破自然形成的氧化物,因而可以建立电的连续性。试验裸模或小间距器件的方法还包括推动并固定模或小间距器件压紧载体的导电的弹性探针,直到在模的每个连接焊盘或被试验的小间距器件的接点和其相应的弹性探针之间建立电的连续性为止。
本发明还包括用于对裸模、半导体晶片、和其它半导体器件以及小间距器件,封装的和未封装的,进行高温老化试验的方法,以便进行老化检验。
关于裸模和其它需要进行老化检验或试验的器件,需要确定模或器件和电路或母板在被称为“老化”试验期间处于连续的电接触状态。老化试验通常在烘箱或老化室内进行,并涉及在极端的或者至少在升高的温度下对被试器件连续地进行操作。在通常的环境中,当器件在老化板试验电路中***作时,所确定的技术的信任度通常消除需要连续地监视或检验电的连续性。不过,因为本发明利用基于暂时的封装,便不能假定已经存在电的连续性。因而,本发明披露了一种用于检验电的连续性的方法。特别是,本发明的方法是要通过老化处理期间,在老化板和试验与测量器件之间,通过连接合适的电缆,连续地或近似连续地获得数据或测量模的电压。然后,读出的非期望值将指示模的故障或电的连续性的丧失。
此外,用于试验的方法包括用于降低或升高被试验的模的温度或半导体器件的温度的装置(DUT),其中通过使热电冷却器(TEC)和模作热接触和DUT之间进行热传递。使用TEC代替当前使用常规的强迫空气温度强制装置进行对流热传递是较好的。
弹性导电探针和调准模板或调准柱主要用于完成本发明的总的目的,即提供一种用于试验空的单个的模和其它小间距器件的装置和方法,所述装置和方法能够减少这种试验的费用,并能够进行检验产品或器件的试验。
用于试验小间距器件的方法,更具体地说,用于试验半导体晶片的方法,包括把晶片放置在载体内,并进行晶片阶段的老化试验。对于在晶片阶段老化试验期间被检验出有缺陷的每个模,或者在老化期间进行处理时,或者在老化试验之前,产生一种“图形”,以便跟踪在半导体晶片上哪个模具有缺陷。此后,各个裸模被从半导体晶片上切下,然后,按照图形的指示,对于未发现缺陷的裸模进行进一步试验。完成最后的试验便得出关于裸模是否是确实的好模,因而可以被单个地封装或者在多芯片组件中被封装的结论。
图1表示在常规的座结构中模载体的剖视图;
图2表示在生产座内的部件的立体图;
图3表示裸模、调准板、模载体和载体连接器的剖视图;
图4表示具有引导点的模载体的顶视图;
图5表示在一种表面安装结构中的模载体的剖视图;
图6表示用于室温试验或烘箱试验的模夹以及具有载体连接器的模载体;
图7表示用于试验小间距器件的载体的剖视图;
图8是用于说明用于小间距器件,更具体地说,半导体晶片的调准模板一个实施例的透视图。
本发明,在其所有的实施方式中,克服了现有技术的缺点,通过提供一种载体,实现空的受试膜和其它小间距器件的试验,所述载体被设计用于保持小间距器件,并和小间距器件的接点建立电的连续性。这些缺点主要通过利用导电的弹性探针接触小间距器件,例如,模的连接焊盘,用于固定小间距器件的位置的调准模板和使得能够重复而高效地使用载体的整个构型,的接点,来克服的。此外,一些小间距器件,例如裸模,可以在整个试验期间被保持固定。这使得裸模能够在所有所需的温度下进行试验和检验。进行的特定试验按照裸模的复杂性和对模的检验要求而不同,并根据这些来确定。本领域的技术人员可以容易地确定哪一种试验程序是合适的,并可以利用这种试验程序进行试验。此外,本发明还披露了由本发明人使用的特定装置和试验步骤。
现在参看图1,其中示出了在常规的座结构中的模载体的剖视图。由图1可见,在模载体4的电路焊盘4b和裸模2的连接焊盘2a之间的电接触是通过弹性探针4a实现的。具体地说,模载体4包括多个电路焊盘4b,其排列和裸模2的连接焊盘2a相应,使得当裸模2被正确地置于模载体4的上方时,裸模2的连接焊盘2a准确地在模载体4的电路焊盘4b的上方对准。在模载体4的表面上设置电路焊盘4b的方法是已有的,并为本领域的技术人员所熟知。导电弹性探针4a被永久性地设置在电路焊盘4a上,其中弹性探针4a被设计用于连续且重复地和弹性探针和不同的模2的连接焊盘2a之间,或者在弹性探针和任何其它类型的导电探针之间,或者在弹性探针和包括其它弹性探针的引线之间建立电的连续性。具体地说,在探针被置于电路焊盘4b上之后,它们被固化,从而形成弹性的非粘结的表面,以便支持和其它导体的重复接触。不要求在膜2上的每个连接焊盘2a具有在模载体4上的一个相应的电路焊盘4b。在模载体4上要求的电路焊盘4b只是这样一些电路焊盘,通过这些焊盘在试验期间要施加或测量电信号。不过,为了简化和工程上的经济性,优选实施例包括模载体4上的一个这样的焊盘图形,其是裸模2上的连接焊盘的镜像。此外,电路焊盘的形状或尺寸可以改变,只要可以和载体的导电的弹性探针建立永久的接触即可。
参见图1,模载体4上的每个电路焊盘4b含有被永久地固定在其上的导电的弹性探针4a。可以利用不同方法在电路焊盘4b上淀积这些导电弹性探针4a。不过,本发明人发现,最满意的一种方法是,利用丝网印刷或模板印刷在电路焊盘4b上印制导电弹性探针4a,并利用本领域技术人员熟知的方法进行固化。例如,见美国专利US5074947,该专利在此列为参考。此外,应当理解,使用这些技术,例如光刻、分配、图形印刷和转移印刷,形成弹性探针或聚合物凸起,都落在本发明的范围内。
弹性探针的成分并不重要,只要弹性探针4a满足某个性能准则便可。对于试验裸模的性能准则包括:(1)弹性体必须能够经受宽的温度范围,最低为-55℃,最高为125℃(在军用准则的情况下);(2)弹性探针4a在结构上必须有些展性;以及(3)弹性探针4a必须在宽的频率范围内提供低的输出电阻,并且必须由于利用合适的如本领域技术人员熟知的导电涂敷剂涂敷而能够自由地导电。如果所披露的装置要用于试验其它小间距器件或离散的器件,则这些要求可以改变。例如,一种军用检验标准要求最低温度为-65℃,最高温度为175℃。这种变化也是披露的本发明的一部分。此外,重要的是,弹性探针4a能够在多种用途中保持其特性。可采用的弹性材料包括但不限于:聚环氧化物、聚苯乙烯、聚酰亚胺和其它弹性聚合物与环氧化物。最佳的材料是导电的环氧树脂。使树脂具有导电性的合适的涂敷剂包括钨、金、铜和银。最佳的涂敷剂是银,其被用于提供导电的黏合剂,如Kulesza等人的美国专利5196371和5237130所述,在此列为参考。不过,利用导电的聚合物这个构思包括利用类似的以及未研制的化合物,也可以利用其它的此处未提到的涂敷剂,这些都落在本发明的范围内。
至少有3种装置可以用于把空的半导体模2定位在被永久地固定在模载体4的电路焊盘4b上的弹性探针4a上。图2表示用于定位的一种装置,即调准模板6。调准模板6被永久地固定在模载体4上(图1,3,5和6)。参看图2,调准模板6包括和被试验的裸模2的尺寸和形状相应的孔8。这调准模板6被设计用于接收裸模2,并用于使膜2的连接焊盘2a的图形和模载体4的相应的导电弹性探针4a对准。
再次参看图2,调准模板6具有一个外部周边,其尺寸和形状基本上和模载体4的外部周边相同。此外,调准模板6由一种物质制成,其热膨胀系数和模载体4的热膨胀系数相匹配,并被设计用于永久性地被固定在模载体4的顶上。例如,调准模板6可以由以下材料制成:聚酰亚胺板、印刷电路板、陶瓷材料或其它高温高介电强度的材料。相应的模载体4可以由以下材料制成:印刷电路板、陶瓷或其它高温高介电强度的材料。如图1,3,5和6所示,调准模板6被固定在载体4的上表面上。
在本发明的优选实施例中,使用陶瓷基片材料制造模载体4,并利用聚酰亚胺的调准模板6。专业人员也可以利用印刷电路板之外的材料制造模载体,利用聚酰亚胺板之外的材料制造调准板,这并不是重要的。因而,实际的实施例或者调准板的材料并不重要,并且这都包括在本发明的范围内。
在用于使模固定以便进行试验的装置的另一个实施例中,设置来限定要用于放置裸模2的区域的小而结实的凸起,此处“引导点9”被永久性地设置在模载体4上。参看图4,裸模2(未示出)被设置在引导点9的图形内,使得当把模2放置在引导点9的图形内时,裸模2的连接焊盘2a(未示出)和模载体4的弹性探针4a接触。将这些引导点9的设置看作一系列的围墙柱是有助于理解的,其限定一个模的形状的周边,模2被精确地装配在引导点9的周边内。图4是说明模载体4的电路焊盘4b的排列与引导点9的排列之间的关系的顶视图。注意并不是所有的电路焊盘4b都包括导电的弹性探针4a。只有需要的以下电路焊盘才包括导电的弹性探针,至少是,必须经由其上施加或者监视电信号的那些电路焊盘包括弹性探针4a。不过,由于其它原因,专业人员可以确定是否需要设置附加的弹性探针。例如,由于结构支撑的要求或者由于工程经济性的考虑,可以采用“额外”的探针4a。
在用于定位的装置的另一个实施例中,利用机器人装置(未示出),即计算机控制的机械臂,从输入阵列或“格栅结构形堆”(未示出)中取出模2,并以高的精度将其放在模载体4上,并在模载体4的弹性凸起4a上保持着裸模2,使得模连接焊盘2a和载体4的电路焊盘4b之间保持电的连续性。为了建立这个电的连续性,机器人臂(未示出)不仅这样使模定位,使得模连接焊盘2a和模载体4的电路焊盘4a处于接通对准状态,而且还对模2施加推力至少使连接焊盘2a和导电弹性探针4b处于牢固的电接触状态。所述机器人机构被编程,用于把模2以高的精度重复地设置在模载体上,从而比用手工操作提供较高的生产率。为了提供放置精度,可以使用利用机器人机构的光学对准。机器人机构也可以用于从载体4上除去被试验的模2,并把其放在合适的输出阵列中或材料堆中,以便把好模2和有缺陷的模分开。这个实施例的明显的优点在于,可以利用低的总的劳动成本以流水线方式进行试验。
用于使模和给定的试验仪器相连的装置至少有3个实施例。一个实施例示于图1,其中用于连接的装置是标准的电路布线,所述电路布线使模载体4的电路焊盘4b和电路焊盘的引线5电气相连。模载体4的每个电路焊盘4b和模载体4的至少一个引线5相连。
图1示出了处于调准板6内的裸模2,其中裸模2的连接焊盘2a和被永久地固定在模载体4的电路焊盘4b上的弹性探针4a处于接触状态,弹性探针4b又通过连接引线4c和各个引线5相连。为了使本发明被清楚地说明,图中表示的裸模2具有升高的连接焊盘2a。不过,一般连接焊盘2a凹入模中。因而,探针4a的可延展的性质有助于在连接焊盘2a和探针4a之间建立连续性。用于连接模载体和其它电路的引线5和连线4c(以及图3中的载体连接器10的连线10b)的成分和方位可以改变,因而不是本发明的主要部分。
不过,可能有不和电路焊盘4b相连的模载体4上的引线5。在电路焊盘4b和引线5之间准确的结构和电气互连根据在试验时必须要建立电的连续性的模2的连接焊盘2a的数量而定。因为这种结构按照被试验的具体的模2的试验要求而有很大不同,所以这里不能指定一个特定的实施例。不过,本领域的技术人员不用经过试验便能确定应当采取什么样的互连方法。
在用于连接的装置的第二个实施例中,如图3所示,模载体4和载体连接器10相匹配。模载体4的电路焊盘4b被放置在模载体4的上表面上,而其连接焊盘4d被设置在其下表面上。载体连接器的连接焊盘10a通过连接线10b单独地和载体连接器10的引线5相连。
模载体4的连接焊盘4d和载体连接器10的连接焊盘10a可以以任何形式设置。一种好的排列是使模载体4的一行连接焊盘4d位于模载体4的每端。载体连接器10包括类似的结构,其中在载体连接器10上的一行载体连接器的连接焊盘10a被设计用于和模载体4的一行连接焊盘4d实现电接触。载体连接器的连接焊盘10a的排列是不重要的,只要其布局和模载体4的连接焊盘4d相应,或者是它的镜像即可。这个使用载体连接器10的实施例的一个优点在于,一个载体连接器10可以连接多个具有相应排列的连接焊盘4d的模载体4。
在用于连接的装置的第三个实施例中,如图5所示,表面安装的载体连接器12被固定在老化的板“或母板”14的表面上。不过,代替利用必须被焊接在老化板14上的金属销(未示出),这种表面安装载体连接器12使用一种弹性互连引线12a,如美国专利5074947所披露的,用于在老化板连接焊盘14a和模载体4的底连接焊盘4d之间建立电的连续性。使用这种类型的载体连接器作表面安装用是有利的,因为和载体连接器12或和任何其它利用金属引线5而需要焊接各个引线5的装置相比,在安装时节省劳力。此外,弹性互连引线12a和标准的载体连接器的薄的金属引线5a相比具有增加的频带宽度。
再次参见图2,陶瓷垫片7a被设计用于被放置在调准模板6和用于容纳模载体4、调准模板6和裸模2的生产座(未示出)的座盖7(图1)之间。垫片的用途是把模压紧在弹性探针4a上。不过,垫片和生产座(未示出)被这样设计,使得热电冷却器(TEC)30(图5)可以代替垫片7a,以便可以在高的或低的环境温度下进行试验。
参见图5,图中示出了辅助冷却热交换器24、热电冷却器30、裸模2、模载体4和表面安装载体连接器12之间的优选的机械的和物理的关系。TEC30被设置在和裸模2相邻的位置,并被推动使其和裸模2直接接触。此外,辅助冷却热交换器24被推动使其靠紧TEC的热的一侧。当模2必须在非室温下试验时,或者当需要去除裸模2的内部发热时,使用这种结构。这种结构能够支持所有已知的裸模2的处理,包括军用检验在内所需的温度范围。具体地说,军用检验要求模2在-55℃和+125℃的温度范围内进行检验。如果使用这种结构试验离散元件或其它器件,专业人员应当确保其TEC能够支持严格的温度范围。
有多种方法可以用于在扩展的温度下进行试验期间加热或冷却模2。一种方法包括把模2和模载体4放置在某种温度强制单元(未示出)的加热/冷却室内。
不过,加热和冷却室(未示出)和TEC/辅助冷却器相比,升高或降低模的温度需要较长的时间。如图5所示,TEC 30能够快速地升高或降低模2的温度,这是因为其中使用传导式热交换器,而不是对流式热交换器。使用这种***能够大大减少总的试验时间,因此,降低进行试验的成本。例如,使用对流温度强制装置,如对流箱(未示出)可以利用几倍的时间才能使模2达到所需的温度。使用热电冷却器/加热器的方法是本领域中熟知的,并且可以由这种装置的卖主容易地确定。
图5所示的热电冷却器包括用于保持模的真空管线26。可以使用辅助冷却***,包括入口管线24a和出口管线24b,用于通过辅助冷却***24使冷却水循环,其又进一步冷却TEC的热侧。最后,本发明人发现,用氮气清洗模可能是有利的,可以阻止结霜。
参见图6,夹具20在常规的烘箱中进行的老化试验。固定在模载体4上的夹具20将保持模2使其定位,使得模2的连接焊盘2a和被永久性地固定在模载体4的电路焊盘4b上的导电的弹性探针4a保持电的连续性。为了使用图6的夹具20,只需要把模2放置在图2所示的调准板6的孔8内,然后顺时针转动旋钮20d。螺栓20b将通过夹板20a向下转动,借以使夹具压板20c向下推动裸模2靠紧导电的弹性凸起4a。注意如果陶瓷垫片被放置在生产座内,生产座(未示出)可以完成相同的任务。因为模载体4和载体连接器10导电性地连接,载体连接器10可以***老化板14中(图5),用于连续进行老化处理。老化板14又通过按照本领域技术人员熟知的方式设置的标准布线和各个试验设备相连。
从历史上看,模2在封装之后已被老化。因为和封装的外部引线的电连接可以被容易地保持,所以在封装的模的老化处理期间没有什么理由担心会失去电的连续性。不过,因为这单个的裸模2不被永久地封装,在老化期间可能会不再保持连续的电接触。因此,对裸模2的老化方法可以包括进行连续的或定期的电子数据采样,以便确保维持电的连续性。一旦模2成功地完成“老化”和老化后的电试验,模2便可以加上标签,表明是“确实的好模”。
虽然“老化”是在电子工业中广泛使用的一个技术术语,但是本发明人的关于空的半导体模的老化处理如下:首先,模2被放置在生产座(未示出)内,或者被放置在模夹20内,如图6所示,进行预老化电试验。一旦模2处于生产座(未示出)内或者模夹20内,其便和一种电试验设备相连,以便对模进行复杂的功能试验。换句话说,模在这些方面进行试验,使得专业人员可以确定每个模的各种功能都是正常的。或者,模2应当被放置在和TEC30在热方面相连的模载体4内,如图5所示,然后在增加或减少的温度下进行复杂的试验和操作。在高温下(或低温下)进行预老化试验的优点在于,使有缺陷的模更容易被发现。显然,通过尽快地识别有缺陷的模可以节省费用。专业人员可以利用任何类型的生产座,只要其可以容纳模载体4和调准模板6即可。为了完全实施上述的本发明,生产座还必须能够容纳垫片7a,其尺寸限定的几何空间和由热电冷却器30限定的几何空间相同。本领域的技术人员容易确定这种座的具体设计,以便在生产环境中实施本发明。
一旦模成功地完成预老化电试验,不论在室温下或者在高温下,模2和模载体4,不论在生产座内还是在模夹具20内,都和老化板14相连,然后被放入烘箱内(未示出),并在升高的温度下保持一段按照试验规定或检验规定的一个时间。本发明人的优选的预老化方法在高温下对模进行试验。不过,其它的试验方法可能要求在低温下进行。老化处理的一个例子在125℃的烘箱内通过老化板14对模2最少操作24小时。对于某些应用,模2可以被保持在烘箱中长达168小时(对其它器件可能更长)。模2在烘箱内被保持的时间以及烘箱的温度由具体模所遵守的检验标准确定。
虽然模2在烘箱内,但是模在小于或等于其全部性能容量的条件下被“使用”或操作。此外,可以重复地对操作进行监视,以便确保模2被成功地操作或者确保老化处理期间维持电的连续性。因为模2被容纳在暂时的封装内,因而可能不处于连续导电的状态,所以给定的输出信号或数据寄存器的内容可以被重复地检查,从而证实新的信号或数据正在被引入模中,并且证实模2正在满意地处理这些信号和数据。最后,应当注意,可以利用热电冷却器代替烘箱进行这些老化处理。不过,实际上,在烘箱中进行老化试验能够同时对大量的模进行老化,因而是优选的。
在老化之后,进行老化后的电试验。老化后的电试验包括在25℃下(环境温度或室温)对模进行电试验,然后在高温下,高达125℃下进行试验,最后在低温下,可以低至-55℃,进行试验。所需的温度和用于复杂的电试验的时间长度也取决于对特定的模2所应用的检验标准。利用热电冷却器30进行老化后试验大大加快了试验过程,因为热电冷却器和辅助冷却热交换器相结合大大减少了用于升高或降低裸模2的温度所需的时间,该时间大约在1分钟内。此外,进行这些在各种温度下的一系列试验可以不必把模进行物理地移动或重新和其它设备连接。
为了合适地应用本发明,在把裸模2放置到导电弹性探针4a上之前需要对裸模2的每个连接焊盘进行清洁。在连接焊盘2a上形成的氧化物可以引起高电阻,因而阻止探针4a和焊盘2a实现电接触。在连接焊盘2a上形成的氧化物可以通过化学方法、超声波方法、通过使用某种刮磨装置的物理方法或者通过一些其它方法,例如离子刻蚀而被除去。应当注意,在整个处理期间,模2必须被正确地处理,以便阻止其由于寄生的静电电荷而被破坏。
现在参看图7,图7示出了本发明的另一个实施例,其中试验座100适用于包括半导体晶片的小间距器件。和图1-6的裸模试验座类似,试验座100适用于接收小间距器件30,所述小间距器件30包括多个接触点32,所述接触点32和试验座100的导电弹性探针34接触。如同图1-6的用于裸模2的试验座一样,在本发明的一个实施例中,利用常规方式(例如利用Epoxy Technology of Boston,Massachusetts的方法)在电路焊盘36上印制可展的导电弹性探针,所述电路焊盘36是载体38的一部分。此外,由图7的实施例可见,载体38还包括在载体38的底部的连接焊盘40,其中电路焊盘36通过轨迹42和连接焊盘40相连。
为了完成电路,图7的试验座100还包括载体连接器44,其由连接器引线46构成,并适用于和载体38的连接焊盘40实现电接触。还可以看出,载体连接器44包括轨迹48,其使连接器引线46和外部电路(未示出)相连。此外,由图可见,试验座100被直接安装在高温印刷电路板90上。
继续参看图7的试验座100,试验座100包括多个壁110,其形成孔120,小间距器件30被通过该孔放置,使得和载体38的弹性探针接触。如同图1-6的用于试验裸模2的试验座一样,重要的是使小间距器件30的接触点32和试验座100的探针34正确地对准。因而,为了实现对准,小间距器件30通过调准模板70被向下推动,如箭头60所示,其中在接触点32和载体38之间实现正确地对准。更具体地说,当小间距器件30通过调准板70***时,接触点32必须和探针34对准。
虽然调准模板70可以由不同的材料构成并利用不同的方式加工,但是调准模板70应当仔细地设计和制造,以便在试验和老化期间得到并保持正确地对准。更具体地说,因为已经知道,用于制造试验座和调准模板的各种材料在老化期间会发生膨胀与收缩,重要的是制造和试验座具有相同热膨胀系数的调准板,并利用具有良好的热稳定性的材料进行制造。否则,在最坏的情况下,在试验处理期间,半导体晶片可能不能和试验座100的探针对准。在本发明的一个实施例中,试验座100和调准板利用聚醚亚胺制成,例如Ultem1000聚醚亚胺。这种聚醚亚胺提供高的介电强度和优异的热稳定性,因而是理想的。此外,调准模板70利用激光进行加工,从而确保精度。对于当前的半导体晶片处理技术,激光加工的调准模板70可以用于正确地对准半导体晶片30,即使在半导体晶片30上具有5000或10000个连接焊盘32,因为半导体晶片30的整个尺寸是非常小的。在本实施例中,试验座100和调准模板70是由Ultem聚醚亚胺制造的。不过,座100被安装在高温印刷电路板90上,如图7所示。
继续参看图7的试验座100,还示出了盖80,在试验期间或在老化期间,其可以用于沿向下的方向60推动小间距器件30,使其固定。不过,在本发明的另一个实施例中,盖80利用类似于图5所示的热电冷却器30的热电冷却器代替,其中TEC的尺寸和形状适用于代替裸模2推进半导体晶片30。
重要的是,注意到图7中含有连接焊盘32,电路焊盘36,弹性探针34和为清楚起见而不按比例绘制的连接焊盘40。例如,某些小间距器件,即半导体晶片,可以具有5000个这种连接焊盘32。因而,和试验座相比,探针34、连接焊盘32、和电路焊盘36的相对尺寸是非常小的。不过本领域技术人员通过使用附图中的这种放大的特点,可以更容易地理解本发明。此外,如前所述,例如图7的载体38的电路焊盘36的尺寸或形状可以修正,只要和弹性探针34(图7)实现永久的电接触即可。
现在参看图8,图中示出了调准模板70的透视图,调准模板70包括孔72,当小间距器件30通过孔72被向着朝下的方向60推进时,该孔适用于和小间距器件30例如半导体晶片配合。此外,可以看出,小间距器件30还包括多个光学标记74,其用于利用光学方法使半导体晶片30和光学装置(未示出)对准。
继续参看图8,图中示出了本发明的另一个实施例,其中调准模板70被用于把小间距器件30放置在合适的对准位置,而标准的用于对准半导体器件的光学装置用于把预先指定的标记74定位在小间距器件30上,并用于调整小间距器件30的对准。用于对准小间距器件30或裸模2(图1)的光学装置和使用这种装置的方法是公知的,本领域技术人员能够容易地理解。在本发明的一个实施例(未示出)中,这种光学装置被用于对准小间距器件30,小间距器件30利用真空装置代替调准模板70被保持定位。小间距器件的位置通过调整真空装置的位置进行调整。不过,还是有许多不同的可以用于处理和移动小间距器件30的装置,其每个装置都可以利用本发明。
如同背景技术中所述,生产集成电路的现有技术的方法包括使用晶片探针进行简单的直流或交流试验,以便预先消除半导体晶片30上的80%的坏模76,然后锯开晶片30并封装裸模2,从而在进行检验试验之前形成集成电路。检验集成电路的处理包括进行100%的预老化试验,然后进行老化,再然后进行100%老化后试验。此时,具有故障的集成电路被排除,其余的为了销售或使用而进行处理。不过,利用本发明,可以使用不同的方法生产集成电路和在半导体晶片上形成的其它半导体器件,大大减少了由半导体晶片生产的各个集成电路的试验步骤。
现在再次参看图1,本发明用于生产晶片的方法包括进行晶片阶段的老化试验步骤。具体地说,因为图7的试验座100可以和小间距器件30(在本例中即半导体晶片)的连接焊盘32实现电接触,所以在老化试验期间,在半导体晶片上的各个模可以被试验。在老化试验期间,产生一种“图形”,其跟踪小间距器件30上的已经损坏的模76。术语“图形”用于表示以这种方式进行的对损坏的模76的任何种类的记录,使得损坏的模76可以被确定和分离。应当理解,一般地说,对裸模进行老化试验的方法可以采用本发明对半导体晶片进行老化的方法实施。因而,老化可以在烘箱中进行,或者利用热电冷却器进行。
当小间距器件30在老化后被切割以便分离模76时,由图形指示的有缺陷的模76被分开并被丢弃。在把有缺陷的模76从小间距器件30分开之后,剩余的裸模2进行全部试验,从而证实裸模2的全部正确的性能。对于这个试验阶段,可以利用上述的图1-6的试验座。经过这个试验阶段的裸模2被称为好模,其可以作为集成电路或者作为多芯片组件的一部分被单独地封装。此外,在晶片阶段的老化和切割之后,在被充分试验之前,剩余的裸模2也可以被封装。
值得注意,在晶片阶段老化试验期间,将检测出大部分有缺陷的模76。因而,因为小间距器件30可以含有多达几千个模76,事实上,在生产确实的好模2的过程中取消任何步骤都可以节省几千个步骤,其中每个步骤用于晶片上的每个模76。因而,例如,如果一个晶片含有2000个模76,其中400个是坏的,这400个坏模按照当前的技术在其被切开之前通过检测晶片被识别。这400个坏模在老化之前被丢弃。如果剩余的1600个中的50个是有缺陷的,它们将在封装与老化之后被识别。因此,可以理解,使用本发明的改进的技术,可以消除以下制造步骤:检测晶片以便确定400个坏模的步骤;1600个预老化试验;50个老化后的坏模的封装。此外,老化各个封装模的主要成本将相应地大大减少。
上面的说明只是本发明的实际例子,不脱离本发明的构思可以在尺寸、形状、材料元素的组合方面作出各种改变。在试验裸模2或其它小间距器件的方法方面也可以作出改变,例如半导体晶片、芯片大小的封装、印刷电路板、球栅阵列(BGA)封装、平栅阵列(LGA)封装以及使用探针卡的单模/多模。例如,通过消除老化试验步骤可以满足已知具有低的故障率的成熟的模或器件的检验要求。作为另一个例子,参照裸模2进行的跟踪也应用于试验小间距器件30,例如上面说明的或者没有提到的。因此,应当理解,本发明不限于上述的特定实施例或方法,根据上面的说明和附图,不脱离本发明的构思可以作出可以作出许多改变和改型。
此外,应当理解,按照要被试验的小间距器件的类型,载体和本发明的方法可以改变。例如,如果图7的小间距器件30是印刷电路板,则老化试验的要求可以修正甚至被取消。因此,可以看出,本发明旨在说明一种用于试验小间距器件的试验座,而并不限于裸模和半导体晶片,而是适用于任何小间距器件。因而,本领域的技术人员可以容易理解,根据特定的小间距器件,可以进行载体的物理尺寸的改变,或许还有用于进行试验的方法(由试验目的决定)的改变。这种改变可能是需要的,以便试验小间距器件,例如裸模,未封装的半导体器件,例如半导体晶片、以及封装的半导体器件和用于试验或承载半导体器件的现代电路装置,例如包括探针卡,空的印刷电路板,填满的印刷电路板,球栅阵列,平栅阵列,陶瓷球栅阵列和芯片大小的组件。
Claims (26)
1.一种***,包括:
其上具有接点焊盘的基片;以及
形成在所述接点焊盘上的可展的弹性探针,所述探针用于帮助在所述接点焊盘和电气器件的相应的接点焊盘之间形成暂时的电连接。
2.如权利要求1所述的***,其中所述可展的弹性探针借助于丝网印刷导电的聚合物而被形成。
3.如权利要求1所述的***,其中所述可展的弹性探针借助于模板印刷导电的聚合物而被形成。
4.如权利要求1所述的***,其中所述可展的弹性探针借助于使用导电的聚合物通过光刻步骤而被形成。
5.如权利要求1所述的***,其中所述可展的弹性探针借助于使用导电的聚合物通过分散(dispensing)步骤而被形成。
6.如权利要求1所述的***,其中所述可展的弹性探针借助于使用导电的聚合物通过图形印刷步骤而被形成。
7.如权利要求1所述的***,其中所述可展的弹性探针借助于使用导电的聚合物通过转印步骤而被形成。
8.一种***,包括:
其上具有接点焊盘的基片;以及
被形成在所述接点焊盘上的可展装置,所述装置被永久性地且刚性地和所述接点焊盘相连,用于帮助在所述接点焊盘和电气器件的相应的接点之间建立暂时的电连接。
9.如权利要求8所述的***,其中所述可展装置包括通过光刻步骤形成的导电的聚合物凸起。
10.如权利要求8所述的***,其中所述可展装置包括通过分散步骤形成的导电的聚合物凸起。
11.如权利要求8所述的***,其中所述可展装置包括通过图形印刷步骤形成的导电的聚合物凸起。
12.如权利要求8所述的***,其中所述可展装置包括通过转印步骤形成的导电的聚合物凸起。
13.一种用于形成一种装置的方法,其可用于在所述装置和一种电气器件之间建立重复的接触,包括以下步骤:
提供一种基片;
在所述基片上形成一个或几个焊盘;
在所述一个或几个焊盘上淀积一种导电的粘结材料,借以使所述导电的粘结材料和所述一个或几个焊盘永久性地连接;
使所述导电的粘结材料固化,使其成为非粘结的。
14.如权利要求13所述的方法,其中所述淀积步骤通过在所述一个或几个焊盘上通过模板印刷所述导电粘结材料来实现。
15.如权利要求13所述的方法,其中所述淀积步骤通过在所述一个或几个焊盘上丝网印刷所述导电粘结材料来实现。
16.如权利要求13所述的方法,其中所述淀积步骤通过在所述一个或几个焊盘上使用所述导电粘结材料通过光刻步骤来实现。
17.如权利要求13所述的方法,其中所述淀积步骤通过在所述一个或几个焊盘上分散所述导电粘结材料来实现。
18.如权利要求13所述的方法,其中所述淀积步骤通过在所述一个或几个焊盘上通过图形印刷所述导电粘结材料来实现。
19.如权利要求13所述的方法,其中所述淀积步骤通过在所述一个或几个焊盘上通过转印所述导电粘结材料来实现。
20.一种能够在第一元件和第二元件之间建立重复的接触的***,包括;
其上具有接点焊盘的基片,所述基片形成所述第一元件的一部分;以及
形成在所述接点焊盘上的可展装置,所述装置被永久性地且刚性地和所述接点焊盘相连,用于帮助在所述接点焊盘和所述第二元件的相应的接点之间建立暂时的电连接,以便实现一种操作。
21.如权利要求20所述的***,其中所述操作包括在所述第一元件和所述第二元件之间进行数据传递。
22.如权利要求20所述的***,其中所述操作包括在所述第一元件和所述第二元件之间进行能量传递。
23.如权利要求20所述的***,其中所述操作包括从所述第一元件和所述第二元件中至少一个采集数据。
24.如权利要求20所述的***,其中所述操作包括对所述第一元件和所述第二元件中的至少一个进行测量。
25.如权利要求20所述的***,其中所述操作包括关于对所述第一元件和所述第二元件中的至少一个进行至少一部分识别处理。
26.如权利要求25所述的***,其中所述识别处理包括关于所述第一元件和所述第二元件中至少一个的图形识别。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/193,830 US20020011859A1 (en) | 1993-12-23 | 1998-11-17 | Method for forming conductive bumps for the purpose of contrructing a fine pitch test device |
US09/193,830 | 1998-11-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1257209A true CN1257209A (zh) | 2000-06-21 |
Family
ID=22715196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN99124831A Pending CN1257209A (zh) | 1998-11-17 | 1999-11-17 | 小间距接触装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1257209A (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100442493C (zh) * | 2004-10-16 | 2008-12-10 | 塞米克朗电子有限及两合公司 | 用于大功率半导体模块和圆片单元的接触装置 |
CN102707219A (zh) * | 2012-06-21 | 2012-10-03 | 上海华岭集成电路技术股份有限公司 | 用于半导体器件测试的测试装置 |
CN102856215A (zh) * | 2012-07-27 | 2013-01-02 | 北京时代民芯科技有限公司 | 一种陶瓷柱栅阵列元器件的植柱装置及方法 |
CN103021985A (zh) * | 2011-09-21 | 2013-04-03 | 中国科学院上海微***与信息技术研究所 | 待测传感器芯片的电学引出结构及其应用 |
CN103063886A (zh) * | 2011-10-21 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 用于探测集成电路的探针卡 |
CN104515874A (zh) * | 2013-09-26 | 2015-04-15 | 北大方正集团有限公司 | 用于电路板测试的转接板及测试方法、测试装置 |
CN105655264A (zh) * | 2015-12-30 | 2016-06-08 | 北京时代民芯科技有限公司 | 一种ccga器件的植柱装置及植柱方法 |
CN110190033A (zh) * | 2019-04-25 | 2019-08-30 | 黄金平 | 一种电子产品用芯片固定装置 |
-
1999
- 1999-11-17 CN CN99124831A patent/CN1257209A/zh active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100442493C (zh) * | 2004-10-16 | 2008-12-10 | 塞米克朗电子有限及两合公司 | 用于大功率半导体模块和圆片单元的接触装置 |
CN103021985A (zh) * | 2011-09-21 | 2013-04-03 | 中国科学院上海微***与信息技术研究所 | 待测传感器芯片的电学引出结构及其应用 |
CN103021985B (zh) * | 2011-09-21 | 2015-07-22 | 中国科学院上海微***与信息技术研究所 | 待测传感器芯片的电学引出结构及其应用 |
US8957691B2 (en) | 2011-10-21 | 2015-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Probe cards for probing integrated circuits |
CN103063886A (zh) * | 2011-10-21 | 2013-04-24 | 台湾积体电路制造股份有限公司 | 用于探测集成电路的探针卡 |
CN102707219A (zh) * | 2012-06-21 | 2012-10-03 | 上海华岭集成电路技术股份有限公司 | 用于半导体器件测试的测试装置 |
CN102856215B (zh) * | 2012-07-27 | 2014-11-26 | 北京时代民芯科技有限公司 | 一种陶瓷柱栅阵列元器件的植柱装置及方法 |
CN102856215A (zh) * | 2012-07-27 | 2013-01-02 | 北京时代民芯科技有限公司 | 一种陶瓷柱栅阵列元器件的植柱装置及方法 |
CN104515874A (zh) * | 2013-09-26 | 2015-04-15 | 北大方正集团有限公司 | 用于电路板测试的转接板及测试方法、测试装置 |
CN104515874B (zh) * | 2013-09-26 | 2017-07-04 | 北大方正集团有限公司 | 用于电路板测试的转接板及测试方法、测试装置 |
CN105655264A (zh) * | 2015-12-30 | 2016-06-08 | 北京时代民芯科技有限公司 | 一种ccga器件的植柱装置及植柱方法 |
CN105655264B (zh) * | 2015-12-30 | 2018-07-31 | 北京时代民芯科技有限公司 | 一种ccga器件的植柱装置及植柱方法 |
CN110190033A (zh) * | 2019-04-25 | 2019-08-30 | 黄金平 | 一种电子产品用芯片固定装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5475317A (en) | Singulated bare die tester and method of performing forced temperature electrical tests and burn-in | |
US20020011859A1 (en) | Method for forming conductive bumps for the purpose of contrructing a fine pitch test device | |
TWI236723B (en) | Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device | |
US5468157A (en) | Non-destructive interconnect system for semiconductor devices | |
US7649368B2 (en) | Wafer level interposer | |
US6292003B1 (en) | Apparatus and method for testing chip scale package integrated circuits | |
US5986460A (en) | BGA package semiconductor device and inspection method therefor | |
US6627483B2 (en) | Method for mounting an electronic component | |
KR0175268B1 (ko) | 수평 하향식 접속 방식의 베어 칩 테스트 장치 | |
US6340838B1 (en) | Apparatus and method for containing semiconductor chips to identify known good dies | |
US7713871B2 (en) | System for contacting electronic devices and production processes thereof | |
US20010040464A1 (en) | Electric contact device for testing semiconductor device | |
US6340894B1 (en) | Semiconductor testing apparatus including substrate with contact members and conductive polymer interconnect | |
US8058888B2 (en) | Test apparatus for electronic device package and method for testing electronic device package | |
CN1257209A (zh) | 小间距接触装置 | |
US6573112B2 (en) | Semiconductor device manufacturing method | |
JP3128199B2 (ja) | 検査用プローブ | |
JP2008224675A (ja) | パッケージ・バーンイン試験用の構造及び方法 | |
US5196785A (en) | Tape automated bonding test apparatus for thermal, mechanical and electrical coupling | |
US10634717B2 (en) | Testing apparatus and testing method | |
US7102372B2 (en) | Apparatus and method for testing conductive bumps | |
JP2003506833A (ja) | コンプライアンスを制御したファインピッチ配線 | |
US6856155B2 (en) | Methods and apparatus for testing and burn-in of semiconductor devices | |
JP2000106257A (ja) | 半導体素子検査用ソケット、半導体装置、半導体装置の製造方法及び半導体装置の検査方法 | |
KR102309943B1 (ko) | 검사 장치 및 검사 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C53 | Correction of patent for invention or patent application | ||
CB02 | Change of applicant information |
Applicant after: McGraw - ess Applicant before: Epi Technologies Inc. |
|
COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: EPI TECHNOLOGIES INC. TO: MICRO-ES CO.,LTD. |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |