CN1255237A - 受控切分处理 - Google Patents

受控切分处理 Download PDF

Info

Publication number
CN1255237A
CN1255237A CN98804976A CN98804976A CN1255237A CN 1255237 A CN1255237 A CN 1255237A CN 98804976 A CN98804976 A CN 98804976A CN 98804976 A CN98804976 A CN 98804976A CN 1255237 A CN1255237 A CN 1255237A
Authority
CN
China
Prior art keywords
substrate
energy
cutting
processing
particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98804976A
Other languages
English (en)
Other versions
CN1146973C (zh
Inventor
弗兰乔斯·J·亨利
内森·W·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Genesis Corp
Original Assignee
Silicon Genesis Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/026,027 external-priority patent/US5994207A/en
Application filed by Silicon Genesis Corp filed Critical Silicon Genesis Corp
Publication of CN1255237A publication Critical patent/CN1255237A/zh
Application granted granted Critical
Publication of CN1146973C publication Critical patent/CN1146973C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26D—CUTTING; DETAILS COMMON TO MACHINES FOR PERFORATING, PUNCHING, CUTTING-OUT, STAMPING-OUT OR SEVERING
    • B26D3/00—Cutting work characterised by the nature of the cut made; Apparatus therefor
    • B26D3/28—Splitting layers from work; Mutually separating layers by cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F3/00—Severing by means other than cutting; Apparatus therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26F—PERFORATING; PUNCHING; CUTTING-OUT; STAMPING-OUT; SEVERING BY MEANS OTHER THAN CUTTING
    • B26F3/00—Severing by means other than cutting; Apparatus therefor
    • B26F3/002—Precutting and tensioning or breaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Forests & Forestry (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

从原料基片(10)的形成材料的薄膜的技术。此技术以所选择方式引导高能粒子通过基片(10)的表面到达表面下一选择深度(20),这里粒子具有一定浓度以确定在所选深度以上的原料基片材料(12)和此所选深度的晶格的粒子。一能源例如压缩流体被定向到原料基片的被选择区域来在此所选深度(20)启动对基片(10)的切分动作,于是切分动作形成扩张切分阵面来由原料基片的剩余部分释放原料材料。

Description

受控切分处理
对相关申请的交叉参考：
此发明由暂定申请“受控切分处理”(May 12，1997，申请号No，60/046276)、由申请“受控切分处理”(Feb 19，1998，申请号No.09/026115)、和由申请“受控切分处理”(Feb 19，1998，申请号09/026027要求优先权，这些申请的揭示内容在此被整体全面相结合应用。
发明背景
本发明是关于基片的制造。较具体说，本发明提供的技术包括为在用于半导体集成电路的硅—绝缘体基片的制造中采用例如压缩流体切分基片的方法和装置。但将会认识到本发明具有更广范围的适用性，它还可被应用于供其他各种装置用的基片：多层集成电路装置，集成半导体装置的三维封装，光电子装置，压电电子装置，微电子力学***(“MEMS”)，传感器，致动器，太阳能电池，平板显示器(如LCD，AMLCD)，生物和生物医学装置，等等。
技术工人或更恰当地说有技巧的人们很多年来一直在利用不太有用的材料制造有用的物品、工具或装置。在某些情况中，许多物中依靠较小的元件或标准来装配。另一方面，不太有用的物件也可被分离成为较小单元来改善其实用性。这些要被分离物品的普通示例包括衬基结构如玻璃板，金刚石，半导体衬基，等。
这些衬基结构常行利用各种技术来进行切分或者分离。某些情况中，衬基可采用锯割操作来进行切分。锯割操作一般依赖于旋转的刀片或工具，它们割穿衬基材料来将衬基材料分开成二块。但这种技术常常极其“粗糙”，一般不能用于在制造精细工具和组件的衬基中提供精确的分割。另外，锯割操作经常难以分离或者切割极硬的和/或易碎的材料例如金刚石或玻璃。
与之相应地开发了利用切分措施来分离这些硬性和/或易碎材料的技术。例如，在金刚石切割中，将很强的定向热/机械脉冲优先地导引成为沿着金刚石材料一结晶面。这一热/机械脉冲通常造成切分波阵面沿着主结晶面传播，此时当来自此热/机械脉冲能级超过沿所选择晶面的断口能级或者发生切分。
在玻璃切割中，常常是在一般恰当地为非晶质的玻璃材料上一优选的方向上加刻以应用工具的划线。此划线造成包围非晶质玻璃材料的较高应力区。在划线的两侧加以机械力，这增加沿此划线的应力直到多半沿此划线的玻璃材料断裂。这种断裂完成玻璃的切分过程，它可被用于包括家用在内的各种应用中。
虽然在应用到切割金刚石或家用玻璃中上述技术多半是能满意的，但它们在很小的复杂结构或精细的工件的制造中则具有严重的局限性。例如说，以上技术经常“很粗糙”不能以高精度应用于小巧精密的机床、电子装置的制造中。另外，以上技术可用于由另一个分离一大平面玻璃，但经常对由较大的衬基分离、或剥下薄膜则无效。而且，上述技术可能常常造成不只一个的沿稍许不同平面接口的切分波阵面，这对于精确切割应用是极不希望的。
由上述看到，希望一种成本上合算的并有效的由衬基分离薄膜材料的技术。
发明概述
按照本发明提供一种采用利用压缩流体或者流体喷射的受控切分操作来由衬基去除薄膜衬料的改善技术。这一技术使得能通过利用受控能(例如空间分布)和选择的条件启动应用单一的或多个切分区时衬基的切分处理以便能激发切分波阵面并使它能通过衬基传播来由衬基去除薄膜材料。
在一特定实施例中，本发明提出利用以压缩流体作受控切分处理由原料衬基形成薄膜材料的处理。此处理包括导引高能粒子(例如，具有足够动能的带电或中性分子，原子，或电子)通过原料衬基的表面到表面之下一选择深度，这里粒子为相当高的浓度来确定此选择深度以上原料衬基材料(例如可分开材料的薄膜)的厚度。为切分原料衬基材料，此方法提供能量到原料衬基一选择区域，在原料衬基中启动受控切分操作，由是将此切分操作作成为利用传播分波阵面来由原料衬基的其余部分释放原料材料。
大多数实施例中，切分的启动是依靠以足够能量使材料经受一个区域中的材料的断裂，造成切分波阵面，而不致发生不受控制的破碎或爆裂。此切分波阵面形成能(Ec)常常必须使之低于各区域的大块材料断裂能(Emat)以避免粉碎或爆裂材料。金刚石切割中的定向能脉冲向量或玻璃切割中的划线是例如其中切分能量被降低来使得能受控产生并传播切分波阵面的装置。切分波阵面自身为一较高应力区，进而一旦被产生，其传播需要较低能量来进一步由断裂的这一启动区切分材料。传播切分波阵面所需的能量被称为切分波阵面传播能(Ep)。此关系可表示为：
Ec＝Ep+[切分波阵面应力能]
受控切分处理的实现是依靠沿一较其他所有方向有利的方向降低Ep和将可用能量限制为低于其他非所希望方向的Ep。在任何切分处理中，当仅通过一扩展切分波阵面发生切分处理时较好的切分表面完成，虽然多切分波阵面也同样作用。
利用本发明可实现超过先前存在技术的众多的优点。特别是，本发明利用受控能量和选择的条件，优选地由包括多材料夹层膜的原料衬基切分薄膜材料。这一切分处理由衬基有选择地去除薄膜材料同时防止损伤薄膜或衬基其余部分的可能。相应地，其余的衬基部分可重复地再用于其他的应用。
另外，本发明在薄膜受控切分处理期间采用相对低的温度来降低被分离膜、原料基片、或按照其他实施例的多材料膜的温度偏差。在大多数情况中，受控切分处理如其他的那样可发生在例如室温下。这种较低温度举措付予了较大的材料和处理宽容度例如切分和粘结具有显著不同的热膨胀系数的材料。在另一些实施例中，本发明限制基片中的能量或应力到低于切分起始能量，它总的消除产生随机切分起始位置或者波阵面的可能。这降低早先存在技术中所造成的切分损伤(如缩孔，晶体缺陷，断裂，裂缝，分段，空隙，过度粗糙)。而且，本发明还降低由高于所需应力或压力作用所造成的损害和与先前技术相比由高能粒子所造成的结晶区。
本发明在已知处理工艺技术的意义上实现这些和其它利益。但对本发明的特性和优点可由参照后面的说明部分和所列附图实现进一步的理解。
所列附图为：
图1～11为说明按照本发明的实施例的受控切分技术的简化图；和
图12～18为说明按照本发明的构成硅—绝缘体基片的方法的简化断面视图。
                     特定实施例描述
本发明提供用于由基片去除薄膜材料而同时防止可能对此薄膜材料和/或基片其余部分的损伤的技术。此薄膜材料被附着到或者能被附着到目标基片上来构成例如硅—绝缘体晶片。本发明将能由参照附图和以下说明得到更好理解。
                     1.受控切分技术
图1为按照本发明的基片10的断面视图。此图仅作为图示说明而不限制权利要求的范围。示作为示例，基片10为一包含要加以去除(分离)的材料区12的硅晶片，它是由基片材料得到的相当均匀的薄膜。硅晶片10包括有上表面14，下表面16和厚度18。基片10还具有第一边(边1)和第二边(边2)(在下面附图中也将被引用)。材料区12还包括在硅晶片的厚度18内的厚度20。本发明提供利用以下的步骤序列去除材料区12的新颖技术。
被选择的高能粒子22通过硅晶片的上表面14注入到确定被称为薄膜材料的材料区12的厚度20的选择深度。各种不同技术可被用来注入高能粒子进硅晶片。这些技术包括利用例如Applied MaterialsEaton Corporation，Varian公司射束线离子注入设备的离子注入等。另一方面还采用等离子体浸没离子注入(“P111”)技术进行注入。PaulK.Chu，Chung Chan，和Nathan W.Cheung：“等离子体浸没离子注入的当前应用”(Semiconductor International，PP.165～172，June，1996)和P.K.Chu，S.Qin，C.Chan，N.W.Chung，和L.A.Larson：“等离子体浸没离子注入一半导体处理的欠成熟技术”(MATERIAL SCIENCE ANDENGINEERING REPORTS，A Review Journal，PP.207～280，VolumeR17，Nos.6-7，Nov.30，1996)中描述等离子体注入技术示例，二者在此结合作全面参考。而且，注入还可利用离子簇射产生。当然，所采用的技术依赖于应用。
按照应用，一般选择较小质量粒子来减少对材料区12损害的可能性。即就是，较小质量粒子易于通过基片材料行进到所选择深度而不致损伤粒子行进通过的材料区。例如，此较小质量粒子(或高能粒子)几乎可以是任何带电荷的(例如正或负电)和/或中性原子或分子，或电子等。在一特定实施例中，粒子可以是包括象氢及其同位素离子之类的离子、象氦以及同位素之类的稀有气体离子、和氖在内的中性和/或等电荷粒子。粒子也可以是由例如气体象氢气、水蒸汽、甲烷和氢化合物之类的化合物得到的粒子，和其他轻原子质量粒子。另一方面，粒子也可以是上述粒子、和/或离子和/或分子类和/或原子类的任何组合。粒子一般具有足够的动能来通过表面渗透到表面之下被选择深度。
作为示例利用氢作为进入硅晶片的注入类，应用一组特定条件进行注入处理。注入量在由约1015至约1018原子/cm2的范围内，而最好此用量大于约1016原子/cm2。注入能量在由约1kev至约1Mev的范围内，而一般为50kev。注入温度在由约-200至约600℃的范围内，最好低于400℃以防止大量氢离子散失出注入的硅晶片和注入故障及应力的可能性。氢离子能以约+/-0.03至+/-0.05微米精度被选择地导引进硅晶片到达选择深度。当然所用的离子型式和处理条件取决于应用。
实际上，注入粒子在所选深度沿着一平行于基片上表面的平面增加应力或降低断裂能量。此能量部分地取决于注入种类和条件。这些粒子降低所选深度基片的断裂能级。这就为在选择深度沿注入面的受控切分准备了条件。注入发生在所有内部地点的基片的能态不足以在基片材料内激发不可逆的断裂(即分离或切分)。但应指出，注入通常的确会在基片中造成一定量的可被随后的热处理例如加温热源或快速加温热源修复的缺陷(如微缺陷)。
图2为按照本发明的沿注入基片10断面的简化能量图200。此图仅作为图解说明而不对这里的权利要求范围加以限制。此简化图具有表述促成基片中的切分的能级(E)(或附加能)的垂直轴201。水平轴203表述由晶片底面至晶片顶面的深度或者距离。在注入粒子进晶片后，基片具有被表示为E205的平均切分能，它是沿此晶片深度各不同断面区切分晶片所需的能的量。切分能(Ec)等于非注入区中的大块材料断裂能(Emat)。在被选择深度20，能量(Ecz)207较低，因为注入的粒子主要是断开或削弱晶体结构中的键(即由粒子的存在造成应力增加也使得基片的能量(Ecz)207下降)以降低在所选深度切分基片所需的能量。本发明利用所选深度的较低能量(即增加的应力)以受控方式切分薄膜。
但基片在注入处理之后一般能避免跨越可能的切分波阵面或选择深度Z。的缺陷或“薄弱”区。在这些情况中，切分一般无法加以控制，因为它们经受到象大块材料非均匀性，固有的应力，缺陷的随机变异的影响。图3为跨越针对具有这些缺陷的注入基片10的切分波阵面的简化能量图300。此图300仅作为图解说明而不对这里的权利要求范围加以限定。此图具有表示附加能(E)的垂直轴301和表示由基片边1至边2的距离的水平轴303，就是，水平轴表述沿基片切分波阵面的区域。如图所示，切分波阵面具有二个分别被表示为区1和区2的区域305和307，它们具有低于平均切分能(ECZ)207的切分能(可能是因较高的缺陷浓度等所致)。相应地，极大地可能切分处理即在上述区域之一或双方同时开始，因为各区域均具有较周围区域要低的切分能。
下面参照图4说上图所表明的基片的切分处理示例。图4为通过注入基片传播的多切波阵面401、403的简化项视图400。切分波阵面在特别是包括区1和2在内的切分平面的“较薄弱”区起源。这些切分波阵面如由箭头所示随机地产生和传播。采用多切分波阵面之间的随机传播的制约是具有不同切分波阵面沿稍许不同平面的连接的可能，或形成爆裂的可能性，以下将对此作较详细说明。
图5为在例如区1 305和2 307由具多切分波阵面的晶片切分得的膜的断面视图500。此图仅用作图解说明而不对这里的权利要求范围构成限制。如所示，在沿稍许不同平面被确定的区域3 309与来自区域2的切分连接的由区域1的切分可能启动沿此膜的二次切分即爆裂311。取决于差异313的大小，此膜可能不具有适于制造集成电路或其他应用中所用的基片的足够的品质。具有爆裂311的基片一般不能用作处理。相应地，一般不希望采用随机状态的多波阵面切分晶片。可能以随机状态形成多切分波阵面的技术示例在被指定给Commissariat A 1’Energie Atomque(France)的申请人为MichelBruel(“Bruel”)的US专利No.5374564中有介绍。Bruel概括说明以采用热激发扩散的全局热处理(亦即热处理注入的整个平面)来切分注入晶片的技术。基片的全局热处理通常造成独立地传播的多切分波阵面的启动。总的说，Bruel揭示借助由全局热源启动和维持的切分操作进行的“非可控”切分操作，这可能产生不希望的结果。这些不希望的结果涉及一些潜在问题，例如切分波阵面的不完整连接，由于为维持切分的能级超过所需的量而使得被切分材料的表面上过度粗糙的表面光洁度，以及其他种种。本发明依靠在注入基片上能量的受控分配或选择布置来克服随机切分波阵面的形成。
图6为按照本发明采用选择布置切分能量的注入基片的简化断面图。此图仅作为图解说明而不对这里的权利要求的范围作任何限制。注入晶片经受选择性能量布置或定位或瞄准的步骤，产生在选择深度603对材料区12的受控切分操作。在优选实施例中，被选择的能量布置发生在基片10的选择深度403的边缘或拐角区附近。利用能源来供给脉冲。能源示例包括有化学能源，机械能源，电源，和散热装置或者热源。化学能源可有多种不同的如粒子，流体，气体，或液体。这些化学能源还可以是为在材料区增加应力的化学反应。化学能源被作为时间上改变、空间上改变、或连续的溢流而引入。在其他的实施例中，由旋转的、移动的、压缩的、扩张的、或超声波的能量来获得机械能源。机械能源可被作为时间上改变、空间上改变、或连续的溢流而引入。在另一些实施例中，由所加的电压或加的电磁场选择电源，被作为时间上改变、空间上改变的溢流引入。在还有一些实施例中，由辐射、对流、或传导选择热能源或者散热源。这种热源可由各种的如光电子束，流体喷射，液体喷射，气体喷射，电/磁场，电子束，热—电加热，加热炉等中选择。散热源可由流体喷射，液体喷射，气体喷射，低温流体，超冷却液体，热—电冷却装置，电/磁场等中选择。与前述实施例类似，热源也是作为时间上改变、空间上改变、连续的溢流被引入。还有，上述实施例中的任一个均能按照应用被加以组合或者分离。当然，所用的能量的型式取决于应用。
图6为按照本发明采用选择布置切分能量的注入基片的简化断面视图。此图仅作为图解说明而不对这里的权利要求的范围作任何限制。注入晶片经受选择性能量布置601或定位或瞄准的步骤，提供在选择深度603的材料区12的受控切分操作。在优选实施例中，选择能布置607发生在基片10的选择深度603的边缘或拐角区邻近。利用能源提供脉冲。各种能源的示例包括有化学能源，机械能源，电源和散热源能源。化学能源可包括各种各样的如粒子、流体、气体、或液体。这些化学能源还可能包括化学反应以增加材料区中的应力。化学能源作为时间上改变、空间上改变或连续的溢流地引入。在另外的实施例中，可由旋转、移动、压缩、扩展、或超声波能量获取机械能源。此机械能源被作为时间上改变、空间上改变、或连续的溢流引入。在再有一些实施例中，所加压或所加电磁场选择电源，被作为时间上改变、空间上改变或连续的溢流引入。在又一些实施例中，热源或者散热源由辐射、对流或传导中选择。这种热源可由光电子束、流体喷射、液体喷射、气体喷射、电/磁场、电子束、热—加热、加热炉等选择。散热源可由流体喷射、液体喷射、气体喷射、低温流体、超冷却液体、热—电冷却装置、电/磁场等选择。类似于前面的实施例，热源被作为时间上改变、空气上改变、或连续的溢流引入。再有，按照应用可将任何上述实施例加以组合或分离。当然所用能源也取决于应用。
在一特定实施例中，按照本发明的实施例能源可以是被加压的流体喷射(例如压缩的)。图6A表明按照本发明一实施例用于进行受控切分处理从流体喷嘴608喷射流体的简化断面视图。流体喷射407(或液体喷射或气体喷射)冲击基片10的边缘区以启动受切分处理。由被压缩或者加压的流体源喷射的流体被导引至所选择深度603的区域以便利用如机械、化学、热务从基片10切分一厚度的材料区12。如所示，流体喷射将基片10分离成为在所选择深度603相互隔开的区609和区611。此流体喷射也可被调整来启动和维持受控切分处理来由基片10分离材料12。取决于应用，流体喷射可在方向、地点和幅度上加以调节来达到所希望的受控切分处理。此流体喷射可以是液体喷射或气体喷射或液体与气体的组合。
在一优选实施例中，此能源可以是压缩源例如静态被压缩流体。图6B表明按照本发明一实施例的压缩流体源607的简化断面示图。压缩流体源607(例如压缩液体，压缩气体)被加到围绕基片10的四周或边缘的密封腔室621。如所示，此腔室被装置623封闭，它由例如O形环625等密封，并围绕基片的外边缘。此腔室具有被加到基片10的边缘区的维持为PC的压力以在注入材料的选择深度启动受控切分处理。基片的外表面或者正面被保持为可以是环境压力例如1大气压或较低的压力PA。此腔室内较高的压力与环境压力之间存在有压力差。此压差对所选深度603的注入区施加作用力。所选择深度的注入区在结构上比周围区域包括任何连接区较弱。通过压差施加作用力直至受控切分处理启动。受控切分处理由基片材料611分离材料厚度609以便在所选深度由基片材料剥离材料厚度。另外，压力PC以“杠杆作用”迫使材料区12由基片材料611分离。在切分处理期间，腔室中的压力也可被调节来启动和维持受控切分处理来由基片10分离材料12。取决于应用，可在幅度上调整压力来实现所希望的受控切分处理。此流体压力可由液体或气体或液体与气体的组合得到。
在一特定实施例中，本发明提供一受控传播的切分。此受控传播切分采用多个连续脉冲来启动和多半传播切分处理700，如图7所表明的。此图仅作为图解说明而不对这里的权利要求范围作限制。如所示，在基片边缘导引脉冲，向基片中心传播切分波阵面来由基片去除材料层。在此实施例中，一能源连续地对基片施加多个脉冲(即脉冲1、2和3)。脉冲1701被导引到基片的边缘703启动切分操作。脉冲2705也被导引在脉冲1的一侧边缘707以扩展此切分波阵面。脉冲3709沿扩展切分波阵面被导引到相对边缘711来进一步由基片分离材料层。这些脉冲的组合提供由基片作受控切分材料层的操作713。
图8为由作受控传播切分的前面实施例中的脉冲选择的能量800的简化图解。此图仅作为图解说明而不对这里的权利要求范围作限制。如图示，脉冲1具有超过平均切分能(E)的能级，用于启动切分操作所需能量。脉冲2和3利用沿切分波阵面的较低能级来维持或支持切分操作。在一特定实施例中，此脉冲为激光脉冲，这里撞击射束通过脉冲加热基片的被选择区域和热脉冲梯度导致协同超过生成单个切分波阵面的切分形成或传播能量的补充应力。在优选实施例中，撞击射束同时地加热和导致热脉冲梯度，它超过切分能量形成和传播能量。更可取的是，撞击射束同时冷却和导致热脉冲梯度，它超过切分能形成或传播能量。
任选地，基片的固有能态或应力可被全局地向着为启动切分操作所需的能级提升，但不足以按照本发明的在对基片导引多个连续脉冲之前启动切分操作。基片的全局能态可利用各种能源例如化学、机械、热(散热源或热源)或电气的，单独或相组合的升高或降低。化学能源可有各种形式如粒子、流体、气体、或液体。这些能源也可包括化学反应来增加材料区中的应力。化学能源被作为在时间上改变、空间上改变或连续的溢流引用。其他实施例中，由旋转的、移动的、压缩的、扩张的或超声能源得到机械能源。此机械能源可被作为在时间上改变、空间上改变或连续的溢流引入。在又一些实施例中，由所加的电压或所加的电磁场选择电能源，被作为在时间上改变、空间上改变、或连续的溢流引用。在再有的一些实施例中，由辐射、对流、或传导选择热源或散热源。这种热源可由光电子束、流体喷射、液体喷射、气体喷射、电磁场、电子束、热—电加热和加热炉中选择。散热源可由流体喷射、液体喷射、气体喷射、低温流体、超冷却液体、热—电冷却装置、电磁场、等等中选择。与前述实施类似，此热源也作为时间上的改变、空间上改变、或连续的溢流使用。再有，任何上述实施均可被加以组合或者分离，由应用情况而定。当然，所采用能源的型式也取决于应用。如指出的，全局能源增加材料区中能级或应力而不致在提供能量启动受控切分操作之前在材料区中启动均分操作。
在特定实施例中，能源提升基片切分平面的能级超过其切分波阵面传播能量仍不足以引起切分波阵面的自启动。具体说，热能源或热或无热(如冷却源)形式的散热源可被全局地加到基片来增加基片的能态或应力水平而不致启动切分被阵面。另一方面，能源也可以是电、化学或机械的。定向能源向被选择区域的基片材料提供能量应用来启动切分波阵面，通过基片的注入区自行传播直至薄膜材料被分离。可采用各种不同技术来启动切分操作。借助以下附图来说明这些技术。
图9为按照本发明的一个方面的应用单个受控能源的受控切分操作的能态900的简化图解。此图仅作图示说明而不对这些的权利要求范围作限制。在此实施例中，基片的能级或能态利用全局能源提升到高于切分传播能态，但低于启动切分波阵面所需的能态。为启动切分波阵面，一能源例如激光以脉冲形式将射束指向基片的边缘以启动切分操作。另一方面，此能源也可以是一以脉冲形式将冷却介质指向基片边缘来启动切分操作的冷却流体(如液体、气体)。全局能源维持切分操作，这一般需要低于启动能的能级。
图10和11说明本发明的另一个方面。图10为经受旋转力1001、1003的注入基片1000的简化图。此图像作为图解说明而不对这里的权利要求范围作限制。如所示，基片包括有上表面1005，下表面1007，和被选择深度的注入区1009。一能源利用光束或热源将基片的全局能级增加到高于切分波阵面传播能态的能级，但低于启动切分波阵面所需的能态。此基片在上表面上承受顺时钟方向旋转的旋转力1001和在下表面上承受逆时钟方向旋转的旋转力，这在注入区1009生成启动切分波阵面的应力。另一方面也可上表面承受逆时钟方向旋转力和下表面承受顺时钟方向的旋转力。当然，力的方向在此实施例中无关重要。
图11为按照本发明的应用旋转力的受控切分操作的能态的简化图。此图仅作为图解说明而不对这里的权利要求范围作限制。如前面指出的，基片的能级或能态利用全局能源(如热、射束)被提升到切分波阵面传播能态之上，但低于启动切分波阵面所需的能态。为启动切分阵波面，机械能措施例如加到注入区的旋转力启动切分波阵面。具体说，加到基片注入区的旋转力在基片中央产生零应力而在四周产生最大应力，基本上与半径成比例。此例中，中央启动脉冲造成径向扩张的切分波阵面切分基片。
被分开的材料区提供作处理用的硅材料薄膜。硅材料具有有限的表面粗糙度和用于硅—绝缘体基片所希望的平面特征。在某些实施例中，所分离的薄膜的表面精糙度小于约60nm，或小于约40nm，或小于约20nm的特性。相应地，本发明提供可比现有技术更平滑更均匀的硅膜。
在一优选实施例中，本发明在低于现有技术中所采用的温度下实践。具体说，本发明无需如现有技术那样增加整个基片温度来启动和维持切分操作。在某些对硅晶片和氢注入的实施例中，切分处理中基片温度不超过400℃左右。另一方面，基片温度也可在切分处理中不超过350℃左右。或者也可将基片温度通过散热源例如冷却流体，低温流体来基本上保持低于注入温度。相应地，本发明降低了因由随机的切分波阵面过量释放能量而造成的不必要的损伤的可能性，这一般改善了所附着表面和/或基片的表面质量。相应地，本发明以较高的总产量和质量提供在基片上形成薄膜。
上面的实施例是针对由基片切分材料薄膜加以说明的。但是基片可能在受控切分处理之前被配置在一工件例如加强板上。此工件连接到基片的上表面或者注入表面以便在受控切分处理期间提供对薄膜的结构支撑。此工件可采用各种结合或连接技术例如静电的、粘着的、原子间的相互作用来连接到基片。这里说明某些这种结合技术。此工件可由介质材料如石英、玻璃、蓝宝石、氮化硅，二氧化硅)、导电材料(硅，碳化硅，多晶硅，族III/V材料，金属)和塑料(如聚酰亚基胺材料)制成。当然，所用工件类型将取决于应用。
另一方面，具有要被分离的膜的基片也可在受控切分处理之前被暂时配置在转送基片如加强板之类上。此转送基片连接到具有薄膜的基片的上表面或者注入表面以便在受控切分处理期间对薄膜材料提供结构支撑。此转送基片可利用各种不同结合或者连接技术例如静电、粘接、原子间的相互作用来暂时连接到具有薄膜的基片。这里说明某些这种结合技术。转送基片可由介质材料(如石英、玻璃、蓝宝石、氮化硅、二氧化硅)、导体材料(硅、碳化硅、多晶硅、族III/V材料、金属)和塑料(如聚酰亚胺基材料)制成。当然，所用的转送基片的类型将取决于应用。另外，转送基片可在受控切分处理之后被用来由经切分的基片去除薄膜材料。
                     2.硅-绝缘体处理
按照本发明的制造硅—绝缘体基片的处理可被粗略地概括如下：
(1)提供原料硅晶片(可被涂覆以介质材料)；
(2)导入粒子进硅晶片到确定硅膜厚度的选择深度；
(3)提供目标基片材料(可被涂覆以介质材料)；
(4)通过将注入表面连接到目标基片材料来使原料硅晶片结合到目标基片材料；
(5)增加选择深度注入区的全局应力(即能量)而不启动切分操作(任选的)；
(6)利用流体喷射提供应力(即能量)到结合的基片的选择区以便在选择深度启动受控切分操作；
(7)提供辅助能到结合的基片来支持受控切分操作以便由硅晶片释放硅膜厚度(任选的)；
(8)完成原料硅晶片对目标基片的结合；和
(9)抛光硅膜厚度的表面。
以上步骤序列提供按照本发明的利用被加到多层基片结构的选择区域的能量来形成切分波阵面以启动受控切分操作的步骤。这一启动步骤以限制被加到基片的能量按受控方式开始切分处理。随后的切分操作的传播可由提供辅助能量到基片的选择区域支持切分操作来进行，或者利用来自启动步骤的能量来提供切分操作的进一步传播。这一步骤序列仅作为示例而不对这里所确定的权利要求范围加以限制。有关上述步骤序列的进一步细节在下面参照附图加以描述。
图12-18为按照本发明经受硅—绝缘体晶片的制造处理的基片的简化断面视图。此处理以提供类似于硅晶片2100的半导体基片开始，如图12所示。基片或原料包括有要被分离的材料区2101，用于由基片材料得到的相当均匀的薄膜。硅晶片包括上表面2103，下表面2105，和厚度2107。材料区还包括硅晶片厚度2107内的厚度(Z0)。任选地，介质层2102(如氮化硅，氧化硅，氮氧化硅)覆盖基片的上表面。本处理提供为制造硅—绝缘体晶片利用以下步骤序列分离材料区2101的新颖技术。
所选择高能粒子2109通过硅晶片上表面注入到确定被称为材料薄膜的材料区的厚度的选择深度。如所示，粒子在所选择深度(Z0)具有所希望的浓度2111。各种技术可被用来注入高能粒子进入硅晶片。这些技术包括利用例如象Applied Materials，Eaton Corporation，Varian公司制造的射束线离子注入设备的离子注入等。另一方面，注入也可利用等离子体浸没注入(“PIII”)技术。另外，注入也可利用离子族射进行。当然，所用技术取决于应用情况。
依据应用，一般选择较小质量粒子来减少对材料区损害的可能性。就是说，较小的质量粒子易于行进通过基片材料到达所选深度而基本上不会损伤粒子所行进通过的材料区。例如，此较小的质量粒子(即高能粒子)几乎可以是任何的带电荷(例如正或负)和/或中性原子或分子或电子等。在特定实施例中，粒子可以是包括氢及同位素的离子、稀有气体离子如氦及同位素、和氖在内的中性的和/或带电荷粒子。粒子也可以是可由复合物如气体，象氢气，水蒸汽，甲烷，和其他氢化合物得到的粒子，以及其他光原子质量粒子。另一方面，粒子也可以是上述粒子、和/或离子和/或分子形式和/或原子形式的任意组合。
处理采用将注入的硅晶片连接到一工件或目标晶片的步骤，如图13中所示。此工件也可以是各种其他型式的基片例如由介质材料(如石英、玻璃、氮化硅、二氧化硅)、导体材料(硅、多晶硅、族III/V材料、金属)和塑料(如聚酰亚胺基材料)制成的那些。但在本示例中此工件为硅晶片。
在特定实施例中，硅晶片利用低温热处理步骤连接或融合到一起。此低温热控处理通常保证注入的粒子不会在材料区加以过度的、可能产生非受控的切分操作的应力。一方面，由自结合处理进行低温结合处理。具体说，一个晶片被剥离以便去除氧化(即一个晶片是未被氧化的)。清洗液处理晶体表面来在晶片表面上形成O-H键。用来清洗晶片的溶液示例为混合物H2O2-H2SO4。干燥器干燥晶片表面以便由晶片表面去除任何残留液体或粒子。通过将经清洗晶片与一被氧化晶片面对面放置来进行自结合。
另一方面，自结合处理也可通过激活要被等离子体清洗结合的晶片表面之一来进行自结合处理。具体说，等离子体清洗利用由气体例如氩、氨、氖、水蒸汽、和氧得到的等离子体激活晶片表面。被激活的晶片表面2203被与另一其上具有氧化层覆盖2205的晶片表面放置。这些晶片为具有曝露的晶片面的夹层结构。被选择的压力被加到各晶片的曝露面上来将一晶片自行结合到另一个。
另一方面，采用配置在晶片表面上的胶合剂来将一晶片结合到另一个之上。此胶合剂包括环氧树脂、聚酰亚胺型材料等。可以采用在玻璃上旋转(spin-on-glass)层来将一个晶片表面结合在另一个的面上。这些在玻璃上旋转(“SOG”)材料包括有硅氧烷或硅酸盐，它们常与醇基溶剂等混合。SOG可以是—所希望的材料因为在被加到晶片表面之后凝固SOG常需要低温(如150℃～250℃)。
另一方面，各种其他低温技术也被用来将原料晶片连接到目标晶片。例如，静电结合技术可被用来将二晶片连接到一起。具体说，一个或二晶片表面同时被带上电荷来吸引另一晶片表面。而且，原料晶片可利用各种公知技术被融合到目标晶片。当然，所用技术取决于应用。
在将晶片结合成为夹层结构2300之后，如图14中所示，此方法包括受控切分操作分离基片材料以提供遮盖目标硅晶片2201的绝缘层2305的基片材料薄膜2101。受控切分利用选择分布或定位或瞄准能源的能量2301、2303到原料和/或目标晶片进行。例如可利用能量脉冲来启动切分操作。此脉冲利用包括机械能源、化学能源、散热源或热源、和电源在内的能源来提供。
受控切分操作借助任一前面指出的技术等启动，由图14加以说明。例如，用于启动受控切分操作的处理利用提供能量2301、2303到基片一选定区域以便在基片的选定深度(Z0)启动受控切分操作的步骤，由此利用传播切分波阵面而使得切分操作作释放要由基片分离的基片材料部分。在一特定实施例中，此方法采用单个脉冲来开始切分操作，如前面指出的。另一方面，此方法也可利用后随另一脉冲或连续的脉冲到选择的基片区域的启始脉冲。或者此方法也可提供脉冲来启动被沿基片扫描的能量所维持的切分操作。而且能量也可被扫描穿过基片的选择区来启动和/或支持受控切分操作。
任选地，按照本发明将基片材料的能量或应力向着为启动切分操作所需能级增加，但不足以在将一脉冲或多个连续脉冲导引到基片之前启动切分操作。基片的全局能态可利用各种不同能源例如化学、、热(散热源或热源)、或电的，单独或组合地来升高或降低。化学能源可包括粒子、流体、气体、或液体。这些能源也可包括有化学反应来增加材料区中的应力。此化学能源被作为时间上改变、空间上改变、或连续的溢流引入。另外的实施例中，由旋转、移动、压缩、扩张、或超声能源来得到机械能源。此机械能源能被作为时间上改变、空间上改变、或连续的溢流引入。在再有的实施例中，由所加电压或所加的电磁场选择能源，作为时间上改变、空间上改变、或连续的溢流引入。还有一些实施例中由辐射、对流、或传导选择热源或散热源。此热源可由光电子束，流体喷射，液体喷射，气体喷射，电/磁场，电子束，热—电加热，和加热炉中选择。散热源可由流体喷射，液体喷射，气体喷射，低温流体，超冷液体，热—电冷却装置，电/磁场，等等中选择。类似于前面的实施例，此热源作为时间上变化、空间上变化、或连续的溢流而引入。还有，任何上述实施例均可按应用加以组合或者分离。自然，所采用能源型式取决于应用情况。如指出的，全局能源增加材料区中的能级或应力而不致在提供启动受控切分操作之前启动材料区中的切分操作。
在一优选实施例中，此方法维持低于引入粒子进基片的温度的温度。某些实施例中，当导引能量来启动切分操作的传播的步骤期间基片温度被维持在-200至450℃之间。基片温度也可被维持在低于400℃或低于350℃的温度。在优选实施例中，此方法采用散热源来启动和维持切分操作，这在大大低于室温的条件下发生。
在一替换优选实施例中，按照本发明一实施例机械的和/或热能源可以是被增压(如压缩)流体喷射。此流体喷射(或液体喷射或气体喷射)冲击基片的边缘区2300以启动受控切分操作。来自压缩或加压的流体能源的流体喷射被引入到选择深度2111的一区域来由基片2100切分基片区2101厚度。此流体喷射由基片2100分离2101，它们在所选择深度2111相互分开。可调节流体喷射来启动和维持受控切分处理来由基片2100分离材料2101。取决于应用情况，可在方向、地点和幅度上调整流体喷射来达到的希望的受控切分处理。
按照某些实施例最后的结合步骤发生在目标晶片与材料区的薄膜之间，如图15所表明的。一实施例中，一个硅晶片具有覆盖层二氧化硅，这是在清洗材料薄膜前在表面上热生长的。此二氧化硅也可采用各种其他技术例如化学蒸镀来形成。晶片表面间的二氧化硅在此处理中热熔合到一起。
某些实施例中，来自目标晶片或材料区(原料晶片的)薄膜的被氧化的硅表面被进一步压到一起和经受氧化环境2401。此氧化环境可以是在扩散炉中作蒸汽氧化、氢氧化等等。压力和氧化环境的结合将二硅晶片在氧化表面或交接面2305处熔合到一起。这些实施例通常需要高温(例如700℃)。
另一方面，二硅表面也可被进一步压到一起并经受二晶片之间所加的电压。所加电压增高晶片的温度来促使晶片间的结合。这一技术限制了结合处理期间引入硅晶片的晶体缺陷量，因为启动晶片间的结合处理基本无需任何机械力。当然，所采用技术取决于应力。
在晶片结合之后，硅—绝缘体具有带硅材料覆盖膜的目标基片和目标基片与硅膜间的夹层氧化层，也如图15中所表明的。分离的硅材料膜的表面常常很粗糙，需抛光。抛光采用研磨和/或抛光技术的组合进行。在一些实施例中，分离表面采用的研磨步骤应用例如象旋转在分离表面上的磨料这样的技术来由其上去除任何缺陷或表面粗糙性。例如由称为Disco公司所造的“背磨机”这样的机械器即可提供这一技术。
另外，化学机械抛光或平面化(“CMP”)技术也可抛光分离膜表面，如图16所表示的。在CMP中，将附着到旋转压磨板(2503)的稀浆混合物直接传到抛光表面2503。这种稀浆混合物可借助连接到稀浆源的小孔传送到抛光表面。此稀浆经常为含有磨料和氧化剂例如H2O2，KIO3，硝酸铁的溶剂。磨料常常为硼硅玻璃，二氧化钛、氮化钛、氧化铝、三氧化铝、硝酸钛、氧化铈、二氧化硅(胶硅)、氮化硅、碳化硅、石墨、全钢石、和它们的任何混合物。此磨料在去离子水和氧化剂等的溶剂中混合。最好此溶剂为酸性的。
这种酸性溶剂通常在抛光处理中与来自晶片的硅材料作用。抛光处理最好采用聚氨基甲酸酯抛光盘。这种抛光盘例如是由Rodel制造以商标名IC-1000出售的产品。抛光盘以选定速度旋转。拾取带有膜的目标晶片的承载头在目标晶片的背面上施加选择大小的压力以便对膜施加所选定的力。抛光处理去除大致上为选择的膜材料量，这为随后处理提供相对光滑的膜表面2601，如图17中表明的。
在某些实施例中，氧化薄膜2406遮住覆盖目标晶片的材料膜，如图15中所示。在热退火步骤中形成此氧化层，它在以上说明中用于永远将材料膜结合到目标晶片。这些实施例中，抛光处理被选择调整来首先去除氧化物然后抛光此膜来完成处理。当然，此步骤序列取决于具体应用。
在一特定实施例中，硅—绝缘体基片为在其上形成集成电路经受一系列处理步骤。这些处理步骤在S.Wolf的“VLSI时代的硅处理”一文中(Vol2，Lattice Press，1990)中所介绍，该文在此结合作全面参考。包括有集成电路的完整的晶片部分2700由图18表明。如所示，晶片部分2700包括有效装置区2701和绝缘区2703。这些有效装置为各自具有源/漏区2705和栅极2707的场效应晶体管。界定一介质绝缘层2709来覆盖有效装置以将有效装置与任一覆盖层绝缘。
虽然以上说明是针对硅晶片的，其他基片也可采用。例如说，基片几乎可以是任何单晶、多晶甚至是非晶型的基片。另外，基片也可由III/V材料例如硅化镓、氮化镓(GaN)等制成。多层的基片按照本发明也可采用。多层的基片包括有硅—绝缘体基片，半导体基片上的各种夹叠层，及许多其他形式基片。另外，以上实施例一般是以提供脉冲能来启动受控切分操作的。此脉冲可由扫描通过基片的选择区域的能量替代来启动受控切分操作。还可扫描通过基片的选定区域来维护受控切分操作。本技术领域的熟悉人士很容易理解按本发明可加以应用的各种替换、修改和变体。
尽管以上是对特定实施例的完整说明，但可以采用各种各样的修改、替换结构和等同物。因此，上述说明和图解不应用来限制本发明的范畴，它由所附的权利要求来确定。

Claims (23)

1、一种用于由基片形成材料膜的处理方法，所述处理包括步骤：
以选定的方式将粒子通过基片的表面导引到所述表面下一选定深度，在所述选定深度所述粒子具有一定浓度以便确定在所选深度之上要被分离的基片材料；和
提供能量到所述基片的一选定区域以在所述基片中所述选定深度启动受控切分操作，据此使所述切分操作能利用传播切分波阵面来由所述基片释放部分所述材料。
2、权利要求1所述处理，其特征是所述粒子从由一组氢气、氦气、水蒸汽、甲烷、氢化合物及其他轻原子质量粒子中选择的源获取。
3、权利要求1所述处理，其特征是所述粒子由一组中性分子、带电荷分子、原子、和电子中选取。
4、权利要求1所述处理，其特征是所述粒子是高能的。
5、权利要求1所述处理，其特征是所述高能粒子具有足够的动能穿透所述表面到达所述表面之下所述选定的深度。
6、权利要求1所述处理，其特征是所述提供能量的步骤维持所述切分操作来由所述基片分离所述材料以提供材料膜。
7、权利要求1所述处理，其特征是所述提供能量的步骤增加所述材料中的受控应力和维持所述切分操作以便由所述基片分离所述材料以提供材料膜。
8、权利要求1所述处理，其特征是还包括提供辅助能量到所述基片来维持所述受控切分操作由所述基片分离所述材料以提供材料膜的步骤。
9、权利要求1所述处理，其特征是还包括提供辅助能量到所述基片来增加所述材料中的受控应力和维持所述受控切分操作由所述基片分离所述材料以提供材料膜。
10、权利要求1所述处理，其特征是所述导引步骤在所述选定深度形成所述基片的一组原子链损伤，链置换、削弱和断出链中选择的损伤。
11、权利要求10所述处理，其特征是所述损伤导致对所述基片材料的应力。
12、权利要求10所述处理，其特征是所述损伤降低所述基片材料承受应力的能力而不会有切分所述材料的可能性。
13、权利要求1所述处理，其特征是所述传播切分波阵面由单个切分波阵面或多个切分波阵面中选择。
14、权利要求1所述处理，其特征是所述导引步骤因在所述选定深度提供所述粒子而造成所述深度的所述材料区的应力。
15、权利要求1所述处理，其特征是所述导引步骤为射束离子注入步骤。
16、权利要求1所述处理，其特征是所述导引步骤为等离子体浸没离子注入步骤。
17、权利要求1所述处理，其特征是所述基片为由一组硅、金刚石、石英、玻璃、蓝宝石、碳化硅、电介质、族III/V材料、塑料、陶瓷材料和多层化基片选择的材料制成。
18、权利要求1所述处理，其特征是所述能量由静态能源或流体喷射源中选择。
19、权利要求18所述处理，其特征是所述流体被导引到所述选定深度以启动所述受近切分操作。
20、一种用于形成多层化基片的处理方法，包括步骤：
提供一多层化基片，所述基片包括在一选定深度具有一定浓度以确定在所述选定深度之上要被分离的基片材料的众多粒子的基片部分；和
提供流体到所述基片一选定的区域以在所述基片中所述选定深度启动一受控切分操作，据此使所述切分操作利用传播切分波阵面来由所述基片释放要被分离的所述材料部分。
21、权利要求20所述处理，其特征是所述流体由静态源或流体喷射源中选择。
22、权利要求20所述处理，其特征是所述流体喷射被定向到所述选定深度来启动所述受控切分操作。
23、权利要求20所述处理，其特征是所述流体喷射由压缩气体得到。
CNB988049767A 1997-05-12 1998-05-11 受控切分处理 Expired - Lifetime CN1146973C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US4627697P 1997-05-12 1997-05-12
US60/046,276 1997-05-12
US09/026,027 1998-02-19
US09/026,027 US5994207A (en) 1997-05-12 1998-02-19 Controlled cleavage process using pressurized fluid
US09/026,115 US6155909A (en) 1997-05-12 1998-02-19 Controlled cleavage system using pressurized fluid
US09/026,115 1998-02-19

Publications (2)

Publication Number Publication Date
CN1255237A true CN1255237A (zh) 2000-05-31
CN1146973C CN1146973C (zh) 2004-04-21

Family

ID=27362676

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988049767A Expired - Lifetime CN1146973C (zh) 1997-05-12 1998-05-11 受控切分处理

Country Status (6)

Country Link
EP (1) EP0995227A4 (zh)
JP (1) JP2001525991A (zh)
CN (1) CN1146973C (zh)
AU (1) AU7685198A (zh)
CA (1) CA2290104A1 (zh)
WO (1) WO1998052216A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101625995A (zh) * 2008-07-11 2010-01-13 株式会社迪思科 晶片处理方法
CN103077885A (zh) * 2013-01-31 2013-05-01 上海新傲科技股份有限公司 受控减薄方法以及半导体衬底
CN104620368A (zh) * 2012-09-07 2015-05-13 Soitec公司 用于沿选择的界面分离至少两个衬底的方法
CN104701239A (zh) * 2006-11-10 2015-06-10 信越化学工业株式会社 半导体衬底的制造方法
CN104979262A (zh) * 2015-05-14 2015-10-14 浙江中纳晶微电子科技有限公司 一种晶圆分离的方法
CN106529159A (zh) * 2016-10-28 2017-03-22 山东理工大学 压电控制单原子链纳米弦横向振动固有角频率计算方法

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG87916A1 (en) 1997-12-26 2002-04-16 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
US6540861B2 (en) 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
JP4365920B2 (ja) * 1999-02-02 2009-11-18 キヤノン株式会社 分離方法及び半導体基板の製造方法
US6468923B1 (en) 1999-03-26 2002-10-22 Canon Kabushiki Kaisha Method of producing semiconductor member
FR2795865B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'un film mince utilisant une mise sous pression
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
AU6905000A (en) * 1999-08-10 2001-03-05 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6653209B1 (en) 1999-09-30 2003-11-25 Canon Kabushiki Kaisha Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP2002075917A (ja) 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
FR2819099B1 (fr) * 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6770966B2 (en) * 2001-07-31 2004-08-03 Intel Corporation Electronic assembly including a die having an integrated circuit and a layer of diamond to transfer heat
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
FR2834380B1 (fr) 2002-01-03 2005-02-18 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2847714B1 (fr) * 2002-11-27 2005-02-18 Soitec Silicon On Insulator Procede et dispositif de recuit de tranche de semiconducteur
TWI233154B (en) 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
EP1427002B1 (en) * 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP2005039114A (ja) * 2003-07-17 2005-02-10 Disco Abrasive Syst Ltd 半導体ウェーハ移し替え装置
EP1730737B1 (en) * 2004-03-22 2013-01-16 Singulus Technologies AG Method and apparatus for separating disc-shaped substrates
DE102004041378B4 (de) 2004-08-26 2010-07-08 Siltronic Ag Halbleiterscheibe mit Schichtstruktur mit geringem Warp und Bow sowie Verfahren zu ihrer Herstellung
DE102005000826A1 (de) 2005-01-05 2006-07-20 Siltronic Ag Halbleiterscheibe mit Silicium-Germanium-Schicht und Verfahren zu deren Herstellung
US8241996B2 (en) 2005-02-28 2012-08-14 Silicon Genesis Corporation Substrate stiffness method and resulting devices for layer transfer process
JP5064692B2 (ja) * 2006-02-09 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
JP5064693B2 (ja) * 2006-02-13 2012-10-31 信越化学工業株式会社 Ｓｏｉ基板の製造方法
US8293619B2 (en) * 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
JP2008112847A (ja) * 2006-10-30 2008-05-15 Shin Etsu Chem Co Ltd 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
JP5166745B2 (ja) * 2007-03-07 2013-03-21 信越化学工業株式会社 単結晶シリコン太陽電池の製造方法
US20100193900A1 (en) * 2007-07-13 2010-08-05 National University Corporation Tohoku University Soi substrate and semiconductor device using an soi substrate
US7994064B2 (en) * 2009-06-15 2011-08-09 Twin Creeks Technologies, Inc. Selective etch for damage at exfoliated surface
JP5725430B2 (ja) * 2011-10-18 2015-05-27 富士電機株式会社 固相接合ウエハの支持基板の剥離方法および半導体装置の製造方法
JP2014138189A (ja) * 2013-01-16 2014-07-28 Silicon Genesis Corp 制御されたプロセス及び結果として生じるデバイス
JP6213046B2 (ja) * 2013-08-21 2017-10-18 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3032555B1 (fr) * 2015-02-10 2018-01-19 Soitec Procede de report d'une couche utile

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4466852A (en) * 1983-10-27 1984-08-21 At&T Technologies, Inc. Method and apparatus for demounting wafers
DE3803424C2 (de) * 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
EP0397237B1 (en) * 1989-05-08 1994-05-18 Koninklijke Philips Electronics N.V. Method of cleaving a plate of brittle material
DE4100526A1 (de) * 1991-01-10 1992-07-16 Wacker Chemitronic Vorrichtung und verfahren zum automatischen vereinzeln von gestapelten scheiben
JPH04359518A (ja) * 1991-06-06 1992-12-11 Nec Corp 半導体装置の製造方法
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
DE69233314T2 (de) * 1991-10-11 2005-03-24 Canon K.K. Verfahren zur Herstellung von Halbleiter-Produkten
US5269880A (en) * 1992-04-03 1993-12-14 Northern Telecom Limited Tapering sidewalls of via holes
FR2715503B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
JP3293736B2 (ja) * 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
CA2233096C (en) * 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
JP3667079B2 (ja) * 1997-03-26 2005-07-06 キヤノン株式会社 薄膜の形成方法
JP2877800B2 (ja) * 1997-03-27 1999-03-31 キヤノン株式会社 複合部材の分離方法、分離された部材、分離装置、半導体基体の作製方法および半導体基体

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701239A (zh) * 2006-11-10 2015-06-10 信越化学工业株式会社 半导体衬底的制造方法
CN104701239B (zh) * 2006-11-10 2018-01-26 信越化学工业株式会社 半导体衬底的制造方法
CN101625995A (zh) * 2008-07-11 2010-01-13 株式会社迪思科 晶片处理方法
CN101625995B (zh) * 2008-07-11 2013-06-19 株式会社迪思科 晶片处理方法
CN104620368A (zh) * 2012-09-07 2015-05-13 Soitec公司 用于沿选择的界面分离至少两个衬底的方法
CN104620368B (zh) * 2012-09-07 2016-12-07 Soitec公司 用于沿选择的界面分离至少两个衬底的方法
US10093086B2 (en) 2012-09-07 2018-10-09 Soitec Method for separating at least two substrates along a selected interface
CN103077885A (zh) * 2013-01-31 2013-05-01 上海新傲科技股份有限公司 受控减薄方法以及半导体衬底
CN103077885B (zh) * 2013-01-31 2016-06-01 上海新傲科技股份有限公司 受控减薄方法以及半导体衬底
CN104979262A (zh) * 2015-05-14 2015-10-14 浙江中纳晶微电子科技有限公司 一种晶圆分离的方法
CN104979262B (zh) * 2015-05-14 2020-09-22 浙江中纳晶微电子科技有限公司 一种晶圆分离的方法
CN106529159A (zh) * 2016-10-28 2017-03-22 山东理工大学 压电控制单原子链纳米弦横向振动固有角频率计算方法

Also Published As

Publication number Publication date
AU7685198A (en) 1998-12-08
CA2290104A1 (en) 1998-11-19
JP2001525991A (ja) 2001-12-11
WO1998052216A1 (en) 1998-11-19
EP0995227A4 (en) 2000-07-05
CN1146973C (zh) 2004-04-21
EP0995227A1 (en) 2000-04-26

Similar Documents

Publication Publication Date Title
CN1146973C (zh) 受控切分处理
US6458672B1 (en) Controlled cleavage process and resulting device using beta annealing
US6582999B2 (en) Controlled cleavage process using pressurized fluid
US6291314B1 (en) Controlled cleavage process and device for patterned films using a release layer
CN105051919A (zh) 用于形成光电器件的技术
US6248649B1 (en) Controlled cleavage process and device for patterned films using patterned implants
US7776717B2 (en) Controlled process and resulting device
US9159605B2 (en) Controlled process and resulting device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20040421