CN1254218A - 嵌套前馈失真减小*** - Google Patents

Abstract

一种减小主信号路径上来自主放大器的失真的嵌套前馈失真减小***,使用一个嵌套前馈装置用于校正放大器,以减小由该校正放大器产生的失真。在减小来自校正放大器的失真以及逐级使用更高质量的校正放大器时,该嵌套前馈装置产生来自主放大器的失真的一个改进的、更稳定的表示,由此减轻了在产生带减小的失真的放大的信号时可变的增益和/或相位控制的需要。

Description

嵌套前馈失真减小***

本发明涉及放大器并且尤其涉及用于放大器的一种嵌套前馈失真减小***。

放大器通常在一个信号上加上不希望有的失真，产生的输出信号包括失真或非线性分量以及输入信号分量。该失真包括加到该信号上或对该信号有不利影响的任何干扰信号。因此有必要发明能够基本消除或显著减小由放大器产生的失真的技术。

前馈校正通常用于现代放大器中，以改进放大器对不同输入模式的线性。前馈校正的实质是处理由放大器产生的失真，例如互调(IMD)分量，使得在最后的叠加点处消除失真。由于输入信号模式以及合成的失真位置的不可预见性，一些前馈方案在主信号路径上注入一个已知信号，即导频信号，与放大过程产生的失真一起传输。通过设计前馈失真减小电路以探测和减小该导频信号，失真也被减小了。

图1公开了一种前馈校正电路10，它能够使用一个导频信号以减小由RF放大器12产生的失真。信号例如一令载波信号被加到分路器14。分路器14复制或产生位于主信号路径16和前馈路径18上的信号的一个模拟表示。分路器14是称为回路#1的前馈回路的一部分，回路#1除了分路器14以外，还包括增益和相位电路20、耦合器22、RF放大器12、延迟电路24以及耦合器26和28。主路径16上的信号被加到增益和相位电路20。增益和相位电路20的输出与导频信号被加到耦合器22。典型地，导频信号的幅值比信号的幅值小得多(例如小30dB)，使得不会影响放大器12的工作。耦合器22的输出被加到放大器12，放大器12的输出包括放大的信号、放大的导频信号以及由放大器12产生的失真信号。放大器的输出的一部分从耦合器26引出，并且通过耦合路径30在耦合器28处与信号(路径18上的信号)的延迟形式合并。路径18上的信号已经经历了由延迟电路24提供的足够的延迟，使得这样的信号与通过路径30在耦合器28处出现的信号经历了相同的延迟。

增益和相位电路20通过控制路径32由控制信号控制以调节信号的增益和相位，使得通过路径30在耦合器28处出现的信号与耦合器28处的延迟信号基本反相(幅值相同但相位相差180°)。在增益和相位电路20的控制路径32上出现的控制信号以众所周知的方式如使用探测电路从点A处的信号导出。探测电路探测信号的众所周知的电信号特性例如幅值、相位和频率。因此，加到耦合器28的信号基本相互补偿，在点A处留下导频信号和由放大器12产生的失真。因而，回路#1是一个前馈回路，用于在点A处隔离导频信号和由放大器12产生的失真信号。

在点A处出现的信号(导频信号和失真信号)被馈入增益和相位电路34，增益和相位电路34的输出馈入主校正放大器36，主校正放大器36的输出馈入耦合器38。放大器12的输出信号(信号、导频信号和失真信号)的一部分馈入延迟电路40，延迟电路40的输出馈入耦合器38。延迟电路40使得来自放大器12的输出并加到耦合器38的信号与来自放大器36的输出并加到耦合器38的信号经历基本相同的延迟。

导频信号用于获得有关主信号路径16中失真补偿程度的信息。该信息是通过探测导频信号的众所周知的电信号特性，例如该导频信号的幅值、频谱成分、相位响应而获得的。例如，耦合器38处补偿后的导频信号的幅值能够显示失真补偿的程度。如果该导频信号的幅值在耦合器38后很小，则失真的幅值也很小。探测电路42，例如连接到一个对数探测器的混频器(或其它已知的探测电路)，将探测该导频信号，并且利用该信息产生控制信号到路径46上，以使增益和相位电路34修改点A处的导频信号，使得主路径16上耦合器38处的导频信号与前馈路径18上耦合器38处的导频信号基本反相(幅值相同但相位相差180°)。耦合器38处的相应的导频信号和失真信号分别相互基本补偿，在***的输出处留下信号(或信号的放大形式)。因此，包括耦合器26、耦合器28、增益和相位电路34、放大器36、耦合器38和延迟电路40的回路#2是一个前馈回路，它利用从导频信号获得的信息基本补偿由放大器12产生的失真。

但是，在实际***中，很少有失真和导频信号的完全补偿。前馈失真减小***要求严格的工作容限，例如，为实现IMD中30dB的减小，典型的前馈校正***可能要求+或-0.1dB的频率平坦响应(工作频带上的幅值偏差)以及+或-1度的相位线性(工作频带上关于直线的相位偏差)。获得这样的精度很困难。在使用导频信号的前馈失真减小信号中，由于导频信号的补偿以及导频信号幅值相对于输出信号幅值，前馈失真减小***的输出处的导频信号的幅值典型地较小。因而，探测***输出处的导频信号很困难。为了改进该失真减小***的输出处导频信号的探测，一些方案被开发，以在合适的位置产生导频信号以及改进探测和控制。这些方案典型地增加了***的成本。

无导频前馈失真减小方案被开发以消除导频信号，由此不再需要导频产生、探测和控制电路，例如耦合器22和导频探测电路42。但是，无导频前馈减小***在其输出处无法探测一个已知的导频信号以补偿变化的工作条件。代替在耦合器38处探测导频信号以改进补偿的是，无导频前馈***能够利用增益和相位控制电路54响应来自耦合器56和58的输入，以产生进入增益和相位电路34的增益和相位控制信号。相应地，增益和相位电路34提供可变的相位和/或增益调节，为前馈路径18上的失真保持合适的增益和/或相位，以改进耦合器38处主信号路径16的失真的减小。该增益和相位控制电路增加了成本和复杂性，并且实现失真的足够减小很困难。例如，校正放大器36产生带二次失真的放大的失真，注入主信号路径16。

需要一个失真减小***，能够提供足够的失真减小，同时减少与其它失真减小***有关的任何问题的。

本发明包括一个嵌套前馈失真减小***，它在减小主信号路径上来自一个主放大器的失真时，使用一个嵌套前馈装置用于该校正放大器以减小由该校正放大器产生的失真。在减小来自该校正放大器的失真以及透级使用更高质量的校正放大器时，该嵌套前馈装置产生来自该主放大器的失真的一个改进的、更稳定的表示，由此减轻了在产生带有减小的失真的放大的信号时可变增益和/或相位控制的需要。

例如，前馈失真减小***接收一个将在主信号路径上放大的信号，并且产生进入该主信号路径和一个前馈路径的信号的模拟表示。主信号路径上的信号被加到主放大器，该主放大器的输出包括放大的信号以及由主放大器产生的失真信号。主放大器的输出的一部分被放在一个耦合路径上并且与前馈路径上的信号的延迟形式合并，以将主放大器产生的失真隔离到前馈路径。前馈路径上的失真被馈入一个嵌套前馈装置。该嵌套前馈装置向主校正放大器提供该失真，该主校正放大器放大来自主放大器的失真并产生二次失真。嵌套前馈装置使用一个更小的、更高质量的第二校正放大器以产生来自该主放大器的失真的一个改进的、更稳定的表示，从而减小来自该校正放大器的二次失真。通过使用来自该主放大器的失真的一个改进的、更稳定的表示以减小主信号路径上的失真，该嵌套前馈失真减小***提供改进的失真减小并且减轻了相位和/或增益控制的需要。使用连续的嵌套前馈装置提供了来自该主放大器的失真的愈加稳定和更精确的表示。

在一个示范的嵌套前馈装置中，前馈路径上的失真被分路到一个主校正路径和一个嵌套前馈路径。主校正路径上的失真信号馈入主校正放大器，主校正放大器产生带有由主校正放大器产生的二次失真的一个放大的失真信号。主校正放大器的输出的一部分被放在一个耦合路径上并且与第二前馈路径上的失真的延迟形式合并，以将该主校正放大器产生的二次失真隔离到第二前馈路径。第二前馈路径上的二次失真通过一个第二校正放大器前馈，以减小主校正路径上来自主校正放大器的二次失真。带有减小的二次失真的放大的失真信号被用于提供主信号路径上来自主放大器的失真的改进的减小。第二校正放大器的质量控制着具有嵌套前馈失真减小***的前馈失真减小***中的失真减小量。

使用具有比主校正放大器更高质量的第二校正放大器的这种嵌套前馈装置，减少了在第二校正路径与嵌套的前馈路径上的失真之间和/或主信号路径与前馈路径上的信号之间使用相对可变的增益和/或相位控制的需要。因为固定前馈失真减小***的工作由嵌套的、更高质量的校正放大器的工作所控制，所以能够使用固定的增益和/或相位控制。由于校正放大器处理较小的功率水平，该校正放大器产生输入信号的更线性的表示并且对温度更稳定，因此它能够具有更高的质量。同样地，嵌套前馈装置产生来自主放大器的失真的一个稳定的、较小失真的表示，并且该失真的较小失真的表示能够用于减小主信号路径上的失真。连续的嵌套前馈装置能够用于进一步改进嵌套前馈失真减小***的性能和/或进一步减少使用可变增益和/或相位控制的需要。用于第二校正放大器的第二嵌套前馈装置可以嵌套在第一嵌套前馈装置中。第二嵌套前馈装置使用比第二校正放大器更小且质量更高的第三校正放大器，以减小来自该第二校正放大器的二次失真。同样地，第三校正放大器控制着失真减小***的失真减小性能。因为该第三校正放大器更小，所以不影响***的总效率。因为第三校正放大器质量更高且更稳定，所以有前馈失真减小***可以是固定的并且不要求可变增益和/或相位控制。

阅读以下详细描述并且参考附图，本发明的其它方面和优点可以更明显。其中：

图1是用于RF放大器的现有技术前馈失真减小方案的方框图；

图2显示根据本发明的原理使用嵌套前馈装置的前馈失真减小***的一般方框图；以及

图3显示根据本发明的原理使用嵌套前馈装置的前馈失真减小***的一个特殊实施例。

下面描述了根据本发明的原理的嵌套前馈失真减小***的一个说明性实施例。图2显示嵌套前馈失真减小***60的一般方框图，该嵌套前馈失真减小***是固定的并且不需要使用可变的相位和/或增益控制以减小来自RF放大器62的输出的失真。前馈失真减小***60显示作为包括虚线中的第二前馈减小级66的一个多级无导频前馈减小***中的第一级，这可以与本公开的益处一起被一个普通的熟练技术人员理解。尽管嵌套前馈失真减小***被描述为固定的，但是在某些实施例的第二级66中、***60与级66之间或***60中，可以改变信号的增益和相位以改进补偿。

前馈失真减小***60从分路器68接收将被放大的信号S，并且在主信号路径72和前馈路径74上产生信号S的一个模拟表示。主信号路径72上的信号S被加到增益和相位电路75。增益和相位电路75的输出被加到放大器62，放大器62的输出包括带有由放大器62产生的失真D的放大的信号S。放大器62的输出S和D的一部分被耦合器78放在耦合路径76上，并且在耦合器80处与路径74上的信号S的延迟形式合并，以隔离由放大器62产生的失真D。

在本实施例中，增益和相位电路75用一个固定的量调节主路径72上的信号的幅值和相位。其它实施例可以用相位和增益控制器82控制该相位和增益电路。在增益和相位电路75的控制路径84上出现的控制信号源自耦合路径76上放大的信号S和D的部分和路径74上的信号S的延迟形式和/或源自耦合器80的输出。相位和增益电路75在放大器62之前调节主信号路径72上的信号S的幅值和相位，使得耦合器80处的放大的信号S和D与路径74上延迟信号S基本反相(幅值相同但相位相差180°)。同样地，合并的信号补偿以隔离失真D。因为合并信号S的补偿改进了，所以前馈失真减小改进了耦合器80的输出处第二路径74上的失真D的隔离。前馈失真***60通过嵌套前馈装置82，将路径72上的失真D与来自嵌套前馈装置82的失真D的表示合并，使路径74上的隔离的失真D前馈，以减小主信号路径72上的失真D，嵌套前馈装置82给失真D的表示增加了最小的失真。

在本实施例中，耦合器80的输出被加到用于主校正放大器86的嵌套前馈装置82上。前馈路径74上的失真D通过分路器88被分路到校正路径90和第二前馈路径92上。在校正路径90上，失真D被加到增益和相位调节器94，增益和相位调节器94调节信号D的幅值和相位。在本实施例中，相位和增益调节器94可以是固定的，因为嵌套前馈装置82使用了第二校正装置95，它使得在校正路径90上获得了信号D的稳定的和线性的表示。其它实施例能够如上述用于相位和增益电路75一样，提供控制信号以调节相位和增益电路94的增益和相位。

增益和相位调节器94的输出被加到主校正放大器86，主校正放大器86的输出包括放大的信号D和由主校正放大器86产生的失真信号d1。校正放大器86的输出D和d1的一部分被耦合器98放在嵌套耦合路径96上，并且在耦合器100处与第二前馈路径92上信号D的延迟形式合并，以隔离由主校正放大器86产生的失真d1。

前馈装置82将第二前馈路径92上的隔离的失真d1通过第二校正放大器装置95前馈到耦合器104。第二校正放大器装置95可以简单的是一个第二校正放大器。或者，装置95可以是包括第二校正放大器和第三校正放大器以减小由第二校正放大器产生的任何失真的一个第二嵌套前馈装置。使用嵌套前馈装置使得可以使用更小的、更稳定的和/或更线性的放大器作为控制前馈失真减小***60的性能的嵌套校正放大器。同样地，在合并信号之间可以进行固定的相对相位和/或增益调节，因为***60的工作被更稳定的更高质量的、嵌套的校正放大器所控制。如果主放大器和/或主校正放大器由于变化的工作条件如变化的温度、信号强度或信号频率而产生更大的失真，则嵌套前馈装置将通过继续产生失真的一个精确表示而使失真连续减小。

在耦合器104处，第二前馈路径上的二次失真d1与校正路径90上带d1的失真D的延迟形式合并，以减小校正路径90上的失真d1。装置82使得加到耦合器104的信号d1的相应部分相消合并，以在耦合器104的输出处产生带有减小的失真d1’的放大的失真D。带有减小的失真d1’的失真D被前馈到耦合器106，在此带有d1’的失真D与带有失真D的信号S的延迟形式合并，以减小主信号路径72上来自主放大器62的失真。因为来自校正放大器86的失真d1’已经被减小了，所以来自主信号路径72的失真D的减小被改进了。

在某些实施例中，嵌套前馈失真减小***60可以用于一个具有多个前馈减小级的失真减小***中，以累积减小来自前级输出的失真。例如，嵌套前馈失真减小***60可以作为第一级，产生带有减小的失真D’和d1’的信号S。第二前馈减小级66通过耦合路径110从嵌套前馈减小级64接收减小的失真D’和d1’作为输入信号。耦合器112使带有减小的失真D’和d1’的信号S的一部分与从主信号路径72耦合到耦合路径110。耦合器114从耦合路径110接收带有失真D’和d1’的信号S，并且使来自耦合路径110的信号S和失真D’和d1’与路径116上来自分路器118的延迟的信号S合并。在本实施例中，分路器118接收信号S并且将信号S的几种形式提供给在嵌套前馈***60的分路器68之前的相位和增益调节器120和路径116。路径116上的信号S被延迟电路122延迟。路径116上的信号S经历了由延迟电路122提供的足够的延迟，使得信号S与通过路径110在耦合器114处出现的信号S经历了相同的延迟。耦合器114使来自第二耦合路径102的信号S与来自路径116的信号S相消合并，并且隔离通向第二前馈级66的路径116上来自嵌套前馈***60的残余失真D’和d1’。

在本实施例中，增益和相位调节器120是固定的，但是实施例可以使用一个相位和增益控制器，在放大器62之前将由增益和相位电路120提供的增益和相位调节给信号S，使得耦合器114处放大的信号S、D’和d1’与路径116上的延迟信号S基本反相(幅值相同但相位相差180°)。在一些实施例中，增益和相位控制电路为增益和相位电路120提供控制信号，控制信号源自耦合路径110上放大的信号S、D’和d1’的部分及路径116上信号S的延迟形式。因为合并信号之间保持所需的幅值和相位关系(例如，合并信号具有相同的幅值和180度的相位差)，所以合并信号S足够补偿以隔离耦合器114处的失真D’和d1’。在其它实施例中，增益和相位控制电路可以是一个对数探测器或一个零电路。在这样一个实施例中，耦合器在耦合器114的输出之后产生信号的采样到对数探测器，对数探测器产生一个显示该信号幅值的信号。零电路试图减小来自对数探测器的信号，以改进信号的补偿并且通过提供控制信号到相位和增益调节器120来在耦合器114之后隔离失真D’和d1’。

在本实施例中，第二前馈装置66和任何附加前馈级(没有显示)都可以象上述嵌套第一前馈***60那样工作，或者简单地作为一个放大器。同样地，第二前馈级66产生减小的失真D’和d1’的一个形式。失真D’和d1’(象第二前馈级66中由放大器(没有显示)引入的任何较小的失真信号一样)被前馈，以进一步减小耦合器126处来自放大的信号S的失真D’和d1’。耦合器126将来自第二前馈级66的失真信号D’和d1’与主信号路径72上带失真D’和d1’的信号S的延迟形式相合并，以进一步减小由嵌套前馈***60产生的失真D’和d1’。带失真D’和d1’的信号S被馈入延迟电路128，延迟电路128使得从耦合器112的输出加到耦合器126的信号经历基本相同的延迟。

图3显示使用连续的嵌套前馈装置142和144的一个嵌套前馈失真减小***140的详细的实施。将由主放大器146放大的信号S被嵌套前馈***140接收，分路器148复制或产生信号S的模拟表示进入导向主放大器146的主信号路径150以及进入导向嵌套前馈装置142和144的前馈路径152。在本实施例的主路径150上，信号被加到增益和相位调节器156，增益和相位调节器156调节主路径72上的信号S的相位和增益。在本实施例中，嵌套前馈***不要求控制相位和增益电路以提供变化的增益和相位。而是，增益和相位电路156向主路径150上的信号S提供固定的增益和相位调节。

增益和相位调节器156的输出被加到放大器146，放大器146的输出包括放大的信号S和失真信号D，例如由放大器146产生的三级IMD。放大器146的输出的一部分从耦合器158引出并且被放在耦合路径160上。耦合路径160上带D的信号S在耦合器162处与前馈路径152上的信号S的延迟形式合并。路径152上的信号S已经经历了由延迟电路164提供的足够的延迟，使得该信号S与通过路径160在耦合器162处出现的信号S经历相同的延迟。增益和相位电路156提供调节主路径150上信号S的幅值和/或相位的固定的增益和相位调节，使得通过路径160在耦合器162处出现的信号S与耦合器162处延迟的信号S基本反相(幅值相同但相位相差180°)。通常，合并信号之间179到181度的相位差以及+或-0.1dB的幅值差可以实现30dB的补偿，175-185度的相位差和2dB的幅值差可以提供几乎20dB的补偿。

在本实施例中，一个残余信号S可能出现在耦合器162的输出处(与失真D一起)，残余信号S(漏信号S)与来自路径170的信号S在耦合器166处进行了改进的合并。例如，在耦合器162之后，一些漏信号S可能残留在耦合器162之后的路径152上。同样地，耦合器168将在耦合器162之前来自路径152的信号S的一部分耦合到耦合路径170上。相位和增益电路172调节来自耦合器162的输出的带失真D的残余信号S的相位和幅值，相位和增益电路174调节耦合路径170上信号S的相位和幅值。相位和增益电路172和174分别调节来自耦合器162的信号S及耦合路径170上信号S的幅值和相位，以改进来自耦合器162的输出的残余信号S的减小。由相位和增益电路172输出的残余信号S与耦合路径170上的信号S相消合并。耦合器166处的合并使得任何残余信号S都是来自路径152的信号S而不是来自耦合路径160的信号S。同样地，耦合器166提供失真D作为路径152上的主信号，任何残余信号S可以与失真信号D一起被前馈，以与主信号路径150上放大的信号S相长合并。

耦合器166的输出被加到嵌套前馈装置142。嵌套前馈装置142包括分路器178，分路器178接收失真D，并且在校正路径180和嵌套前馈路径182上产生失真D的模拟表示。校正路径180上失真D的相位和幅值由相位和增益电路184调节。在本实施例中，相位和增益电路184向校正路径180上的失真D提供固定的增益和相位调节。增益和相位调节器184的输出被加到校正放大器188，校正放大器188的输出包括放大的信号D和由校正放大器188产生的失真信号d1。

校正放大器188的输出的一部分从耦合器190引出并且被放在嵌套耦合路径192上。耦合路径192上带d1的信号D在耦合器194处与嵌套前馈路径182上信号D的延迟形式合并。路径182上的信号D经历了由延迟电路196提供的足够的延迟，使得该信号D与通过路径192在耦合器194处出现的信号D经历相同的延迟。增益和相位电路184提供调节校正路径180上的信号D的幅值和/或相位的固定的增益和相位调节，使得通过路径192在耦合器194处出现的信号D与路径182上耦合器194处延迟的信号D基本反相(幅值相同但相位相差180°)。同样地，来自校正放大器188的失真d1在耦合器194的输出处被隔离。通常，合并信号之间179到181度的相位差以及+或-0.1dB的幅值差可以实现30dB的补偿，175-185度的相位差和2dB的幅值差可以提供几乎20dB的补偿。

在本实施例中，一个残余信号D可能出现在耦合器194的输出处(与失真d1一起)，并且通过相位和增益电路206和208、耦合器202及路径204，残余信号D(漏信号D)与来自嵌套前馈路径182的信号D在耦合器198处进行了改进的合并。如上对于耦合器166处合并的描述，耦合器198处的合并使得任何残余信号D都是来自路径182的信号D而不是来自耦合路径192的失真D。同样地，耦合器198提供失真d1作为路径182上的主信号，任何残余信号D可以与失真信号D一起被前馈，以与主校正路径180上的放大的信号D相长合并。

耦合器198的输出被加到第二嵌套前馈装置144。第二嵌套前馈装置144包括分路器210，分路器210接收失真d1，并且在第二校正路径212和第二嵌套前馈路径214上产生失真d1的模拟表示。第二校正路径212上失真d1的相位和幅值由相位和增益电路216调节。在本实施例中，相位和增益电路216向第二校正路径212上的失真d1提供固定的增益和相位调节。增益和相位调节器216的输出被加到第二校正放大器218，第二校正放大器218的输出包括放大的信号d1和由第二校正放大器218产生的失真信号d2。

第二校正放大器218的输出的一部分从耦合器220引出并且被放在第二嵌套耦合路径222上。第二嵌套耦合路径222上的失真d1和d2在耦合器224处与第二前馈路径214上信号d1的延迟形式合并，由此在耦合器224的输出处留下来自第二校正放大器218的失真d2。路径214上的信号d1经历了由延迟电路226提供的足够的延迟，使得该信号d1与通过路径222在耦合器224处出现的带d2的信号d1经历相同的延迟。增益和相位电路216提供调节第二校正路径212上信号d1的幅值和/或相位的固定的增益和相位调节，使得通过路径222在耦合器224处出现的信号d1与耦合器224处延迟的信号d1基本反相(幅值相同但相位相差180°)。

在本实施例中，一个残余信号d1可能出现在耦合器224的输出处(与失真d2一起)，并且通过相位和增益电路236和238、耦合器232及路径234，残余信号d1(漏信号d1)与来自路径214的信号d1在耦合器230处进行了改进的合并。如上对于耦合器166处合并的描述，耦合器230处的合并使得任何残余信号d1都是来自路径214的信号d1而不是来自耦合路径222的信号d1。同样地，耦合器230提供失真d2作为路径214上的主信号，任何残余信号d1可以与失真d2一起被前馈，以与第二校正路径212上带有来自第二校正放大器的d2的d1相长合并。

耦合器230的输出被加到校正放大器装置240，校正放大器装置240显示为一个第三校正放大器240，但是在某个实施例中可以是一个第三嵌套前馈装置。第三校正放大器240放大失真d2并且向耦合器242提供失真d2。耦合器242使来自第三校正放大器240的放大的失真d2与第二校正路径上带有来自第二校正放大器218的d2的失真d1的延迟形式相合并，以减小第二校正路径212上由第二校正放大器218产生的失真d2。来自耦合器220的带d2的失真d1被馈入延迟电路244，延迟电路244使得来自耦合器220的输出的带d2的信号d1与进入耦合器242的信号d2经历大约相同的延迟。皮秒级的延迟差可以提供信号的适当合并。耦合器242使来自耦合器220的带d2的失真d1与失真d2相消合并，以产生带有减小的失真d2’的信号d1。

带有减小的失真d2’的信号d1从耦合器242输出到耦合器248。耦合器248使来自耦合器242的带d2’的失真d1与来自耦合器190的带d1的失真D的延迟形式合并，以减小校正路径180上由校正放大器188产生的失真d1。来自耦合器190的带d1的失真D被馈入延迟电路252，延迟电路252使得来自耦合器190的输出的带d1的信号D与进入耦合器248的带d2’的信号d1经历大约相同的延迟。耦合器248使来自耦合器242的带d2’的失真d1与带d1的失真D相消合并，以产生带有减小的失真d1’和d2’的信号D。

在主信号路径150上耦合器158的输出处，来自主放大器146的信号(带失真D的放大的信号S)的一部分被馈入延迟电路258，延迟电路258的输出被馈入耦合器260。延迟电路258使得被加到耦合器260的来自放大器146的输出的带D的信号S与加到耦合器260的带d1’和d2’的信号D经历相同的延迟。耦合器260使来自耦合器248的带d1’和d2’的失真D与来自主放大器146的带D的信号S相消合并，以产生具有减小的失真D’、d1’和d2’的信号S。

因而，嵌套前馈***在产生所需的信号S时提供改进的失真减小，因为在来自主放大器的失真D被减小之前，来自校正放大器188和218的失真d1和d2就被减小了。同样地，来自耦合器248的输出的失真D、d1’和d2’表示来自主放大器146的失真D具有较小的失真增加。失真d1和d2变得逐渐不重要，因为对于每个嵌套前馈装置，校正放大器可以更小且质量更高，由此产生更小的失真。例如，主放大器146可以是一个100瓦特、AB类放大器，它不是一直在线性工作区工作，这样会产生失真。校正放大器188可以是一个10瓦特、AB类放大器，第二校正放大器218是一个1瓦特、AB类放大器。第三校正放大器240可以是0.1瓦特、A类温度稳定放大器，一直工作在其线性区域，并且由此几乎不产生失真。由于这些连续的嵌套前馈装置，第三校正放大器240的工作特性控制着该嵌套前馈失真减小***的工作。由于第三校正放大器240相对不产生失真，因此由少量的来自第二校正放大器218的失真d2引起的失真也被减小了，由此改进了来自校正放大器188的失真d1的减小，并且在嵌套前馈装置142的输出处留下失真D的改进的表示。主信号路径150上失真D在耦合器260处与失真D的改进表示相合并，得到了改进的失真减小。

此外，因为稳定的、更高质量的第三校正放大器240控制着整个嵌套前馈失真减小***的工作特性，所以***可以是固定的。同样地，不需要导频信号，也不需要相应的导频探测电路和导频控制。另外，不要求控制相位和增益电路的相位和增益调节以改进前馈路径上失真信号的隔离或减小来自主路径或校正路径上的失真。而是，使用测试点(TP)262来监视嵌套前馈***140中的各点，以最初设置该增益和相位电路。一旦设置完毕，由该增益和相位电路提供的增益和相位调节就固定了。***140可以是固定的，因为即使工作条件改变，稳定的第三校正放大器仍控制着***140的工作特性。例如，即使温度变化使校正放大器188和218产生更大的失真d1和d2，但是第三校正放大器240仍保持线性并且仍使失真d2减小，由此使失真d1也减小并且由此使失真D也将减小。

除了上述实施例，也可以根据本发明的原理改变嵌套前馈失真减小***的配置，省略和/或增加部件和/或使用所述***的变型或一部分。例如，图3使用耦合路径170、204和234提供改进的合并以分别消除耦合器166、198和230处的破坏性的漏信号。根据应用，可以不使用这些耦合路径、附加的耦合路径和/或不同的耦合路径装置。另外，本***被描述为使用耦合器，但是也可以使用能够从单个输入产生两个或多个信号的其它装置，如3dB分路器、定向耦合器、合并耦合器及其它耦合、信号分路或采样装置。从两个或多个输入产生单个输出的其它合并装置例如加法器也可以使用。

嵌套前馈失真减小***被描述为具有固定的增益和相位调节，但是根据实施例，增益和/或相位调节器可以是固定的和/或可变的，并且它们在前馈装置中的位置也可以改变。例如，增益和相位电路156、184或216的位置可以分别变换到路径152、182或214上。同样地，各延迟电路164、196或226可以改变，并且/或者延迟电路164、196或226的延迟分别补偿或者延迟电路164、196或226的位置分别变换到路径150、180或212上。延迟的实施可以使用无源装置例如无源滤波器、传输线(同轴电缆、微波传输带或带状线)，或者有源装置例如放大器、有源滤波器、数字延迟或光纤，但是有源装置不引入失真。

前馈***被进一步描述为使用分立部件的不同配置，但是应该理解到，前馈***及其部分可以应用一个普通的熟练技术人员借助本公开能理解的特殊的集成电路、软件驱动处理电路、固件或分立部件的其它装置来实现。此外，为了便于讨论，嵌套前馈失真减小***参考信号S、放大的信号S、失真信号D、d1和d2、各放大的失真D、d1和d2以及减小的失真D’、d1’和d2’来描述。应当理解到可以使用各种信号的不同的符号、参考和描述。以上选用的名称只是便于说明。以上所述仅是举例说明本发明的原理的应用。熟练的技术人员可以容易地认识到，可以对本发明有这些及各种其它的变型、装置和方法，而不用严格遵循这里所举例或描述的示范性应用，也不用偏离本发明的精神和范围。

Claims (10)

1.一种减小放大信号中的失真的方法，所述方法其特征在于：

将一个信号分路到一个主信号路径和一个前馈路径；

放大来自所述主信号路径的所述信号以在所述主信号路径上产生带失真的所述放大的信号；

获得带所述失真的所述放大信号的一部分；

将带所述失真的所述放大信号的所述部分与来自所述前馈路径的所述信号合并，以提供所述前馈路径上的所述失真；

将所述前馈路径上的所述失真分路到一个校正路径和一个嵌套前馈路径；

放大所述校正路径上的所述失真，以在所述校正路径上产生带二次失真的放大的失真；

获得带有所述二次失真的所述放大失真的一部分；

将带所述二次失真的所述放大失真的所述部分与来自所述嵌套前馈路径的所述失真合并，以提供所述嵌套前馈路径上的所述二次失真；

使用所述嵌套前馈路径上的所述二次失真以减小所述校正路径上的二次失真；以及

将带有来自所述校正路径的减小的二次失真的所述失真与所述主信号路径上的所述失真合并。

2.权利要求1的方法，其特征在于，所述使用所述二次失真进一步包括：

将所述二次失真分路到一个第二校正路径和一个第二嵌套前馈路径；

放大所述第二校正路径上的所述二次失真，以在所述第二校正路径上产生带三次失真的所述放大的二次失真；

获得带所述三次失真的所述放大的二次失真的一部分；

将带所述三次失真的所述放大的二次失真的所述部分与所述第二嵌套前馈路径上的所述二次失真合并，以提供所述第二嵌套前馈路径上的所述三次失真；

前馈所述三次失真以与所述第二校正路径上的所述三次失真合并并且减小所述第二校正路径上的所述三次失真；以及

将所述第二校正路径上的所述放大的二次失真与所述校正路径上的所述放大的二次失真合并，以减小所述校正路径上的所述二次失真。

3.权利要求1的方法，其特征在于：

使用固定的相位和幅值调节，调节带所述二次失真的所述失真的所述部分与所述嵌套前馈路径上的所述失真之间的相对相位和幅值。

4.权利要求3的方法，其特征在于：

使用固定的相位和幅值调节，调节带所述失真的所述放大信号的所述部分与所述前馈路径上的所述信号之间的相对相位和幅值。

5.权利要求2的方法，其特征在于：

使用固定的相位和幅值调节，调节带所述三次失真的所述放大的二次失真的所述部分与所述第二嵌套前馈路径上的所述二次失真信号之间的相对相位和幅值。

6.权利要求2的方法，其特征在于所述前馈进一步包括：

放大所述第二嵌套前馈路径上的所述三次失真。

7.一种失真减小***，其特征在于：

第一分路装置，用于接收一个信号并且提供所述信号到一个主信号路径和一个前馈路径；

所述主信号路径上的主放大器，用于放大来自所述主信号路径的所述信号以在所述主信号路径上产生带失真的所述放大的信号；

所述主信号路径上的耦合装置，用于提供带所述失真的所述放大的信号的一部分到第一耦合路径；

所述前馈路径上的合并装置，用于将带所述失真的所述放大的信号的所述部分与来自所述前馈路径的所述信号合并，以提供所述前馈路径上的所述失真；

第二分路装置，用于接收所述前馈路径上的所述失真并且提供所述失真到一个校正路径和一个嵌套前馈路径；

所述校正路径上的校正放大器，用于放大所述校正路径上的所述失真，以在所述校正路径上产生带二次失真的放大的失真；

所述校正路径上的耦合装置，提供带所述二次失真的所述放大的失真的一部分到一个嵌套耦合路径；

所述嵌套前馈路径上的第二合并装置，用于将带所述二次失真的所述放大的失真的所述部分与来自所述嵌套前馈路径的所述失真合并，以提供所述嵌套前馈路径上的所述二次失真；

包括所述嵌套前馈路径的嵌套前馈回路，用于使用所述嵌套前馈路径上的所述二次失真以减小来自所述校正路径的所述二次失真；以及

所述主信号路径上的第三合并装置，用于将来自所述校正路径的所述放大的失真与所述主信号路径上的所述失真合并，以提供所述主信号路径上的所述减小的失真。

8.权利要求7的***，其特征在于所述嵌套前馈回路进一步包括：

第三分路装置，用于接收所述嵌套前馈路径上的所述二次失真并且提供所述二次失真到一个第二校正路径和一个第二嵌套前馈路径；

所述第二校正路径上的第二校正放大器，用于放大所述第二校正路径上的所述二次失真，以在所述校正路径上产生带三次失真的放大的二次失真；

所述第二校正路径上的耦合装置，提供带所述三次失真的所述放大的二次失真的一部分到第二嵌套耦合路径；

所述第二嵌套前馈路径上的合并装置，用于将带有来自所述第二嵌套耦合路径的所述三次失真的所述放大的二次失真的所述部分与来自所述第二嵌套前馈路径的所述二次失真合并，以提供所述第二嵌套前馈路径上的所述三次失真；

所述第二嵌套前馈路径上的第三校正放大器，放大所述三次失真；

所述第二校正路径上的第四合并装置，将所述第二校正路径上带所述三次失真的所述放大的二次失真与所述第二嵌套前馈路径上的所述三次失真合并，以减小来自所述第二校正路径的所述三次失真；以及

所述校正路径上的第五合并装置，将所述校正路径上带二次失真的所述放大的失真与所述第二校正路径上来自所述合并装置的所述二次失真合并，以减小所述校正路径上的所述二次失真。

9.权利要求8的***，其特征在于：

一个增益和相位调节器，用于在所述主信号路径上带失真的所述放大的信号与所述前馈路径上的所述信号之间提供固定的相对相位和增益调节。

10.权利要求8的***，其特征在于：

第二增益和相位调节器，用于在所述校正路径上带二次失真的所述放大的失真与所述嵌套前馈路径上的所述失真之间提供固定的相对相位和增益调节。

Images