CN1254121C - 特博码的解码方法 - Google Patents

Abstract

揭示了一种使用滑动窗口方法的turbo码解码方法。在根据本发明使用最大后验(MAP)算法对所接收序列进行解码时，通过一个预定长度的后向处理进行学习，利用后向处理计算并存储第一结果值，利用与学习时间同时的前向处理计算第二结果值，并使用第二结果值和在第一结果值之前存储的第一结果值来确定一个解码比特输出。

Description

特博码的解码方法

技术领域

本发明涉及移动通信***，具体涉及一种使用滑动窗口方法的turbo(特博)码解码方法。

背景技术

众所周知，turbo码由通过一个内部交织器并联的两个递归***卷积编码器(RSC)产生，这种编码方法用于在下一代移动通信标准(3GPP或3GPP2)中发送高数据速率的数据。

turbo码以块为单位处理一个产生的信息比特序列。尤其是在编码一个大信息比特序列的情况下，已经知道，相对于卷积码获得了非常优越的编码增益，并且通过在接收端迭代地对简单分量码(simplecomponent code)进行解码获得了非常优越的纠错能力。

近来，已经提出了一种相对简单的turbo解码技术，其能够在移动通信环境中支持高速数据传输。在该结构中，输入的码字交替地通过两个卷积解码器，显著降低了结构的复杂性。

但是，为了迭代地通过卷积解码器，要求卷积解码器的输出不是硬判决值“0”或“1”，而是对应于卷积解码器的输出是“0”或“1”的概率值的软判决值。

为此，已经提出了一种最大后验(MAP)解码技术，其计算信息比特的后验概率值，并进行解码，使得概率值变得最大。

通常，turbo码的信息源是具有一个不连续时间和量化状态的“马尔可夫过程”。因此，信息源可以通过一个二进制矩阵图表示。

在该二进制矩阵中，S_k代表编码器在时间k的状态，“x_k＝x_k，1，k，x_k，n(x_k＝{0，1})”代表编码率是1/n的编码器的输出。此处，信息源的状态“S_k＝m(m＝0，1，2，..，M-1)”的数量是M。

当时间从k-1移动到k时，turbo编码器的输入比特d_k把编码器的状态S_k-1改变为S_k。信息的状态序列S＝(S₀，..，S_T)在时间k＝0开始并在时间k＝T结束。此时，编码器的初始状态S₀是0。

turbo编码器的输出序列x被BPSK或QPSK调制，并且经受一个离散存储器信道(discrete memory channel)中的衰落。因此，在接收端接收的序列变成“y＝(y₁，k，y_k，k，y_T)”。此处，y_k＝(y_k，1，k，y_k，n)。

如上所述，MAP算法是一个用于使用所接收的序列估算信息的状态变换(state shift)的后验概率的算法。MAP算法计算信息比特P(d_k＝1|y)和P(d_k＝0|y)的后验概率。然后，可以最终获得以一个希望的对数似然比(LLR)形式表示的解码器输出。

[公式1]

$L\left(d_k\right)=\log \frac{P(d_k=1|y)}{P(d_k=0|y)}$

$=\log \frac{\underset{(m^{\′},m)d_k=1}{\mathrm{\Σ}}P(S_{k-1}=m^{\′},S_k=m,y)}{\underset{(m^{\′},m)d_k=0}{\mathrm{\Σ}}P(S_{k-1}=m^{\′},S_k=m,y)}$

此时，通过以下公式2获得信息比特的状态变换的后验概率“P(S_k-1＝m′，S_k＝m，y)”。

[公式2]

P(S_k-1＝m′，S_k＝m，y)＝P(S_k-1＝m′，y_j＜k)P(y_j＞k|S_k＝m).P(S_k＝m′，y_k|S_k-1＝m′)

在公式2中，y_j＜k代表从初始时间到时间k-1接收的序列，y_j＞k代表从时间k+1到最后时间接收的序列。

在公式2中，“P(S_k-1＝m′，y_j＜k)”被定义为“α(S_k-1)”，并且从其定义“α(S_k)”。“P(y_j＞k|S_k＝m)”被定义为“β(S_k)”。

为了获得最佳后验概率，在获得“β(S_k)”之前需要一个预定长度的时段。该时段称为“学习”时段。在学习时段之后计算的“β(S_k)”被用于解码器的输出比特的确定。

此后，分别把α(S_k)和β(S_k)称为α值和β值。

图1是常规MAP解码的时序图。

在图1中，X轴代表时间流，尤其代表随着时间流动，每个处理器所处理的码元。一个前向处理器的码元数量增加，一个后向处理器的码元数量减小。斜线部分代表后向处理器正在学习。弯曲的箭头代表比特判决所需的α和β值之间的相关。

参见图1，使用两个后向处理器，一个后向处理器(即，图1中的第一处理器)进行学习，而另一个后向处理器(即，图1中的第二处理器)计算解码器的比特确定所需的β值。

具体地说，当一个MAP解码开始时，第一后向处理器从2L到1L进行学习过程。在该学习过程期间，第二后向处理器为静止状态。此处，L代表滑动窗口的长度。

然后，第一后向处理器计算从1L到0的β值，并使用先前计算和存储的从0到1L的α值确定从1L到0的解码器比特。在解码器的比特确定期间，第二后向处理器使用从3L到2L的码元进行学习。

在下一个部分，第二后向处理器通过计算从2L到1L的β值确定从2L到1L的解码器比特。在解码器的比特确定期间，第一处理器使用从4L到3L的码元进行学习。

在解码器输出块中可以看出，按照从1L到0，和从2L到1L的顺序进行比特确定，通过一个后入先出(LIFO)过程获得一个正确顺序的结果，该过程每次按L长度存储多个输出，并从其结尾读取它们。

在1998年2月的有关通信中的选择区域的IEEE期刊，vol.16，no.2，A.J.维特比，“用于卷积码的MAP解码器的直觉调整和简化实现”中详细描述了上述过程。

根据上述常规方法，针对几乎所***元进行两次后向处理。结果，每个MAP解码需要两次后向处理，这造成计算量和功耗的增加。因此，减少了使用电池操作的无线电移动设备的使用时间。

而且，在仅使用一个后向处理器来减小计算量的情况下，解码时间增加了两倍。

而且，如果进行长度L的学习过程，前向处理，和后向处理，不能充分使用编码在turbo码的格栅终止(trellis termination)以ST＝0完成的性质，这造成turbo码的编码增益变差。

而且，虽然用于存储结果值的存储器的尺寸小到“深度60*宽度56(在3GPP WCDMA turbo编码器的情况下)”，通常使用的存储器的深度远大于此，这造成存储器的浪费。

发明内容

因此，本发明致力于一种turbo码的解码方法，其实质上消除了由于现有技术的局限和缺点造成的一个或多个问题。

本发明的一个目的是提供一种turbo码的解码方法，其使用一个后向处理器，需要小数量的计算和小尺寸的存储器。

本发明的另一个目的是提供一种turbo码的解码方法，其通过使用一个后向处理器利用在最大值的格栅终止，适于提高编码增益和减小功耗。

本发明的另一个目的是提供一种turbo码的解码方法，其适于减少解码时间。

在下面的说明中将提出本发明的其它优点、目的和特征，并且可以由本领域技术人员从说明中部分地了解，或可以通过实践本发明来学习。通过写出的说明书和权利要求以及附图中特别指出的结构，可以实现和获得本发明的上述目的和其它优点。

为了实现这些目的和其它优点，并根据本发明的目的，如此处所实施和广义描述的，在进行迭代解码的接收端的MAP解码器，包括：后向处理器，用于以预定长度L进行学习，并且在预定长度L之后，从“W₀”到0以所接收序列的W₀的窗口长度或者从“W₀+(N+1)W”到“W₀+NW”以所接收序列的W的窗口长度计算第一状态概率值，得到第一结果值；前向处理器，用于从0到“W₀”以W₀的窗口长度或者从“W₀”到“W₀+NW”以W的窗口长度计算第二状态概率值，得到第二结果值，其中，N是0到N的整数；存储装置，用于按第一顺序存储第一状态概率值，并以第一顺序的相反顺序输出第一状态概率值；以及输出确定模块，使用第一状态概率值和第二状态概率值来确定所接收序列的输出值。其中，W₀基于码块大小和窗口长度W来确定。

优选地，存储器通过交替使用增加地址和减小地址来写入第二结果值，并通过交替使用与写入对称的减小地址和增加地址来输出第二结果值。

特别地，从第一预定码元起以相反码元顺序计算第一状态概率值。从第二预定码元起顺序地计算第二状态概率值。

优选地，在各个第一处理时间，从接收序列的W₀到0码元来计算第一状态概率值，从接收序列的0到W₀码元来计算第二状态概率值。

优选地，以如下方式确定所接收序列的输出值：第一状态概率值变成与第二状态概率值相同的顺序。

优选地，第一状态概率值是β值，第二状态概率值是α值。

在本发明的另一个方面，一种在进行迭代解码的接收端进行MAPturbo解码的方法，包括以下步骤：以预定长度L进行学习，并且在预定长度L之后，从“W₀”到0以所接收序列的W₀的窗口长度或者从“W₀+(N+1)W”到“W₀+NW”以所接收序列的W的窗口长度计算第一状态概率值，得到第一结果值；从0到“W₀”以W₀的窗口长度或者从“W₀”到“W₀+NW”以W的窗口长度计算第二状态概率值，得到第二结果值，其中，N是0到N的整数；按第一顺序存储第一状态概率值，并以第一顺序的相反顺序输出第一状态概率值；以及使用第一状态概率值和第二状态概率值来确定所接收序列的输出值。其中，W₀基于码块大小和窗口长度W来确定。

优选地，通过交替使用增加地址和减小地址来写入第二结果值，并通过交替使用与写入对称的减小地址和增加地址来输出第二结果直。

特别地，从第一预定码元起以相反码元顺序计算第一状态概率值。从第二预定码元起顺序地计算第二状态概率值。

优选地，在各个第一处理时间，从接收序列的W₀到0码元来计算第一状态概率值，从接收序列的0到W₀码元来计算第二状态概率值。

因此，本发明考虑了在MAP解码器的终止的格栅终止性质，因此具有获得编码增益的效果。

优选地，以如下方式确定所接收序列的输出值：第一状态概率值变成与第二状态概率值相同的顺序。

优选地，第一状态概率值是β值，第二状态概率值是α值。

在本发明的另一个方面，一种使用最大后验(MAP)算法对所接收序列进行解码的方法，包括以下步骤：以预定长度L进行学习，并在预定长度L之后以第一处理长度W₀或第二处理长度W计算第一结果值，由此进行后向处理；储存第一结果值；以所述的第二处理长度计算第二结果值，由此进行前向处理；以及使用第一结果值和第二结果值来确定解码输出，其中，W₀是通过把所接收序列除以第二处理长度W而得到的余数。

优选地，如果后向或前向处理的长度是W，学习的长度是L，一个通过把所接收序列的长度除以W得到的余数是W₀，并且N是一个不小于1的整数，通过利用所接收序列“W₀+NW+L”到“W₀+NW”的码元数的后向处理进行学习，存储通过利用“W₀+NW”到“W₀+(N-1)W”的码元的后向处理的第一结果值，并且与学习时间同时地计算通过利用“W₀+(N+1)W+L”到“W₀+NW”的码元的前向处理的第二结果值，并利用从“W₀+(N-1)W”到“W₀+NW”计算和存储的第一结果值和第二结果值进行解码比特确定。

但是，在N是0的情况下，通过利用所接收序列“W₀+L”到W₀的码元数进行学习，存储通过利用码元W₀到0的后向处理的第一结果值，然后与下一个窗口的学习开始同时地计算通过利用0到W₀码元的前向处理的第二结果值，以计算第二结果值。此处，通过双端口RAM(DPRAM)的一个端口写入第一结果值，并通过其另一个端口读出。通过DPRAM的端口存储或读出的地址为W₀或W的每个长度增加或减小，并且通过DPRAM的端口存储或读出的地址以互斥方式为W₀或W的每个长度增加或减小。

优选地，按顺序确定解码比特输出。

应该理解，上述的一般性说明和以下的详细说明都是示例性和解释性的，旨在提供对本发明权利要求的进一步理解。

附图说明

包括在这里以提供对本发明的进一步理解，并且结合于本说明书和构成本说明书一部分的附图示出了本发明的实施例，并且与说明一同用于解释本发明的原理。在附图中：

图1是常规MAP解码的时序图；

图2是根据本发明的MAP解码的时序图。

具体实施方式

下面将参考附图中的示例对本发明的优选实施例进行详细说明。

如上所述，MAP算法是一个估算信息比特P(d_k＝1|y)和P(d_k＝0|y)的后验概率，然后最终从信息的估算后验获得对数似然比(LLR)形式的解码器输出的算法。通过公式1描述了LLR形式的解码器输出。

此时，为了获得信息比特的后验概率，应该分别针对P(d_k＝1|y)和P(d_k＝0|y)获得状态变换的后验概率，并且通过三个乘法项可以获得状态变换的各自后验概率。公式2表示了针对状态变换的后验概率的三个乘法项。

具体地说，参见公式2，第一项α(S_k-1)是状态S_k-1的联合概率函数，S_k-1是具有时间索引0到k-1的所接收序列中的m′，并且α(S_k-1)由以下公式3表示。

[公式3]

α(S_k-1)＝P(S_k-1＝m′，y_j＜k)

在公式3中，α(S_k)是状态变换的联合概率密度函数，其中在具有0到k的序列号的所接收序列y_j＜k+1中，状态S_k-1是m′，状态S_k是m，并且由如下公式4表示。

[公式4]

$\mathrm{\&alpha;}\left(S_k\right)=\underset{m^{\&prime;}=0}{\overset{M-1}{\mathrm{\&Sigma;}}}P(S_{k-1}=m^{\&prime;},S_k=m,y_{j<k+1})$

第二项γ(S_k-1，S_k)是一个分支量度，涉及一个状态S_k-1何时变换到状态S_k，并且是一个条件概率函数，其中在状态S_k-1是m′的条件下下一个状态S_k是m，并且在该时间所接收的序列是y_k。其由以下公式5表示。

[公式5]

γ(S_k-1，S_k)＝P(S_k＝m，y_k|S_k-1＝m′)

第三项β(S_k)是一个条件概率函数，其中在状态S_k是m的条件下所接收序列y_j＞k的号码不小于k+1，并且由如下公式6表示。

[公式6]

β(S_k)＝P(y_j＞k|S_k＝m)

在公式6中，d_k代表在turbo编码之前的信息比特序列，S_k代表在所接收序列的号码k的编码器状态(m＝{0，1，..，M-1})。二者都具有M种状态，并且当所接收序列的号码从k-1变换到k时，输入比特d_k把编码器状态从S_k-1改变为S_k。

具体地说，在MAP解码中，通过公式4中的前向递归方法可以获得α(S_k)，并且所计算的α(S_k)被直接用于确定解码器的输出比特。α(S_k)由一个前向(α)处理器执行。

而且，通过公式6中的后向递归方法可以获得β(S_k)，为了把β(S_k)用于获得MAP概率，需要一个称为学习时段的预定时段。在该学习时段之后，由一个后向(β)处理器计算的β(S_k)被用于确定解码器的输出比特。

此后，α(S_k)和β(S_k)分别被称为α值和β值。

图2是根据本发明的MAP解码的时序图。

参见图2，后向处理器利用从W₀+L到W₀的特定码元开始学习。在整个MAP解码的长度“L”期间进行学习。在进行学习时，码元以与常规方法相同的方式对应于所接收序列的L个比特。此处，W₀对应于把所接收序列的长度除以W所得到的余数。

接着，利用从W₀到0的码元计算β值，然后将其存储在存储器中。此处，使用一个具有不同输入/输出端口的双端口随机存取存储器(DPRAM)作为存储器。

接着，利用从W₀+W+L到W₀+W的码元开始学习，并且利用要存储在存储器中的从W₀+W到W₀的码元计算β值。

在利用从W₀+W+L到W₀+W的码元开始学习的同时，前向处理器利用从0到W₀的码元计算α值，并使用所计算的α值和由后向处理器存储的从W₀到0的β值确定解码器的输出比特。在长度W中进行α或β值的计算。

然后，利用从W₀+2W+L到W₀+2W的码元开始学习过程，并且利用所要存储在存储器中的从W₀+2W到W₀+W的码元计算β值。

在利用从W₀+2W+L到W₀+2W的码元开始学习的同时，前向处理器利用从W₀到W₀+W的码元计算α值，并使用所计算的α值和由后向处理器存储的从W₀+W到W₀的β值确定解码器的输出比特。

如上所述，通过重复学习，后向处理，前向处理和解码，完成了一个代码块(为方便起见，将其称为一个接收序列，该序列的长度称为一个代码块大小)的MAP解码。

同时，在图2的下部两条线中，显示了用于存储作为后向处理结果的β值的双端口RAM(DPRAM)的地址。假设通过端口A存储β值，并通过端口B读出。

但是，不存储在学习时段期间计算的β值。

通过端口A按照地址从W₀到0减小的顺序存储从W₀到0计算的β值，然后通过端口B按照地址从0到W₀增加的顺序读出，从而使用读取的β值以及从0到W₀计算的α值来确定解码器的输出比特。

而且，通过端口A按照地址从0到W增加的顺序存储从W₀+W到W计算的β值，然后通过端口B按照地址从W到0减小的顺序读出，从而使用读取的13值以及从W₀到W₀+W计算的α值来确定解码器的输出比特。

具体地说，端口A和B按照增加或减小地址的顺序存储或读取在预定长度中计算的β值。在已经通过端口A按照增加地址的顺序存储了β值的情况下，通过端口B按照减小地址的顺序把它们读出，而在已经按照减小地址的顺序存储了β值的情况下，通过端口B按照增加地址的顺序把它们读出。

即，端口A和B以互斥方式按照增加或减小地址的顺序输入/输出这些值。

如果所使用的地址总是在相同方向前进，即，如果重复地把端口A的地址从W或W₀减小到0并且把端口B的地址从0增加到W或W₀，那么在所存储的β值还没有被读出的状态下β值就被新值更新。为了防止这种现象，应该把用于存储β值的存储器的尺寸增加到两倍，或者应该使用根据本发明提出的方法。

根据本发明，一个后向处理从W₀+NW+L(N＝0，1，2，..)开始，并且对于每个滑动窗口把该开始点增加W。而且，后向处理的结束点是0(N+0)或W₀+NW+L(N＝0，1，2，..)，并且也被增加W。在进行学习时，码元以与常规方法中相同的方式对应于所接收序列的L个比特。

同时，W₀由(所接收序列的长度)mod W(模计算)确定。但是，如果模的结果是0，则使用W。

例如，如果所接收序列的长度是3840比特，并且W是256，W₀被确定为256，与W相同。如果所接收序列的长度是3841比特，W₀变成1。由于W₀被如上确定，后向处理的最终单元将总是W。由此，诸如3GPP WCDMA的使用格栅终止的turbo码的性质(3GPP TS25.212V2.2.1turbo编码部分，1999年10月)可以达到最大。

这与当由一个维特比解码器对使用尾部比特的卷积码进行解码时是相同的概念，只是代码块的最后追溯深度(very last trace-back depth)从状态0开始，并且被一次解码。

例如，如果确定W是256，在3841比特的代码块中保留一个比特，并且可以认为这一个比特是根据本发明在第一个窗口中处理的或者是在最后一个窗口中处理的。由于可以在每个代码块的结尾使用终止性质，通过使用终止性质对256个比特而不是一个比特进行解码，可以获得更好的解码性能。

同时，对于MAP解码所需的存储器尺寸，常规方法需要大约60深度，而根据本发明的解码器使用256深度。但是，在实现实际电路时将不会有差别，因为用于实现本发明的“Xilinx Virtex”芯片的内部块RAM的最小深度是256。

如上所述，本发明仅使用一个后向处理器，因此可以减小电路尺寸和计算量(即，功耗)。

而且，通过填充最后一个窗口来实现格栅终止的性质，可以获得更好的解码性能。

而且，由于可以按顺序获得解码结果，可以除去LIFO所需的存储器和电路，并且可以改善功耗。

而且，通过调整用于存储β值的双端口RAM的读/写地址，可以把存储器尺寸减半。

上述实施例仅是示例性的，不应理解为对本发明的限制。本发明的教导可以容易地应用于其它类型的装置。本发明的描述是示意性的，不是为了限制权利要求的范围。本领域技术人员可以进行很多替换，修改和变型。

Claims (22)

1.一种在进行迭代解码的接收端的最大后验解码器，该最大后验解码器包括：

后向处理器，用于以预定长度L进行学习，并且在预定长度L之后，从“W₀”到0以所接收序列的W₀的窗口长度或者从“W₀+(N+1)W”到“W₀+NW”以所接收序列的W的窗口长度计算第一状态概率值，得到第一结果值；

前向处理器，用于从0到“W₀”以W₀的窗口长度或者从“W₀”到“W₀+NW”以W的窗口长度计算第二状态概率值，得到第二结果值，其中，N是0到N的整数；

存储装置，用于按第一顺序存储第一状态概率值，并以第一顺序的相反顺序输出第一状态概率值；以及

输出确定模块，使用第一状态概率值和第二状态概率值来确定所接收序列的输出值，

其中，W₀基于码块大小和窗口长度W来确定。

2.根据权利要求1的最大后验解码器，其中存储器通过交替使用增加地址和减小地址来写入第二结果值。

3.根据权利要求2的最大后验解码器，其中存储器通过交替使用与写入对称的减小地址和增加地址来输出第二结果值。

4.根据权利要求1的最大后验解码器，其中从第一预定码元起以相反码元顺序计算第一状态概率值。

5.根据权利要求1的最大后验解码器，其中从第二预定码元起顺序地计算第二状态概率值。

6.根据权利要求1的最大后验解码器，其中在各个第一处理时间，从接收序列的W₀到0码元来计算第一状态概率值，从接收序列的0到W₀码元来计算第二状态概率值。

7.根据权利要求1的最大后验解码器，其中以如下方式确定所接收序列的输出值：第一状态概率值变成与第二状态概率值相同的顺序。

8.根据权利要求1的最大后验解码器，其中第一状态概率值是β值，第二状态概率值是α值。

9.一种在进行迭代解码的接收端进行最大后验特博解码的方法，该方法包括以下步骤：

以预定长度L进行学习，并且在预定长度L之后，从“W₀”到0以所接收序列的W₀的窗口长度或者从“W₀+(N+1)W”到“W₀+NW”以所接收序列的W的窗口长度计算第一状态概率值，得到第一结果值；

从0到“W₀”以W₀的窗口长度或者从“W₀”到“W₀+NW”以W的窗口长度计算第二状态概率值，得到第二结果值，其中，N是0到N的整数；

按第一顺序存储第一状态概率值，并以第一顺序的相反顺序输出第一状态概率值；以及

使用第一状态概率值和第二状态概率值来确定所接收序列的输出值，

其中，W₀基于码块大小和窗口长度W来确定。

10.根据权利要求9的最大后验解码方法，其中通过交替使用增加地址和减小地址来写入第二结果值。

11.根据权利要求10的最大后验解码方法，其中通过交替使用与写入对称的减小地址和增加地址来输出第二结果值。

12.根据权利要求9的最大后验解码方法，其中从第一预定码元起以相反码元顺序计算第一状态概率值。

13.根据权利要求9的最大后验解码方法，其中从第二预定码元起顺序地计算第二状态概率值。

14.根据权利要求9的最大后验解码方法，其中在各个第一处理时间，从接收序列的W₀到0码元来计算第一状态概率值，从接收序列的0到W₀码元来计算第二状态概率值。

15.根据权利要求9的最大后验解码方法，以如下方式确定所接收序列的输出值：第一状态概率值变成与第二状态概率值相同的顺序。

16.根据权利要求9的最大后验解码方法，其中第一状态概率值是β值，第二状态概率值是α值。

17.一种使用最大后验算法对所接收序列进行特博解码的方法，包括以下步骤：

以预定长度L进行学习，并在预定长度L之后以第一处理长度W₀或第二处理长度W计算第一结果值，由此进行后向处理；

储存第一结果值；

以所述的第二处理长度计算第二结果值，由此进行前向处理；以及

使用第一结果值和第二结果值来确定解码输出，

其中，W₀是通过把所接收序列除以第二处理长度W而得到的余数。

18.根据权利要求17的特博解码方法，其中在N是0的情况下，通过利用所接收序列“W₀+L”到W₀的码元数的后向处理进行学习，存储通过利用码元W₀到0的后向处理的第一结果值，然后与下一个窗口的学习开始同时地计算通过利用0到W₀码元的前向处理的第二结果值，以计算第二结果值。

19.根据权利要求17的特博解码方法，其中通过双端口RAM的一个端口写入第一结果值，并通过其另一个端口读出。

20.根据权利要求19的特博解码方法，其中通过双端口RAM的端口存储或读出的地址为W₀或W的每个长度增加或减小。

21.根据权利要求19的特博解码方法，其中通过双端口RAM的端口存储或读出的地址以互斥方式为W₀或W的每个长度增加或减小。

22.根据权利要求17的特博解码方法，其中按顺序确定解码比特输出。

Images