CN1233074A - 对氢暴露具有低敏感度的铁电集成电路及其制造方法 - Google Patents

对氢暴露具有低敏感度的铁电集成电路及其制造方法 Download PDF

Info

Publication number
CN1233074A
CN1233074A CN99105527A CN99105527A CN1233074A CN 1233074 A CN1233074 A CN 1233074A CN 99105527 A CN99105527 A CN 99105527A CN 99105527 A CN99105527 A CN 99105527A CN 1233074 A CN1233074 A CN 1233074A
Authority
CN
China
Prior art keywords
hydrogen
barrier layer
ferroelectric
film
feature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99105527A
Other languages
English (en)
Other versions
CN1139979C (zh
Inventor
约瑟夫·D·库奇亚若
古谷晃
卡洛斯·A·帕斯德阿劳约
宫坂洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Symetrix Corp
Original Assignee
NEC Corp
Symetrix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Symetrix Corp filed Critical NEC Corp
Publication of CN1233074A publication Critical patent/CN1233074A/zh
Application granted granted Critical
Publication of CN1139979C publication Critical patent/CN1139979C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D23/00—General constructional features
    • F25D23/02—Doors; Covers
    • F25D23/028—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2323/00—General constructional features not provided for in other groups of this subclass
    • F25D2323/02—Details of doors or covers not otherwise covered
    • F25D2323/024—Door hinges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Combustion & Propulsion (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

在集成电路中的铁电薄膜(124)上面形成氢阻挡层(128)。氢阻挡层直接在铁电薄膜的受保护段(123)上面,同时铁电薄膜的牺牲段(125)横向延伸超出氢阻挡层的边沿(129)。牺牲段吸收氢使之不能横向扩散到铁电薄膜的受保护段。它吸收氢之后,将牺牲段蚀刻掉以允许对它下面的电路层的电连接。铁电薄膜最好包括分层超晶格化合物。加入铌酸锶铋钽物质的标准母体溶液中的过量铋或铌有助于减少铁电性质的氢降级。

Description

对氢暴露具有低敏感度的铁电集成电路 及其制造方法
本发明一般涉及分层超晶格材料及ABO3型金属氧化物的制造，更具体地涉及对氢暴露具有低敏感性的铁电集成电路与制造这种电路的方法。
铁电体化合物对用在非易失性集成电路存储器中拥有有利的特征。见Miller的美国专利号5,046,043。诸如电容器等铁电器件在拥有诸如高残留极化、良好矫顽场、高抗疲劳性及低漏电流等希望的电子特征时作为非易失性存储器是有用的。已研究过诸如PZT(钛锆酸铅)及PLZT(钛锆酸镧铅)等含铅ABO3型铁电体氧化物在集成电路中的实际使用。也已经研究过分层超晶格物质氧化物在集成电路中的使用。见Watanabe的美国专利号5,434,102。分层超晶格物质化合物在铁电存储器中呈现比PZT及PLZT化合物高出数个数量级的优越特征。虽然已用分层超晶格化合物成功地制造出铁电存储器的样品，尚无用带有要求的电子特征的ABO3型氧化物或分层超晶格物质化合物经济地及以商品化数量制造存储器的制造工艺。除了其它原因，缺少制造高质量铁电集成电路的经济的商业工艺的一种原因在于在氢退火期间，金属氧化物化合物容易受到氢的还原。氢退火是在CMOS集成电路存储器制造中的常用步骤，并导致某些重要的铁电体性质的降级。对于分层超晶格化合物尤其是这样，它们是特别容易被氢降级的复杂的分层氧化物。
集成电路中的典型铁电存储器器件包含半导体基片及与通常为铁电电容器的铁电器件电接触的金属氧化物半导体场效应晶体管(MOSFET)。铁电电容器通常包含位于第一个底电极与第二个顶电极之间的铁电薄膜，电极通常包含铂。在电路的制造过程中，MOSFET容易遭遇导致硅基片中缺陷的条件。例如，制造工艺通常包含诸如离子碾磨蚀刻及等离子蚀刻等高能步骤。缺陷也出现在通常在500℃-900℃范围内的相对高温上的铁电薄膜的结晶化热处理期间。结果，在半导体硅基片的单晶结构中生成无数缺陷，导致MOSFET的电子特征的恶化。
为了恢复MOSFET/CMOS的硅性质，制造工艺通常包含氢退火步骤，在其中通过利用氢的还原性质消除诸如依附结合物等缺陷。已开发各种技术来实行氢退火，诸如在环境条件中的H2气体热处理。传统上，氢处理是在350℃与550℃之间进行的，通常在450℃左右处理大约30分钟的时间段。此外，若干其它集成电路制造工艺将集成电路暴露在氢中，通常在升高的温度上，诸如沉积金属的CVD工艺及从硅烷或TEOS源生成二氧化硅。在包含氢的工艺中，氢扩散通过顶电极及电容器的侧面到铁电薄膜并还原包含在铁电材料中的氧化物。吸收的氢还金属化铁电薄膜的表面。铁电薄膜对上方电极的粘合性被发生在界面上的化学变化降低。此外，上方电极被氧气、水及产生的氧化还原反应的其它产物抬高。作为这些效应的结果，降低了电容器的电子性质，并且在顶电极与铁电薄膜之间的界面上很可能发生剥落。这些问题在包含分层超晶格化合物的铁电存储器中是严重的因为这些氧化物化合物特别复杂及容易被氢还原降级。
本发明通过提供一种集成电路及降低氢的不利效应及保留金属氧化物元件的有利电子性质的制造集成电路中的金属氧化物元件的方法来解决上述问题。
本发明的一个方面为形成氢阻挡层来覆盖金属氧化物元件的受保护部分。
在较佳方法中，形成钛或硅的氮化物来覆盖金属氧化物元件的受保护部分并作为氢阻挡层工作。
本发明的另一方面为构成带顶电极、金属氧化物薄膜与底电极的铁电电容器，使得下卧的金属氧化物层及底电极的一部分横向延伸超出顶电极的边。形成直接覆盖至少一部分顶电极及金属氧化物薄膜的受保护的段的氢阻挡层。金属氧化物薄膜包括牺牲段，它最好是不直接在氢阻挡层下方的金属氧化物薄膜部分。在完成了在其中发生氢对金属氧化物破坏的制造步骤之后，通过向下馈刻到底电极便可清除金属氧化物薄膜的至少一部分牺牲段。在较佳实施例中，在同一构成图案过程中将氢阻挡层与顶电极层构成图案，形成自对准的顶电极与氢阻挡层。
本发明的另一方面为包括金属氧化物化合物的金属氧化物物质至少包含两种金属。
本发明的又一方面为金属氧化物物质的薄膜包含分层超晶格化合物。在本发明的一个实施例中，分层超晶格化合物包括铌酸锶铋钽。本发明的又一方面为形成具有包含化学元素铋、锶、铌与钽的分层超晶格化合物的铁电元件，其中将这些化学元素的相对量选择成使氢导致的电子性质降低最小。
本发明的又一方面为构成金属氧化物物质，其中至少一种组成金属是在化学计量上过量存在的以便在金属氧化物物质中构成独立的金属氧化物。
在一个实施例中，分层超晶格化合物包括铌酸锶铋钽，并且包含来自包含铋与铌的组的至少一种过量的金属。
本发明的又一方面为在不高于400℃的温度上进行铁电集成电路的氢热处理不超过30分钟的时段，这是在包含0.01至50％克分子百分数的氢的氢气氛中进行的。
在结合附图阅读时，从下面的描述中，本发明的许多其它特征、目的与优点将是清楚的。
图1为可用本发明的方法执行的集成电路的制造中的中间阶段的剖视图，示出非易失性铁电存储器单元，其中的铁电层的牺牲部分横向延伸超出氢阻挡层的边沿；
图2为可用本发明的方法执行的集成电路制造中的另一中间阶段的剖视图，示出非易失性铁电存储器单元，其中该铁电层的延伸超出顶电极的一部分牺牲段已被蚀刻掉下到底电极；
图3为可用本发明的方法执行的集成电路制造中的另一中间阶段的剖视图，示出非易失性铁电存储器单元，其中该铁电层的延伸超出顶电极的一部分牺牲段已被蚀刻掉下到底电极，并已用接线层填充蚀刻孔；
图7后面的图4为展示按照本发明制造非易失性铁电存储器器件的工艺的较佳实施例的流程图；
图5为极大地放大的示例性晶片的顶视图，在其上面示出了氢阻挡层覆盖的薄膜电容器；
图6为通过线6-6所取的图5的一部分剖视图，示出薄膜电容器器件；
图3后面的图7描绘本发明的替代实施例，其中的氢阻挡层包括三个有区别的薄膜；
图6后面的图8为在三种不同退火温度下退火的铌酸锶铋钽中作为退火时间的函数描绘的残留极化2Pr@5V的曲线；
图9为对四种不同的氢退火时间作为电容器电极面积的函数描绘的在5伏上的正规化残留化2Pr[2Pr(1963μm2)]的曲线。
1、概述
应理解描绘铁电电容器与集成电路器件的图1-3、5-7并不是意指实际集成电路器件的任何特定部分的实际平面或剖视图。在实际器件中，这些层不是这样规则的并且厚度可具有不同比例。实际器件中的各层通常是弯曲的并具有重叠的边。这些图只是用来尽可能更清楚与全面地描绘本发明的结构与工艺的理想化的图。并且这些图只表示有可能利用本发明的方法制造的铁电器件的许多变型之一。图1描绘了包含与铁电电容器电连接的场效应晶体管形式的开关的铁电存储器。但也可想象利用本发明的方法来制造将该铁电元件包含在开关元件中的铁电FET存储器。在McMillan的美国专利号5,523,964中描述了这种铁电FET。类似地，利用本发明的方法制造的其它集成电路可包含其它元件与物质成分。
注意图1，其中示出了可按照本发明的方法制造的示范性非易性铁电存储器单元的剖视图。在Mihara的美国专利号5,466,429与Yoshimori的美国专利号5,468,684中描述了制造包含MOSFET与铁电电容器元件的集成电路的通用制造步骤。在其它对比文献中也描述了通用制造方法。因此，这里只简单地识别图1的电路的元件。
图1中，在硅基片102的表面上形成场氧化物区104。在基片102内互相分开形成源区106与漏区108。在硅基片104上源与漏区106与108之间形成门绝缘层110。再者，在门绝缘层110上形成门电极112。这些源区106、漏区108、门绝缘层110及门电极112一起构成MOSFET 114。在基片104与场氧化物区102上形成用BPSG(硼掺杂的磷硅玻璃)制成的第一夹层介电层(ILD)116。在一部分ILD 116上形成粘接层118，然后在粘接层118上形成铁电薄膜电容器120。粘接层118由诸如钛等制成并通常具有200埃的厚度。铁电电容器120最好形成在可以是硅、砷化镓或其它半导体、或诸如玻璃或氧化镁(MgO)等绝缘体等传统晶片上。诸如钛等粘接层增强电极对电路的邻接下卧或上复层的粘接。
图1中，铁电电容器120包含由铂制成的底电极122，其厚度为2000埃；形成在底电极122上的铁电薄膜124；形成在铁电薄膜124上的由铂制成并具有厚度2000埃的顶电极126；以及最好形成在顶电极126上的并具有厚度500-2000埃的导电氢阻挡层128。电容器的底与顶电极传统上包含铂。底电极最好包含非氧化的诸如铂、钯、银与金等贵金属。除了贵金属，诸如铝、铝合金、铝硅、铝镍、镍合金、铜合金及铝铜等金属可用作铁电存储器的电极。氢阻挡层128可包含诸如氮化钛或氮化硅等单一的膜，或者可包含两层或两层以上的膜，例如，钛底膜、然后氮化钛膜后面跟着钛膜。图3后面的图7描绘本发明的替代实施例，其中的氢阻挡层128包括三层不同的薄膜741、742与743，其中最好包括钛层741、氮化钛层742及钛层743。如果阻挡层128是由诸如氮化钛等导电材料制成且作为导电元件工作的，则它能与顶电极126自对齐形成。所谓自对齐是指在其中该阻挡层自动与顶电极对齐的工艺中形成而言。例如，如果顶电极123与氢阻挡层128是在同一光掩膜与蚀刻构图工艺中一起构图的，它们将是自对齐的。氢阻挡层128能用传统的阴极溅镀技术沉积。下面更详细地讨论铁电薄膜124的组成。
在ILD116上形成由NSG(不掺杂的硅玻璃)制成的第二夹层介电层(ILD)130。在层130中也能使用PSG(磷硅玻璃)膜或BPSG膜。
诸如图1中的电容器等铁电元件的制造传统上包含有可能破坏集成电路的开关114与其它元件的氧化条件的步骤。构成铁电元件之后，通常执行电路的氢热处理以修复开关的氧化损坏。在这一氢处理以及其它高能步骤中，因为氢与铁电薄膜124所包含的氧化物起反应而铁电薄膜124的铁电性质容易受到降低。如果直接在铁电薄膜上没有氢阻挡层，大部分氢通过顶电极垂直地扩散到铁电薄膜中。但是一些扩散到铁电体中的氢从铁电薄膜的边沿横向扩散。
图1中，顶电极与氢阻挡层是形成为使得铁电薄膜124、底电极122及粘接层118横向延伸超过顶电极126的外边沿127及超过氢阻挡层的外边沿129。延伸超过氢阻挡层边沿129的铁电薄膜124的部分125是铁电薄膜124的牺牲段125。在垂直方向上直接在氢阻挡层下面的铁电薄膜124的部分123是铁电薄膜124受保护的段123。按照本发明，牺牲段125在氢热处理期间吸收氢而在其它制造步骤中导致氢化或还原条件。所吸收的氢与牺牲部分125中的氧化物反应，并借此不能降低铁电薄膜124的其余受保护部分123中的希望的铁电性质。从而，牺牲段125作为氢“吸收剂”工作并保护铁电薄膜124的受保护部分123。按照本发明的一个实施例，通常在氢处理后面的蚀刻步骤中，将覆盖一部分底电极的至少一部分牺牲段125向下清除到底电极。
图2中，开口216a有选择地开通通过ILD130及ILD116以暴露源区106及门区108。开口231a有选择地开通通过ILD130以暴露导电的氢阻挡层128。开口230a有选择地开通通过ILD130以暴露铁电薄膜124的至少一部分牺牲段125。在开口230a中，通过下到底电极122的表面的蚀刻工艺清除至少一部分牺牲段125。
如图3中所示，形成源电极接线332及漏电极接线334来填充开口216a。分别形成底电极接线336及顶电极接线338来填充230a及231a。漏电极接线334电连接在底电极接线336上，并最好是同一接线元件。各该接线332、334、336与338由厚度大约为3000埃的AI-Si-Cu(1％Si,0.5％Cu)制成。如果阻挡层128是不导电的，则必须清除至少一部分阻挡层128以便接线层338能与顶电极126进行电接触。如果阻挡层128是导电的，但导电率比顶电极126明显地小，则有可能希望清除至少一部分阻挡层以便接线层338能与顶电极126进行电接触。
铁电薄膜124的成分从适当的铁电物质组中选择，其中包含但不限于：诸如钛酸盐(如BaTiO3、SrTiO3、PbTiO3(PT)、PbZrTiO3(PZT))等ABO3型金属氧化物钙钛矿物；铌酸盐(如KNbO3)；及最好分层超晶格化合物。
ABO3金属氧化物是知名的铁电体组及高介电常数物质。见诸如Franco Jona与G.Shirane，“铁电晶体”，Dover出版公司，N.Y.,108页。1996年5月21日颁发的美国专利号5,519,234公开了诸如钽酸锶铋等分层超晶格化合物与最好的先有物质相比在铁电应用中具有卓越的性质，并具有高介电常数与低漏电流。1995年7月18日颁布的美国专利号5,434,102及1995年11月21日颁布的5,468,648描述将这些物质集成到实用集成电路中的工艺。
分层超晶格材料总的可用下述分子式概括：(1)A1w1 +a1A2w2 +a2…Ajwj +ajS1x1 +s1S2x2 +s2…Sksk +skB1y1 +b1B2y2 +b2…Blyl +blQz -2,其中A1,A2...Aj表示钙钛矿样结构中的A格点元素，它们可以是诸如锶、钙、钡、铋、铅及其它元素；S1,S2...Sk表示超晶格生成元素，它通常是铋，但也可能是诸如钇、钪、镧、锑、铬、铊及其它+3价元素物质；B1,B2...Bl表示钙钛矿样结构中的B格点元素，它们可以是诸如钛、钽、铪、钨、铌、锆及其它元素；而Q表示阴离子，它通常是氧，但也可以是其它元素，诸如氟、氯及诸如氟氧化物、氯氧化物等这些元素的混合物。分子式(1)中的上标表示相应元素的价，下标表示一克分子化合物中物质的克分子数，或者以单位晶格表示，该元素在单位晶格的平均原子数。下标可以是整数或分数。这便是分子式(1)包含单位晶格可在整个物质上变化的情况，例如在Sr.75Ba.25Bi2Ta2O9中，平均75％的A格点被锶原子占据及25％A格点被钡原子占据。如果在化合物中只有一个A格点元素，则它用“A1”元素表示而w2...wj全等于零。如果在化合物中只有一个B格点元素，则它用“B1”元素表示而y2...yl全等于零，对于超晶格生成元素也一样。通常的情况是一个A格点元素一个超晶格生成元素及一个或两个B格点元素，然而分子式(1)是以更一般的形式写出的，由于本发明指在包含格点与超晶格生成元素都能具有多种元素的情况。z值从下式中找到：(2)(a1w1+a2w2...+ajwj)+(s2x1+s2x2...+skxk)+(b1y1+b2y2...+blyl)=2z
分子式(1)包括1996年5月21日颁布的美国专利号5,519,234中所讨论的全部三种Smolenskii型化合物。分层超晶格物质并不包含能适合分子式(1)的每一种物质，而只是以不同的交替层自己自发形成结晶结构的物质。
词“基片”意指在其上形成集成电路的基层晶片102以及在其上沉积诸如BPSG层116等薄膜层的任何物体。在本公开中，“基片”应指在其上施加感兴趣的层的物体；例如，当我们提到诸如122的底电极时，基片包含在其上面形成电极122的层118与116。
词“上面”、“上方”与“下方”这里指相对于硅基片102而言。这便是如果第二元件在第一元件“上面”，这意味着它距基片102较远，并且如果它在另一元件“下面”，则它比该另一元件更靠近102。基片102的长尺度定义这里认为是“水平”平面的平面，而垂直于这一平面的方向则认为是“垂直”的。
名词“薄膜”在这里与它在集成电路技术中使用的一致。通常它指厚度小于微米的膜而言。这里公开的薄膜在所有情况中厚度都小于0.5微米。铁电薄膜124为1000埃至3000埃厚较好，最好是1200埃至2500埃厚。集成电路技术的这些薄膜不应与宏观电容器技术的分层电容器混淆，它们是用完全不同的工艺构成的，是与集成电路技术不一致的。
这里的名词“化学计量”可应用在诸如分层超晶格物质等物质的固体膜或构成物质的母体上。当将其应用在固体薄膜上时，它意指表示最终固体薄膜中各元素的实际相对量的分子式而言。当应用在母体上时，它表示母体中金属的克分子比。“平衡的”化学计量分子式是其中正好有足够的各种元素来构成晶格的所有格点都占据的完整晶体结构的分子式，虽然在实际实践中在室温上晶体中总存在一些缺陷。例如，SrBi2TaNbO9与SrBi2Ta1.44Nb0.56O9都是平均的化学计量分子式。反之，其中锶、铋、钽与铌的克分子比分别为1、2.18、1.44与0.56的铌酸锶铋钽的母体这里是用不平衡的“化学计量”分子式SrBi2.18Ta1.44Nb0.56O9表示的，因为它包含超过构成完整的晶体物质所需的过量的铋。在本公开中金属元素的“过”量意指大于与存在的其它金属键合来制造希望的物质使所有原子晶格都占据且不剩下任何金属的量所需的量而言。然而，如本技术中所知的，因为氧化铋是高度挥发性的且按照本发明在制造电子器件中使用了大量的热，按照本发明的工艺制造的固体铁电层124中的铋的克分子比通常小于母体的化学计量分子式中的。然而按照本发明的工艺制造的铁电层124中的锶、钽与铌的克分子比非常接近或等于母体的化学计量分子式中给出的克分子比。见颁发给Watanabe等人的美国专利号5,434,102。
根据Watanabe等人的5,434,102专利及工作，熟悉本技术的人员优选的制造分层超晶格物质的母体当前具有化学计量分子式SrBi2.18Ta1.44Nb0.56O9。相信用这一分子式的母体将得出带有平衡的化学计量分子式SrBi2Ta1.44Nb0.56O9的最终固体铌酸锶铋钽薄膜。即最终的薄膜并不包含过量的铋，因为母体中的过量的铋在制造工艺中作为氧化铋气体逃逸了。这一母体溶液包含对应于化学计量SrBi2.18Ta1.44Nb0.56O9的化学母体的量。这一化学计量式在这里称作具有“标准”铌钽比的“标准”分子式。具有标准化学计量式的母体包含大约9％过量铋。即标准化学计算式中包含与母体中所有锶、钽与铌键合以构成晶体中所有原子格点都占据的分层超晶格化合物所需的更多的铋的量。本发明的一种特征在于带有过量金属的最终分层超晶格化合物(即诸如铋与铌等至少一种金属的量在标准分子式中所示的量以上或超出)比用具有标准分子式的母体制造的物质对氢的降级更具抵抗能力。相关的特征是在分层超晶格物质中诸如铌等B格点元素的过量在防止由暴露在氢中引起的电子性质降级中是有效的。
图7后面的图4为在本发明中用来制造铁电存储器100的制造步骤的流程图。在步骤412中，提供半导体基片102(图3)，在步骤414中在其上面构成开关114。该开关通常是MOSFET。在步骤416中，形成绝缘层116将该开关元件与要构成的铁电元件隔开。在步骤418中，形成底电极122。电极最好用铂制成并溅镀沉积到形成厚度大约为2000埃的层，在较佳方法中，在沉积电极之前最好用阴极溅镀在这一步骤中形成用大约200埃的钛或氮化钛制成的粘结层118。在步骤420中，制备构成所希望的铁电薄膜的分层超晶格化合物的化学母体。在步骤422中将铁电薄膜124施加在底电极上。在较佳方法中，铁电薄膜包含分层超晶格化合物。最好用诸如美国专利号5,546,945中所描述的旋涂或雾沉积法等液体沉积技术施加铁电薄膜。在最佳方法中，采用旋涂技术来形成薄膜。通常，从商品化的包含化学母体化合物的溶液制备最终母体溶液。最好在步骤420中将商品溶液中提供的各种母体的浓度调节成提供特定的制造或工作条件。例如，在用于分层超晶格薄膜的典型商品溶液中各种元素的化学计量可能是SrBi2.18Ta1.44Nb0.56O9。然而，通常希望在这一溶液中加入额外的铌或铋以生成保护铁电化合物不受氢退火降级的额外氧化物。施加步骤422后面最好跟随处理步骤424，其中最好包含在诸如快速热处理等升高的温度上的干燥步骤及结晶子步骤；处理步骤424可包含在施加步骤422中或之后的用紫外线辐射处理。必要时可重复步骤422与424以形成希望的厚度的膜。例如，在典型的旋涂过程中可施加并干燥母体的镀层。然后可施加并干燥另一母体镀层。然后在步骤426中在氧中退火处理过的膜以形成得出的铁电薄膜124。在制造电容器120中适当时也可包含通过诸如本技术中已知的离子碾磨与抛光等工艺的构图步骤。例如，最好步骤418包含这一构图步骤而另一这种构图步骤则跟随步骤426。在步骤422-426后面，在步骤428中形成顶电极126。在较佳方法中，在步骤430中直接在电容器的顶电极及铁电薄膜的受保护段上而形成氢阻挡层128。通常，氢阻挡层128为氮化钛，它阻止氢扩散到其覆盖的铁电体中并且还是导电的。还希望通过在阻挡层的溅镀沉积中在溅镀气氛中包含小量氧气而在阻挡层中加入小量的氧。得出的形成在阻挡层中的氧化物通过与不能存在在各种制造工艺步骤中的氢起反应而保护存储器器件中的铁电化合物。但是，氧化物的量充分地小使它不致明显地干扰阻挡层的导电性质。阻挡层形成步骤430后面最好跟随构图步骤431，在其中将阻挡层128与顶电极126构成图案，最好以离子蚀刻工艺。在步骤432中，在选择成满意地消除硅基片中由氧化导致的缺陷及减小铁电化合物的氢降极的温度与退火时间上进行铁电存储器100的氢退火。氢退火步骤最好在大气压强下用气体混合物中的氢气进行，因为这比其它替代方法复杂性小。在步骤434中，进行氧恢复退火来恢复作为氢退火及其它导致还原条件的工艺步骤的结果的降级的铁电元件120的电子性质。然后在步骤435中沉积第二ILD层130。在步骤436中，通过利用一种或数种干或湿蚀该方法分别通过ILD层116及130到开关114(通常到MOSFET的源与漏区)、到牺牲段125及到氢阻挡层128制成孔216a、230a及231a。作为替代，为了方便将氢气输送到电路的开关区，可在氢退火之前形成第二ILD层130及制造到达开关的孔。在步骤438中，将横向延伸超过顶电极126的边沿的铁电薄膜124的一部分牺牲段125不是充分导电的，则至少必须清除掉一部分氢阻挡层128以便能与顶电极126电连接。在下一步骤440中完成电路，它通常包含沉积接线层及其构图以形成接线332、334、336及338，沉积钝化层及封装。
铁电元件通常包括相对平坦的铁电物质的薄膜。用词“横向的”或“横向地”指称薄膜的平坦平面的方向。参见图1-3、6，横向的方向便是水平方向。
这一说明书指出氢阻挡层是直接形成在铁电物质的薄膜上面的。“直接在上面”意指阻挡层至少在图1-3中的垂直方向上在一部分铁电薄膜上面。例如，在图1中，氢阻挡层128是直接在铁电薄膜124的受保护段123上面的。从氢阻挡层128向下延伸的垂直线与受保护段123相交，因此，氢阻挡层128直接在受保护段123上面。但是氢阻挡层128并不直接在铁电薄膜124的周边牺牲段125上面，因为牺牲段125横向延伸超出氢阻挡层128的边沿129。用词“直接在上面”并不意味阻挡层直接与铁电层接触。阻挡层可以也可以不接触铁电层。只要它是直接在一部分铁电层上面，它将保护该部分不受氢扩散。以类似的用词，受保护段123“直接”在氢阻挡层128“下面”，但牺牲段125不直接在氢阻挡层128下面。很清楚可相对于水平与垂直方向以不同的朝向制造铁电元件。例如，如果铁电薄膜是在垂直平面中，则“横向”可指称垂直方向，而“直接在上面”指称与薄膜的垂直平面正交的朝向。
实验揭示，与铁电膜的平面正交的方向上的扩散相比，氢通过铁电薄膜的横向扩散，即在平行于铁电薄膜的平面的方向上的扩散，是慢的。因此，确信在铁电层124的横向边沿上的一小部分铁电物质可作为可能在横向方向上穿透的任何氢的吸收剂工作及保护其余物质不受氢扩散。因此，本发明的主要特征为形成铁电薄膜124，该薄膜包括“吸收”否则有可能导致在用氢阻挡覆盖的铁电体的其余部分中氢降级的氢的牺牲部分125。通常，牺牲部分125与阻挡层的组合足以保护受保护部分123在传统的氢工艺中不受明显的降级。然而，取决于在制造工艺中各种氢化与还原步骤中氢辐射的强度，采用附加的保护措施是有帮助的。为此，本发明的方法设想了采用各种其它步骤来保护存储器器件不受氢损坏。这些步骤可与牺牲段及氢阻挡层结合使用。
在本发明的较佳方法中，集成电路在氢热处理是在大气压强上在含有1-5％氢的氢氮混合气体中在温度200℃上进行10分钟。低温、短持续时间氢热处理的有利效果直到350℃的温度及30分钟持续时间都是明显的。本发明的氢热处理能在氢气体的体积百分比在0.01-50％的范围内的氢气氛中进行。这是因为氢在集成电路内的扩散是缓慢的、速率决定的步骤，它并不严重地取决于氢的环境浓度。
本发明的低温短持续时间氢退火方法在保护非易失性铁电电容器的电子特征中是有效的，电容器中的铁电薄膜包含从近似对应于通用分子式SrBi2.18Ta2-XNbX(其中0≤X≤2)的成分的母体中制造的Bi分层超晶格物质。实验揭示，低温短持续时间氢热处理在保护从具有近似对应于通用化学计量分子式SrBi2Ta1.44Nb0.56O9的成分的母体溶液(其中在母体中的克分子比Nb/Ta为大约0.4)中制造的超晶格化合物中最为有效。实验进一步揭示在母体中增加铋或铌的量到超过对应于分子式SrBi2.18Ta1.44Nb0.56O9的相对量在保护希望的电子特征不受氢降级中是有效的。用氧恢复退火还能部分地或全部地反转铁电性质的氢降级而重新获得良好的电子特征。
其它工艺序列与步骤也可使用。例如，用于MOSFET接触接线的孔可在氢处理前开，同时通过绝缘层到达铁电元件的孔能在氢热处理步骤之后制造。
                      实例1研究了用氮化钛制造的氢阻挡层覆盖铌酸锶铋钽电容器的铂顶电极的效果。电容器是从来自Hughes航空器公司的产品号HAC10475-47的商品化铌酸锶铋钽溶液制造的。该溶液包含对应于化学计量式SrBi2.18Ta1.44Nb0.56O9的化学母体的量。这一化学计量式在本说明书中称作“标准”浓度。然而应理解，该分子式只表示商品化母体溶液中的各种化学物质的相对比。本实例中0.2克分子/立升溶液包含：钽2乙基己酸盐、铋2乙基己酸盐、锶2乙基己酸盐、铌2乙基己酸盐、2乙基己酸盐及二甲苯。包含分层超晶格化合物的铁电电容器是以一般按照Watanabe的美国专利号5,434,102中所描述的方法从母体溶液中形成的。在氢处理之前及之后测定了电容器中的残留极化(2Pr)、矫顽场(Ec)及漏电流。
氧化一系列p型100硅晶片基片602(图6)以形成硅氧化物层604。在基片上溅镀厚度为200埃的钛粘接层618，然后在粘接层618上溅镀沉积厚度为3000埃的底铂电极622。将它们在650℃上在氧中退火30分钟，并在180℃上在低真空中脱水30分钟。在1500rpm上在底电极622上沉积铌酸锶铋钽化合物的0.2克分子溶液旋涂层30秒钟。在160℃上将其热解1分钟，提高到260℃ 4分钟。重复旋涂与热解步骤的序列。用快速热处理结晶铁电涂层，有时也称作快速热退火(RTA)，在其中将晶片保持在725℃上30秒钟并且以100℃/sec的速率升温。这些步骤形成具有厚度2100±150埃的铁电薄膜624。给予晶片及沉积层在800℃上第一次退火60分钟。溅镀淀积铂以制成厚度2000埃的顶电极层，随后光刻胶构图。离子蚀刻铂与铌酸锶铋钽层以形成电容器，然后进行抛光以清除光刻胶掩膜，此后在800℃上第二次氧退火30分钟。然后，在各种沉积条件下在铌酸锶铋钽电容器上溅镀沉积大约1 800埃厚的氮化钛薄膜。将电容器在400℃及大气压强上的流率41/m的H2-N2(H25％)混合气体中氢退火10、30与60分钟。电容器的面积为7845μm2。氢退火后，用60℃的NH4OH∶H2O2∶H2O(1∶3∶1)溶液消除氮化钛膜。在真空炉中干燥电容器之后，进行在1至10伏范围上的磁滞测定及Ⅰ-Ⅴ测试。
利用5,8与12mTorr气体压强上的氩气的氮化钛溅射靶并在25、50与100瓦功率、基压强5×10-7Torr上，在电容器的顶电极上沉积氮化钛膜628。在保护铌酸锶铋钽电容器对抗降级中最有效的氮化钛膜是密度最高的膜，即在100瓦与5mTorr上生成的膜。这些膜具有每立方厘米4.19克(g/cm3)的密度及大约每厘米0.50兆欧(mΩcm)的电阻。电容器侧面不涂阻挡层。
在10、30与60分钟氢退火之前及之后测定在100瓦与5mTorr上溅镀的氮化钛层的样本的磁滞曲线。即使在60分钟退火之后的曲线也几乎与退火之前相同。在10、30与60分钟氢退火之前及之后在5伏上测定带有在100瓦与5mTorr上溅镀的氮化钛层的电容器中的残留极化2Pr。所有H2退火的样本中的2Pr值只比H2处理前的值降低大约10％。在10、30与60分钟氢退火之前及之后测定其中的氮化钛层是在100瓦及5mTorr上溅镀的电容器的漏电流。在所有经过氢退火的样本中在3伏上测定的漏电流近似相等。这一值只有大约10-6A/cm2。这些结果显示提供按照本发明方法的氮化物氢阻挡层的优点。它们还展示通过在铁电薄膜的垂直上方施加氢阻挡层能达到铁电薄膜对抗氢降级的希望的电子性质的显著保护。由于在大多数情况中，铁电层下面的层是足够地厚以防止氢对铁电体的扩散的，最重要的氢阻挡层是沉积在铁电薄膜直接上面的层之一中的阻挡层。阻挡层可以也可以不接触铁电层。只要它是直接在一部分铁电层上面，它将保护该部分不受氢扩散。
另一方面，这些结果与清楚地显示只用顶部阻挡层来保护铁电性质是不完整的。因此，本发明的方法提供了形成带有吸收氢及防止氢进一步扩散到用氢阻挡层覆盖的铁电薄膜的受保护的段中的牺牲段的铁电薄膜。
                            实例2
在温度200°、250°及300℃上在H2气体中退火10、30与60分钟之前及之后，考察了铌酸锶铋钽电容器的电子性质。从Hughes航空器公司，HAC10709-30获得的母体溶液按照实例1中所用的过程再一次制备了铌酸锶铋钽电容器。
在电容器在氢气中退火之前，测定了各具有面积7854μm2的5个电容器的电子性质。电容器中的漏电流在5伏上大约为10-7A/cm2。在5伏上测定的残留极化(2Pr)大约为23μC/cm2。在这些电容器之一上进行的疲劳测试中，1010个周期之后2Pr值降低大约5％。
然后在200°、250°及300℃上在环境条件下在H2-N2(H21％)混合物中在电容器上进行氢退火10、30与60分钟。
图6后面的图8为在5伏上作为在200°。250°及300℃上退火的电容器中的退火时间的函数的残留极化2Pr的曲线。图8显示在最低温度200℃上及最短持续时间10分钟上的氢热处理得出2Pr值的最小降低。
在200℃上退火10分钟的样本的电流密度在5伏上大约为10-7A/cm2,等于退火前的值，并且用在存储器器件中是令人满意的。然后，在其它样本中的漏电流是令人不满意地高的。
将这些结果与实例1的结果比较，显示出采用氢阻挡层的效果，在实例1中氢热处理在400℃上进行60分钟。
还在不同表面面积的电容器中测定与比较了氢热处理在残留极化上的效应。残留极化是在表面面积从1963到196300μm2的电容器中测定的。这些数据画出在图9的曲线中。图9中的垂直轴正规化到1963μm2的2Pr。这些数据显示在特定的实验条件下2Pr的降级并不强烈地依赖于铁电薄膜的横向面积。这并不意味氢的横向扩散不明显或不存在。而是，它提示起始在铁电薄膜的边沿上的横向中的扩散的氢的运动是相对地慢的，并且由氢的横向扩散引起的铁电性质的降级局限在铁电薄膜的边沿上。
增加到标准母体溶液中及存在在铁电薄膜中的分层超晶格化合物中的额外的Bi或Nb保护铌酸锶铋钽电容器对抗氢退火的降级。这些额外的元素形成额外的氧化物并且它们可能通过消耗否则会还原铌酸锶铋钽氧化物的氢来阻止氢降级。用诸如钛、钽、铪、钨及锆等其它B格点物质的初步结果显示过量的其它B格点物质也能阻止暴露在氢中导致的降级。
如上面所讨论的，本发明的特征为提供覆盖铁电层的受保护段的氢阻挡层，同时铁电体的牺牲段吸收氢使它不能扩散到受保护的段中。对于某些集成电路器件，用附加的措施能达到对抗氢降级的更好保护。为了保持对氢的暴露是小的，应尽可能低温。短持续时间氢热处理。同时，通过利用带有诸如过量的氢化铋与/或过量的氧化铌等过量金属氧化物的母体便能获得良好的铁电性质。再者，在铁电层后面的集成电路层铺设中使用额外的氧，诸如在制造铁电层后面的绝缘层的铺设中，这种氧在后面的氢处理中作为氢的吸收剂工作，这种额外的氧的使用也能有效地单独使用或与上面的措施中一种或多种组合使用。以这一方式，本发明提供了能防止铁电元件与建立及完善集成电路的其它部分所必须的几乎任何对氢的暴露相结合的铁电元件的降级的工艺与/或结构。
已经描述了用于制造允许暴露在氢中并仍得到具有良好的电性质的铁电器件的铁电集成电路的方法与结构。应理解图中所示的及本发明书中所描述的特定实施例是为了示例的目的而不应认为是限定本发明，这将在下面的权利要求书中描述。此外，很明显熟悉本技术的人员现在可以对所描述的特定实施例作出许多使用与修改而不脱离本创造性概念。例如，现在已认识到提供铁电层的牺牲段为制造铁电存储器器件的重要工艺部分，能将这一方法与其它工艺结合来提供所描述的方法上的变化。也很明显，所陈述的步骤在某些情况中能以不同的次序执行。也可用等效的结构与工艺来替换所描述的各种结构与工艺。最后，应将本发明设想为包罗存在在所描述的制造工艺、电子器件及电子器件制造方法中的与/或它们所拥有的各个及每一个新颖特征及新颖的特征的组合。

Claims (16)

1、一种制造集成电路的方法，包括下述步骤：提供基片(122)；在所述基片(122)上形成金属氧化物物质的薄膜(124)；及在所述金属氧化物物质的薄膜(124)上面形成氢阻挡层(128)，其特征在于所述金属氧化物物质薄膜(124)具有受保护的段(123)及牺牲段(125)，以及所述氢阻挡层(128)直接在所述受保护的段(123)上面但不直接在所述牺牲段(125)上面。
2、按照权利要求1的方法，其特征进一步在于清除至少一部分所述牺牲段(125)的步骤。
3、按照权利要求1的方法，其特征进一步在于所述氢阻挡层(128)包括氮化钛。
4、按照权利要求1、2或3的方法，其特征进一步在于所述金属氧化物物质包括分层超晶格物质。
5、按照权利要求4的方法，其特征进一步在于所述分层超晶格物质包括元素锶、铋、钽与铌。
6、按照权利要求5的方法，其特征进一步在于所述分层超晶格物质包含选自由所述元素铋与铌构成的组中的至少一种的过量。
7、按照权利要求6的方法，其特征进一步在于在不高于400℃的温度上在包含氢的气氛中加热所述集成电路不大于30分钟的时段的步骤，其中氢在所述气氛中的克分子百分数为0.01到50％。
8、权利要求1中的制造集成电路的方法，其中所述提供基片(122)的步骤包含形成底电极(122)的步骤及所述形成金属氧化物物质的薄膜的步骤包含在所述底电极(122)上形成金属氧化物物质的薄膜(124)；所述方法进一步包含在所述金属氧化物物质薄膜(124)上形成顶电极(126)的步骤；以及其中所述氢阻挡层是形成在所述顶电极上面的。
9、按照权利要求8的方法，其特征进一步在于清除至少一部分所述牺牲段(125)的步骤。
10、按照权利要求8的方法，其特征进一步在于所述氢阻挡层(128)包括氮化钛。
11、按照权利要求8、9或10的方法，其特征进一步在于所述金属氧化物物质包括分层超晶格物质。
12、按照权利要求11的方法，其特征进一步在于所述分层超晶格物质包括元素锶、铋、钽及铌。
13、按照权利要求12的方法，其特征进一步在于所述分层超晶格物质包含选自由所述元素铋与铌构成的组中的至少一种的过量。
14、按照权利要求13的方法，其特征进一步在于在不高于400℃的温度上在包含氢的气氛中加热所述集成电路部分不大于30分钟的时段的步骤，其中所述气氛中的氢的克分子百分数为0.01至50％。
15、一种集成电路，包括：基片(122)；金属氧化物物质的薄膜(124)；及位于所述金属氧化物物质的薄膜(124)上面的氢阻挡层(128)；其特征在于所述金属氧化物物质的薄膜(124)具有受保护的段(123)及牺牲段(125)，以及所述氢阻挡层(128)直接在所述受保护段(123)上面但不直接在所述牺牲段(125)上面。
16、按照权利要求15的集成电路，其特征进一步在于所述金属氧化物物质包括分层超晶格物质。
CNB991055276A 1998-04-17 1999-04-13 对氢暴露具有低敏感度的铁电集成电路及其制造方法 Expired - Fee Related CN1139979C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/062,264 1998-04-17
US09/062,264 US6225156B1 (en) 1998-04-17 1998-04-17 Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same
US09/062264 1998-04-17

Publications (2)

Publication Number Publication Date
CN1233074A true CN1233074A (zh) 1999-10-27
CN1139979C CN1139979C (zh) 2004-02-25

Family

ID=22041326

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991055276A Expired - Fee Related CN1139979C (zh) 1998-04-17 1999-04-13 对氢暴露具有低敏感度的铁电集成电路及其制造方法

Country Status (5)

Country Link
US (2) US6225156B1 (zh)
EP (1) EP0954031A3 (zh)
JP (1) JP3636900B2 (zh)
KR (1) KR100350166B1 (zh)
CN (1) CN1139979C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024747A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 功率器件的铝插塞制作方法
CN105810102A (zh) * 2015-01-21 2016-07-27 三星显示有限公司 柔性显示装置的制造方法
CN109285774A (zh) * 2018-09-12 2019-01-29 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法
CN114583048A (zh) * 2022-05-05 2022-06-03 成都高真科技有限公司 半导体工艺中消除电容漏电的方法、电容和半导体器件

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512256B1 (en) * 1998-11-20 2003-01-28 Symetrix Corporation Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
JP3439370B2 (ja) * 1999-04-21 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体メモリ装置の製造方法
US6562678B1 (en) * 2000-03-07 2003-05-13 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
KR20010109610A (ko) * 2000-05-31 2001-12-12 박종섭 반도체 소자의 강유전체 캐패시터 형성방법
KR100604662B1 (ko) * 2000-06-30 2006-07-25 주식회사 하이닉스반도체 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
IT1318279B1 (it) * 2000-07-28 2003-07-28 Getters Spa Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.
DE10041685C2 (de) * 2000-08-24 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines mikroelektronischen Bauelements
US7030435B2 (en) * 2000-08-24 2006-04-18 Cova Technologies, Inc. Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6750113B2 (en) * 2001-01-17 2004-06-15 International Business Machines Corporation Metal-insulator-metal capacitor in copper
WO2002071477A1 (en) 2001-03-02 2002-09-12 Cova Technologies Incorporated Single transistor rare earth manganite ferroelectric nonvolatile memory cell
US6709875B2 (en) * 2001-08-08 2004-03-23 Agilent Technologies, Inc. Contamination control for embedded ferroelectric device fabrication processes
JP3466174B2 (ja) * 2001-09-27 2003-11-10 沖電気工業株式会社 半導体装置およびその製造方法
JP4383021B2 (ja) * 2002-05-29 2009-12-16 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4308485B2 (ja) * 2002-07-08 2009-08-05 パナソニック株式会社 容量素子の製造方法
US6825517B2 (en) 2002-08-28 2004-11-30 Cova Technologies, Inc. Ferroelectric transistor with enhanced data retention
US6714435B1 (en) * 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6888736B2 (en) 2002-09-19 2005-05-03 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
JP4264708B2 (ja) * 2003-03-18 2009-05-20 セイコーエプソン株式会社 セラミックス膜の製造方法
JP4522088B2 (ja) * 2003-12-22 2010-08-11 富士通セミコンダクター株式会社 半導体装置の製造方法
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
JP4746357B2 (ja) * 2005-06-09 2011-08-10 富士通セミコンダクター株式会社 半導体装置の製造方法
US7345331B1 (en) * 2005-09-23 2008-03-18 United States Of America As Represented By The Secretary Of The Navy Ferroelectric capacitor circuit for sensing hydrogen gas
US8093698B2 (en) * 2006-12-05 2012-01-10 Spansion Llc Gettering/stop layer for prevention of reduction of insulating oxide in metal-insulator-metal device
US7994892B2 (en) * 2007-06-21 2011-08-09 Jpa Inc. Oxidative opening switch assembly and methods
US8395196B2 (en) * 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip
KR20130137851A (ko) * 2012-06-08 2013-12-18 삼성디스플레이 주식회사 산화물 반도체의 전구체 조성물, 산화물 반도체를 포함하는 박막 트랜지스터 기판, 그리고 산화물 반도체를 포함하는 박막 트랜지스터 기판의 제조 방법
US11527702B2 (en) 2018-07-11 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Piezoelectric device with hydrogen getter
US11322580B2 (en) * 2019-08-05 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Titanium layer as getter layer for hydrogen in a MIM device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3131982B2 (ja) 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
US5434102A (en) 1991-02-25 1995-07-18 Symetrix Corporation Process for fabricating layered superlattice materials and making electronic devices including same
US5508226A (en) 1991-12-13 1996-04-16 Symetrix Corporation Low temperature process for fabricating layered superlattice materialsand making electronic devices including same
DE69433244T2 (de) * 1993-08-05 2004-07-29 Matsushita Electric Industrial Co., Ltd., Kadoma Herstellungsverfahren für Halbleiterbauelement mit Kondensator von hoher dielektrischer Konstante
JPH07111318A (ja) 1993-10-12 1995-04-25 Olympus Optical Co Ltd 強誘電体メモリ
US5622893A (en) 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
JP3621162B2 (ja) 1995-09-25 2005-02-16 富士通株式会社 容量素子及びその製造方法、並びに半導体装置
JP3292004B2 (ja) 1995-10-24 2002-06-17 ソニー株式会社 ビスマス化合物の製造方法
JPH09205181A (ja) 1996-01-26 1997-08-05 Nec Corp 半導体装置
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
US5930639A (en) * 1996-04-08 1999-07-27 Micron Technology, Inc. Method for precision etching of platinum electrodes
US5784310A (en) 1997-03-03 1998-07-21 Symetrix Corporation Low imprint ferroelectric material for long retention memory and method of making the same
US6211034B1 (en) * 1997-04-14 2001-04-03 Texas Instruments Incorporated Metal patterning with adhesive hardmask layer
JPH11121693A (ja) 1997-10-13 1999-04-30 Matsushita Electron Corp 容量素子およびその製造方法
US5923970A (en) * 1997-11-20 1999-07-13 Advanced Technology Materials, Inc. Method of fabricating a ferrolelectric capacitor with a graded barrier layer structure

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024747A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 功率器件的铝插塞制作方法
CN102024747B (zh) * 2009-09-11 2015-02-11 中芯国际集成电路制造(上海)有限公司 功率器件的铝插塞制作方法
CN105810102A (zh) * 2015-01-21 2016-07-27 三星显示有限公司 柔性显示装置的制造方法
CN105810102B (zh) * 2015-01-21 2020-09-08 三星显示有限公司 柔性显示装置的制造方法
CN109285774A (zh) * 2018-09-12 2019-01-29 江苏能华微电子科技发展有限公司 一种基于氮化镓的结势垒肖特基二极管及其形成方法
CN114583048A (zh) * 2022-05-05 2022-06-03 成都高真科技有限公司 半导体工艺中消除电容漏电的方法、电容和半导体器件

Also Published As

Publication number Publication date
US6570202B2 (en) 2003-05-27
KR19990083289A (ko) 1999-11-25
JPH11307734A (ja) 1999-11-05
EP0954031A2 (en) 1999-11-03
KR100350166B1 (ko) 2002-08-24
US20010010377A1 (en) 2001-08-02
JP3636900B2 (ja) 2005-04-06
US6225156B1 (en) 2001-05-01
EP0954031A3 (en) 2009-09-02
CN1139979C (zh) 2004-02-25

Similar Documents

Publication Publication Date Title
CN1139979C (zh) 对氢暴露具有低敏感度的铁电集成电路及其制造方法
US6225656B1 (en) Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
US6365927B1 (en) Ferroelectric integrated circuit having hydrogen barrier layer
US6322849B2 (en) Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
WO2003049147A2 (en) Integrated circuits including metal oxide and hydrogen barrier layers and their method of fabrication
CN1236986A (zh) 利用氧来抑制和修复氢退化的制造铁电集成电路的方法
CN1233075A (zh) 采用干法和湿法腐蚀制造铁电集成电路的方法
CN1320274A (zh) 工序被破坏的铁电膜的电压循环恢复
US6512256B1 (en) Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same
WO2001024237A1 (en) Integrated circuits with barrier layers and methods of fabricating same
US6130103A (en) Method for fabricating ferroelectric integrated circuits
EP1149413A1 (en) Low temperature process for fabricating layered superlattice materials and making electronic devices including same
US6483691B1 (en) Capacitor and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040225

Termination date: 20170413

CF01 Termination of patent right due to non-payment of annual fee