CN1232034C - 启动电路 - Google Patents

启动电路 Download PDF

Info

Publication number
CN1232034C
CN1232034C CNB028027361A CN02802736A CN1232034C CN 1232034 C CN1232034 C CN 1232034C CN B028027361 A CNB028027361 A CN B028027361A CN 02802736 A CN02802736 A CN 02802736A CN 1232034 C CN1232034 C CN 1232034C
Authority
CN
China
Prior art keywords
circuit
node
output
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB028027361A
Other languages
English (en)
Other versions
CN1466815A (zh
Inventor
清水泰秀
浅井景子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1466815A publication Critical patent/CN1466815A/zh
Application granted granted Critical
Publication of CN1232034C publication Critical patent/CN1232034C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

一种启动电路，用于当主电路启动和异常操作时启动和重新启动主电路(20)，包括：启动信号提供部件(11)，当待机信号处于待机电平时，提供用于停止主电路操作的停止信号，并且当待机信号从待机电平变至启动电平时，将启动信号提供给主电路的电路启动节点(22)，并且停止提供停止信号；启动控制部件(12)，用于在待机信号处于启动电平状态下，当主电路(20)的电压监测节点(21)的电压达到预定值时，使启动信号提供部件停止提供启动信号；以及重新启动信号产生部件(13)，用于在待机信号处于启动电平状态下，当主电路的电压监测节点(21)的电压变到异常值时，将重新启动信号提供给主电路(20)的电路启动节点(22)。

Description

启动电路
技术领域
本发明涉及一种内置在主电路如带隙基准电压电路中的启动电路，在启动时和异常操作期间工作，用于有效地启动和重新启动主电路。
背景技术
直到现在，除非在启动电路时将特定信号施加于运算放大器的反馈回路否则不能正常启动其操作的电路，如采用运算放大器反馈的带隙基准电压电路需要能够可靠启动主电路的具有简化电路结构的启动电路。
图1示出这类启动电路的典型电路。图2示出由图1所示作为典型的启动电路启动的主电路的带隙基准电压电路的一个例子。
传统启动电路10u由反相器INV1、INV2，与非门NA1，延迟电路D101和pMOS晶体管PT2、PT3构成。反相器INV1、INV2和延迟电路D101的输入侧连接到节点ND2，而反相器INV1的输出侧节点ND5连接到pMOS晶体管PT3的栅极。反相器INV2的输出侧节点ND4和延迟电路D101的输出侧节点ND7连接到与非门NA1的输入侧。与非门NA1的输出侧节点ND6连接到pMOS晶体管PT2的栅极。pMOS晶体管PT2、PT3的漏极分别作为输出端OUT1和信号端SN1连接到端点Tn2和端点Tn3。端点Tn2和Tn3分别连接到作为下面将要说明的带隙基准电压电路20u的电压监测点的节点n2和作为晶体管T101、T102和T103的公共栅极的节点n3。
参照图2，带隙基准电压电路20u由运算放大器OPA1，pMOS晶体管T101、T102和T103和以二极管结构连接的npn晶体管B101、B102和B103构成。晶体管T101、电阻器R101和以二极管结构连接的晶体管B101串联在电源电压Vcc的电源线和基准电压的电源线之间，其中基准电压为地电位GND，而晶体管T102和以二极管结构连接的晶体管B102串联在电源电压Vcc的电源线和地电位GND之间。晶体管T103、电阻器R102和晶体管B103串联在电源电压Vcc的电源线和地电位GND之间。
晶体管T101、T102和T103的栅极都连接到运算放大器OPA1的输出端n3。
运算放大器OPA1的非反相输入端(+)连接到节点n1，而其反相输入端(-)连接到节点n2，其中，节点n1是晶体管T101和电阻器R101之间的连接点，并且节点n2是晶体管T102和晶体管B102之间的连接点。运算放大器OPA1的输出信号连接到晶体管T101、T102和T103的栅极。因此，反馈回路由运算放大器OPA1形成，并且通过该反馈回路，控制晶体管T101、T102和T103的电流I1、I2和I3，从而节点n1和n2的电压在常规操作期间彼此相等，这样，在输出端TOUT输出与电源电压Vcc和温度没有相依关系的稳定电压VOUT。
前面所述的是带隙基准电压电路20u执行常规操作时的操作。然而，单独采用带隙基准电压电路20u，也就是，采用不带启动电路10u的带隙基准电压电路，存在这样的情况：由于启动时的电压上升变化，节点n1的电压Vn1高于节点n2的电压Vn2，即Vn1＞Vn2。在这种情况下，输入到非反相输入端(+)的信号电压高于输入到反相输入端(-)的信号电压，从而运算放大器继续输出高电平信号，因此晶体管T101、T102和T103继续关断。在这种状态下，带隙基准电压电路20u不能正常操作。
因此，通过启动电路10u强制性地使节点n2的电压Vn2高于节点n1的电压Vn1，以设置带隙基准电压电路20u的正常操作状态，其中期间晶体管T101、T102和T103处于关断状态。当带隙基准电压电路20u处于正常操作状态时，晶体管T101、T102和T103退出关断状态。
在图1所示的启动电路10u中，在待机状态(操作停止)下处于高电平且在供电状态下处于低电平的待机信号STB输入到启动电路10u的输入端IN1。当待机信号STB处于高电平时，反相器INV2的输出端ND4处于低电平，而延迟电路D101的输出端ND7在稳定操作状态下处于高电平。因此，与非门NA1的输出侧节点ND6的电压处于高电平。pMOS晶体管PT2因而关断，同时pMOS晶体管PT2的漏极-源极电流路径处于高阻抗状态。同时，待机信号STB处于高电平，从而反相器INV1的输出侧节点ND5处于低电平，pMOS晶体管PT3处于导通状态。因此，信号端SN1处于高电平。带隙基准电压电路20u的晶体管T101、T102和T103关断，从而将电流提供给晶体管T103的源极，然而，在输出端TOUT不输出恒定电压。
当输入到输入端IN1的信号电压从高电平变至低电平时，反相器INV1的输出侧节点ND5变到高电平以关断pMOS晶体管PT3，从而带隙基准电压电路20u的节点n3的电位是运算放大器OPA1的输出电压。另一方面，反相器INV2的输出侧节点ND4变到高电平，而延迟电路D101的输出侧节点ND7在延迟时间Δtd内变到高电平。从而，与非门NA1的输出侧节点ND6的电位变到低电平。因此，pMOS晶体管PT2导通，从而端点OUT1变到高电平。这就强制性地将节点n2的电位拉高到接近Vcc电平。由于施加于运算放大器OPA1的反相输入端(-)的电压变到低电平，因此运算放大器OPA1的输出侧节点n3变到低电平，从而导通三个晶体管T101、T102和T103。在延迟时间Δtd之后，延迟电路D101的输出变到低电平，从而与非门NA1的输出节点ND6处于高电平，因此pMOS晶体管PT2的栅极处于高电平。这就关断pMOS晶体管PT2以将启动电路与带隙基准电压电路20u隔离，从而允许带隙基准电压电路20u单独启动操作。
通过上述控制，其中晶体管PT3在启动电路之后通过启动电路10u关断并且晶体管PT2在特定预设时间内导通然后关断的，上述传统带隙基准电压电路20u在电路操作停止期间可以正常启动而与节点n1和n2的电压无关。需要注意的是，如果晶体管PT2继续导通，由运算放大器OPA1构成的反馈回路不能正常操作，从而运算放大器OPA1不能控制晶体管T101、T102和T103。因此，产生控制信号S1，按延迟电路D101的延迟时间控制晶体管PT2的导通时间。
在图1所示的传统启动电路10u中，信号S1的信号电平转换不是在确认带隙基准电压电路20u的操作状态之后执行的，而是根据经验设置延迟时间，因此，转换时间不一定设为最优值。如果该转换时间太长，带隙基准电压电路20u的启动时间比所需时间长，从而恶化启动特性。相反，如果转换时间太短，则启动电路10u在节点n2的电压Vn2变得足够高之前停止，从而存在带隙基准电压电路20u不能正常启动的可能性。该启动电路10u并不完全令人满意，因为它需要精心的设计同时易于受到制造容限变化和电路操作条件变化的影响。
为克服图1的启动电路10u的固有问题，本受让人已提出一种启动电路，其中，启动电路在确认带隙基准电压电路工作稳定之后与带隙基准电压电路隔离，而不依赖于延迟时间，该电路公开于日本公开专利公报2000-267749。在该公开专利公报中公开的启动电路如图3所示。
图3所示的启动电路10v由pMOS晶体管PT1、PT2、PT3，nMOS晶体管NT1，反相器INV1、INV2和与非门NA1构成。
pMOS晶体管PT1和nMOS晶体管NT1串联在电源电压Vcc的电源线和地电位GND之间。晶体管PT1的栅极连接到信号端SN1，而晶体管NT1的栅极连接到输入端IN1。晶体管PT1和NT1的漏极的连接点连接到节点ND1。反相器INV1的输入端连接到节点ND2，而反相器INV2的输入端连接到节点ND1。与非门NA1的两个输入端连接到反相器INV1和INV2的输出端。晶体管PT2的栅极连接到与非门NA1的输出端，而其源极和漏极分别连接到电源电压Vcc的电源线和输出端OUT1。晶体管PT3的栅极连接到反相器INV1的输出端，而其源极和漏极分别连接到电源电压Vcc的电源线和信号端SN1。如同图1所示的启动电路10u，输出端OUT1连接到主电路中的例如图2的带隙基准电压电路20u中的操作节点n2，该节点需要瞬时增压以进行启动，而信号端SN1连接到操作节点n3，该节点在操作停止期间固定为电源电压Vcc的电压，并且需要在启动操作时从电源电压Vcc降至足以导通pMOS晶体管T101、T102和T103的电压。
图4是示出图3所示的启动电路10v的启动操作的时序图。现在参照图4和3以及代表主电路的图2所示的带隙基准电压电路20u，对图3所示的启动电路10v的操作进行说明。
参照图4A，在待机(操作停止)期间处于高电平且在从时间t0开始的启动操作时变至低电平的待机信号STB施加于启动电路10v的输入端IN1。
在待机状态下，输入端IN1的节点ND2的电位处于高电平，从而反相器INV1的输出侧节点ND5处于低电平。由于晶体管NT1导通，因此节点ND1处于低电平，如地电位GND的电平。由于根据反相器INV1和INV2的输出信号，与非门NA1的输出端保持在高电平，因此晶体管PT2处于关断状态。另一方面，由于晶体管PT3的栅极处于低电平，因此晶体管PT3导通，从而信号端SN1保持在高电平，例如接近电源电压Vcc。
如果待机信号STB如图4A所示，在时间t0从高电平变至低电平，反相器INV1的输出侧节点ND5的电位如图4B所示，从待机信号STB的衰减开始以轻微的时间滞后(在时间t1)从低电平变至高电平，。这就关断晶体管PT3。然而，只要没有在信号端SN1提供任何新信号，信号端SN1就保持在高电平。
当待机信号STB处于低电平时，晶体管NT1从导通状态变至关断状态。然而，由于信号端SN1保持在高电平，因此晶体管PT1同时关断，从而节点ND1处于高阻抗状态。因此，节点ND1的电压没有变化且保持在低电平，如图4C所示。
由于此时与非门NA1的两个输入端均处于高电平，因此与非门NA1的输出侧节点ND6保持在低电平，如图4E所示。这就导通晶体管PT2，从而将启动电流IST提供给输出端OUT1。响应从输出端OUT1提供的电流IST，例如，图2所示的带隙基准电压电路20u开始其操作。图4G示出相对于节点n1的电压Vn1和节点n2的电压Vn2的运算放大器OPA1的输出电压，即节点n3的电压。当节点n2的电压Vn2上升时，节点n3的电压，即信号端SN1的电压开始降低，如图4G所示。与之相伴，pMOS晶体管PT1的源极-漏极电阻开始下降，从而从时间点t2开始节点ND1的电位增高，如图4C所示。
当节点ND1的电压超过反相器INV2的逻辑阈值V1时，反相器INV2的输出端的电压在时间点t3从高电平变至低电平，如图4D所示。然后，在相对于时间点t3略微延迟的时间点t4，与非门NA1的输出端的电位从低电平变至高电平，如图4E所示。这就关断pMOS晶体管PT2，从而降低带隙基准电压电路20u的节点n2的电位Vn2，如图4F所示。在运算放大器OPA1的反相输入端的电位Vn2与其非反相输入端的电位Vn1处于相同电平的时间点(时间点t5)，恢复通过运算放大器OPA1的操作产生基准电压的常规操作(参见图4G和4H)。
因此，采用图3所示的启动电路10v，启动电路10v的操作在确认带隙基准电压电路20u的电压监测点的电压具有预设值之后结束，从而实现可靠的启动操作。
同时，采用图3所示的启动电路10v，通过在启动操作的时候将在电路操作停止期间处于高电平且在启动电路操作时处于低电平的待机信号STB施加于启动电路10v，实现上述启动操作。
然而，在主电路如带隙基准电压电路中，可能出现在加电时没有启动常规操作或者主电路的操作在其常规操作期间由于某种原因而停止这一现象。
图5是示出该操作状态的时序图。图5A示出施加于端点IN1的待机信号STB。待机信号在启动之后保持在低电平。因此，反相器INV1的输出侧节点ND5的电位处于高电平。因为nMOS晶体管NT1关断从而源极-漏极电流路径的阻抗高，所以nMOS晶体管NT1的输出侧节点ND1的电位处于高电平，如图5C所示。因此，反相器INV2的输出侧节点ND4处于低电平，如图5D所示，而与非门NA1的输出侧节点ND6处于高电平，如图5E所示。在这种状态下，pMOS晶体管PT2和PT3均关断，并且图2所示的带隙基准电压电路20u的节点n1、n2和n3的电位处于常规状态，如图5F和5G所示，输出电压VOUT为预设恒定电压，如图5H所示。
如果在该正常操作状态下，晶体管T101和T102由于某种原因在时间t10操作异常，从而在带隙基准电压电路20u的运算放大器OPA1的非反相输入侧节点n1的电压与反相输入侧节点n2的电压之间产生差异，如图5F所示，节点n2的电位低于节点n1，则运算放大器OPA1的偏差电压放大到作为最大电压的电源电压Vcc的附近。晶体管T101到T103因而关断，从而不执行运算放大器OPA1的反馈，因此输出电压VOUT不是恒定电压，如图5H所示。
如果带隙基准电压电路20u处于该异常状态，则启动电路10v不能对带隙基准电压电路20u产生任何作用，因为pMOS晶体管PT2和PT3处于关断状态。
也就是，当主电路一旦启动之后陷入异常操作状态时，通过待机信号STB仅在启动时启动操作的传统启动电路再次不能执行启动操作。
发明内容
因此，本发明的目的是提供一种启动电路，它不仅具有图3所示的启动电路保证快速启动主电路如带隙基准电压电路而不依赖于预设延迟时间的优点，而且即使主电路由于某种原因不能执行常规操作，或者主电路一旦启动之后停止其操作，也能够重新启动主电路。
本发明提供一种用于主电路的启动电路，它连接到主电路的预设电压监测节点和预设电路启动节点，包括：启动信号提供部件，接收在启动时其电压以双电平方式从待机电平变至启动电平的待机信号，当待机信号处于待机电平时，提供用于停止主电路操作的停止信号，并且当待机信号从待机电平变至启动电平时，将启动信号提供给主电路的电路启动节点，并且停止提供停止信号；启动控制部件，用于当待机信号处于启动电平并且主电路的电压监测节点的电压达到预定值时，停止提供启动信号；以及重新启动信号产生部件，用于当待机信号处于启动电平且主电路的电压监测节点的电压从预设值变至异常值时，将重新启动信号提供给主电路的电路启动节点。
在本发明的启动电路中，如果主电路不能启动其常规操作，或者如果一直正常操作的主电路由于某种原因而停止操作，主电路的电压监测节点的电压具有异常值。在这种情况下，驱动重新启动信号产生部件来将重新启动信号提供给主电路的电路启动节点，以重新启动主电路。当电压监测节点的电压达到预定值时，重新启动信号停止，从而主电路处于常规操作模式。
通过阅读如图所示的本发明实施例，本发明的其他目的、特性和优点将会变得更加清楚。
附图简述
图1是示出传统启动电路的一个例子的电路图；
图2是示出带隙基准电压电路的一个例子的电路图；
图3是示出另一传统启动电路的一个例子的电路图；
图4A到4H是示出图3所示的启动电路的启动操作的时序图；
图5A到5H是示出在停止图3所示的启动电路的电路操作之后图3的启动电路的各个组成部分的电压变化的时序图；
图6是示出本发明第一实施例的功能方框图；
图7是示出本发明第二实施例的电路图；
图8是示出本发明第三实施例的电路图；
图9是示出本发明第四实施例的比较实施例的电路图；
图10是示出本发明第五实施例的电路图；
图11是示出本发明第二实施例的启动电路与带隙基准电压电路相结合的一个实施例的电路图；
图12A到12G是示出图11所示的电路在停止操作之后各个组成部分的电压变化的时序图。
最佳实施方式
参照附图，对本发明的优选实施例进行详细的说明。
<第一实施例>
图6是示出本发明第一实施例的功能方框图。本实施例的启动电路10由启动信号提供部件11、启动控制部件12和重新启动信号产生部件13构成。连接到启动电路10的主电路20包括电压监测节点21、电路启动节点22和输出端TOUT。
启动信号提供部件11响应在启动时其电压在两个电平即待机电平和启动电平之间变化的待机信号STB，当待机信号STB处于待机电平时，提供用于停止主电路20的操作的停止信号，并且当待机信号从待机电平变至启动电平时，将启动信号提供给主电路20的电路启动节点22，以及停止提供停止信号。
如果在待机信号达到启动电平之后主电路20的电压监测节点21的电压达到预设值，启动控制部件12使启动信号提供部件11停止提供启动信号。
如果在待机信号达到启动电平状态之后主电路20的电压监测节点21的电压从预设值变至异常值，重新启动信号产生部件13通过启动信号提供部件11将重新启动信号发送到主电路20的电路启动节点22。
因此，如果在待机信号从待机电平变至启动电平之后，主电路20尚未启动常规操作，或者一直正常操作的主电路20由于某种原因而停止其操作，则主电路20的电压监测节点21的电压具有异常值。因此，驱动重新启动信号产生部件13以将重新启动信号发送到电路启动节点22以重新启动主电路20。当主电路20的电压监测节点21的电压达到预设值时，重新启动信号产生部件13对此进行检测以停止重新启动信号。然后，主电路20处于正常操作状态以在输出端TOUT输出预定电压。
<第二实施例>
图7示出根据本发明第二实施例的启动电路10a。该启动电路包括：形成启动信号提供部件11的反相器INV1、与非门NA1和pMOS晶体管PT2、PT3；形成启动控制部件12的pMOS晶体管PT1、nMOS晶体管NT1和反相器INV2；以及形成重新启动信号产生部件13的nMOS晶体管NT2。
为实现低功耗的电路，上述晶体管为场效应晶体管，特别是MOS(metaloxide semiconductor，金属氧化物半导体)场效应晶体管。
晶体管PT1和NT1串联在电源电压Vcc的供电线与地电位GND之间。晶体管PT1的栅极连接到信号端SN1，而晶体管NT1的栅极连接到输入端IN1。晶体管PT1和NT1的漏极相互连接，并且连接到节点ND1。反相器INV1的输入端连接到输入端IN1，而反相器INV2的输入端连接到节点ND1。与非门NA1的两个输入端连接到反相器INV1和INV2的输出端。晶体管PT2的栅极连接到与非门NA1的输出端，而其源极和漏极分别连接到电源电压Vcc的电源线和输出端OUT1。晶体管PT3的栅极连接到反相器INV1的输出端，而其源极和漏极分别连接到电源电压Vcc的的电源线和信号端SN1。nMOS晶体管NT2的漏极-源极电流路径连接在节点ND1和地电位GND之间，而其栅极连接到信号端SN1。
采用上述启动电路10a，用于分别在高电平和低电平停止和启动操作的待机信号STB提供给输入端IN1，而节点n2作为用于启动主电路如参照图2所述的带隙基准电压电路20u的瞬时增压点连接到输出端OUT1。启动电路10a的信号端SN1连接到节点n3，它是主电路操作停止期间其电压固定在电源电压Vcc且当主电路工作时其电压从电源电压Vcc降至足以导通pMOS晶体管PT1的点。
现在说明启动时候的启动电路10a的操作。
分别在待机期间(电路操作停止期间)和启动操作之后变到高电平和低电平的待机信号STB提供给启动电路10a的输入端。
在待机状态下，输入端IN1的节点ND2的电位处于高电平，从而反相器INV1的输出侧节点ND5处于低电平。由于晶体管NT1导通，因此节点ND1处于低电平，例如地电位GND的电平。响应反相器INV1、INV2的输出信号，与非门NA1的输出端保持在高电平，从而晶体管PT2关断。另一方面，由于晶体管PT3的栅极处于低电平，因此晶体管PT3导通，从而信号端SN1保持在高电平，即接近于电源电压Vcc的电平。此时，pMOS晶体管PT1由于栅极电位处于高电平而关断，而nMOS晶体管NT2导通。
当待机信号STB从高电平变至低电平时，反相器INV1的输出节点ND5的电位从待机信号STB的衰减开始以轻微的时间滞后，从低电平变至高电平。这就关断晶体管PT3。然而，只要没有在信号端SN1提供任何新信号，信号端SN1保持在高电平。
如上所述，当待机信号STB变到低电平时，晶体管NT1从导通状态变至关断状态，而信号端SN1保持在高电平，从而晶体管PT1同时关断。另一方面，由于信号端SN1继续处于高电平，因此晶体管NT2导通，从而其源极-栅极电流路径的阻抗低，因此节点ND1的电压没有变化并且保持在低电平。
此时，与非门NA1的两个输出端处于高电平，从而与非门NA1的输出侧节点ND6保持在低电平。这就导通晶体管PT2，从而将启动电流IST提供给输出端OUT1。响应从输出端OUT1提供的电流IST，主电路例如带隙基准电压电路20u启动其操作。当主电路20处于稳定操作状态时，信号端SN1的电压例如带隙基准电压电路20u的节点n3的电压开始降低。因此，pMOS晶体管PT1的源极-漏极电阻开始降低，同时nMOS晶体管NT2的源极-漏极电阻开始增大。这就提高节点ND1的电位。在某个时间点，反相器INV2的输出端ND4从高电平变至低电平，从而与非门NA1的输出端从低电平变至高电平。这就关断pMOS晶体管PT2，从而主电路例如带隙基准电压电路20u返回到其正常操作。
下面说明在待机信号STB保持在低电平的情况下一直正常操作的主电路由于某种原因而停止操作时的启动电路10a的操作。
首先，当待机端IN1处于低电平并且主电路正常操作时，节点ND2和ND5分别处于低电平和高电平。信号端SN1连接到电压值降至足以导通pMOS晶体管PT1的节点n3。因此，在主电路的正常操作期间节点ND3的电压值降至足以导通pMOS晶体管PT1。此时，由于节点ND5处于高电平，因此pMOS晶体管PT3关断。
另一方面，节点ND3处于低电平，从而pMOS晶体管PT1导通，而nMOS晶体管NT1关断。节点ND3的电压作为nMOS晶体管NT2的栅极电压处于低电平，从而nMOS晶体管NT2的栅极-源极电流路径的电压Vgs比栅极电压处于高电平时小，因此工作范围为晶体管NT2的导通电阻显得较大，其中，节点ND1处于高电平。结果，与非门NA1的输出侧节点ND6处于高电平，从而pMOS晶体管PT2关断。
如果在待机信号STB保持在低电平的情况下一直正常操作的主电路由于某种原因而停止操作，输出端IN1的节点ND2继续处于低电平，而反相器INV1的输出侧节点ND5继续处于高电平，从而pMOS晶体管PT3继续处于关断状态。另一方面，在主电路的操作停止期间，信号端SN1处于表示异常状态的高电平。此时，pMOS晶体管PT1和nMOS晶体管NT1均关断，而nMOS晶体管NT2由于其栅极处于高电平而导通。由于nMOS晶体管NT2的栅极-源极电压Vgs具有较大值，因此该晶体管的导通电阻显得较小，从而节点ND1处于低电平。这样，反相器INV2的输出侧节点ND4处于高电平，而与非门NA1的输出侧节点ND6处于低电平。因此，pMOS晶体管PT2导通以使启动电流IST通过端点Tn2从输出端OUT1流至主电路，例如带隙基准电压电路20u，从而使主电路启动其操作。
当主电路开始返回到正常操作时，信号端SN1的电压开始再次降至足以导通晶体管PT1的电压。当节点ND3的电压降至足以导通晶体管PT1的电压时，pMOS晶体管PT1导通，而nMOS晶体管NT1关断。对于nMOS晶体管NT2的电压，栅极-源极电流路径的电压Vgs此时比栅极电压处于高电平时小，因此工作范围是晶体管的导通电阻显得较大，从而节点ND1的电位升至高电平。因此，反相器INV2的输出侧节点ND4处于低电平，从而与非门NA1的输出侧节点ND6的电位处于高电平，因此pMOS晶体管PT2再次关断。作为主电路的带隙基准电压电路20u开始其常规操作。
因此，图7所示的第二实施例的启动电路10a不断地监测启动时主电路不能执行常规操作的状态或者主电路在其常规操作期间由于某种原因而停止其操作的状态，并且自动开始其操作，从而，不会产生在说明图3所示的启动电路10v中所提及的问题。
在启动电路10a中，根据本发明的第二实施例，晶体管NT2的导通电阻设计为以较低功耗根据需要而有效改变，从而，当节点ND1处于低电平或高电平时，晶体管NT2的导通电阻将分别减小或增大。形成重新启动信号产生部件13的电路反过来形成第二实施例的启动电路10a，它可以通过将单个nMOS晶体管NT2加入到传统技术2的电路来实现。
<第三实施例>
图8示出本发明的启动电路10b。除了nMOS晶体管NT2的栅极连接到电源电压Vcc而不是连接到信号端SN1之外，该启动电路10b的结构与图7所示的第二实施例的结构相同。在本第三实施例中，nMOS晶体管NT2的栅极电压连接到电源电压Vcc，从而nMOS晶体管NT2在导通状态下工作。因此，nMOS晶体管NT2的导通电阻连接在节点ND1与地电位GND之间。与第二实施例不同，该导通电阻没有变化而与信号端SN1处于高或低电平无关。然而，通过将该导通电阻设为大于pMOS晶体管PT1和nMOS晶体管NT1的导通电阻且小于关断电阻，启动电路10b的操作如下所述，类似于第二实施例的启动电路10a。
下面对本第三实施例的启动操作进行说明。
首先，分别在待机期间(受控操作停止期间)和启动操作之后变高或低的待机信号STB提供给启动电路10b的输入端。
在待机状态下，输入端IN1的节点ND2的电位处于高电平，从而反相器INV1的输出侧节点ND5处于低电平。另一方面，晶体管NT1处于导通状态，从而节点ND1保持在低电平，例如地电位GND。由于与非门NA1的输出端根据反相器INV1和INV2的输出信号保持在高电平，因此晶体管PT2关断。由于晶体管PT3的栅极处于低电平，因此晶体管PT3处于导通状态，从而信号端SN1处于高电平，例如电源电压Vcc的电平或其附近。此时，pMOS晶体管PT1由于其栅极电位处于高电平而处于关断状态。另一方面，nMOS晶体管NT2处于导通状态，然而，其源极与漏极之间的导通电阻设为例如数量级为兆欧(MΩ)的高阻抗。
当待机信号STB从高电平转换到低电平时，反相器INV1的输出节点ND5的电位从低电平变至高电平。结果，晶体管PT3关断，然而，只要没有在信号端SN1输入任何新信号，信号端SN1就保持在高电平。
当待机信号STB处于低电平时，晶体管NT1从导通状态变至关断状态。然而，信号端SN1保持在高电平，从而晶体管PT1也同时关断。另一方面，由于晶体管NT2处于导通状态并且晶体管的源极-栅极电流路径处于高阻抗状态，因此节点ND1的电位没有变化而保持在低电平。
由于与非门NA1的两个输入端均处于高电平，因此与非门NA1的输出侧节点ND5保持在低电平。这就导通晶体管PT2，从而将启动电流IST提供给输出端OUT1。响应向输出端OUT1提供的电流IST，主电路例如图2所示的带隙基准电压电路20u启动其操作。当主电路20处于其常规操作状态时，信号端SN1的电压例如带隙基准电压电路20u的节点n3的电压开始降低，结果，pMOS晶体管PT1的源极-漏极电阻开始减小。这就提高节点ND1的电位。在某个时间点，反相器INV2的输出端ND4从高电平变至低电平，从而与非门NA1的输出端从低电平变至高电平。这就关断pMOS晶体管PT2，从而主电路例如带隙基准电压电路20u开始其操作。
下面说明在待机信号STB保持在低电平的情况下一直正常操作的主电路由于某种原因而停止操作时的启动电路10b的操作。
首先，当待机端IN1处于低电平并且主电路正常操作时，节点ND2、ND5分别处于低电平和高电平。信号端SN1连接到节点n3，在主电路的正常操作期间其电压值降至足以导通pMOS晶体管PT1，从而节点ND3的电压值降至足以导通pMOS晶体管PT1。此时，由于节点ND5处于高电平，因此pMOS晶体管PT3关断。
而且，由于节点ND3处于低电平，因此pMOS晶体管PT1导通，而nMOS晶体管NT1关断，从而节点ND1处于高电平。因此，反相器INV2的输出侧节点ND4处于低电平，从而与非门NA1的输出侧节点ND6处于高电平，而且pMOS晶体管PT2关断。同时，由于nMOS晶体管NT2的导通电阻大于pMOS晶体管PT1的导通电阻，因此即使节点ND1处于高电平，也不影响上述操作。
如果在待机信号STB保持在低电平的情况下一直正常操作的主电路由于某种原因而停止其操作，输出端IN1的节点ND2处于低电平，而反相器INV1的输出节点ND5保持在高电平，从而pMOS晶体管PT3也保持关断。另一方面，在主电路的操作停止期间，信号端SN1处于表示异常状态的高电平。此时，pMOS晶体管PT1和nMOS晶体管NT1均关断。需要注意的是，由于nMOS晶体管NT2的导通电阻低于pMOS晶体管PT1的关断电阻，因此节点ND1处于低电平。这样，反相器INV2的输出侧节点ND4处于高电平，而与非门NA1的输出侧节点ND6处于低电平。因此，pMOS晶体管PT2导通，以使启动电流IST通过端点Tn2从输出端OUT1流至主电路，例如带隙基准电压电路20u，从而使主电路启动其操作。
当主电路开始返回到其常规操作时，信号端SN1的电压开始再次降至足以导通晶体管PT1的电压。当节点ND3的电压降至足以导通晶体管PT1的电压时，pMOS晶体管PT1导通，而nMOS晶体管NT1关断。此时，nMOS晶体管NT2处于其导通电阻显得大于pMOS晶体管PT1的导通电阻的工作范围，从而节点ND1的电位升至高电平。因此，反相器INV2的输出侧节点ND4处于低电平，从而与非门NA1的输出侧ND6的电位处于高电平以再次关断pMOS晶体管PT2，因此，作为主电路的带隙基准电压电路20u启动其常规操作。
因此，与图7的电路对比，除晶体管NT2的导通电阻不能主动改变之外，图8所示的第三实施例的启动电路10b的操作类似于图7所示的第二实施例的启动电路10a。
<第四实施例>
在上述第三实施例中，由于栅极电压固定，因此nMOS晶体管NT2的导通电阻固定。如果扩展这一概念，如同图9所示的第四实施例的启动电路10c的情况，第三实施例的启动电路10b中的nMOS晶体管NT2可以用固定电阻器R1代替。在本第四实施例中，不使用nMOS晶体管NT2，可以实现简化的结构和较低的成本。该操作类似于第三实施例的操作，因此为简洁起见略去不述。
如果第四实施例的启动电路10c与第三实施例的启动电路10b相比，第四实施例的启动电路10c需要使用MΩ数量级电阻的电阻器作为固定电阻器R1，从而实现低功耗，但是如果将该电路实现为集成电路，则会增大单元面积。如果为降低单元面积而降低电阻值，则功耗将相当大。在第三实施例的启动电路10b中，使用nMOS晶体管NT2的导通电阻作为固定电阻，因此具有的优点是在将该电路实现为集成电路的情况下可以方便实现减小单元面积和功耗。
<第五实施例>
图10示出根据本发明第五实施例的启动电路10d。除了分散提供多个nMOS晶体管来代替单个nMOS晶体管NT2之外，本第五实施例与图7所示的第二实施例的启动电路10b相同。
在采用集成电路形成第五实施例的nMOS晶体管NT2时，在衬底上形成多个nMOS晶体管，并且各个栅极相互连接，并且连接到节点ND3，从而显现衬底偏置效应，这样，与图7所示的第二实施例的启动电路10a相比晶体管的导通电阻显得更大。
电路操作类似于第二实施例的启动电路10b的电路操作。
在第五实施例的启动电路10d中，代替第二实施例的启动电路10b的nMOS晶体管NT2，形成多个nMOS晶体管。如果代替第三实施例的nMOS晶体管NT2形成多个nMOS晶体管，则当然可以实现类似于第三实施例的操作。
<第六实施例>
图11是将第二实施例的启动电路10a施加于带隙基准电压电路20a的情况下的电路图。首先，对带隙基准电压电路20a进行说明。
图11所示的带隙基准电压电路20a由运算放大器OPA1，pMOS晶体管T101、T102，电阻元件R101、R102和以二极管结构连接的npn晶体管B101、B102构成。
晶体管T101、电阻元件101和以二极管结构连接的晶体管B101串联在电源电压Vcc的电源线和节点n4之间，而晶体管T102和以二极管结构连接的晶体管B102串联在电源电压Vcc的电源线和节点n4之间。晶体管T101、T102的栅极连接到运算放大器OPA1的输出端，从而分别响应运算放大器OPA1的输出信号，输出电流I1和I2。
运算放大器OPA1的非反相输入端(+)连接到节点n1，而其反相输入端(-)连接到节点n2，其中，节点n1是晶体管T101和电阻元件R101之间的连接点，并且节点n2是晶体管T102和B102之间的连接点。节点n2形成带隙基准电压电路20a的输出端。在常规操作期间，从该输出端输出与电源电压和温度没有依赖关系的恒定电压VOUT。
运算放大器OPA1的输出信号施加于晶体管T101、T102的栅极。这通过运算放大器OPA1形成反馈回路。通过控制该反馈回路，控制晶体管T101、T102的输出电流I1和I2，从而电压Vn1和Vn2将在正常操作期间彼此相等。如果晶体管T101、T102的通道宽度设为彼此相等，则这些晶体管的输出电流I1、I2相等。晶体管B101的发射极大小设为十倍于晶体管B102的发射极大小。
与图2所示的带隙基准电压电路20u相比，本实施例的带隙基准电压电路20a没有包括晶体管T102、电阻元件R102和晶体管B103，并且从晶体管T102和B102的连接点n2输出基准电压VOUT。晶体管B101、B102的发射极的连接点通过电阻元件R102接地。
现在说明图11所示的电路的操作。
在图11所示的带隙基准电压电路20a中，节点n1和n2的电压Vn1、Vn2通过运算放大器OPA1的控制保持相等，从而
Vn1-VE＝Vn2-VE
成立，其中，VE是节点n4的电压。因此，获得下面方程(1)：
I1R1+VBE1＝VBE2
                                                     …(1)
其中，I1是电流I1的电流值，R1是电阻元件R101的电阻值，并且VBE1、VBE2分别表示晶体管B101和B102的基发射极电压。因此，获得下列方程(2)和(3)：
VBE1＝VTln(Ic1/Is1)
                                                     …(2)
VBE2＝VTln(Ic2/Is2)
                                                     …(3)其中，VT＝kT/q，k是玻尔兹曼常数，T是绝对温度，q是一个电子的电荷，Ic1是晶体管B101的集电极电流，Is1是与晶体管B101的发射极大小成正比的恒定电流值，Ic2是晶体管B102的集电极电流，并且Is2是与晶体管B102的发射极大小成正比的恒定电流值。
将方程(2)和(3)代入方程(1)，并且使用Ic1＝I1和Ic2＝I2和晶体管B101的发射极大小十倍于晶体管B102的发射极大小即Is1＝10Is2的条件，获得下面方程(4)：
I1＝VT(ln10)/R1
                                                …(4)
电阻元件R102的电阻值假定为R10。流经电阻元件R102的电流I3为电流I1和I2之和。也就是，如果电流I3的电流值为I3，假如I1＝I2，则获得I3＝(I1+I2)＝2I1。因此，从下面方程(5)可以得出输出电压VOUT：
VOUT＝VBE2+I3R10＝VBE2+2VT(ln10)R10/R1
                                                …(5)
基发射极电压VBE2具有负温度特性，并且例如，d(VBE2)/dT＝-2mV/K。因此，通过将方程(5)的右边第二项的温度特性设为2mV/K，可以完全消除输出电压VOUT的温度依赖性。同时，由于VT＝kT/q，因此从下面方程(6)得出可以消除输出电压VOUT的温度依赖性的条件：
2ln10(R10/R1)(k/q)＝2mV/K
                                                …(6)
当电阻元件R102、R101满足条件(6)时，输出电压VOUT不依赖于温度变化，并且总是为恒定电压。同时，如果满足方程(6)并且温度为300K(27℃)，则方程(5)的右边第二项为
(2VT(ln10)R10/R1)＝0.6V。
而且，如果晶体管B102的基发射极电压VBE2为0.65V，则根据方程(5)得出带隙基准电压电路20a的输出电压VOUT为1.25V。
如上所述，采用本实施例的带隙基准电压电路20a，获得不依赖于温度变化的恒定输出电压VOUT。而且，在正常操作中，通过运算放大器OPA1的反馈控制，控制晶体管T101和T102的漏极电位相等。也就是，由于控制晶体管T101和T102的漏极-源极电压Vds相等，因此流经这些晶体管的电流I1和I2可以总是设为相等，从而能够抑制输出电压VOUT的电源电压依赖性。
现在说明启动电路10a和带隙基准电压电路20a结合在一起时的操作。
参照图11，启动电路10a的输出端OUT1连接到带隙基准电压电路20a的节点n2，而信号端SN1连接到带隙基准电压电路20a的节点n3，并且在待机期间和启动时分别变到高电平和低电平的待机信号STB施加于输入端IN1。
在待机状态期间，输入端IN1的节点ND2的电位处于高电平，从而反相器INV1的输出侧节点ND5处于低电平。由于晶体管NT1导通，因此节点ND1处于低电平，例如地电位GND的电平。响应反相器INV1、INV2的输出信号，与非门NA1的输出端保持在高电平，从而晶体管PT2关断。另一方面，由于晶体管PT3的栅极处于低电平，因此晶体管PT3导通，从而信号端SN1处于高电平，例如接近电源电压Vcc。此时，pMOS晶体管T101由于其栅极电位处于高电平而关断，而nMOS晶体管NT2导通。
当待机信号STB从高电平变至低电平时，反相器INV1的输出侧节点ND5的电位从待机信号STB的衰减开始在轻微的时间滞后之后从低电平变至高电平。与之相伴，晶体管PT3关断，然而，由于没有在信号端SN1输入任何新信号，因此信号端SN1保持在高电平。
如上所述，当待机信号STB处于低电平时，晶体管NT1从导通状态变至关断状态。由于信号端SN1保持在高电平，因此晶体管PT1同时关断。另一方面，由于信号端SN1保持在高电平，因此晶体管NT2导通，从而其源极-栅极电流路径的阻抗低。这样，节点ND1的电压没有变化且保持在低电平。
由于与非门NA1的两个输入端处于高电平，因此与非门NA1的输出侧节点ND5保持在低电平。结果，晶体管PT2导通，从而输出端OUT1处于高电平，因此带隙基准电压电路20a开始其操作。当带隙基准电压电路20a正常开始其操作时，带隙基准电压电路20a的节点n3的电压开始降低。结果，其栅极连接到信号端SN1的pMOS晶体管PT1的源极-漏极电阻开始降低。同时，nMOS晶体管NT2的源极-漏极电阻开始增大。因此，节点ND1的电位增高，并且在某个时间点，反相器INV2的输出端ND4从高电平变至低电平，而与非门NA1的输出端从低电平变至高电平。这就关断pMOS晶体管PT2，从而带隙基准电压电路20a开始其正常操作。
现在参照图12的时序图说明在待机信号STB保持在低电平的情况下一直正常操作的主电路由于某种原因而停止其操作时的启动电路10a的操作。在该图中，A表示正常操作范围，B表示自从电路操作的停止时候开始直至其启动时候的范围，并且C表示正常操作范围。
首先，如果带隙基准电压电路20a已启动其操作，则在输入端IN1保持在低电平的情况下，对于全部电平A到C，节点ND2和ND5分别处于低电平和高电平，如图12A所示。
信号端SN1连接到节点n3，该节点是在带隙基准电压电路20a的正常操作期间其电压值降至足以导通pMOS晶体管PT1的点，从而，在正常操作期间A，节点ND3的电压值降至足以导通pMOS晶体管PT1，如图12G所示。由于节点ND5此时处于高电平，因此晶体管PT3关断。
由于节点ND3处于低电平，因此pMOS晶体管PT1导通，而nMOS晶体管NT1关断。由于表示nMOS晶体管NT2的栅极电压的节点ND3电压处于低电平，因此栅极-源极电压Vgs比节点ND3的电压处于高电平时小，从而晶体管NT2的导通电阻显得较大，因此节点ND1处于高电平。结果，反相器INV2的输出侧节点ND4处于低电平，从而与非门NA1的输出侧节点ND6处于高电平，因此pMOS晶体管PT2关断。
现在假定在待机信号STB保持在低电平的情况下由于某种原因在带隙基准电压电路20a的常规操作结束之后的图12的时间t10，节点n1的电位变得比节点n2的电位高(参见图12F)，并且在试图对此进行补偿时，运算放大器OPA1的电压增至供电电压的上限值，如图12G所示，因此晶体管T101、T102关断从而导致操作停止。在这种情况下，输入端IN1的节点ND2继续处于低电平，而反相器INV1的输出侧节点ND5继续处于高电平，从而pMOS晶体管PT3继续关断。同时，在带隙基准电压电路20a的操作停止期间，连接到节点n3的信号端SN1处于表示异常状态的高电平。因此，pMOS晶体管PT1和nMOS晶体管NT1均关断，而nMOS晶体管NT2由于其栅极电压处于高电平而导通。由于nMOS晶体管NT2的栅极-源极电压Vgs大，因此该晶体管的导通电阻显得小，从而节点ND1的电压开始降低，如图12C所示。在达到特定预设阈值的时间t11，反相器INV2的输出侧节点ND4处于高电平，而与非门NA1的输出侧ND6处于低电平(参见图12D和12E)。因此，pMOS晶体管PT2导通以使启动电流IST通过端点Tn2从输出端OUT1流至带隙基准电压电路20a，从而启动电路操作。
如果带隙基准电压电路20a以这种方式开始返回到其正常操作，信号端SN1的电压在时间t12开始再次降至足以导通晶体管PT1的电压。如上所述，在节点ND3的电压已降至足以导通晶体管PT1的电压的时间点t13，pMOS晶体管PT1导通，而nMOS晶体管NT1关断。此时，nMOS晶体管NT2处于栅极电压比高电平时小因此晶体管的导通电阻显得较大的工作范围。从而，节点ND1的电位升至高电平。因此，反相器INV2的输出侧节点ND4处于低电平，从而与非门NA1的输出侧节点ND6的电位处于高电平(参见图12D和12E)。因此，pMOS晶体管PT2再次关断，从而带隙基准电压电路20a开始其正常操作。
工业应用
由于本发明提供用于将重新启动信号提供给主电路的电路启动节点的重新启动信号产生部件，因此即使在待机信号处于启动电平之后，也总是监测电压监测节点的电压。如果主电路如带隙基准电压电路由于某种原因而不能执行其常规操作，或者一直正常操作的主电路停止其操作，则可以自动执行主电路的重新启动操作。
重新启动信号产生部件可以由其输出端连接在启动控制部件的逻辑元件的输入侧或电源电压线和地线之间并且其栅极连接到电压监测节点的一个晶体管，或者一个固定电阻器形成，从而重新启动信号产生部件可以通过将一个晶体管添加到传统电路来实现。
通过采用场效应晶体管特别是MOS场效应晶体管构造形成重新启动信号产生电路的晶体管并且根据需要控制其栅极电压，还可以实现低功耗的重新启动信号产生电路。
而且，在构造形成重新启动信号产生电路的MOS场效应晶体管中，可以在衬底上形成多个MOS场效应晶体管，并且将它们串联在一起以用作表面上为一个的MOS场效应晶体管，从而显现衬底偏置效应，这样，晶体管的导通电阻显得比使用单个晶体管的情况大，因此以低功耗实现高电阻电路。

Claims (8)

1.一种用于主电路的启动电路，连接到所述主电路的预设电压监测节点和预设电路启动节点，包括：
启动信号提供部件，接收在启动时其电压以双电平方式从待机电平变至启动电平的待机信号，当所述待机信号处于待机电平时，提供用于停止所述主电路的操作的停止信号，并且当所述待机信号从所述待机电平变至所述启动电平时，所述启动信号提供部件将启动信号提供给所述主电路的所述电路启动节点，并且停止提供所述停止信号；
启动控制部件，用于当所述待机信号处于启动电平并且所述主电路的所述电压监测节点的电压达到预定值时，停止提供所述启动信号；以及
重新启动信号产生部件，连接到所述主电路的所述电压监测节点，用于当所述待机信号处于所述启动电平且所述主电路的所述电压监测节点的电压从所述预设值变至异常值时，将重新启动信号提供给所述主电路的所述电路启动节点。
2.如权利要求1所述的启动电路，其中，所述启动控制部件包括第一场效应晶体管和第二场效应晶体管，其输出端串联在电源电压线与地线之间，所述电压监测节点的电压提供给所述第一场效应晶体管的栅极，所述待机信号提供给所述第二场效应晶体管的栅极，所述启动控制部件还包括一个逻辑元件，用于以预定阈值对所述第一晶体管的输出端与所述第二晶体管的输出端的连接点的电压进行二值编码；
所述重新启动信号产生部件为第三场效应晶体管，其输出端连接在所述启动控制部件的所述逻辑元件的输入侧与地线之间，并且其栅极连接到所述电压监测节点；
所述启动信号提供部件，包括：第一反相器，用于使所述待机信号反相；与非门，用于形成所述启动控制部件的逻辑元件的输出与所述第一反相器的输出的逻辑积的反相输出；第四场效应晶体管，其栅极连接到所述与非门的输出，并且其输出端连接在电源电压线与所述主电路的所述电路启动节点之间；以及第五场效应晶体管，其栅极连接到所述第一反相器的输出，并且其输出端连接在电源电压线与所述电压监测节点之间。
3.如权利要求1所述的启动电路，其中，所述启动控制部件，包括：第一场效应晶体管和第二场效应晶体管，其输出端串联在电源电压线与地线之间，所述电压监测节点的电压提供给所述第一场效应晶体管的栅极，所述待机信号提供给所述第二场效应晶体管的栅极；以及逻辑元件，用于以预定阈值对所述第一晶体管的输出端与所述第二晶体管的输出端的连接点的电压进行二值编码；
所述重新启动信号产生部件为连接在所述启动控制部件的所述逻辑元件的输入侧与地线之间的电阻器；
所述启动信号提供部件，包括：第一反相器，用于使所述待机信号反相；与非门，用于形成所述启动控制部件的逻辑元件的输出与所述第一反相器的输出的逻辑积的反相输出；第四场效应晶体管，其栅极连接到所述与非门的输出，并且其输出端连接在电源电压线与所述主电路的所述电路启动节点之间；以及第五场效应晶体管，其栅极连接到所述第一反相器的输出，并且其输出端连接在所述电源电压线与所述电压监测节点之间。
4.如权利要求3所述的启动电路，其中，所述重新启动信号产生部件中的电阻元件是第三场效应晶体管，其输出端连接在所述启动控制部件的所述逻辑元件的输入侧与地线之间，并且其栅极连接到电源电压线。
5.如权利要求4所述的启动电路，其中，所述启动控制部件中的第一场效应晶体管为pMOS场效应晶体管，所述第二场效应晶体管为nMOS场效应晶体管，并且所述逻辑元件为反相器；
所述重新启动信号产生部件中的所述第三场效应晶体管为nMOS场效应晶体管。
6.如权利要求4所述的启动电路，其中，所述启动控制部件中的第一场效应晶体管为pMOS场效应晶体管，所述第二场效应晶体管为nMOS场效应晶体管，并且所述逻辑元件为反相器；
所述重新启动信号产生部件中的所述第三场效应晶体管为nMOS场效应晶体管。
7.如权利要求5所述的启动电路，其中，所述重新启动信号产生部件的nMOS场效应晶体管为在电路形成衬底上分散形成的多个nMOS场效应晶体管，所述多个nMOS场效应晶体管的输出侧相互串联，并且其栅极连接在一起。
8.如权利要求6所述的启动电路，其中，所述重新启动信号产生部件的nMOS场效应晶体管为在电路形成衬底上分散形成的多个nMOS场效应晶体管，所述多个nMOS场效应晶体管的输出侧相互串联，并且其栅极连接在一起。
CNB028027361A 2001-08-03 2002-07-29 启动电路 Expired - Fee Related CN1232034C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001237060A JP3669307B2 (ja) 2001-08-03 2001-08-03 起動回路
JP237060/2001 2001-08-03

Publications (2)

Publication Number Publication Date
CN1466815A CN1466815A (zh) 2004-01-07
CN1232034C true CN1232034C (zh) 2005-12-14

Family

ID=19068206

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028027361A Expired - Fee Related CN1232034C (zh) 2001-08-03 2002-07-29 启动电路

Country Status (9)

Country Link
US (1) US6833742B2 (zh)
EP (1) EP1416634B1 (zh)
JP (1) JP3669307B2 (zh)
KR (1) KR100910927B1 (zh)
CN (1) CN1232034C (zh)
DE (1) DE60218046T2 (zh)
NO (1) NO334923B1 (zh)
TW (1) TW567407B (zh)
WO (1) WO2003015280A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212036B2 (ja) 2003-06-19 2009-01-21 ローム株式会社 定電圧発生器
DE10334066A1 (de) * 2003-07-25 2005-02-24 Infineon Technologies Ag Schaltungsanordnung zur Spannungsregelung und Verfahren zum Betreiben einer Schaltunsanordnung zur Spannugsregelung
JP2005071320A (ja) * 2003-08-06 2005-03-17 Denso Corp 電源回路および半導体集積回路装置
US7857510B2 (en) * 2003-11-08 2010-12-28 Carl F Liepold Temperature sensing circuit
KR100554840B1 (ko) * 2003-11-13 2006-03-03 주식회사 하이닉스반도체 파워 업 신호 발생 회로
US7389720B2 (en) * 2003-12-30 2008-06-24 Haverstock Thomas B Coffee infusion press for stackable cups
JP4496069B2 (ja) * 2004-12-20 2010-07-07 株式会社東芝 Ｍｏｓ型半導体集積回路装置
JP4658838B2 (ja) * 2006-03-17 2011-03-23 Ｏｋｉセミコンダクタ株式会社 基準電位発生回路
US7688054B2 (en) 2006-06-02 2010-03-30 David Cave Bandgap circuit with temperature correction
US7808307B2 (en) 2006-09-13 2010-10-05 Panasonic Corporation Reference current circuit, reference voltage circuit, and startup circuit
US7486129B2 (en) * 2007-03-01 2009-02-03 Freescale Semiconductor, Inc. Low power voltage reference
JP5762205B2 (ja) * 2011-08-04 2015-08-12 ラピスセミコンダクタ株式会社 半導体集積回路
CN104062999A (zh) * 2013-03-21 2014-09-24 中国人民解放军理工大学 自启动高匹配带隙基准电压源芯片设计
US9411350B1 (en) * 2015-02-05 2016-08-09 Pixart Imaging (Penang) Sdn. Bhd. Voltage conversion apparatus and power-on reset circuit and control method thereof
CN105515555B (zh) * 2015-12-10 2018-05-29 上海集成电路研发中心有限公司 采用脉冲触发方式实现主电路上电的启动电路
CN106959720B (zh) * 2017-05-16 2023-07-07 许昌学院 一种低耗电量自偏置基准电压源

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367422A (en) * 1980-10-01 1983-01-04 General Electric Company Power on restart circuit
JP2854701B2 (ja) * 1990-10-23 1999-02-03 沖電気工業株式会社 基準電圧発生回路
JPH06276077A (ja) * 1993-03-17 1994-09-30 Nippon Signal Co Ltd:The リセット回路
JP2913365B2 (ja) * 1994-06-22 1999-06-28 日本プレシジョン・サーキッツ株式会社 基準電圧回路の誤動作防止回路
US6097225A (en) * 1998-07-14 2000-08-01 National Semiconductor Corporation Mixed signal circuit with analog circuits producing valid reference signals
JP4345152B2 (ja) * 1999-01-14 2009-10-14 ソニー株式会社 起動回路およびそれを用いた電圧供給回路
US6242898B1 (en) * 1999-09-14 2001-06-05 Sony Corporation Start-up circuit and voltage supply circuit using the same

Also Published As

Publication number Publication date
TW567407B (en) 2003-12-21
NO334923B1 (no) 2014-07-14
KR20040029949A (ko) 2004-04-08
DE60218046T2 (de) 2007-10-25
EP1416634A4 (en) 2004-12-01
NO20031338D0 (no) 2003-03-24
DE60218046D1 (de) 2007-03-22
WO2003015280A1 (fr) 2003-02-20
EP1416634B1 (en) 2007-02-07
KR100910927B1 (ko) 2009-08-06
JP3669307B2 (ja) 2005-07-06
US20040004501A1 (en) 2004-01-08
EP1416634A1 (en) 2004-05-06
US6833742B2 (en) 2004-12-21
JP2003051739A (ja) 2003-02-21
CN1466815A (zh) 2004-01-07
NO20031338L (no) 2003-05-26

Similar Documents

Publication Publication Date Title
CN1232034C (zh) 启动电路
CN1167986C (zh) 低功率基准电压电路
CN1828471A (zh) 无阻式偏流发生电路
CN101048717A (zh) 电源装置及便携设备
CN1162970C (zh) 半导体开关器件及过电流切断方法
CN1848019A (zh) 恒压电源电路和测试恒定电压源的方法
CN1298106C (zh) 包括高可靠性过电流检测电路的电源控制装置
CN1896898A (zh) 恒压电路,设有多个恒压电路的电源***装置及其控制方法
CN1637678A (zh) 低电压cmos带隙基准发生器
CN1950981A (zh) 过流检测电路及配置有过流检测电路的电源设备
CN1991319A (zh) 温度检测电路和温度检测方法
CN1725139A (zh) 用于与绝对温度成比例的偏压电路的起始加速电路
CN1721224A (zh) 车辆用电源装置
CN1158028A (zh) 输出电路
CN1581008A (zh) 采用cmos技术中电流模式技术的精确电压/电流参考电路
CN1378331A (zh) 开关电源装置和使用该开关电源装置的电子装置
CN1930768A (zh) 电源设备
CN1928766A (zh) 参考电压产生电路、半导体集成电路及其装置
CN1776559A (zh) 调节器电路
CN1828895A (zh) 可多次熔烧的电熔丝电路及多次电熔烧的执行方法
CN1760681A (zh) 电压检测电路
CN1254013C (zh) 校正电路，延迟电路和环形振荡器电路
CN1581006A (zh) 电源电路和半导体集成电路设备
KR20160085200A (ko) 전원 회로
CN1212705C (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051214

Termination date: 20150729

EXPY Termination of patent right or utility model