CN1230290A - 具有双地线的射频功率封装 - Google Patents

具有双地线的射频功率封装 Download PDF

Info

Publication number
CN1230290A
CN1230290A CN97197814A CN97197814A CN1230290A CN 1230290 A CN1230290 A CN 1230290A CN 97197814 A CN97197814 A CN 97197814A CN 97197814 A CN97197814 A CN 97197814A CN 1230290 A CN1230290 A CN 1230290A
Authority
CN
China
Prior art keywords
flange
encapsulation
lead
radio
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97197814A
Other languages
English (en)
Inventor
T·W·莫勒
L·莱顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson Inc
Original Assignee
Ericsson Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Inc filed Critical Ericsson Inc
Publication of CN1230290A publication Critical patent/CN1230290A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Microwave Amplifiers (AREA)
  • Amplifiers (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

射频功率晶体管封装(10)做成安装到多层PC极中散热器上的形状,并包括从位于陶瓷基片(18)上的晶体管芯片(16)到安装法兰(30)的、不穿过陶瓷基片的直接顶面电气接地通路,例如将陶瓷基片的外表面电镀金属,以便将顶部安装金属引线电连接到法兰。还通过穿过陶瓷基片的电镀的通路孔形成从晶体管芯片到安装法兰的直接接地通路。还构成顶面接地通路,以便当安装法兰固定到散热器上时顶面接地通路与多层PC板的中间接地基准层连接,使得晶体管在中间层和散热器都看到统一的地电位。这样,功率晶体管封装以同安装在PC板上的其它元件相同的基准电位接地,同时仍然具有由接地通路孔提供的高性能特征。

Description

具有双地线的射频功率封装
本发明涉及射频功率晶体管封装的电气接地。
射频(“RF”)功率晶体管在从通信到消费电子线路范围内的各行业中具有许多应用，例如，用作高频放大器。通常打算把这种晶体管安装到印刷(“PC”)电路板上，与安装在同一块PC板上的其它电路元件一起使用。
通常在硅晶片(称为晶体管“芯片”)上制造一个或者几个晶体管元件。然后，把晶体管芯片固定在绝缘层，即，陶瓷基片上。陶瓷基片本身固定到安装法兰上，并且在芯片和晶体管基片上设置保护盖，从而形成元件晶体管“封装”。各种导电的(例如金属的)引线被固定在封装上并且从所述封装伸出(即，所述保护盖的外面)，以便把晶体管芯片的公共端子连接到外部电路元件，例如，位于与晶体管封装一起的PC板中的电路元件。例如，在双极性结型晶体管中，固定在所述封装上的相应的电引线连接到晶体管芯片的基极、发射极和集电极。
单层PC板…即，其中在板的相应的顶面和底面有单层介质材料…通常具有作为参考地的金属的底面。这底面通常借助于螺钉或者焊料连接到(金属的)散热器，使得PC板的底面和散热器相对于固定在PC板上的任何电路元件具有相同的地电位。
在单层PC板中，利用两种方法之一将晶体管封装连接到地。第一种方法是提供“顶面”地，其中，一根或者多根接地线把晶体管芯片的相应的发射极、基极或者集电极焊盘连接到“接地层”(也称为“接地棒”)，后者通常固定在陶瓷基片上，邻近晶体管芯片。所述接地层在电气上是从所述封装伸出的金属引线框架的一部分。在所述封装被安装到散热器上之后，引线框架可以被焊接或者用其它方法(例如，通过线夹装置)连接到相应的PC板的顶部，其中，设置通到地(即，所述板的底面)的电气通路。虽然用这种方法实现了接地通路，但是，它不必具有离开每一个公共发射极(或基极)位置的均匀的长度。
用于将单层PC板中的RF晶体管封装接地的另一种方法是利用位于陶瓷基片中的电镀的“通路孔”。具体地说，各通路孔从陶瓷基片的顶面伸展到安装法兰的顶面，并且用导电材料电镀、例如用金属电镀，从而使电流可以通过它们流通。此外，一根或者多根接地导线把晶体管芯片的各个发射极、基极或者集电极焊盘连接到接地层。接地层设置在通路孔的正上方并且与通路孔电接触，使得电流从接地层经过通路孔流到安装法兰。然后，通常用螺钉把安装法兰连接到金属的散热器，如上所述，散热器具有与所述板的底面同等的电位。通路孔的适当的间隔最好是这样的，使得晶体管芯片的各个发射极、基极或者集电极焊盘按照相对于地电位的基本上相同的电距离定位，从而减小寄生电感。
对于采用上述接地方法的单层PC板，从性能的观点出发，通常认为通路孔是占有优势的，因为到达地(例如，散热器表面)电通路更加直接和均匀地分布在整个晶体管器件上面。另一方面，在性能要求允许的情况下，最好采用顶面“引线框架”方法，因为它不需要通路孔因而制造所述封装的成本比较低。
在需要减小元件尺寸的情况下，放大器的设计者正在被迫研制用于多层PC板的RF功率晶体管封装，其中，适当的接地变得更加困难。具体地说，在多层PC板中，在PC板的各个底面和顶面之间至少有两个、通常有更多个介质绝缘材料层，同时，在所述介质层中的两个介质层之间有附加金属层。对于安装在PC板的顶面的某些元件来说，这种附加金属层起接地基准的作用。这样，当用散热器作为所述板的底面的底板时，存在两个接地层：PC板的介质层之间的金属层以及散热器。虽然这两个接地层是连接的，但是，安装在PC板的顶面的元件“照顾”所述中间金属层的接地层仍然要比“照顾”散热器表面的接地层多得多。
当要求放大器设计者把RF功率晶体管用于其性能要求可能需要另外采用用来接地的电镀的通路孔的多层PC板中，即，为了把接地通路上的公共引线电感减至最小时，存在这样的问题：RF功率晶体管将利用该RF功率晶体管被直接安装在其上的散热器作为主要接地层，而安装在所述板上的其它电路元件将利用中间金属层作为主要的接地层。
具体地说，RF功率晶体管工作在非常高的频率，这可能导致所述两个接地层之间的不希望有的隔离。这种隔离可能阻碍晶体管电流的高频分量从中间金属层流到PC板的散热器底面。这又导致晶体管在中间金属层“经受”的电压不同于在散热器“经受”的电压。在同一块PC板上的各种电气元件具有不同的基准电压会导致不稳定性、低产品合格率和通常较低的可靠性。
因此，本发明的目的是提供一种用于预定在多层PC板中使用的RF功率晶体管封装的接地方法，尤其是具有所述封装和支持电路之间的最小的公共引线电感。
本发明通过提供具有多个用于晶体管电流的接地通路的RF功率晶体管封装来克服先有技术的接地技术的上述限制。
在最佳实施例中，构成用于安装到具有中间(“接地基准”)层的多层PC板中散热器上的RF功率晶体管封装。更具体地说，所述封装包括从位于陶瓷基片上面的晶体管芯片到安装法兰、而不经过陶瓷基片的直接顶面电气接地通路。最好采用使各个晶体管芯片元件和安装法兰之间的公共引线电感减至最小的方式来形成这种顶面接地通路。例如，在某些最佳实施例中，把陶瓷基片的外表面电镀金属，以便将顶面安装的金属引线框架电连接到所述法兰。在一些可供选择的最佳实施例中，对称地设置的金属连接线把各个引线框架接头和法兰连接在一起。还通过穿过陶瓷基片的电镀的通路孔来形成从晶体管芯片到安装法兰的直接接地通路。
根据本发明的总的方面，还把顶面接地通路做成这样的形状、以便当把安装法兰固定在散热器上时与多层PC板的中间接地基准层连接。这样，所述晶体管在中间层和散热器两处都看到统一的地电位…即，所述晶体管通过所述顶面接地通路既连接到散热器又连接到中间接地层。用这种方法，最佳功率封装结构以同安装在PC板上的其它元件相同的基准电位接地，同时，仍然具有由接地通路通路孔提供的高性能特征。
在考虑以下对和附图一起提供的最佳实施例的详细描述时，本专业的技术人员将更全面地理解和评价本发明的这些和其它方面、目的、优点和特征。
所述附图举例说明本发明的最佳实施例的设计和效用，附图中：
图1是根据本发明的第一方面的最佳射频功率晶体管封装的顶视图；
图2是图1的射频功率晶体管封装的侧视图；
图3是图1的射频功率晶体管封装的安装法兰的侧视图；以及
图4是根据本发明的另一方面的可供选择的最佳射频功率晶体管封装的侧视图。
参考图1，射频功率晶体管封装10包括制造在硅片14上从而形成晶体管芯片16的多个晶体管单元12。晶体管芯片16固定在非导电基片18的顶面，非导电基片18最好是电绝缘但导热的陶瓷混合物，例如氧化铍。固定在基片18的顶面的还有一根或者多根接地棒20，后者集体地起晶体管芯片16的单元12的公共接地层的作用。具体地说，第一多根导线(未示出)把各个晶体管单元12的公共“地”(即，发射极或者基极)端子(未示出)连接到接地棒20。
公共(即，基极或者发射极)引线22分别固定到非导电基片18的顶面，并且从所述非导电基片18的顶面向外伸出，其中，公共引线22电连接到接地棒20。公共引线22包括四根有关的“接头”24，后者以分散的、最好是对称的方式从非导电基片18向外伸出，并且做成这样的形状、以便与排列在所述封装10固定在其上的PC板(未示出)的顶面的一根或者多根接地引线(未示出)电接触。
输出(集电极)引线26也分别固定到非导电基片18的顶面，并且从非导电基片18的顶面向外伸出，其中，输出引线26通过第二多根导线(未示出)连接到各个晶体管单元12的一个或者多个输出(集电极)端子(未示出)。输入(即，基极或者发射极)引线28也分别固定到非导电基片18的顶面，并且从非导电基片18的顶面向外伸出，其中，输入引线28通过第三多根导线(未示出)分别连接到晶体管单元12的一个或者多个输入(即，基极或者发射极)端子(未示出)。
如图2中最清楚地看到的，非导电基片18的底面固定到导电的安装法兰30上，后者适合于例如通过穿过相应的螺钉孔32固定的金属螺钉(未示出)以固定方式安装到PC板配置(未示出)中散热器(未示出)上。多个导电的电镀通路孔34伸展在非导电基片18的相应的顶面和底面之间，其中，各个通路孔34形成从公共接地层(即，接地棒20)到安装法兰30的第一电通路。
如在图3中最清楚地看到的，在安装法兰30的表面35上形成凹槽或者“井”36，非导电基片18固定到井36中。井36最好在基片18的两端中的任一端提供敞开(即，非接触)区38，以便释放在制造过程中由相应的非导电基片18和安装法兰30的材料的不同的热膨胀系数引起的热应力。
根据本发明的一个方面，这样构成井36、以便把非导电基片18安置在这样的深度上，使得公共引线22的接头24中的每一个的一部分伸展到与法兰表面35一样的基本上平的平面上，并且与法兰表面35电接触。这样，在公共接地层(接地棒20)和安装法兰30之间形成第二电通路，其中，第二电通路位于非导电基片18的外部。
参考图4，在晶体管封装11的可供选择的最佳实施例中，安装法兰40未配备井36，而保持基本上矩形的横截面。在这种情况下，可以通过延伸在各个公共引线接头24中的每一个和安装法兰40之间的导电的连接线42为晶体管电流提供到达安装法兰40的第二接地通路。虽然在接头24中唯一的一个和法兰40之间的单根连接线42将提供接地的电流通路，但是，为了减小已建立的接地通路上的公共引线电感，最好采用在每个有关的接头24和安装法兰40之间的连接线44。
另一种方法是，可以通过覆盖非导电基片18的一个或者两个端面46的导电的涂层44、例如金属电镀层来提供相应的公共引线接头24和安装法兰40之间的第二接地通路，该接地通路在图4中用虚线描绘，以便表示这是可供选择的最佳接地通路。
这样，已经公开了晶体管芯片16电流有多条接地通路的射频功率晶体管封装结构的最佳实施例。虽然已经显示和描述了本发明的实施例和应用，但是，本专业的技术人员将明白，在不脱离本发明的精神的情况下，许多另外的修改和应用是可能的。
因此，本发明的范围将仅仅受所附的权利要求书的精神的限制。

Claims (9)

1．一种射频功率晶体管封装，它包括：
具有一个或者多个连接到公共接地层的接地端子的晶体管芯片，其中，晶体管芯片和公共接地层各自固定到非导电基片的第一表面；
做成用于固定到散热器上的形状的导电的安装法兰，其中，所述非导电基片的第二表面固定到所述法兰上，所述基片具有多个电镀的导电的通路孔，它们延伸在相应的第一和第二表面之间并且形成从公共接地层到所述法兰的第一电通路；
从所述基片的第一表面伸出并且连接到所述公共接地层的导电的引线；以及
把所述引线连接到所述法兰的第二电通路，所述第二电通路位于所述非导电基片的外部。
2．权利要求1的射频功率晶体管封装，其特征在于：
所述法兰具有设置在第一表面中的井，并且所述井做成用于这样安置所述非导电基片形状、使得所述引线的一部分在与所述法兰表面相同的基本上平的平面上从所述基片伸出。
3．权利要求2的射频功率晶体管封装，其特征在于：
所述引线处在与所述法兰直接接触的状态。
4．权利要求1的射频功率晶体管封装，其特征在于：
所述第二电通路包括设置在所述非导电基片的第三表面上的导电的镀层。
5．权利要求1的射频功率晶体管封装，其特征在于：
所述第二电通路包括设置在相应的所述引线和法兰之间的导电的连接线。
6．权利要求1的射频功率晶体管封装，其特征在于：
所述第二电通路包括设置在相应的所述引线和法兰之间的多条导电的连接线。
7．权利要求1的射频功率晶体管封装，其特征在于：
所述引线做成这样的形状，使得它与设置在其上安装有所述封装的PC板的顶面上的接地引线电接触。
8．一种射频功率晶体管封装，它包括：
具有一个或者多个连接到公共接地层的接地端子的晶体管芯片，其中，晶体管芯片和公共接地层各自固定到非导电基片的第一表面；
做成用于固定到散热器上的形状的导电的安装法兰，其中，所述非导电基片的第二表面固定到所述法兰上，所述基片具有多个电镀的导电的通路孔，它们延伸在相应的所述第一和第二表面之间并且形成从公共接地层到所述法兰的第一电通路；
从所述基片的所述第一表面伸出并且连接到所述公共接地层的导电的引线；以及
设置在所述非导电基片的第三表面上并且形成从所述公共接地层到所述法兰的第二电通路的导电的镀层；
其中，所述引线做成这样的形状，使得它与设置在其上安装有所述封装的PC板的顶面上的接地引线电接触。
9．权利要求8的射频功率晶体管封装，其特征在于：
所述法兰具有做成用于这样安置所述非导电基片的形状、使得所述引线的一部分在包括所述法兰在内的基本上平的平面上伸出并且各自连接到所述法兰。
CN97197814A 1996-07-19 1997-07-02 具有双地线的射频功率封装 Pending CN1230290A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/684,474 US5889319A (en) 1996-07-19 1996-07-19 RF power package with a dual ground
US60/684,474 2005-05-25

Publications (1)

Publication Number Publication Date
CN1230290A true CN1230290A (zh) 1999-09-29

Family

ID=24748185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97197814A Pending CN1230290A (zh) 1996-07-19 1997-07-02 具有双地线的射频功率封装

Country Status (11)

Country Link
US (1) US5889319A (zh)
EP (1) EP0912997B1 (zh)
JP (1) JP2001502845A (zh)
KR (1) KR100338655B1 (zh)
CN (1) CN1230290A (zh)
AU (1) AU4325997A (zh)
CA (1) CA2260823A1 (zh)
DE (1) DE69716081T2 (zh)
ES (1) ES2185046T3 (zh)
TW (1) TW358993B (zh)
WO (1) WO1998003999A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103718469A (zh) * 2011-08-01 2014-04-09 株式会社村田制作所 高频模块
CN106252290A (zh) * 2016-07-06 2016-12-21 苏州能讯高能半导体有限公司 封装外壳及应用该封装外壳的电子元件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6462413B1 (en) * 1999-07-22 2002-10-08 Polese Company, Inc. LDMOS transistor heatsink package assembly and manufacturing method
US6493861B1 (en) * 1999-12-28 2002-12-10 Intel Corporation Interconnected series of plated through hole vias and method of fabrication therefor
JP2003521127A (ja) * 2000-01-28 2003-07-08 エリクソン インコーポレイテッド 多重アース信号路ｌｄｍｏｓ電力用パッケージ
US6649975B2 (en) 2000-11-16 2003-11-18 Silicon Semiconductor Corporation Vertical power devices having trench-based electrodes therein
US6583673B2 (en) * 2001-02-26 2003-06-24 Infineon Technologies Ag Stability enhanced multistage power amplifier
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
US9484222B2 (en) 2014-02-19 2016-11-01 Freescale Semiconductor, Inc. Semiconductor devices, semiconductor device packages, and packaging techniques for impedance matching and/or low frequency terminations

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649872A (en) * 1970-07-15 1972-03-14 Trw Inc Packaging structure for high-frequency semiconductor devices
US3713006A (en) * 1971-02-08 1973-01-23 Trw Inc Hybrid transistor
DE2510982A1 (de) * 1975-03-13 1976-09-30 Bosch Gmbh Robert Hybrides halbleiterbauelement
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
US4042952A (en) * 1976-06-09 1977-08-16 Motorola, Inc. R. F. power transistor device with controlled common lead inductance
US4193083A (en) * 1977-01-07 1980-03-11 Varian Associates, Inc. Package for push-pull semiconductor devices
US4200880A (en) * 1978-03-28 1980-04-29 Microwave Semiconductor Corp. Microwave transistor with distributed output shunt tuning
US4213141A (en) * 1978-05-12 1980-07-15 Solid State Scientific Inc. Hybrid transistor
JPS5746662A (en) * 1980-09-04 1982-03-17 Toshiba Corp Semiconductor rectifier
US4495515A (en) * 1982-07-26 1985-01-22 At&T Bell Laboratories Electrically isolating two piece mounting washer arrangement
US4574879A (en) * 1984-02-29 1986-03-11 The Bergquist Company Mounting pad for solid-state devices
JPS60210853A (ja) * 1984-03-06 1985-10-23 Fujitsu Ltd 半導体装置
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5170337A (en) * 1992-01-29 1992-12-08 General Electric Company Low-inductance package for multiple paralleled devices operating at high frequency
US5406125A (en) * 1993-04-15 1995-04-11 Martin Marietta Corp. Semiconductor device having a metalized via hole

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103718469A (zh) * 2011-08-01 2014-04-09 株式会社村田制作所 高频模块
US11245386B2 (en) 2011-08-01 2022-02-08 Murata Manufacturing High-frequency module
CN106252290A (zh) * 2016-07-06 2016-12-21 苏州能讯高能半导体有限公司 封装外壳及应用该封装外壳的电子元件
CN106252290B (zh) * 2016-07-06 2019-03-12 苏州能讯高能半导体有限公司 封装外壳及应用该封装外壳的电子元件

Also Published As

Publication number Publication date
AU4325997A (en) 1998-02-10
DE69716081D1 (de) 2002-11-07
ES2185046T3 (es) 2003-04-16
KR100338655B1 (ko) 2002-05-30
EP0912997A1 (en) 1999-05-06
CA2260823A1 (en) 1998-01-29
US5889319A (en) 1999-03-30
DE69716081T2 (de) 2003-02-06
KR20010029445A (ko) 2001-04-06
WO1998003999A1 (en) 1998-01-29
JP2001502845A (ja) 2001-02-27
TW358993B (en) 1999-05-21
EP0912997B1 (en) 2002-10-02

Similar Documents

Publication Publication Date Title
US4654694A (en) Electronic component box supplied with a capacitor
US5475264A (en) Arrangement having multilevel wiring structure used for electronic component module
US5075759A (en) Surface mounting semiconductor device and method
US6421244B1 (en) Power module
US4933741A (en) Multifunction ground plane
CA1201820A (en) Semiconductor integrated circuit including a lead frame chip support
JP4177571B2 (ja) 半導体装置
US8593825B2 (en) Apparatus and method for vertically-structured passive components
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
CN1230290A (zh) 具有双地线的射频功率封装
KR20000035704A (ko) 파워 전자 장치
US4949220A (en) Hybrid IC with heat sink
US5406120A (en) Hermetically sealed semiconductor ceramic package
EP1225634B1 (en) Press-contact type semiconductor device
US9655238B2 (en) Wiring board, method for manufacturing wiring board, and electronic device
KR20050073571A (ko) 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법
EP0463847B1 (en) Terminal arrangement for a die on a printed circuit board
US5751555A (en) Electronic component having reduced capacitance
JPH09321216A (ja) 電力用半導体装置
EP1455391B1 (de) Leistungshalbleitermodul mit Sensorikbauteil
CN213781991U (zh) 一种微波集成电路用陶瓷芯片基板
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
US7656007B2 (en) Package substrate with inserted discrete capacitors
JPH06120271A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1022780

Country of ref document: HK