CN1228844C - 使用栅极耦合金氧半场效晶体管的静电保护电路 - Google Patents

Abstract

本发明涉及一种使用栅极耦合金氧半场效晶体管(Gate-Coupled MOSFET)的电源总线静电保护电路，其所使用的金氧半场效晶体管栅极电位包括由一反向器及一延迟时序控制电路所控制。本发明与现有的电流分流(currentshunting)静电保护装置不同，其电流分流静电保护装置在静电发生时将金氧半场效晶体管完全导通，但本发明使用一拉降(pull-down)组件所形成的一类似分压器的电路，在静电发生时，将金氧半场效晶体管的栅极电位限制于1至2V。此外，本发明亦较现有技术中使用栅极耦合N型金氧半(BCNMOS)晶体管的静电保护装置对栅极电位具有更好的控制力，因而可以在静电发生时更有效率地触动N型金氧半晶体管进入跳通状态(snap back)。

Description

使用栅极耦合金氧半场效晶体管的静电保护电路

技术领域

本发明涉及一种静电保护电路，特别涉及一种使用栅极耦合金氧半场效晶体管(Gate-Coupled MOSFET)的电源总线静电保护电路。

背景技术

在人体模型(Human-Body-Model)的静电放电过程中，一100pF的电容会先被充电至静电电压，然后经由一1.5kΩ的电阻放电至一集成电路接脚(ICpin)。在测试一封装的集成电路时通常会使用2KV大小的静电电压。初始的电流值与电流上升时间约为1.2A及10nsec。在封装的集成电路中，高电位VDD至低电位VSS间的电容一般均大于1nF。如果静电放电能量直接由电源总线吸收(直接由VDD至VSS接脚的静电放电)，或者间接由电源总线吸收(正向的静电放电发生于具有拉升装置，如p+/nwell或P型金氧半场效晶体管的输出、入焊垫上)，在进行电压为2至3KV的人体模型静电放电时，封装的集成电路内部的电压上升速率将达1-2KV/nsec。

晶体管，如栅极耦合N型金氧半(GCNMOS)晶体管、场氧化金氧半场效晶体管(field-oxide MOSFET)或输出缓冲器晶体管目前普遍被用来做为集成电路的主要静电保护组件。

对集成电路的接脚或电源总线来说，GCNMOS可以用来做为主要的静电保护组件。其中的NMOS晶体管漏极耦接至VDD或接脚，而源极则耦接至VSS。其栅极可以接地、经由一电容耦接至VDD或经由一电阻耦接至VSS。

静电放电电压钳制装置

常见的静电放电保护电路的一使用一由电阻-电容电路(RC circuit)来控制的晶体管，以将静电放电电流在被保护的焊垫与电源供应焊垫(如VSS焊垫)间进行分流。

图1显示了传统由RC触发的主动式MOSFET静电放电钳制电路(voltageclamping circuit)。此钳制电路在一VDD至VSS的正向静电放电发生时，提供了一分流路径来保护内部电路。由晶体管N1、P1所构成的反向器11接收节点E的电位而在节点G上产生反向的电位，如此使晶体管N1可导通一段时间，且此导通时间由R1及C1所形成的RC时间常数所决定。此RC时间常数必须较预期的静电放电时间长(一般来说大约为50至数百个纳秒以上)，且亦不可过长以避免在正常的VDD电源总线电压上升(通常为数个毫秒)时，错误触动此钳制电路。在VDD电源供应电压固定、集成电路正常操作时，由于电阻R1将节点E的电位拉高至高电位状态、节点G的电位拉降至低电位状态，使得晶体管N1被偏压于非导通状态下。

上述的静电放电电压钳制装置可以用于VDD与VSS导线间。然而，其具有以下缺点：(1)面积过大，其总信道宽度在4000至10000μm之间。(2)反向器11会将VDD电源总线上的噪声放大，造成电路操作时在晶体管N2会产生不良的漏电流。

崩溃(Avalanche Breakdown)式的静电保护装置

另一种常见的静电保护方式是利用MOSFET的崩溃及跳通(snap back)现象来达成。此种现象在初始时，位于漏极接合面的大电场所引起的冲击离子化(impact ionization)现象会同时产生多数(majority)与少数(minority)载子。少数载子会被收集在漏极，多数载子则流向基底或P井区的接触窗(contact)而在P井区内形成一局部电位。当基底的局部电位较邻近的N+源极电位高出0.8V时，源极接合面便形成顺向偏压。顺偏的源极接合面会注入少数载子至P井区中。部份注入的少数载子在基底中被重新结合(recombined)，而其它的则到达漏极接合面进一步地加强了冲击离子化的现象。依此循环的结果，MOSFET便会进入一种低阻抗的跳通状态，而开始导通大量的静电放电电流。

在静电放电发生过程中，如果能够降低MOSFET导通的触动电压将有极大的好处，可使静电保护的反应更快、加诸于输出、入端及内部电路的瞬时电压更低。

图2显示了传统使用栅极耦合的方式来降低触动电压的静电保护电路。其中，R1、C1的大小选择在使其形成的RC时间常数能够让节点G的电位在静电放电过程中到达1至2V，以降低用以触动晶体管N2进入崩溃及跳通状态的电压值。

在上述的传统栅极耦合晶体管中，由于静电电流的放电经由晶体管的漏极/基底/源极间的双载流子(bipolar)行为来达成，其可较静电电压钳制电路使用更少的面积来导通更大的静电电流。以VDD电源总线的静电保护为例，通常其总信道宽度仅需600至1200μm即可达到足够的静电保护效果。

然而，传统使用栅极耦合晶体管的静电保护电路仍存在有因ESD强度(电压)不一且瞬间电压上升率不一而导致最佳RC时间常数不易选择的缺点。

发明内容

为了解决上述问题，本发明提供一种静电保护电路，使用经改良后的栅极耦合晶体管，在正电压静电放电发生时可以使晶体管具有较稳定的瞬时栅极偏压。

本发明的一目的在于提供一种使用栅极耦合金氧半场效晶体管的静电保护电路，当一静电电压在一第一节点上产生时，用以提供自该第一节点至一第二节点的一放电路径，包括一延迟电路、一分压器及一分流晶体管。延迟电路在该静电电压产生时输出一电位。分压器接收该静电电压，并经由该延迟电路输出的电位触动后输出该静电电压的一分压。分流晶体管的漏极耦接至该第一节点，源极耦接至该第二节点，在该静电电压产生时，漏极自该第一节点接收该静电电压，栅极自该分压器接收该静电电压的分压，使得该分流晶体管进入一跳通状态而产生该放电路径。

藉此，本发明具有同时超越电流分流静电放电钳制装置及传统栅极耦合装置的优点，不但具有较电流分流静电放电钳制电路小的尺寸，亦在栅极瞬时偏压的控制上较传统栅极耦合的静电保护电路更佳。

以下，结合附图说明本发明的一种使用栅极耦合金氧半场效晶体管的静电保护电路的实施例。

附图说明

图1显示传统由RC触发的主动式MOSFET静电放电钳制电路；

图2显示传统使用栅极耦合的方式来降低触动电压的静电保护电路；

图3显示本发明第一实施例中的静电保护电路；

图4A显示本发明第二实施例中的静电保护电路；

图4B显示本发明第三实施例中的静电保护电路；

图5显示本发明第四实施例中的静电保护电路；

图6显示本发明第五实施例中的静电保护电路；

图7显示本发明第六实施例中的静电保护电路；

图8显示本发明第七实施例中的静电保护电路。

符号说明

11、31、51--反向器；

33、53、63--延迟电路；

35--分压器；

41--焊垫；

N1、N2、P1、P2、N3、N4--晶体管；

D1--二极管；

R1、R2、R3--电阻；

C1--电容。

具体实施方式

图3显示了本发明第一实施例中的静电保护电路。本实施例用以当一静电电压在节点A上产生时，提供自节点A至节点B的一放电路径。其中包括了一由电阻R1及电容C1组成的延迟电路33、一由晶体管P1、P2及电阻R2、R3组成的分压器35、及分流晶体管N2。延迟电路33在静电电压产生初期时于节点E保持一低电位。分压器35自节点A接收静电电压，并经由E点的低电位使晶体管P1导通，而于节点G输出静电电压的一分压。分流晶体管N2的漏极耦接至节点A，源极耦接至节点B，在静电电压产生时，漏极自节点A接收静电电压，栅极自分压器35接收静电电压的分压，使得分流晶体管N2进入一跳通状态而产生放电路径。此外，在静电发生初期，分流晶体管N2自分压器35接收静电电压的适当分压而处于一弱导通状态，可使分流晶体管N2提早进入跳通状态的触发电压降低。在分压器35中，晶体管P1的栅极接收延迟电路33在E点的电位，源极耦接至节点A，漏极耦接至分流晶体管N2的栅极。晶体管P2的栅极与漏极共同耦接至节点B，源极与晶体管P1的漏极共同耦接至分流晶体管N2的栅极而输出静电电压的分压。

晶体管P1、P2为P型的MOSFET，晶体管N1、N2为N型的MOSFET。晶体管N1、P1亦形成一反向器31。

在正电压静电放电发生之初，节点A的电位向上增加，节点E的电位保持在低电位状态，晶体管P1及P2则处于导通状态，节点G上的电位则由晶体管P1及P2的导通电阻值(on-resistance)之比来决定。此时晶体管P1及P2即等同一分压器。通过调整信道的宽长比(W/L)、考虑基体效应(body effect)及估计晶体管N2的触发电压值便可在节点A的电位在上升至接近晶体管N2的触发电压时，在节点G上保持如1至2V，0.5至2.5V或0.5至A节点电压一半的电压范围。

在考虑晶体管P1、P2不同的基体效应及W/L的比值下，代表晶体管P2的N井区的节点W可以耦接至节点G，亦可以耦接至节点A。

晶体管N2的P井区节点K可以耦接至节点B，亦可以耦接至节点G。若耦接至节点G，晶体管N2的源极接合面在一ESD事件发生时，处于顺偏状态以进一步提早触发晶体管N2进入跳通状态。

由电阻R1、电容C1所形成的RC时间常数提供了足够的时间给NMOS进行触发的动作。举例来说，此RC时间常数可以为15至50纳秒之间。

电阻R2与R3可以单纯是金属导线的电阻值，或是由其它的电阻组件(例如由多晶硅或N井区所形成的电阻组件)所提供，用以限制在静电放电发生时流经晶体管P1、P2的电流大小。如此，由晶体管P1、P2、电阻R2、R3所形成的分压器具有以下的分压比：

V_G/V_A＝[R_OA(P2)+R3]/[R_ON(P1)+R2+R_ON(P2)+R3]

其中，V_G、V_A分别代表节点G、A的电位，R_ON(P1)、R_ON(P2)分别代表晶体管P1、P2的导通电阻值。此外，在静电放电的瞬时过程中，晶体管N2栅极电容值亦扮演了一个重要角色，然而熟知此技术的人应清楚了解在设定静电放电的瞬时波形的条件下，可以利用电路仿真取得适当的电阻R2、R3值及晶体管P1、P2的尺寸。

当节点A为VDD电源总线且在开启VDD电源后(powered on)，晶体管N1的栅极电位会经由电阻R1拉高至高电位而处于导通状态，而使晶体管N2的栅极(节点G)处处于关闭状态。

上述的静电保护电路在电路正常操作时，即使在节点E产生噪声，节点G的电位亦被限制住而可压制晶体管N2的漏电流。

图4A显示了本发明第二实施例中的静电保护电路，上述第一实施例的变型。其中，晶体管P2直接由电阻R3取代，晶体管N1亦可移除，如此仍可达成与第一实施例类似的功能。此时，分压器的分压比为：

V_G/V_A＝R3/[R_ON(P1)+R2+R3]

此分压比可较佳地为1/15至3/5之间，以使该晶体管N2在接近触通时，栅极电位G点接近1至2V，0.5至2.5V或0.5V至A节点电压一半的电压范围。

图4B显示了本发明第三实施例中的静电保护电路。上述的第二实施例为两个节点之间的静电保护电路，当然，亦可以使用多个分流晶体管而提供多个节点(IC接脚或电源总线)与VSS间的静电保护，如图4B所示。此静电保护电路分别使用了晶体管N4及N2提供VDD至VSS及焊垫至VSS间的静电放电路径，其中晶体管N4利用栅极偏压直接导通，而晶体管N2则利用栅极偏压提早进入跳通状态的方式提供放电路径。

当正电压静电放电发生于VDD电源总线时，在静电放电瞬时过程中与上述第一实施例相同，亦经过由晶体管P1、电阻R2、R3所组成的分压器(其分压比为V_G/V_A＝[R2+R3]/[R_ON(P1)+R2+R3])，而使晶体管N4直接导通；当静电放电发生于焊垫41上时，此静电电压会经过晶体管P2耦合至VDD总线上，不但使晶体管N4直接导通，亦使晶体管N2的栅极上产生偏压(其分压比为V_G’/V_A＝[R3]/[R_ON(P1)+R2+R3])，而使晶体管N2的触发电压下降，使晶体管N2能更快在焊垫41与VSS间提供静电保护的功能。电阻R3与R2之比可较佳地为1∶12至2.5∶5或1.5∶7至2.5∶5之间，以使当静电放电发生时，N2及N4的栅极电位在较佳的范围内。

此外，在第三实施例中，电阻R2的值可降至极低，如仅含导线的电阻(即节点G与电阻R3之间短路)，此时晶体管N4及N2的栅极将具有相同的电位，而均利用栅极偏压提早进入跳通状态的方式提供放电路径。

图5显示了本发明第四实施例中的静电保护电路。第四实施例为第一实施例的变型，其中在图3中的反向器31直接以一反向器符号取代。比较图5与图3可以发现，电阻R1与电容C1的位置互换，P型晶体管P2被置换为N型晶体管N3，且其栅极耦接至节点G，且在反向器31与节点G之间增加一反向器51。

第四实施例的操作亦类似于第一实施例的操作。分压器由二个相互串连的反向器31、51及N型晶体管N3组成，且反向器31的输入端接收延迟电路53在E点输出的电位，N型晶体管N3的源极耦接至节点B，栅极、漏极及反向器51的输出端共同耦接至分流晶体管N2的栅极而输出静电电压的分压。首先，在正电压静电放电发生之初，节点A的电位上升，由于电容C1的关系，节点E的电位亦跟随节点A上升。经过两个串连的反向器31与51后，节点G的电位被反向器51拉升而跟随节点E上升。然而，节点G的电位由于在其上升至超过晶体管N3的临限电压时会使晶体管N3导通，而无法拉升至接近节点A的电位。于是，适当地调整晶体管N3及反向器51的W/L值，当节点A的电位向上升时，可以在节点G上得到如1至2V或0.5至2.5V的电位，降低了晶体管N2的触发电压。

晶体管N2的P井区节点K可以耦接至节点B(通常是P型基底)。另外，节点K亦可以耦接至节点G或是处于浮接状态。

图6显示了本发明第五实施例的静电保护电路。第五实施例为第四实施例的变型，其中电阻R1与电容C1的位置回复至与第一实施例相同，仅使用一个反向器31且将晶体管N3以一二极管D1取代。

二极管D1与第四实施例中的晶体管N3有相同的功能。分压器是由反向器31及二极管D1所组成。反向器31的输入端接收延迟电路63在E点输出的电位，二极管D1的负端耦接至节点B，正端与反向器31的输出端共同耦接至分流晶体管N2的栅极而输出静电电压的分压。在正电压静电放电发生之初，节点A的电位上升，由于电容C1的关系，节点E的电位保持在接近VSS的低电位。经过反向器31后，节点G的电位被反向器31中的拉升晶体管向上拉升。然而，节点G的电位由于在其上升至超过晶体管二极管D1的导通电压时会使二极管D1导通，而无法拉升至接近节点A的电位。于是，适当地调整二极管D1及反向器31的W/L值，当节点A的电位向上升时，可以在节点G上得到较佳地如1至2V的电位，降低了晶体管N2的触发电压。

此外在图6的第五实施例中，二极管D1亦可以由一阻抗(impedance)，如一电阻取代。

图7显示了本发明第六实施例的静电保护电路。第六实施例亦为第一实施例的变型。此电路可用于在焊垫与VSS之间提供静电放电保护。

其中，电阻R1、晶体管P1耦接至VDD电源总线，晶体管N2耦接至一焊垫。-P型MOSFET P3则耦接于焊垫与VDD电源总线之间。

在正电压静电放电发生于焊垫与VSS之间时，正静电电压是经由晶体管P3的p+/nwell接合面所形成的寄生二极管而耦合至VDD电源总线。其余的操作则同第一实施例。此外，晶体管P3亦可以以一二极管取代，如图8所示。

综合上述，本发明具有同时超越电流分流静电放电钳制装置及传统栅极耦合装置的优点。在本发明所使用的N型MOSFET可以具有较小的尺寸(例如约500至1200μm)，而电流分流的静电放电钳制电路则需要3000至10000μm，且对栅极上的瞬时偏压较传统栅极耦合的静电保护电路有着更佳的控制力。

虽然本发明已以较佳实施例公开，然其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，可作些等效更动与修改，因此本发明的保护范围以权利要求为准。

Claims (8)

1.一种使用栅极耦合金氧半场效晶体管的静电保护电路，当一静电电压在一第一节点上产生时，用以提供自该第一节点至一第二节点的一放电路径，其特征在于，包括：

一延迟电路，在该静电电压产生时输出一电位；

一分压器，接收该静电电压，并经由该延迟电路输出的电位触动后输出该静电电压的一分压；以及

一分流晶体管，漏极耦接至该第一节点，源极耦接至该第二节点，在该静电电压产生时，漏极自该第一节点接收该静电电压，栅极自该分压器接收该静电电压的分压，使得该分流晶体管进入一跳通状态而产生该放电路径。

2.如权利要求1所述的使用栅极耦合金氧半场效晶体管的静电保护电路，其特征在于，该分流晶体管自该分压器接收该静电电压的分压而处于一弱导通状态，使得该分流晶体管进入该跳通状态的一触发电压降低。

3.如权利要求1所述的使用栅极耦合金氧半场效晶体管的静电保护电路，其特征在于，在该分流晶体管进入跳通状态之前，该分压器输出的该静电电压的分压为1至2V。

4.如权利要求1所述的使用栅极耦合金氧半场效晶体管的静电保护电路，其特征在于，在该分流晶体管进入跳通状态之前，该分压器输出的该静电电压的分压为0.5至2.5V。

5.如权利要求1所述的使用栅极耦合金氧半场效晶体管的静电保护电路，其特征在于，在该分流晶体管进入跳通状态之前，该分压器输出的该静电电压的分压为0.5V至该第一节点的一正常操作电压值的一半。

6.如权利要求1所述的使用栅极耦合金氧半场效晶体管的静电保护电路，其特征在于，该分压器包括：

一第一P型晶体管，栅极接收该延迟电路输出的电位，源极耦接至该第一节点，漏极耦接至该分流晶体管的栅极；以及

一第二P型晶体管，栅极与漏极共同耦接至该第二节点，源极与该第一P型晶体管的漏极共同耦接至该分流晶体管的栅极而输出该静电电压的分压。

13.一种使用栅极耦合金氧半场效晶体管的静电保护电路，当一静电电压在一焊垫上产生时，用以提供自该焊垫至一第二电源总线的一放电路径，其中该静电电压经由一PN接合面耦合至一第一电源总线，其特征在于，该电路包括：

一延迟电路，在该静电电压产生时输出一电位；

一分压器，接收该静电电压，并经由该延迟电路输出的电位触动后输出该静电电压的一分压；以及

一分流晶体管，漏极耦接至该焊垫，源极耦接至该第二电源总线，在该静电电压产生时，漏极自该焊垫接收该静电电压，栅极自该分压器接收该静电电压的分压，使得该分流晶体管进入一跳通状态而产生该放电路径。

14.一种使用栅极耦合金氧半场效晶体管的静电保护电路，当一静电电压在数个第一节点的一个上产生时，用以提供至一第二节点的一放电路径，其特征在于，包括：

一延迟电路，在该静电电压产生时输出一电位；

一分压器，接收该静电电压，并经由该延迟电路输出的电位触动后输出该静电电压的一分压；以及

数个分流晶体管，漏极耦接至该些第一节点，源极耦接至该第二节点，在该静电电压产生时，漏极自该些第一节点的一个接收该静电电压，栅极自该分压器接收该静电电压的分压，使得该些分流晶体管的一个进入一跳通状态而产生该放电路径。

Images