CN1228769C - Pll电路及数据记录控制装置 - Google Patents

Pll电路及数据记录控制装置 Download PDF

Info

Publication number
CN1228769C
CN1228769C CNB03143813XA CN03143813A CN1228769C CN 1228769 C CN1228769 C CN 1228769C CN B03143813X A CNB03143813X A CN B03143813XA CN 03143813 A CN03143813 A CN 03143813A CN 1228769 C CN1228769 C CN 1228769C
Authority
CN
China
Prior art keywords
voltage
signal
frequency
loop
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB03143813XA
Other languages
English (en)
Other versions
CN1480926A (zh
Inventor
清濑雅司
白石卓也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1480926A publication Critical patent/CN1480926A/zh
Application granted granted Critical
Publication of CN1228769C publication Critical patent/CN1228769C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/24—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by sensing features on the record carrier other than the transducing track ; sensing signals or marks recorded by another method than the main recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
    • G11B2220/215—Recordable discs
    • G11B2220/216—Rewritable discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
    • G11B2220/215—Recordable discs
    • G11B2220/218—Write-once discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/002—Recording, reproducing or erasing systems characterised by the shape or form of the carrier
    • G11B7/0037—Recording, reproducing or erasing systems characterised by the shape or form of the carrier with discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/24—Record carriers characterised by shape, structure or physical properties, or by the selection of the material
    • G11B7/2407—Tracks or pits; Shape, structure or physical properties thereof
    • G11B7/24073—Tracks
    • G11B7/24082—Meandering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

本发明提供一种PLL电路及数据记录控制装置。提供时钟产生装置在具有相互不同的频率的信号混在的情况下，能够生成与因其脉冲的出现频度低难以取得同步的信号同步的时钟。在第1环路(A)使电压控制振荡器(110)的振荡时钟的分频时钟与摆频信号频率同步。在第2环路(B)使电压控制振荡器(110)的振荡时钟的分频时钟与LPP信号相位同步。到第1环路(A)中的频率同步大体完成为止，用在控制电压输入端子(b)上施加用电压发生电路(184)生成的规定的直流电压的方法，使该第2环路(B)成为开环控制。而且，当频率同步完成时，用在控制电压输入端子(b)上施加适应LPP信号与分频时钟的相位差的电压的方法将该第2环路(B)切换到闭环控制。

Description

PLL电路及数据记录控制装置
技术领域
本发明涉及例如生成在圆盘媒体的记录装置等上使用的时钟的PLL电路及数据记录控制装置。
背景技术
近年来，作为记录媒体的光盘等圆盘媒体正在普及。在这样的圆盘媒体中也存在能够进行数据记录的媒体。例如，DVD-R(Digital VersatileDisc-Recordable：可记录数字通用视盘)及DVD-RW((Digital VersatileDisc-Rewritable：可重写数字通用视盘)就是数据记录可能的媒体。
该DVD-R/RRW具备形成圆盘的平坦面(槽脊)上的被称作槽的沟构成的轨道。该槽微微蛇行(摆频)形成，从该蛇行中取出具有规定的周期的摆频信号。该摆动与上述DVD的数据格式的规定的数据长的数据记录区对应形成。
此外，在该圆盘媒体上以规定的间隔在轨道上设置加在摆动上被称作水平沟槽(LPP)的包含圆盘位置信息的区域。通过该LPP的再生取得的LPP信号基本上成为上述摆频信号的16脉冲中1～3脉冲的比例。而且，从该LPP信号能够取得它的圆盘位置信息。
另一方面，在旋转控制这样的圆盘媒体的同时，当将激光照射向该旋转控制的圆盘媒体、在旋转媒体上记录数据时，希望基于对应圆盘媒体的旋转动作的基准时钟进行该记录动作。这样，使用与旋转控制的圆盘媒体的旋转动作对应的基准时钟，例如能够使在圆盘媒体上记录的1位的数据的记录区域一定等，能够准确地进行数据的记录控制。
而且，在再生上述摆频信号的同时，用使用PLL电路生成与该摆频信号同步的脉冲信号的方法，能够取得与该旋转控制的圆盘媒体的旋转动作对应的基准时钟。即通过电压控制振荡器用相位比较器相位比较振荡控制的时钟和摆频信号，用将与这些2个的信号的频率差适应的电压反馈到电压控制振荡器上的方法，能够使从该电压控制振荡器振荡输出的时钟与摆频信号同步。
发明内容
(发明要解决的课题)
但是，当使用这样的PLL电路生成与圆盘媒体的旋转动作对应的基准时钟时，有时与上述摆频信号相比更希望使用上述LPP信号。但是，如上所述，由于LPP信号与摆频信号比较作为脉冲的出现频度低，再加上在摆频信号的1个脉冲上1～3回的状况，对摆频信号的16个脉冲不一定仅仅出现相同的回数，生成与之正确地同步的时钟是困难的。
此外，不仅限于上述LPP信号或摆频信号，在具有2个不同的频率的信号混在的状况下，当希望生成与由于它的脉冲的出现频率低获得同步困难的信号同步的时钟的情况下，这样的实际情况也大致成为共通的问题。
本发明是鉴于上述实际情况提出的，其目的在于：在具有相互不同的频率的信号混在的情况下，提供能够生成与由于它的脉冲的出现频度低获得同步困难的信号同步的时钟的PLL电路及数据记录控制装置。
(解决问题的方法)
本发明具备：输出对应控制电压的振荡时钟的电压控制振荡器；按照具有第1周期的第1基准信号控制上述振荡时钟的频率的第1环路；以及按照比上述第1基准信号周期更长的第2基准信号控制上述振荡时钟的相位的第2环路；所述第2环路具备：生成相互的电压值不同的电压的电压生成部，和按照控制信号选择所述电压生成部的输出电压的解码器；在上述第1基准信号与上述振荡时钟的频率的差纳入规定的范围内为止的期间内，上述第2环路将用所述解码器选择了的所述电压生成部的输出电压给予上述电压控制振荡器，当上述第1基准信号与上述振荡时钟的频率的差纳入规定的范围内后，在上述电压控制振荡器上给予与上述第2基准信号和上述振荡时钟的相位差适应的电压、进行上述振荡时钟的相位控制，在具有相互不同的频率的信号混在的状况下，使生成与由于它的脉冲的出现频度低获得同步困难的信号同步的时钟成为可能。
本发明的其他形态为一种数据记录控制装置，其特征在于：在基于表示从旋转控制的圆盘媒体得到的位置信息的第1信号及比所述第1信号周期更长的第2信号、生成数据的写入时钟的数据记录控制装置中，具备：输出适应控制电压的振荡时钟的电压控制振荡器；按照所述第1信号控制所述振荡时钟的频率的第1环路；以及按照所述第2信号控制所述振荡时钟的相位的第2环路；所述第2环路具备：生成相互电压值不同的多个电压的电压生成部；和按照控制信号选择所述电压生成部的输出电压的解码器，所述第2环路，在所述第1信号与所述振荡时钟的频率的差纳入到规定的范围内为止的期间，将用所述解码器选择的所述电压生成部的输出电压给予所述电压控制振荡器，当所述第1信号与所述振荡时钟的频率的差纳入到规定的范围内后，在所述电压控制振荡器上给予与所述第2信号和所述振荡时钟的相位差适应的电压，进行所述振荡时钟的相位的控制。
附图说明
图1是表示将本发明的数据记录控制装置应用到DVD-R的数据记录控制装置的一实施方式的结构的方框图。
图2是表示该实施方式中的电压控制振荡器的结构的电路图。
图3是表示该实施方式中的电压控制振荡器的特性图。
图4是表示该实施方式中的电压控制振荡器的特性图。
图5是表示该实施方式中的电压控制振荡器的特性图。
图6是表示该实施方式中的电压控制振荡器的特性图。
图7是表示摆频信号及LPP信号的特性的时间图。
图8是表示该实施方式的充电泵浦的结构图。
图9是表示该实施方式的上升沿比较部及充电泵浦单元的结构的电路图。
图10是表示在该实施方式中与摆频信号频率同步了的时钟的生成状态的时间图。
图11是表示该实施方式的相位比较电路及充电泵浦单元的结构的电路图。
图12是表示与在该实施方式中的LPP信号相位同步了的时钟的生成状态的时间图。
图13是表示在该实施方式中的电压发生电路的结构图。
符号说明：1：光盘；10：光头；20：RF放大器；30：解码器；100：时钟产生装置；105：分频器；110：电压控制振荡器；112、114：电流源；115：增益控制电路；115a：寄存器；116：控制电压发生电路；118：环形振荡器；120a、120b：比较部；130a、130b：充电泵浦；131a：增益转换电路；132a：输出部；133a：偏置电路；140：加法器；142：低通滤波器；150：相位比较电路；160：充电泵浦；172：指令部；174：LPP输出部；176：分频器；180、182：监视电路；184：电压发生电路；185：转换电路；186：控制电路。
具体实施方式
以下，参照附图说明将本发明的PLL电路及数据记录装置应用于DVD-R的数据记录控制装置及该装置内的PLL电路的一实施方式。
图1是表示上述数据记录控制装置的结构的方框图。
成为上述数据记录控制装置的记录对象的圆盘媒体的光盘1是能够写入(记录)数据的圆盘媒体的DVD-R圆盘。在该光盘1中，在螺旋状地形成作为该圆盘内的导向槽功能的沟槽(プリグルブ)的同时，接近螺旋状形成的沟槽形成水平沟槽(ランドプリピツト)(以下，称为LPP)。
其中，上述沟槽在光盘1上一边蛇行一边形成。具有该蛇行(摆频)成分的信号具有「140.6kHz」的频率。另一方面，上述LPP以规定的间隔、沿着在光盘1上螺旋状地形成的沟槽形成。该间隔设定为在上述摆频信号的约16个脉冲中能够得到一个脉冲的比例的信号的间隔。基于该LPP的再生得到的信号是LPP信号。
另一方面，上述数据记录控制装置具备：光学头10或RF放大器20、解码器30以及时钟产生装置100。这里，光学头10是在向光盘1照射激光的同时，接收照射在光盘1上的激光的反射光的电路。此外，RF放大器20是在光学头10中、从接收的反射光生成2值的数字信号的电路。进而，解码器30将用RF放大器20生成的数字信号译码、生成上述摆频信号或LPP信号的电路。
而且，本实施方式的时钟产生装置100是基于这样的摆频信号或LPP信号生成在该数据记录装置中使用的时钟的电路。详细地说，生成以LPP信号的频率的分频比「1/5952」分频的时钟，换句话说，生成在各LPP信号的脉冲间具有5952个脉冲的时钟。据此，时钟成为具有「52.32MHz」频率的信号。
在上述时钟产生装置100中，采用将振荡时钟进行与摆频信号大体频率同步处理后、基于LPP信号进行调整该时钟的相位的处理的2阶段处理，进行与这样的LPP信号相位同步的时钟的生成。具体地说，在摆频信号和振荡时钟的频率的差小到纳入规定的范围内的程度后，进行基于LPP信号的振荡时钟的相位控制。这是由于如上述那样LPP信号的频度与摆频信号的频度比较低或在数据记录时在圆盘媒体上形成的LPP的欠缺等，生成与该LPP信号同步的时钟是困难的缘故。因此，在本实施方式中，在基于摆频信号进行时钟的粗调整之后，基于LPP信号进行微调整，生成与LPP信号相位同步的时钟。
如图所示，进行这样的控制的上述时钟产生装置100具备：使依据它的输出的时钟的分频器105的分频时钟与摆频信号频率同步的第1环路A和使同样输出的时钟的分频时钟与LPP信号相位同步的第2环路B的2个相位锁定环路。而且，这些第1环路A和第2环路B共有输出在该时钟产生装置100中生成的上述时钟的电压控制振荡器110。该电压控制振荡器110具备2个控制电压输入端子a、b，在这些各控制电压输入端子上分别施加适应上述分频时钟与摆频信号的频率差的电压和适应该分频时钟与LPP信号的相位差的电压。
这里，就在上述第1环路A和第2环路B共有的电压控制振荡器110进行说明。
图2是表示电压控制振荡器110的结构的电路图。
如该图2所示，该电压控制振荡器110具备：第1电流源112、第2电流源114、增益控制电路115、控制电压发生电路116及环形振荡器118。
这里，第1电流源112是进行当用与从控制电压输入端子a输入的控制电压对应的控制电流驱动环形振荡器118时的增益调整的部分。详细地说，该第1电流源112具备多个由P沟道晶体管Tip构成的输出侧电流回路及与它串联连接的开关SWi，这些相互并联连接在电源电压VDD的电源与第1电流源112的输出之间上。这里，开关SW是由上述增益控制电路115控制电源及输出间的导通及遮断的电路。而且，据此设定相互并联连接的输出侧电流回路的使用级数。
进而，第1电流源112具备由相互串联连接在电源电压VDD及接地之间的N沟道晶体管Tan及与它串联连接的P沟道晶体管Tap构成的输入侧电流回路。而且，通过控制电压输入端子a、按照施加在上述N沟道晶体管Tan的栅极上的控制电压的大小、决定流过与它串联连接的P沟道晶体管Tap的电流量，决定栅极的电压。而且，在P沟道晶体管Tap与电流镜连接的P沟道晶体管Tip的栅极上施加与P沟道晶体管Tap的栅极电压相同的电压。进而，在与该P沟道晶体管Tip并联连接的P沟道晶体管Tip的栅极上也施加同样的电压，决定流过源及漏之间的电流量。因此，按照施加在控制电压输入端子a上的控制电压的大小，控制从第1电流源112输出的电流量。
此外，第2电流源114也是具有与上述第1电流源112同样结构的电路。但是，该第2电流源114是当用与来自控制电压输入端子b的输入的控制电压对应的控制电流进行驱动环形振荡器118时的增益调整的部分。因此，按照施加在控制电压输入端子b上的控电压的大小，控制它的输出电流量。
增益控制电路115是按照存储在寄存器115a中的模式数据转换控制第1电流源112或第2电流源114的电路。即，增益控制电路115由选择性地开闭第1电流源112的开关SWi及第2电流源114的开关SWk，变更对向各控制电压输入端子a、b的施加电压的变化的第1及第2电流源112、114的输出电流的变化程度。
控制电压发生电路116是将从各电流源112及114输出的电流信号转换成电压信号的电路。该控制电压发生电路116由N沟道晶体管T1n、T2n及P沟道晶体管T3p及T4p构成的2级的电流镜电路构成。而且，将串联连接在P沟道晶体管T4p及第2级的电流镜电路上的N沟道晶体管T5n的栅极偏置电压输出到环形振荡器118上。
环形振荡器118是在电源电压VDD和接地之间馈电可能地连接的倒相器IV奇数级串联连接构成的电路。而且，按照施加在上述控制电压输入端子a及控制电压输入端子b上的控制电压控制向这些各倒相器IV供给的电流量。详细地说，在上述电源电压VDD与各倒相器IV之间分别连接P沟道晶体管Tjp，并且，在各倒相器IV与接地点之间分别连接N沟道晶体管Tjn。而且，适应上述第1电流源112及第2电流源114的输出电流的电压、通过控制电压发生电路116在控制流入向这些倒相器IV的电流量的晶体管Tjp、Tjn上施加电压。
这里，说明电压控制振荡器110的特性。
图3是表示施加在上述控制电压输入端子a上的控制电压与电压控制振荡器110的振荡频率的关系图。在图3中，曲线f1是施加在控制电压输入端子b上的电压为「0」时的曲线。如该图3所示，施加在控制电压输入端子a上的控制电压越大，振荡频率越上升。
此外，曲线f2～f4是就向控制电压输入端子b上施加电源电压VDD时，在上述的图2的第2电流源114中使用的输出侧电流回路的级数分别是「1」个～「3」个时的曲线。如该图3所示，当施加在控制电压输入端子a上的控制电压是一定时，第2电流源114中的上述输出侧电流回路的使用级数越多则振荡频率越上升。
而且，当施加在控制电压输入端子a上的控制电压一定的条件下，在上述的图2所示的第2电流源114中有源的输出侧电流回路的级数越多时，使施加在控制电压输入端子b上的电压可变时的振荡频率的频带宽度越宽(ΔA＜ΔB＜ΔC)。
因此，当将在上述的图2所示的第2电流源114中成为有源的输出侧电流回路的级数固定在规定的「n」个的情况下，使施加在控制电压输入端子a及控制电压输入端子b上的电压可变时的电压控制振荡器110的振荡频率频带宽度成为图4中用斜线所示的频带。
进而，在使施加在控制电压输入端子b上的电压为「0」的条件下，施加在先前的图2所示的第1电流源112中成为有源的输出侧电流回路的级数变更情况下的控制电压输入端子a上的电压与振荡频率的关系成为图5所例示的那样。这里，在第1电流源112中使用的输出侧电流回路的级数以曲线f1’、曲线f1、曲线f1”的顺序增加。如该图5所示，在第1电流源112中使用的上述输出侧电流回路的级数越多，振荡频率对施加在控制电压输入端子a上的电压的变化的上升程度越大。
此外，当将控制电压输入端子a与控制电压输入端子b的作用反转时，在这些图3～图5中模式性的示出的性质也同样。
在具备这样的2个控制电压输入端子a和控制电压输入端子b的电压控制振荡器110中，在本实施方式中分别在控制电压输入端子a上施加上述的图1所示的低通滤波器142的输出电压Va，在控制电压输入端子b上施加该图1所示的低通滤波器170的输出电压Vb。而且，据此，通过控制电压输入端子a在使电压控制振荡器110的振荡的时钟(正确地说是它的分频时钟)与摆频信号频率同步的同时，通过控制电压输入端子b使上述时钟(正确地说是它的分频时钟)与LPP信号相位同步。即，如图6(a)所示，在用控制电压输入端子a侧进行振荡频率的粗调整的同时，如图6(b)所示，用控制电压输入端子b侧进行振荡频率的微调整。
其次，对根据该电压控制振荡器110的振荡频率，由第1环路A进行粗调整及由第2环路B进行微调整的电路作进一步的说明。
这里，就上述第1环路A作进一步的说明。
在该第1环路A中，是分别比较电压控制振荡器110的振荡的时钟的分频时钟与摆频信号的上升沿及下降沿，基于该比较结果控制电压控制振荡器110。这样地使用上升沿及下降沿双方有如下的理由。
如图7所示，与由激光读出的上述圆盘媒体的摆频对应的信号(图7(a))用上述RF放大器20经2值化成为摆频信号(图7(b))。由于该摆频信号的占空比变化，当基于上述分频时钟与摆频信号的相位差控制上述电压控制振荡器110时，该控制有可能受该占空比变化的影响。
但是，如图7(d)所示，尽管脉冲宽度Wh变化，摆频信号保持各脉冲的中心间的周期Tw和相位。因此，基于该脉冲中心的周期Tw及相位与上述分频时钟的脉冲中心的周期及相位控制该电压控制振荡器110，就能够避免占空比变化的影响。
具体地说，在上述的图1所示的第1环路A中，首先，在上升沿比较部120a及下降沿比较部120b中，比较摆频信号与上述分频时钟的上升沿及下降沿。而且，基于这些比较结果的信号用充电泵浦130a及充电泵浦130b变换成规定的输出。这些输出的变换了的信号在加法器140合成、用低通滤波器142平滑化后，作为控制电压施加在电压控制振荡器110的控制电压输入端子a上。通过该控制电压控制的电压控制振荡器110的振荡的时钟的频率用上述分频器105分频后，输入到上述上升沿比较部120a及下降沿比较部120b上。这样的电压控制振荡器110的振荡的时钟(分频时钟)被控制得与摆频信号频率同步。此外，该分频器105的分频比是「1/372」，因此，电压控制振荡器1 10的输出信号被控制在「52.32MHz」。
这里，如图8所示，充电泵浦130a成为能够可变控制增益的结构。即，充电泵浦130a具备：输出适应上述上升沿比较部120a的输出信号的电流的多个充电泵浦单元CP和选择性地驱动该充电泵浦单元CP中的几个的增益转换电路131a。而且，被驱动的充电泵浦单元CP的级数由于被该增益转换电路131a转换，能够转换充电泵浦130a的增益，即能够转换对应于相位比较输出的充电泵浦130a的输出电流量的程度。
在图9例中示出了上升沿比较部120a及充电泵浦单元CP的电路结构。如图9所示，充电泵浦单元CP具备：输出适应从上述上升沿比较部120a输出信号的信号输出部132a和调整该输出部132a的输出的偏置电路133a。这里，当摆频信号的脉冲的上升沿定时比上述分频时钟的脉冲的上升沿定时更早的情况下，从该摆频信号上升时到分频时钟上升时为止的期间，输出部132a输出高电位的信号(充电工作)。此外，在上述分频时钟的脉冲的上升定时比摆频信号的脉冲的上升定时早的情况下，在从分频时钟的脉冲上升时到开始摆频信号上升时为止的期间输出低电位的信号(放电工作)。
此外，在充电泵浦130a中，当进行上述充电工作及放电工作的期间相等时，设定得使这些充电电流及放电电流相互成为相等的。
另一方面，在上升沿比较部120a中，在从上述被输入的摆频信号及分频时钟的脉冲的任何一方上升开始到另一方上升为止的期间，通过充电泵浦130a进行按输出规定的输出信号的控制。首先，摆频信号及分频时钟分别被输入到其他的触发电路(F/F)上。而且，与被输入的脉冲的上升沿同步从这些触发电路输出「H」电平信号。此外，当被输入到2个触发电路的脉冲两方同时上升时，用复位这2个触发电路的方法，能够从充电泵浦130a中断上述信号的输出。
此外，上述的图1所示的下降沿比较部120b及充电泵浦130b分别具有与上述上升沿比较部120a及充电泵浦130a相同的结构。而且，如图1所示，用通过倒相器将输入到上升沿比较部120a上的信号反转输入到下降沿比较部120b上的方法，能够检测下降沿。
图10中示出输入到上升沿比较部120a及下降沿比较部120b上的信号与加法器140的输出的关系。如图10所示，当分频时钟的上升沿及下降沿(图10(b))与摆频信号的脉冲的上升沿及下降沿相等的情况下(图10(a)的β)，从上述加法器140的输出几乎成为「0」。
与此相反，在摆频信号的脉冲宽度比分频时钟的脉冲宽度更窄的情况下(图10(a)的α)，在从分频时钟上升后到摆频信号的脉冲上升为止的期间，从上述加法器140输出低电位的信号(进行放电工作)(图10(c)的α)。此外，在从摆频信号的脉冲下降开始到分频时钟下降为止的期间，从上述加法器140输出高电位的信号(进行充电工作)(图10(c))的α)。而且，由于从这些分频时钟上升开始到摆频信号的脉冲上升为止的期间与从摆频信号的脉冲下降开始到分频时钟下降为止的期间相互相等，这些放电电流与充电电流相互相等。
另一方面，当摆频信号的脉冲宽度比分频时钟的脉冲宽度更宽的情况下(图10(a)的γ)，在从摆频信号的脉冲的上升开始到分频时钟的上升为止的期间，从上述加法器140输出高电位的信号(进行充电工作)(图10(c)的γ)。此外，在从分频时钟的下降开始到摆频信号的脉冲下降为止的期间，从上述加法器140输出低电位的信号(进行放电工作)(图10(c)的γ)。而且，由于从这些摆频信号的脉冲的上升开始到分频时钟的上升为止的期间与从分频时钟的下降开始到摆频信号的脉冲下降为止的期间相互相等，这些充电电流与放电电流成为相互相等。
这样，在脉冲中心相等的情况下，在充电泵浦130a及130b中，充电电流及放电电流成为相等。因此，与摆频信号的脉冲及分频时钟的脉冲的各脉冲宽度的差异无关，使得在摆频信号及分频时钟的脉冲的中心一致的情况下实施控制。
其次，进一步说明使上述电压控制振荡器110的振荡的时钟的分频时钟与LPP信号相位同步的上述图1所示的第2环路B。
在该第2环路B中，首先，用预测LPP信号被检出的时期的方法，进行区别从解码器30输入到时钟产生装置100的LPP信号与噪声的处理。即，在指令部172中，在记录开始时在存储LPP信号开始被检出的时间的同时，例如进行时钟产生装置100的输出的时钟记数等，推定从LPP信号被检出后到下一个LPP信号被检出为止的期间。而且，在指令部172中，与LPP信号被检出的时期同步每个规定周期输出窗脉冲(windowspulse)。该窗脉冲的脉冲宽度具有覆盖LPP信号有被检出可能性的某一时期的时间宽度。另一方面，在LPP输出部174中，在该窗脉冲输入期间，仅仅在LPP信号被检出时输出该LPP信号。据此能够避免将噪声误检出为LPP信号的事情。
从该LPP输出部174输出的LPP信号用相位比较电路150与电压控制振荡器110振荡的时钟用分频器176分频了的分频时钟进行相位比较。基于该比较结果的信号用充电泵浦160转换成规定的输出电平后，用低通滤波器170进行平滑化。而且，低通滤波器170的输出的控制电压信号被施加在上述电压控制振荡器110的控制电压输入端子b上。
虽然上述分频器176的分频比是「1/5952」，但是生成输出和上述LPP信号比较仅仅偏离规定的相位的时钟。而且，在相位比较电路150中，仅仅当从上述LPP输出部174输出LPP信号时，输出基于该LPP信号与由分频器176分频了的分频时钟的比较的信号。因此，在相位比较电路150中，将电压控制振荡器110的振荡时钟用分频比「1/5952」分频了的分频时钟与LPP信号进行比较。而且据此电压控制振荡器110的振荡的时钟的频率被控制在「52.32MHz」。
详细地说，这些LPP信号与分频时钟的比较被控制得使通过上述分频器176从电压控制振荡器110输入到相位比较电路150的脉冲的上升沿与输入该相位比较电路150的LPP信号的脉冲的中心一致。顺便提一下，为进行这样的控制的LPP输出部174和相位比较电路150等具有图11所例示的那样的结构。此外，在图11中连接在相位比较电路150的输出侧上的充电泵浦单元CP是在上述充电泵浦160内具备的充电泵浦单元。该充电泵浦160具有与上述图8所示的充电泵浦130a同样的结构。
这里，上述的图1所示的窗脉冲和LPP信号、进而从分频器170输出的分频时钟、充电泵浦160的输出的关系如图12所示。
即，在没有在上述LPP输出部174上输入窗脉冲的期间(图12(a))，即使混入噪声(图12(b))，也不被输出到相位比较电路150中。与此相反，当窗脉冲(图12(a))正在输入到LPP输出部174上时，一旦LPP信号被输入(图12(b))，该LPP信号就被输出到上述相位比较电路150中。据此，在从LPP信号输入到相位比较电路150后到分频时钟(图12(c))的脉冲上升为止的期间，在上述充电泵浦160输出高电位信号(图12(d))。而且，在LPP信号的脉冲被输入的期间、并且分频时钟的脉冲正在上升的期间(图12(c))，上述充电泵浦160输出低电位的信号。
顺便提一下，当进行充电工作及放电工作的时间相等时，该充电泵浦160被设定的使得这些充电电流及放电电流相等。据此，由于分频时钟的上升沿来到LPP信号的中心时，充电时间及放电时间相等，这些充电电流及放电电流相等。这样，基于充电泵浦160的输出信号，电压控制振荡器110被控制的使得分频器176的分频时钟的脉冲的上升沿与LPP信号的脉冲的中心一致。
特别是，由于用该第2环路B的微调整，电压控制振荡器110的振荡的时钟虽然与摆频信号几乎频率同步，同时也与LPP信号相位同步。因此，即使上述的图7(c)所示的LPP信号与图7(b)所示的摆频信号的中心如图7(d)所示那样变动，电压控制振荡器110的振荡的时钟也成为控制与LPP信号相位同步的振荡时钟。
其次，就使用第1环路A及第2环路B，使之与摆频信号大体频率同步后，再使之与LPP信号相位同步的粗调整及微调整的2阶段处理电路进行说明。
如图1所示，作为上述粗调整及微调整的电路，在本实施方式中，具备第1监视电路180、第2监视电路182、电压发生电路184以及控制电路186。
这里，第1监视电路180是组装进摆频信号与用分频器105分频了的分频时钟，监视由第1环路A的这些摆频信号与分频时钟的频率同步是否完成的电路。
此外，第2监视电路182是组装进LPP信号及用分频器176分频了的分频时钟、由第2环路B监视这些LPP信号与分频时钟的状态的电路。
进而，电压发生电路184是发生规定的直流电压的电路。该电路如图13中例示的结构那样，具备生成相互电压值不同的多个电压的电压生成部184c和将输入信号解码、选择性地转换由电压生成部184c生成的电压值的解码器184d。此外，如图1所示，该电压发生电路184产生的直流电流通过转换电路185使向低通滤波器170的输入及非输入的转换成为可能。
另一方面，控制电路186是施加来自这些第1监视电路180、第2监视电路182的信号，按照从外部输入的模式信号，控制进行上述必要的粗调整及微调整的第1监视电路180、第2监视电路182、电压发生电路184此外，在这里模式信号是指定记录数据的速度的信号，例如，在该数据记录控制装置中整体的控制是由微计算机实施的。
这里，就由电压控制振荡器110的振荡频率的第1环路A的粗调整及由第2环路B的微调整，以由上述控制电路186的控制为重点进行说明。
在该一连串的处理中，首先，在从上述微计算机等向控制电路186输入模式信号的同时，向上述图2所示的电压控制振荡器110的增益控制电路115内的寄存器115a中写入模式数据。基于该模式数据，在电压控制振荡器110中设定各电流源112、114，使数据适应记录速度(光盘1的旋转需要的速度)，换句话说，使之成为适应数据记录速度的振荡频率的控制增益(驱动能力)。顺便提一下，该增益的调整希望使得数据的记录速度越快则增益上升越大。
此外，在图1所示的控制电路186中，将充电泵浦130a、130b设定在适合于数据的记录速度的驱动能力，换句话说，设定在适应于数据记录速度(光盘1的旋转需要的速度)的振荡频率的所控制的驱动能力。该控制电路186对各充电泵浦130a、130b的驱动能力的设定，由向上述图8所示的增益转换电路或与之相当的电路输出指令信号的方法进行。此外，该驱动能力的调整希望数据的记录速度越快则上升越大。
进而，在控制电路186中，基于上述模式信号，向上述电压发生电路184的解码器184d输出由电压生成部184c生成的电压值的指令信号。
另外，在控制电路186中，在转换转换电路185将电压发生电路184的输出电压施加在低通滤波器170上，同时使充电泵浦160成为非驱动状态。即，在具有与上述图8所示的同样结构的充电泵浦160中，由于向所有的充电泵浦单元CP不施加启动信号，使这些全部成为非驱动状态。
由这些一连串的处理完成在时钟产生装置100中的初始设定。
在进行这样的初始设定后，当摆频信号输入到该时钟产生装置100上时，在上述第1环路A中，取得电压控制振荡器110的振荡的时钟(实际上它是用分频器105分频的分频时钟)与摆频信号的频率同步。这时，在第2环路B中，充电泵浦160成为非驱动状态，在电压控制振荡器110的控制电压输入端子b上施加来自上述电压发生电路184的直流电压，即施加一定电压。因此，在该时刻第2环路B成为开环控制。
而且，在第1环路A中，当通过第1监视电路180检测出电压控制振荡器110的振荡的时钟的分频时钟与摆频信号的频率的差纳入规定的范围内时，控制电路186就将第2环路B转换到闭环控制。即，在使充电泵浦160内的规定个数的充电泵浦单元CP成为驱动状态的同时，转换转换电路185使得不向上述低通滤波器170施加来自电压发生电路184的电压。据此，在电压控制振荡器110的控制电压输入端子b上施加对应于电压控制振荡器110的振荡时钟(实际上是用分频器176分频的分频时钟)与LPP信号的相位差的电压。
此外，在控制电路186中进行该转换的同时，实施降低上述充电泵浦130a、130b的驱动能力的控制。这是由于在摆频信号与振荡时钟的频率的差变小后，第1环路A侧的重要性比第2环路B侧更小的缘故。即，对摆频信号的周期大体完了后，难于受到第1环路A侧的影响，能够合适地进行用第2环路B的振荡时钟的微调整。
进而，如上所述，在基于第1环路A的粗调整进行期间，由于在电压控制振荡器110的控制电压输入端子b上施加来自电压发生电路184的电压，谋求向用第2环路B的微调整的转换的平滑化。即，用使充电泵浦160从非驱动状态向驱动状态的转换，避免因施加在电压控制振荡器110的控制电压输入端子b上的电压值的急变引起的振荡频率的急变。
此外，基于电压发生电路184，向控制电压输入端子b的施加的电压与第2环路B电压控制振荡器110的振荡的时钟与LPP信号取得相位同步时，设想的施加在控制电压输入端子b上的电压大体相等时是最希望的。据此，能够尽可能地抑制将充电泵浦160从非驱动状态转换向驱动状态引起的施加在电压控制振荡器110的控制电压输入端子b上的电压值的变化。
此外，基于该电压发生电路184，向控制电压输入端子b施加的电压成为施加在控制电压输入端子b上的电压最大值与最小值的大体中间的值是最希望的。
采用以上说明的本实施方式能够得到以下的效果。
(1)用第1环路A，到摆频信号与振荡时钟的频率的差纳入规定的范围内为止，在电压控制振荡器110的控制电压输入端子b上施加用电压生成部184c生成的一定电压的电压。而且，当上述频率差纳入规定的范围内后，向控制电压输入端子b施加与LPP信号和分频时钟的相位差相应的电压。这样用转换施加在控制电压输入端子b上的电压的方法，能够抑制当将第2环路B从开环控制切换到闭环控制时的电压控制振荡器11O的振荡频率的变化。
(2)用在电压发生电路184中可能生成相互电压值不同的多个电压的方法，能够按照光盘1的旋转速度等，向控制电压输入端子b施加各自适当的电压。
(3)具备2个控制电压输入端子a、b，使第1环路A及第2环路B共有电压控制振荡器110。据此，能够降低该时钟产生装置100的电路规模。
(4)由于采用电压控制振荡器110具备电流源112、114的结构，能够按照光盘1的旋转速度的设定等使该电压控制振荡器110的特性成为可变。
(5)在使第1环路A具备的充电泵浦130a、130b的增益成为可变的结构的同时，当从粗调整向微调整切换时，降低该增益。据此，能够使由第2的PLL电路的微调整顺畅地进行。
(6)用指令部172预测LPP信号检测出的时期，由于仅仅在该预测的时期内许可在相位比较电路150的处理，能够避免将噪声误认为是LPP信号。
(7)采用分别比较电压控制振荡器110的振荡的时钟的分频时钟与摆频信号的两脉冲的上升沿及下降沿的方法，能够排除再生的摆频信号的占空比的变化的影响并控制电压控制振荡器110。
此外，上述实施方式也可以进行以下的变更实施。
作为输入上述第1环路A的信号不仅限于摆频信号，也可以是它的分频信号。
作为输入第2环路B的信号不仅限于LPP信号，也可以是它的分频信号。
不一定必须是按照光盘1的旋转速度可变设定电压控制振荡器110的增益的结构。例如在这种情况下，也可以用按照圆盘媒体的旋转速度使充电泵浦130a、130b、160或电压发生电路184的电压可变的方法，调整该时钟产生装置的特性。这时，倍速记录等、光盘1的旋转速度被设定的越高，希望电压发生电路184的输出电压设定为越高的电压。
电压控制振荡器110的结构不是仅限于图2所例示的结构。例如作为控制向环形振荡器118的各倒相器IV的馈电量的电流控制元件，不限于N沟道晶体管及P沟道晶体管构成的电流控制元件。
由寄存器115a初始设定了电压控制振荡器110的增益，但不仅限于此，也可以是在时钟产生装置的工作中使之可变的结构。这样的结构，在将时钟产生装置应用于角速度一定的数据记录装置的情况下特别有效。
作为上升沿比较部120a及下降沿比较部120b、相位比较电路150、充电泵浦130a、130b、160的结构，不仅限于上述图8、图9及图11所例示了的结构。
生成与摆频信号频率同步的时钟的第1环路A中的摆频信号与电压控制振荡器110的振荡的时钟的比较状态不是仅限于上述上升沿及下降沿两方的比较状态。例如，也可以仅仅使用上升沿，生成与摆频信号大体同步的信号。
例如在没有将噪声误检出为LPP信号的情况等中，也可以省略在上述图1所示的指令部172中生成窗脉冲的处理。
不是仅限于在第1环路A与第2环路B共有电压控制振荡器的结构。即也可以是在第1环路A和第2环路B具备各别的电压控制振荡器的结构。在这种情况下，按照上述实施方式的状态转换施加向第2环路B的控制电压输入端子的电压，能够抑制当将第2环路B从开环控制切换到闭环控制时的电压控制振荡器的振荡频率的变化。
数据记录控制装置的结构不限于图1所例示的结构。
进而，本发明的PLL电路不限于在圆盘媒体的数据记录装置具备的时钟产生装置。要点是，具有相互不同的频率的信号混在的情况下，由于它的脉冲的出现频度低难以得到正确的同步的信号上希望正确地生成相位同步的时钟的情况下，本发明的时钟产生装置的适用是有效的。
(发明的效果)
采用本申请的发明，在具有相互不同的频率的信号混在的情况下，能够在由于它的脉冲的出现频度低难以得到同步的信号上生成同步的时钟。

Claims (8)

1、一种PLL电路，其特征在于：
具备：
输出适应控制电压的振荡时钟的电压控制振荡器，
按照具有第1周期的第1标准信号、控制所述振荡时钟的频率的第1环路，以及
按照比所述第1标准信号周期更长的第2标准信号、控制所述振荡时钟的相位的第2环路；
所述第2环路具备：
生成相互的电压值不同的电压的电压生成部，和
按照控制信号选择所述电压生成部的输出电压的解码器；
在所述第1标准信号与所述振荡时钟的频率的差纳入规定的范围内为止的期间，所述第2环路将用所述解码器选择了的所述电压生成部的输出电压给予所述电压控制振荡器，当所述第1标准信号与所述振荡时钟的频率的差纳入规定的范围内之后，在所述电压控制振荡器上给予适应所述第2标准信号与所述振荡时钟的相位差的电压、进行所述振荡时钟的相位控制。
2、根据权利要求1所述的PLL电路，其特征在于：
所述电压控制振荡器具有：与所述第1及第2环路对应的2个输入端子，和
按照向该2个输入端子的施加电压振荡输出的环形振荡器；
所述第1环路将与所述第1标准信号和所述振荡时钟的频率的差相适应的电压施加在所述电压控制振荡器的一方的输入端子上，
所述第2环路将与所述第2标准信号和所述振荡时钟的相位差适应的电压施加在所述电压控制振荡器的另一方的输入端子上。
3、根据权利要求1所述的PLL电路，其特征在于：
所述第1环路具备：
输出与所述第1标准信号和所述振荡时钟的频率的差适应的信号的相位比较器；以及
按照该相位比较器的输出控制电流的充电泵浦，
所述充电泵浦设定驱动能力的转换，当所述第1标准信号与所述振荡时钟的频率的差纳入规定的范围内后，使驱动能力降低。
4、根据权利要求3所述的PLL电路，其特征在于：
作为所述相位比较器，所述第1环路具有：输出与所述第1标准信号及所述振荡时钟的上升定时的差适应的信号的上升沿比较部和输出与所述第1的标准信号及所述振荡时钟的下降定时的差适应的信号的下降沿比较部，
所述充电泵浦与所述上升沿比较部及所述下降沿比较部分别对应地设置，
具备将所述充电泵浦的输出进行合成的加法器。
5、一种数据记录控制装置，其特征在于：
在基于表示从旋转控制的圆盘媒体得到的位置信息的第1信号及比所述第1信号周期更长的第2信号、生成数据的写入时钟的数据记录控制装置中，具备：
输出适应控制电压的振荡时钟的电压控制振荡器；
按照所述第1信号控制所述振荡时钟的频率的第1环路；以及
按照所述第2信号控制所述振荡时钟的相位的第2环路，
所述第2环路具备：
生成相互电压值不同的多个电压的电压生成部；和
按照控制信号选择所述电压生成部的输出电压的解码器，
所述第2环路，在所述第1信号与所述振荡时钟的频率的差纳入到规定的范围内为止的期间，将用所述解码器选择的所述电压生成部的输出电压给予所述电压控制振荡器，当所述第1信号与所述振荡时钟的频率的差纳入到规定的范围内后，在所述电压控制振荡器上给予与所述第2信号和所述振荡时钟的相位差适应的电压，进行所述振荡时钟的相位的控制。
6、根据权利要求5所述的数据记录控制装置，其特征在于：
所述电压控制振荡器具有：与所述第1及第2环路对应的2个输入端子和按照向该2个输入端子的施加电压振荡输出的环形振荡器，
所述第1环路将适应所述第1信号与所述振荡时钟的频率的差的电压施加在所述电压控制振荡器的一方的输入端子上，
所述第2环路将适应所述第2信号与所述振荡时钟的相位差的电压施加在所述电压控制振荡器的另一方的输入端子上。
7、根据权利要求5所述的数据记录控制装置，其特征在于：
所述第1环路具备：输出与所述第1信号和所述振荡时钟的频率差适应的信号的相位比较器和按照该相位比较器的输出控制电流的充电泵浦，
所述充电泵浦设定驱动能力的转换，当所述第1信号和所述振荡时钟的频率的差纳入规定的范围内后，使驱动能力降低。
8、根据权利要求7所述的数据记录控制装置，其特征在于：
作为所述相位比较器，所述第1环路具有：输出与所述第1信号及所述振荡时钟的上升定时的差适应的信号的上升沿比较部和输出与所述第1的信号及所述振荡时钟的下降定时的差适应的信号的下降沿比较部，
所述充电泵浦与所述上升沿比较部及所述下降沿比较部分别对应地设置，
具备将所述充电泵浦的输出进行合成的加法器。
CNB03143813XA 2002-08-02 2003-07-25 Pll电路及数据记录控制装置 Expired - Fee Related CN1228769C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002226741 2002-08-02
JP2002226741 2002-08-02
JP2003153872 2003-05-30
JP2003153872A JP2004127483A (ja) 2002-08-02 2003-05-30 Ｐｌｌ回路及びデータ記録制御装置

Publications (2)

Publication Number Publication Date
CN1480926A CN1480926A (zh) 2004-03-10
CN1228769C true CN1228769C (zh) 2005-11-23

Family

ID=32032832

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB03143813XA Expired - Fee Related CN1228769C (zh) 2002-08-02 2003-07-25 Pll电路及数据记录控制装置

Country Status (5)

Country Link
US (1) US6914465B2 (zh)
JP (1) JP2004127483A (zh)
KR (1) KR100545979B1 (zh)
CN (1) CN1228769C (zh)
TW (1) TWI231487B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4598355B2 (ja) * 2002-10-10 2010-12-15 ソニー株式会社 ディスクドライブ装置、プリピット検出方法
JP2008159265A (ja) * 2003-02-12 2008-07-10 Sanyo Electric Co Ltd Ｐｌｌ回路
CN100365528C (zh) * 2004-04-09 2008-01-30 上海海事大学 带控制***的双闭环数字调节器
US7587012B2 (en) * 2004-07-08 2009-09-08 Rambus, Inc. Dual loop clock recovery circuit
TWI285472B (en) * 2005-07-21 2007-08-11 Novatek Microelectronics Corp Phase lock loop, method and apparatus for fixed output frequency of phase lock loop thereof
US8085893B2 (en) 2005-09-13 2011-12-27 Rambus, Inc. Low jitter clock recovery circuit
KR101199780B1 (ko) * 2010-06-11 2012-11-12 (주)에프씨아이 주파수 합성기의 주파수 보정 장치 및 그 방법
US8373473B2 (en) * 2010-07-20 2013-02-12 Etron Technology, Inc. Dual-loop phase lock loop
US9036764B1 (en) 2012-12-07 2015-05-19 Rambus Inc. Clock recovery circuit

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4511859A (en) * 1982-08-30 1985-04-16 At&T Bell Laboratories Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals
JP2589814B2 (ja) * 1989-07-19 1997-03-12 松下電器産業株式会社 クロック抽出装置およびトラッキング誤差信号採取装置
US5072195A (en) * 1990-04-05 1991-12-10 Gazelle Microcircuits, Inc. Phase-locked loop with clamped voltage-controlled oscillator
US5363419A (en) * 1992-04-24 1994-11-08 Advanced Micro Devices, Inc. Dual phase-locked-loop having forced mid range fine control zero at handover
JPH1139806A (ja) * 1997-07-14 1999-02-12 Oki Electric Ind Co Ltd クロック逓倍回路
US6215835B1 (en) * 1997-08-22 2001-04-10 Lsi Logic Corporation Dual-loop clock and data recovery for serial data communication
US5933037A (en) * 1997-08-29 1999-08-03 Adaptec, Inc. High speed phase lock loop having constant bandwidth

Also Published As

Publication number Publication date
US20040062161A1 (en) 2004-04-01
KR20040012586A (ko) 2004-02-11
CN1480926A (zh) 2004-03-10
JP2004127483A (ja) 2004-04-22
US6914465B2 (en) 2005-07-05
TW200405309A (en) 2004-04-01
TWI231487B (en) 2005-04-21
KR100545979B1 (ko) 2006-01-25

Similar Documents

Publication Publication Date Title
CN1216373C (zh) 电压控制振荡器
CN1259776C (zh) 带有跟踪模数转换器的模拟延迟锁定环
CN1270295C (zh) Pll电路
CN1228769C (zh) Pll电路及数据记录控制装置
CN1212522A (zh) 锁相环路电路
CN1184619C (zh) 记录时钟发生装置及记录时钟发生方法
CN101039108A (zh) 延迟同步电路及半导体集成电路器件
JP4963246B2 (ja) モータ駆動回路、駆動方法ならびにそれらを用いたディスク装置
CN1369138A (zh) 时钟同步装置
CN1685421A (zh) 延迟信号生成装置和记录脉冲生成装置
CN1185634C (zh) 跟踪误差检测装置
CN101036296A (zh) 信号输出电路
JP2002230915A (ja) Ｐｌｌ回路
CN1081406C (zh) 用于低压电源的半导体装置
CN1060876C (zh) 光盘再生装置及其找道操作方法
CN1711685A (zh) 锯齿波发生设备、锯齿波发生方法、恒流电路以及调整其电流量的方法
CN1122997C (zh) 盘播放机的主轴电动机控制***和主轴电动机控制方法
CN100345378C (zh) 调频电路
CN1961482A (zh) ***时钟发生电路
CN1725312A (zh) 光盘装置
CN1595805A (zh) 时钟生成***
JP2001007700A (ja) Ｐｌｌ回路
CN1198271A (zh) 锁相电路
CN1159623A (zh) 解调从记录媒体读出的数据信号的装置和方法
CN100351915C (zh) 光盘及光盘装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051123

Termination date: 20200725

CF01 Termination of patent right due to non-payment of annual fee