CN1685421A - 延迟信号生成装置和记录脉冲生成装置 - Google Patents

延迟信号生成装置和记录脉冲生成装置 Download PDF

Info

Publication number
CN1685421A
CN1685421A CNA2003801001124A CN200380100112A CN1685421A CN 1685421 A CN1685421 A CN 1685421A CN A2003801001124 A CNA2003801001124 A CN A2003801001124A CN 200380100112 A CN200380100112 A CN 200380100112A CN 1685421 A CN1685421 A CN 1685421A
Authority
CN
China
Prior art keywords
signal
delay
circuit
retardation
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003801001124A
Other languages
English (en)
Inventor
秀德俊行
富泽真一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1685421A publication Critical patent/CN1685421A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/12—Heads, e.g. forming of the optical beam spot or modulation of the optical beam
    • G11B7/125—Optical beam sources therefor, e.g. laser control circuitry specially adapted for optical storage devices; Modulators, e.g. means for controlling the size or intensity of optical spots or optical traces
    • G11B7/126—Circuits, methods or arrangements for laser control or stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/0045—Recording
    • G11B7/00456—Recording strategies, e.g. pulse sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/006—Overwriting
    • G11B7/0062—Overwriting strategies, e.g. recording pulse sequences with erasing level used for phase-change media
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00032—Dc control of switching transistors
    • H03K2005/00039—Dc control of switching transistors having four transistors serially

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种延迟信号生成装置和记录脉冲生成装置。根据由DVD编码器或CD编码器调制的数据，生成控制向光盘照射的激光输出的记录脉冲。通过将延迟对象信号(S1～S4)进行了规定的延迟的延迟信号(D1～D4)进行逻辑合成而生成该记录脉冲。延迟量控制电路(210)中，将与延迟电路(220)的各延迟元件(221)具有同一结构的多级延迟元件(211a)连接为环状构成的电压控制振荡器(211)的输出信号在延迟元件(211a)的延迟量变为基准时钟的1周期的整数分之一的地方锁住。由此，在要求具备对于一个输入信号生成延迟量的最小单位彼此不同的多个延迟信号的功能的情况下，可有效地抑制电路规模的增大。

Description

延迟信号生成装置和记录脉冲生成装置
技术领域
本发明涉及：对于一个输入信号能生成延迟量的最小单位彼此不同的多个延迟信号的延迟信号生成装置；输入进行了规定的调制处理的调制数据，能生成对于彼此不同的至少两个盘介质的记录脉冲的记录脉冲生成装置。
背景技术
在使用激光向作为记录介质的光盘等盘介质中记录需要记录的数据的数据记录装置中，通常具有生成控制激光的照射形态的时序信号的写入策略电路。作为该时序信号，例如有通过对所述需要记录的数据实施脉冲调制处理而生成的，控制对盘介质的照射激光的强度和照射时间的记录脉冲。而且，通过根据该记录脉冲进行激光照射，在盘介质上形成与需要记录的数据对应的位。
该记录脉冲、时序信号与盘介质的旋转状态对应，并且以比成为记录动作基准的时钟即基准时钟的周期还短的时间间隔为单位生成。因此，在写入策略电路中，对于基准时钟的沿生成几个具有规定的延迟的延迟信号。然后，通过使用该延迟信号，生成以比基准时钟的周期还短的时间间隔为单位的信号，生成控制激光照射形态的信号的时序信号。
可是，近年，作为盘介质，CD-R(Compact Disc-Recordable)、CD-RW(Compact Disk-Rewritable)、DVD-R(Digital Versatile Disc-Recordable)、DVD-RW(Digital Versatile Disk-Rewritable)等各种产品出现在市场上。在这样的状况下，例如，以CD-R、DVD-R等多个盘介质为对象，希望在与它们之间具有控制数据的记录或再现的通用性的记录控制装置或再现控制装置。可是，当构成这样的记录控制装置或再现控制装置时，这些记录控制装置或再现控制装置的电路规模的增大成为了不容忽视的问题。
尤其是，在上述的写入策略电路中，由于各个盘介质的与激光的照射形态控制有关的规格不同，所以这样的电路规模的增大便成为更为深刻的问题。即，在所述写入策略电路中，与所述时序信号有关的所述时间间隔对应各盘介质的规格而不同。因此，写入策略电路具有为各规格生成所述延迟信号的个别的延迟电路，不可避免地造成电路规模的增大。
此外，并不局限于写入策略电路，在对于一个输入信号能生成延迟量的最小单位彼此不同的多个延迟信号的延迟信号生成装置中，同样存在这样的问题。
发明内容
本发明是鉴于所述问题而提出的，其目的在于：提供对于一个输入信号生成延迟量的最小单位彼此不同的多个延迟信号时，能抑制电路规模增大的延迟信号生成装置和记录脉冲生成装置。
为了达成上述目的，本发明的第一形态的延迟信号生成装置，其包括：含有多个串联连接且分别根据控制电压来控制延迟量的第一延迟元件，将输入信号按级进行延迟的延迟电路；与所述延迟电路连接，生成所述控制电压，并将所述控制电压向所述多个延迟元件提供的延迟量控制电路；和与所述延迟电路连接，选择所述多个第一延迟元件的任一输出，以生成具有所定延迟量的延迟信号的选择器。其中，所述延迟量控制电路包括：含有多个具有与所述第一延迟元件相同的结构且以与所述第一延迟元件的数相应的个数连接为环状的第二延迟元件的电压控制振荡器；与所述电压控制振荡器连接，以第一分频比将所述电压控制振荡器的输出信号分频，以生成第一分频信号的第一分频器；以第二分频比将所定的基准时钟分频，以生成第二分频信号的第二分频器；与所述第一及第二分频器连接，比较所述第一分频信号的相位和第二分频信号的相位，以生成比较信号的相位比较器；和与所述相位比较器连接，响应所述比较信号，以生成所述控制电压的滤波电路。所述延迟量控制电路通过变更作为所述第二分频比相对所述第一分频比之比的分频比率，来变更所述延迟电路的1个第一延迟元件的延迟量。
在本发明的第二形态中，提供一种取入已实施过所定的调制处理的调制数据，以生成相对于彼此不同的至少两个盘介质的记录脉冲的装置。记录脉冲生成装置包括：多个延迟电路，其是分别按级延迟输入信号的多个延迟电路，分别包含多个串联连接且分别根据控制电压来控制延迟量的第一延迟元件；与所述多个延迟电路连接，生成所述控制电压，并向各延迟电路的多个第一延迟元件供给所述控制电压的延迟量控制电路；与所述多个延迟电路分别对应地连接，各自选择关联的所述延迟电路的多个第一延迟元件的任一输出，以生成具有所定延迟量的所述延迟信号的多个选择器；和与所述多个选择器连接，逻辑合成所述多个选择器的延迟信号，以生成所述记录脉冲的逻辑电路。所述延迟量控制电路通过变更所述控制电压，从而变更各延迟电路的1个第一延迟元件的延迟量。
所述延迟量控制电路包括：含有多个具有与所述第一延迟元件相同的结构且以与所述第一延迟元件的数相应的个数连接为环状的第二延迟元件的电压控制振荡器；与所述电压控制振荡器连接，以第一分频比将所述电压控制振荡器的输出信号分频，以生成第一分频信号的第一分频器；以第二分频比将所定的基准时钟分频，以生成第二分频信号的第二分频器；与所述第一及第二分频器连接，比较所述第一分频信号的相位和第二分频信号的相位，以生成比较信号的相位比较器；和与所述相位比较器连接，响应所述比较信号，以生成所述控制电压的滤波电路，所述延迟量控制电路通过变更作为所述第二分频比相对所述第一分频比之比的分频比率，来变更所述延迟电路的1个第一延迟元件的延迟量。
附图说明
图1是表示本发明写入策略电路的一个实施例全体结构的框图。
图2是表示同一实施例具有的延迟信号生成电路的结构的框图。
图3是表示同一实施例的延迟元件结构的电路图。
图4是表示同一实施例的记录脉冲生成形态的时序图。
图中：1-光盘；10-主轴电机；20-光学头；30-控制部件；100-数据记录控制装置；110-时钟生成电路；111-振荡器；112-PLL电路；120-DVD编码器；130-CD编码器；140-选择器；141-寄存器；150-写入策略电路；151-第一电路；151a-寄存器；152-第二电路；200-延迟信号生成电路；210-延迟量控制电路；211-电压控制振荡器；211a-延迟元件；211b-倒相器；220-延迟电路；221-延迟元件；222、223-分频器；224-相位比较器；225-低通滤波器；230-选择器；240-偏压电路。
具体实施方式
下面，参照附图，说明本发明的记录脉冲生成装置适用于CD和DVD的写入策略电路中的一个实施例。
图1是表示具有所述写入策略电路的数据记录控制装置及其***电路的结构的框图。
通过图1所示的主轴电机10被控制在以固定的线速度旋转的光盘1是CD(CD-R、CD-RW)或DVD(DVD-R、DVD-RW)。该光盘1无论是CD还是DVD时，在光盘1上形成有螺旋线状的一条磁道作为数据记录区。而且，该磁道相对于盘的平坦面(LAND)形成称作凹槽的沟。
而且，当光盘1为CD时，该凹槽呈稍微带有蛇行(wobble(摆动))的形状，对应该摆动的周期变化，记录称作ATIP(Absolute Time InPregroove)的信息。这样，通过跟踪磁道，读出作为凹槽的摆动而写入的ATIP信息，能够取得当前的磁道位置的绝对时间信息。
而另一方面，虽然在该光盘1为DVD时，该凹槽也呈稍微带有蛇行(wobble(摆动))的形状，但是在该摆动中并不一定包含地址信息。在该DVD中，除了摆动，在磁道上以规定的间隔设置有被称为平面预置凹陷(LPP)的包含盘介质上的位置信息的区域。
此外，数据记录控制装置100是输入未图示的DRAM存储的数据，生成与此对应的记录脉冲，向光学头20输出的装置。此外，控制部件30在搭载该数据记录控制装置100的数据记录装置内，是用于控制各部的微型计算机。从该控制部件30，按照光盘1的种类向该数据记录控制装置100输出关于数据的记录控制规格的信息。
这里，进一步就所述数据记录控制装置100加以说明。
时钟生成电路110是按照光盘1是CD还是DVD而分别生成作为数据记录控制装置100的工作时钟的基准时钟CLK的电路。该时钟生成电路110为了生成这样的个别的基准时钟CLK，具有振荡器111和PLL电路112。
这里，振荡器111是生成该数据记录控制装置100当进行向作为光盘1的CD记录数据的控制时使用的工作时钟的电路。该振荡器111例如由晶振构成。
而PLL电路112是生成该数据记录控制装置100当进行向作为光盘1的DVD记录数据的控制时使用的工作时钟的电路。PLL电路112根据从所述光学头20输出的LPP信号和摆动信号生成时钟CLK。即，该PLL电路112在输入摆动信号，生成规定的频率的时钟时，通过再输入LPP信号，微调该频率，生成时钟CLK。此外，关于该PLL电路，可以是特愿2000-0288159、特愿2000-038193、特愿2000-049702等中记载的PLL电路。此外，作为PLL电路112，也可以是根据LPP信号和摆动信号中的任意一个而生成时钟CLK的电路。
此外，根据基于所述控制部件30的指令信号(CD/DVD模式切换信号)，决定所述振荡器111输出的时钟和PLL电路112输出的时钟的哪一个作为时钟生成电路110输出的基准时钟CLK。
DVD编码器120是对于从未图示的DRAM输入的数据，根据DVD的数据格式，进行从8位到16位的调制处理的电路。此外，该DVD编码器120根据由所述时钟生成电路110生成的基准时钟CLK而动作。
而CD编码器130是对于从未图示的DRAM输入的数据，根据CD的数据格式，进行从8位到14位的调制处理的电路。该CD编码器130也根据由所述时钟生成电路110生成的基准时钟CLK而动作。
由这些DVD编码器120和CD编码器130调制的数据都输入到选择器140中。该选择器140是有选择地输出由所述DVD编码器120调制的数据和由CD编码器130调制的数据中的任意一个的电路。具体而言，该选择器140具有存储指定调制的数据中需要输出的数据的信息的寄存器141。而且，当从所述控制部件30向寄存器141写入表示光盘1是CD还是DVD的信息，换言之，写入指定所述所需数据的信息时，在选择器140中，按照它选择输出信号。
将从该选择器140有选择地输出的调制数据作为成为被脉冲调制成控制对光盘1照射的激光的输出的记录脉冲的调制对象的数据，写入策略电路150中。该写入策略电路150是根据所述调制的数据生成记录脉冲，向光学头20输出的电路。
具体而言，该写入策略电路150具有：根据调制的数据和基准时钟CLK生成用于产生记录脉冲的各种信号的第一电路；根据该各种信号生成所述记录脉冲的第二电路152。
这里，第一电路151生成以下三种信号。
延迟对象信号：在第二电路152中成为延迟对象的信号即延迟对象信号。
延迟量设定信号：设定在第二电路152中的延迟对象信号的延迟量的信号。
时钟同步信号：用于与由第二电路152从延迟对象信号生成的延迟信号一起生成所述记录脉冲的信号。该时钟同步信号是与基准时钟CLK的上升沿同步上生或下降的脉冲信号。
此外，这些延迟对象信号、延迟量设定信号、时钟同步信号在第一电路151中的生成形态按照向光盘1的数据记录的规格，换言之按照记录脉冲的规格变更。即按照光盘1是CD还是DVD而变更。
具体而言，第一电路151具有：存储决定调制的数据的脉冲调制形态的表数据即决定变为脉冲调制的对象的数据脉冲调制形态的表数据的寄存器151a。而且，根据该表数据，变更脉冲调制形态，换言之，变更所述延迟对象信号、延迟量设定信号、时钟同步信号的生成形态。
此外，该表数据由所述控制部件30写入寄存器151a中。
而第二电路152是对于所述延迟对象信号付与由所述延迟量设定信号指定的延迟量，生成延迟信号，并且根据该延迟信号和所述时钟同步信号，生成所述记录脉冲的电路。
下面，结合图2说明对于所述第二电路152具有的所述延迟对象信号付与由所述延迟量设定信号指定的延迟量，生成延迟信号的延迟信号生成电路200。
图2表示延迟信号生成电路200和逻辑合成所述延迟信号和时钟同步信号，生成记录脉冲的逻辑电路300。此外，它们都设置在第二电路152中。
如图2所示，该延迟信号生成电路200是对于4个不同的延迟对象信号(延迟对象信号S1～延迟对象信号S4)付与由延迟量设定信号指定的延迟量，生成四个延迟信号(延迟信号D1～延迟信号D4)的电路。
具体而言，该延迟信号生成电路200有以下部分构成：由多级的延迟元件221构成的延迟电路220；有选择地取出延迟电路220的多级延迟元件221的任意一个的输出信号的选择器230；切换控制延迟电路220的延迟元件221的延迟量的延迟量控制电路210。
这里，延迟电路220是将按照控制电压Vc的施加形态可变设定其延迟量的延迟元件221多级连接的电路，由与所述各延迟对象信号对应的四个电路构成。而且，在由这四个并联电路构成的延迟电路220的各自的输入端子上分别输入不同的延迟对象信号。而且，通过各延迟电路220的各级延迟元件221延迟了规定的延迟量的信号输出到所述选择器230中。
而选择器230是输入刚才图1所示的第一电路151输出的延迟量设定信号，按照它，将来自所述延迟电路220的各级延迟元件221的输出信号中的任意一个作为延迟信号有选择地输出的电路。
此外，延迟量控制电路210控制施加在所述的各延迟元件221上的控制电压，使延迟电路220的各级延迟元件221的延迟量变为所述基准时钟CLK的1周期的整数分之一，并且按照记录脉冲的生成规定切换该规定的整数的电路。
顺便说一下，根据CD的规格，记录脉冲要求所述基准时钟的周期的1/16的精度。而在DVD中，要求所述基准时钟的周期的1/20的精度。这样，CD和DVD中，作为记录脉冲，都根据规格要求以比基准时钟的周期短的时间间隔设定脉冲波形。因此，在延迟电路220中，将基准时钟的一个周期的时间除以所述整数而取得得最小延迟量作为单位时间，生成具有从该单位时间到与所述基准时钟的一个周期的时间和所述单位时间的差对应的时间的延迟量的信号。
这时，设定为基准时钟的整数分之一的精度对于所述规格，其精度换言之整数值不同。因此，在延迟量控制电路210中，切换控制控制电压Vc，使所述延迟电路220的一级的延迟量对于基准时钟CLK的一个周期变为与该规格对应的延迟量。
具体而言，该延迟量控制电路210将倒相器211b、与所述各延迟元件221具有同一结构的多级延迟元件211a连接为环状，具有各延迟元件211a的延迟量由输入到该控制端子的所述控制电压控制的电压控制振荡器211。而且，该延迟量控制电路210构成在电压控制振荡器211的延迟元件211a的延迟量变为所述基准时钟CLK的一个周期的整数分之一的地方锁住电压控制振荡器211的输出信号(输出频率)的PLL电路。由此，设定施加在延迟元件221的控制端子上的控制电压值，使延迟元件221的延迟量变为所述基准时钟CLK的一个周期的整数分之一。
具体而言，在该延迟量控制电路210中，电压控制振荡器211的输出信号在分频器222中由规定的分频比分频。而刚才图1所示的时钟生成电路110输出的所述基准时钟由分频器223以规定的分频比分频。而且，由这些分频器222和分频器223分频的信号由相位比较器224比较相位。然后，与由该相位比较器224检测的相位差对应的信号作为所述控制电压Vc从低通滤波器225(滤波器电路)输出。
此外，在所述各分频比中也包含“1”。
下面，进一步说明所述电压控制振荡器211具有的延迟元件211a和延迟电路220具有的延迟元件221。
这些延迟元件211a和延迟元件221是通过偏压电路240施加了具有规定的电压值的电压，并且对应通过所述控制端子施加的控制电压控制延迟量的电路。图3表示这些延迟元件221a和延迟元件221的电路构成。
如图3所示，这些延迟元件基本上分别由P沟道晶体管TP和N沟道晶体管TN构成的倒相器串联2级(倒相器IV1、IV2)构成。而且，在各倒相器IV1、IV2和电源电位之间连接由P沟道晶体管构成的电流控制晶体管TC1，在各倒相器IV1、IV2和接地电位之间连接由N沟道晶体管构成的电流控制晶体管TC2。此外，与各倒相器IV1、IV2对应设置由具有与各倒相器IV1、IV2的各晶体管TP、TN的栅电极导通的栅电极的P沟道晶体管TP和N沟道晶体管TN构成的缓冲电路B1、B2。
而且，在所述倒相器IV1、IV2的电流控制晶体管TC1的栅端子上通过刚才图2所示的所述偏压电路240施加规定的电压值的电压。此外，在所述倒相器IV1、IV2的电流控制晶体管TC2的栅端子上施加所述控制电压Vc。
由此，如果所述控制电压Vc增大，则流向倒相器IV1、IV2的电流增加，付与输入到延迟元件的信号的延迟量减少。而如果所述控制电压Vc减小，则流向倒相器IV1、IV2的电流减少，付与输入到延迟元件的信号的延迟量增加。这样，按照控制电压的大小控制延迟元件的延迟量。
此外，延迟元件中的后级的倒相器IV2的输出输入到下一延迟元件。可是，向刚才图2所示的选择器230中输入与后级的倒相器IV2对应设置的后级的缓冲电路B2的输出。
下面，说明具有这样的延迟元件而构成的延迟信号生成电路200的延迟信号生成处理。
为了进行使所述延迟元件221的延迟量为基准时钟的1周期的规定的整数分之一的设定，刚才图1所示的控制部件30向所述第二电路152的所述分频器222、223输出与光盘1是CD还是DVD对应的分频比设定信号。
此外，在本实施例中，延迟电路220的一级的延迟量在CD中设定为所述基准时钟的1周期的1/32的精度，此外，在DVD中，设定为基准时钟的1周期的1/40。与此对应，在各延迟电路220中串联的延迟元件221的级数为40级。而且，在电压控制振荡器211中串联的延迟元件211a的级数为20级。由此，电压控制振荡器211的振荡信号的一个周期时间与由延迟电路220的40级的延迟元件221延迟的延迟量(延迟时间)大致相同。
而且，与此对应，当光盘1为DVD时，分频器222和分频器223的分频比分别设定为“1”。由此，在电压控制振荡器211的输出信号周期与基准时钟周期一致的地方，锁住电压控制振荡器211的输出，由此，锁住控制电压Vc。因此，该电压控制振荡器211的输出信号周期的1/40为各延迟元件211a的延迟量，所以各延迟元件211a的延迟量变为基准时钟的1周期的1/40。
而当光盘1为CD时，分频器222的分频比设定为“4”，此外，分频器223的分频比设定为“5”。由此，在电压控制振荡器211的输出信号周期变为基准时钟的周期的5/4的地方，锁住电压控制振荡器211的输出，由此，锁住控制电压Vc。因此，该电压控制振荡器211的输出信号周期的1/40为各延迟元件211a的延迟量，所以各延迟元件211a的延迟量变为基准时钟的1周期的1/32。
此外，当光盘1为CD时，在选择器230中，限制延迟电路220的延迟元件221的输出选择范围。即40级的延迟元件中，32级之前的延迟元件的输出为有效，33级以后的延迟元件不选择。
这样，通过适当切换电压控制振荡器211的输出和基准时钟的分频形态，将各延迟元件221的延迟量切换控制为适合于各盘介质的值。
此外，根据延迟信号生成电路200输出的所述延迟信号D1～D4或所述时钟同步信号，在所述第二电路152内具有的电路即图2所示的逻辑电路300中，生成记录脉冲。
这里，参照图4，说明本实施例的记录脉冲的生成处理。
图4(b)表示从所述DVD编码器120或CD编码器130调制的数据的一例。该调制数据与图4(a)所示的所述基准时钟的沿变为同步。对于该调制数据，通过根据存储在刚才图1所示的寄存器151a中的表数据，进行脉冲调制处理，生成图4(c)所示的记录脉冲。
该记录脉冲与调制的数据的各脉冲(从数据的上升沿到下降沿)对应设定，与调制数据的各脉冲对应的各记录脉冲具有一个或多个脉冲。顺便说一下，在图4(c)中表示记录脉冲具有三个脉冲，但是构成该记录脉冲的脉冲数按照调制的数据的脉冲长度变化。
构成该记录脉冲的各脉冲的上升沿和下降沿如图4(c)所示，并不一定与基准时钟的上升沿同步。这是因为记录脉冲开始的脉冲的上升沿R1、同一开始的脉冲的下降沿F1、第二脉冲的上升沿R2、最终脉冲的下降沿Ff是为了适当进行向光盘1的数据记录而调整的参数。
因此，在生成该记录脉冲时，使用所述4个延迟信号D1～D4设定开始的脉冲的上升沿R1、同一开始的脉冲的下降沿F1、第二脉冲的上升沿R2、最终脉冲的下降沿Ff。
在进行这些设定时，首先，在刚才图1所示的第一电路151中，按照调制数据的各脉冲，换言之，按照所需记录脉冲，生成延迟对象信号S1～S4(图4(d)～图4(g))。这里，图4(d)所示的延迟对象信号S1是其上升沿对于所述开始脉冲的上升沿R1在基准时钟的1周期以内先行的脉冲。之所以这样设定，是因为基于所述延迟电路220的最大延迟量是时钟的一个周期。同样，图4(e)所示的延迟对象信号S2是其下降沿对于所述开始脉冲的下降沿F1在基准时钟的1周期以内先行的脉冲。此外，如图4(d)和图4(e)所示，这些延迟对象信号S1和延迟对象信号S2在这里是同一信号。此外，图4(f)所示的延迟对象信号S3是其上升沿对于所述第二脉冲的上升沿R2在基准时钟的1周期以内先行的脉冲。图4(g)所示的延迟对象信号S4是其下降沿对于所述最终脉冲的下降沿Ff在基准时钟的1周期以内先行的脉冲。
如果由刚才图1所示的第一电路151生成这样的延迟对象信号S1～S4和与这些对应的延迟量设定信号，就根据这些，由刚才图2所示的延迟信号生成电路200生成延迟信号D1～D4(图4(h))～(k))。这里，图4(h)所示的延迟信号D1是其上升沿与所述开始脉冲的上升沿R1同步的信号。而图4(i)所示的延迟信号D2是其下降与开始脉冲的下降沿F1同步的信号。此外，图4(j)所示的延迟信号D3是与所述第二脉冲的上升沿R2同步的信号。图4(k)所示的延迟信号D4是其下降沿与所述所述最终脉冲的下降沿Ff同步的信号。
而且，在刚才图1所示的第二电路152中，使用这些延迟信号D1～D4生成记录脉冲。即如图4(l)所示，生成延迟信号D1和延迟信号D2的逻辑积信号。而且，通过图4(l)所示的信号和图4(n)所示的信号的逻辑和信号，生成图4(c)所示的记录脉冲。
此外，该图4(l)～图4(n)所示的记录脉冲的生成处理模式地表时第二电路152中的记录脉冲的生成处理，实际上，除了延迟对象信号，还使用从第一电路151输出的所述时钟同步信号，进行记录脉冲的生成。
根据所述的本实施例，可取得以下的效果。
(1)具有：控制施加在所述延迟电路220的各级延迟元件221上的控制电压，使延迟电路220的各级延迟元件221的延迟量变为所述基准时钟CLK的一周期的规定的整数分之一，并且按照与记录脉冲的生成规格切换该规定的整数的延迟量控制电路210。由此，当在CD和DVD的任意盘介质中进行数据的记录时，能共用同一延迟电路220。因此，能适当控制延迟信号生成电路200(写入策略电路150)的电路规模。
(2)延迟量控制电路210是在延迟元件211a的延迟量变为基准时钟CLK的一周期的所述规定的整数分之一的地方，锁住将具有与各延迟元件221同一结构的多级延迟元件211a连接为环状构成的电压控制振荡器211的输出信号的PLL电路。由此，能简易构成进行控制电压Vc的生成的延迟量控制电路210。
(3)在写入策略电路150的第一电路151中，具有存在按照彼此不同的规格决定的成为脉冲调制对象的数据脉冲调制形态的表数据的寄存器151a。由此，根据来自外部的表数据的指示，能生成在DVD和CD中的任意一个中记录数据时的记录脉冲。这样，通过设置寄存器，与在全部写入策略电路中设置表数据时相同，能抑制写入策略电路的电路规模的增大。此外，通过变更存储在该寄存器中的表数据，能生成与DVD和CD以外的盘介质规格相应的记录脉冲，能成为具有通用性的写入策略电路。
此外，在所述实施例中，可以按如下变更实施。
·作为生成基准时钟的时钟生成电路110，并不局限于所述结构。例如生成CD用的时钟的电路也可以是替代振荡器，而采用根据从光盘读出的摆动信号而生成时钟的电路。
·数据的记录时的光盘转动控制并不局限于线速度一定方式，可以是角速度一定的方式。这时，基准时钟象所述PLL电路112那样，根据作为对于旋转控制的光盘的激光反射光而取出的信号而生成。
·电压控制振荡器211具有的延迟元件的级数可以是1级。
·延迟元件211a或延迟元件221并不局限于刚才图3所示的结构。此外，并不限于使输入信号延迟输出的电路，可以是一边使输入信号延迟，一边输出逻辑反向信号的倒相器。这时，在选择器230的输出设置倒相器，并且电压控制振荡器具有奇数级的倒相器。
·作为延迟量控制电路210的结构，并不限于图2所示。
·写入策略电路并不限于只具有，作为时序信号生成记录脉冲的功能的结构。例如，可以具有对于基准时钟的上升沿或下降沿付与规定的延迟，控制记录激光的输出时使用的采用信号作为时序信号而生成的功能。这时，应用通过所述延迟信号生成电路进行的处理，生成延迟信号的本发明的延迟信号生成装置是有效的。
·作为光盘，并不限于所述实施例表示的，可以是任意的盘介质。这时，在根据两个以上的规格控制激光的照射形态时，使用由所述延迟信号生成电路生成的延迟信号是有效的。
根据本发明，对于一个输入信号生成延迟量的最小单位彼此不同的延迟信号时，能恰当地抑制电路规模的增大。

Claims (7)

1.一种延迟信号生成装置，其特征在于，包括：
含有多个串联连接且分别根据控制电压来控制延迟量的第一延迟元件，将输入信号按级进行延迟的延迟电路；
与所述延迟电路连接，生成所述控制电压，并将所述控制电压向所述多个延迟元件提供的延迟量控制电路；和
与所述延迟电路连接，选择所述多个第一延迟元件的任一输出，以生成具有所定延迟量的延迟信号的选择器，
其中，所述延迟量控制电路包括：
含有多个具有与所述第一延迟元件相同的结构且以与所述第一延迟元件的数相应的个数连接为环状的第二延迟元件的电压控制振荡器；
与所述电压控制振荡器连接，以第一分频比将所述电压控制振荡器的输出信号分频，以生成第一分频信号的第一分频器；
以第二分频比将所定的基准时钟分频，以生成第二分频信号的第二分频器；
与所述第一及第二分频器连接，比较所述第一分频信号的相位和第二分频信号的相位，以生成比较信号的相位比较器；和
与所述相位比较器连接，响应所述比较信号，以生成所述控制电压的滤波电路，
所述延迟量控制电路通过变更作为所述第二分频比相对所述第一分频比之比的分频比率，来变更所述延迟电路的1个第一延迟元件的延迟量。
2.根据权利要求1所述的延迟信号生成装置，其特征在于，
所述延迟量控制电路，在将所述基准时钟信号分频为1/m(m为自然数)时，生成用来生成第一延迟信号的第一控制信号，在将所述基准时钟信号分频为1/n(n是自然数，且n＜m)时，生成用于生成第二延迟信号的第二控制信号，
所述延迟电路包括m个第一延迟元件，
所述延迟量控制电路，在生成所述第二延迟信号时，将所述延迟电路的1个第一延迟元件的延迟量设定为所述基准时钟信号的周期的1/n，
在生成所述第二延迟信号时，所述选择器选择n个第一延迟元件中的任一个的输出。
3.根据权利要求2所述的延迟信号生成装置，其特征在于：
所述电压控制振荡器包括m/2个第二延迟元件，
所述延迟量控制电路，生成所述第二延迟信号时，将所述分频比率设定为m/n。
4.一种记录脉冲生成装置，是取入已实施过所定的调制处理的调制数据，以生成相对于彼此不同的至少两个盘介质的记录脉冲的装置，其特征在于，包括：
多个延迟电路，其是分别按级延迟输入信号的多个延迟电路，分别包含多个串联连接且分别根据控制电压来控制延迟量的第一延迟元件；
与所述多个延迟电路连接，生成所述控制电压，并向各延迟电路的多个第一延迟元件供给所述控制电压的延迟量控制电路；
与所述多个延迟电路分别对应地连接，各自选择关联的所述延迟电路的多个第一延迟元件的任一输出，以生成具有所定延迟量的所述延迟信号的多个选择器；和
与所述多个选择器连接，逻辑合成所述多个选择器的延迟信号，以生成所述记录脉冲的逻辑电路，
所述延迟量控制电路通过变更所述控制电压，从而变更各延迟电路的1个第一延迟元件的延迟量。
5.根据权利要求4所述的记录脉冲生成装置，其特征在于，
所述延迟量控制电路包括：
含有多个具有与所述第一延迟元件相同的结构且以与所述第一延迟元件的数相应的个数连接为环状的第二延迟元件的电压控制振荡器；
与所述电压控制振荡器连接，以第一分频比将所述电压控制振荡器的输出信号分频，以生成第一分频信号的第一分频器；
以第二分频比将所定的基准时钟分频，以生成第二分频信号的第二分频器；
与所述第一及第二分频器连接，比较所述第一分频信号的相位和第二分频信号的相位，以生成比较信号的相位比较器；和
与所述相位比较器连接，响应所述比较信号，以生成所述控制电压的滤波电路，
所述延迟量控制电路通过变更作为所述第二分频比相对所述第一分频比之比的分频比率，来变更所述延迟电路的1个第一延迟元件的延迟量。
6.根据权利要求5所述的记录脉冲生成装置，其特征在于，
所述逻辑电路，在将所述基准时钟信号分频为1/m(m为自然数)时，生成具有根据其分频比而被控制了脉冲宽度的第一记录脉冲信号，在将所述基准时钟信号分频为1/n(n是自然数，且n＜m)时，生成具有根据其分频比而被控制了脉冲宽度的第二记录脉冲信号，
所述多个延迟电路分别包括m个第一延迟元件，
所述延迟量控制电路，在生成所述第二记录脉冲信号时，将各延迟电路的1个第一延迟元件的延迟量设定为所述基准时钟信号的周期的1/n，
在生成所述第二记录脉冲信号时，所述选择器选择n个第一延迟元件中的任一个的输出。
7.根据权利要求6所述的记录脉冲生成装置，其特征在于，
所述电压控制振荡器包括m/2个第二延迟元件，
所述延迟量控制电路，生成所述第二记录脉冲信号时，将所述分频比率设定为m/n。
CNA2003801001124A 2002-11-07 2003-11-07 延迟信号生成装置和记录脉冲生成装置 Pending CN1685421A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP323785/2002 2002-11-07
JP2002323785A JP2004159161A (ja) 2002-11-07 2002-11-07 遅延信号生成装置及び記録パルス生成装置

Publications (1)

Publication Number Publication Date
CN1685421A true CN1685421A (zh) 2005-10-19

Family

ID=32310424

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003801001124A Pending CN1685421A (zh) 2002-11-07 2003-11-07 延迟信号生成装置和记录脉冲生成装置

Country Status (6)

Country Link
US (1) US7471128B2 (zh)
JP (1) JP2004159161A (zh)
KR (1) KR100589573B1 (zh)
CN (1) CN1685421A (zh)
TW (1) TWI241775B (zh)
WO (1) WO2004042721A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101848334A (zh) * 2009-01-30 2010-09-29 株式会社尼康 相位调整装置及摄影机
CN101527553B (zh) * 2008-03-03 2012-09-05 精工爱普生株式会社 脉冲产生电路和通信装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1097512B1 (en) * 1999-05-19 2007-03-07 Koninklijke Philips Electronics N.V. Multifrequency low-power oscillator for telecommunication ic's
TWI240256B (en) * 2003-01-03 2005-09-21 Mediatek Inc High speed optical recording apparatus
KR100663329B1 (ko) * 2004-09-24 2007-01-02 고려대학교 산학협력단 주파수 체배기
CN100524482C (zh) * 2004-12-28 2009-08-05 松下电器产业株式会社 光盘装置
KR101035581B1 (ko) * 2004-12-30 2011-05-19 매그나칩 반도체 유한회사 다중 위상 클럭 출력용 지연동기루프
KR100705514B1 (ko) 2005-01-11 2007-04-13 이디텍 주식회사 고리형 가변 지연기를 이용한 디엘엘 기반 주파수 합성장치 및 방법
WO2006112797A1 (en) * 2005-04-18 2006-10-26 Agency For Science, Technology And Research Time delay apparatus
US20060239166A1 (en) * 2005-04-20 2006-10-26 Chih-Ching Yu Method of determining a write strategy
GB2429590A (en) * 2005-08-23 2007-02-28 Zarlink Semiconductor Ltd Variable delay circuit
CN101467384B (zh) * 2006-03-31 2012-10-24 安立股份有限公司 数据信号产生装置
JP4892402B2 (ja) * 2007-04-25 2012-03-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7504872B2 (en) * 2007-08-13 2009-03-17 Nvidia Corporation Generic flexible timer design
JP5072540B2 (ja) * 2007-11-01 2012-11-14 三洋電機株式会社 光記録媒体、光記録装置および光再生装置
KR101103065B1 (ko) 2010-02-25 2012-01-06 주식회사 하이닉스반도체 딜레이 회로
KR101383223B1 (ko) * 2012-08-22 2014-04-14 연세대학교 산학협력단 지연 회로 및 지연 제어 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2573787B2 (ja) * 1993-05-18 1997-01-22 株式会社メガチップス パルス幅変調回路
JPH07201136A (ja) 1993-12-28 1995-08-04 Sony Corp 位相量選択可能なディレーライン
JP3640407B2 (ja) 1993-12-28 2005-04-20 ソニー株式会社 電圧制御発振器およびディスク装置
JP3477803B2 (ja) 1994-03-18 2003-12-10 ソニー株式会社 ディレー用デバイス及び遅延位相出力装置
US6160456A (en) * 1999-06-14 2000-12-12 Realtek Semiconductor Corp. Phase-locked loop having adjustable delay elements
JP3528692B2 (ja) * 1999-07-30 2004-05-17 株式会社日立製作所 情報記録再生装置、レーザドライバ、および、レーザドライバの駆動方法
US6535043B2 (en) * 2000-05-26 2003-03-18 Lattice Semiconductor Corp Clock signal selection system, method of generating a clock signal and programmable clock manager including same
JP2002076858A (ja) * 2000-08-29 2002-03-15 Sanyo Electric Co Ltd タイミング信号生成回路
JP2002197657A (ja) * 2000-12-22 2002-07-12 Sanyo Electric Co Ltd データ記録装置及びデータ記録制御装置
JP2002353809A (ja) * 2001-05-28 2002-12-06 Mitsubishi Electric Corp クロック発生回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527553B (zh) * 2008-03-03 2012-09-05 精工爱普生株式会社 脉冲产生电路和通信装置
CN101848334A (zh) * 2009-01-30 2010-09-29 株式会社尼康 相位调整装置及摄影机
CN101848334B (zh) * 2009-01-30 2015-02-04 株式会社尼康 相位调整装置及摄影机

Also Published As

Publication number Publication date
TWI241775B (en) 2005-10-11
US20050174911A1 (en) 2005-08-11
KR100589573B1 (ko) 2006-06-14
US7471128B2 (en) 2008-12-30
TW200427227A (en) 2004-12-01
KR20040072692A (ko) 2004-08-18
WO2004042721A1 (ja) 2004-05-21
JP2004159161A (ja) 2004-06-03

Similar Documents

Publication Publication Date Title
CN1685421A (zh) 延迟信号生成装置和记录脉冲生成装置
EP1361571B1 (en) A recording strategy generation method and an optical information recording medium
CN1236427C (zh) 高频叠加方法及使用了该方法的光盘装置
JP4963246B2 (ja) モータ駆動回路、駆動方法ならびにそれらを用いたディスク装置
US8345522B1 (en) Flexible optical write strategy
CN1185634C (zh) 跟踪误差检测装置
CN1278322C (zh) 生成适合于各种光记录介质的写脉冲的设备和方法
US8030994B2 (en) Driver for an inductive load
US7317665B2 (en) Optical recording method using multiplexer and plural pieces of data bits
CN1228769C (zh) Pll电路及数据记录控制装置
CN102195542B (zh) 直流无刷马达的驱动***
CN1525471A (zh) 数据记录控制装置
CN100341055C (zh) 信息记录设备和信息记录方法
US6791918B1 (en) Encoding and decoding apparatus for recording write data
CN101303865B (zh) 光驱功率接口的弹性控制***及方法
CN100351915C (zh) 光盘及光盘装置
CN1280793C (zh) 信息记录方法及光盘装置
CN1618100A (zh) 包括生成更高定时分辨率的定时信号的装置的光记录载体记录设备和方法
JP2009146922A (ja) レーザダイオード駆動回路
JP5171079B2 (ja) モータ駆動回路、駆動方法ならびにそれらを用いたディスク装置
JPH0744867A (ja) 光ディスク記録装置
CN1928996A (zh) 校正光盘的写策略数据的方法和使用该方法的光盘驱动器
JP2006048836A (ja) 情報記録方法とレーザ駆動回路と情報記録装置
CN1292551A (zh) 可抑制直流成分的数据记录装置和数据记录方法
JP2009104692A (ja) レーザドライバ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20051019

C20 Patent right or utility model deemed to be abandoned or is abandoned