CN1220254C - 半导体器件的制造方法和用于制造半导体器件的设备 - Google Patents

半导体器件的制造方法和用于制造半导体器件的设备 Download PDF

Info

Publication number
CN1220254C
CN1220254C CNB021611092A CN02161109A CN1220254C CN 1220254 C CN1220254 C CN 1220254C CN B021611092 A CNB021611092 A CN B021611092A CN 02161109 A CN02161109 A CN 02161109A CN 1220254 C CN1220254 C CN 1220254C
Authority
CN
China
Prior art keywords
cavity
resin
chip
die
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021611092A
Other languages
English (en)
Other versions
CN1441471A (zh
Inventor
白坂健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001374323A external-priority patent/JP3722058B2/ja
Priority claimed from JP2002093179A external-priority patent/JP3656611B2/ja
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN1441471A publication Critical patent/CN1441471A/zh
Application granted granted Critical
Publication of CN1220254C publication Critical patent/CN1220254C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P15/00—Making specific metal objects by operations not covered by a single other subclass or a group in this subclass
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23P—METAL-WORKING NOT OTHERWISE PROVIDED FOR; COMBINED OPERATIONS; UNIVERSAL MACHINE TOOLS
    • B23P13/00—Making metal objects by operations essentially involving machining but not covered by a single other subclass
    • B23P13/02—Making metal objects by operations essentially involving machining but not covered by a single other subclass in which only the machining operations are important
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14065—Positioning or centering articles in the mould
    • B29C45/14073—Positioning or centering articles in the mould using means being retractable during injection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/68—Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts by incorporating or moulding on preformed parts, e.g. inserts or layers, e.g. foam blocks
    • B29C70/72—Encapsulating inserts having non-encapsulated projections, e.g. extremities or terminal portions of electrical components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • E—FIXED CONSTRUCTIONS
    • E06—DOORS, WINDOWS, SHUTTERS, OR ROLLER BLINDS IN GENERAL; LADDERS
    • E06B—FIXED OR MOVABLE CLOSURES FOR OPENINGS IN BUILDINGS, VEHICLES, FENCES OR LIKE ENCLOSURES IN GENERAL, e.g. DOORS, WINDOWS, BLINDS, GATES
    • E06B3/00—Window sashes, door leaves, or like elements for closing wall or like openings; Layout of fixed or moving closures, e.g. windows in wall or like openings; Features of rigidly-mounted outer frames relating to the mounting of wing frames
    • E06B3/70—Door leaves
    • E06B3/72—Door leaves consisting of frame and panels, e.g. of raised panel type
    • E06B3/76—Door leaves consisting of frame and panels, e.g. of raised panel type with metal panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种半导体器件及其制造和检查的方法与设备。该方法包括：与内端(2a)与接合线(3)互连的引线(2)连接的半导体器件(1)完全密封和封闭在相应于封装(4)的树脂中，同时引线的外端(2b)从封装表面露出。在制造时，芯片固定件(13)用于将半导体芯片固定在预定位置，同时，布线固定件(20)用于将接合线固定在预定位置。这两种固定件都缩回拼合模具中以便避免在空腔的树脂中形成未充满部分或空隙。在检查时，在形成在空腔内的一条或多条接合线和电极层(16)之间检测导电性，以便自动从生产线中移去空腔中生产的半导体器件。

Description

半导体器件的制造方法和用于制造半导体器件的设备
技术领域
本发明涉及一种方法和设备，用于制造和检查诸如封闭在封装中的半导体芯片的半导体器件。
背景技术
通常，诸如半导体芯片的半导体器件密封或封闭在封装中，其中，引线的内端通过接合线与半导体芯片连接，同时，引线的外端暴露在封装之外。即，半导体芯片、接合线和引线的内端都组合在一起，并整体密封在与封装相对应的树脂内。
图29显示了传统的半导体器件的制造工艺的实例，其中，半导体芯片I安装在框架8的台6中，框架中，布置了预定数量的引线2。本文中，半导体器件1的焊盘1a通过接合线3与引线2的内端2a连接。这样，来生产框架组件9并将其设置在模具单元100中。
模具单元100包括：模具体111，由拼合模具111a和111b组成，其被分开并垂直组合在一起；空腔112，形成在模具体111内部；以及，以浇道(runner)114和浇口115组成的一对，用于注入树脂，凝固树脂以形成封装。拼合模具111a和111b的温度受到控制且能用模具驱动设备(未示出)以密封方式容纳引线2的外端2b。空腔112形成为限定了密闭半导体器件的封装的外形的预定形状。浇道114和浇口115形成通道，用于向空腔112中注入未硬化的热固树脂化合物(下文中简称为树脂)，使其沿拼合模具111a于111b之间的拼合面形成和布置。具体地说，浇道114的一端与具有活塞的加热坩埚(未示出)相通，而浇口115在空腔112的预定位置打开。
将上述框架组件9安装到模具单元100中，然后关闭模具单元100。然后，用浇道114和浇口115将树脂注入到空腔112中，使得空腔112完全被树脂充满。而后，所注入的树脂在预定温度下在空腔112中逐渐硬化，该预定温度维持一会。完成树脂的硬化之后，打开模具单元100，以便从其中提取由树脂密封的框架组件9。切割引线2的外端2b以便从框架8分离框架组件9。这样，可生产封装在树脂封装中的半导体器件。
上述制造方法的一个缺点在于，在树脂填充过程中，在注入树脂期间，接合线3在空腔112内部变形。具体地说，在树脂填充过程中，其中从浇口115向空腔112中注入树脂，通常由很细的金属线构成的接合线3受到树脂流挤压且在空腔112中变形或扭曲。这可以导致不良接触、短路和接合线3的折断，以及在树脂中出现所不希望的空隙。有时，接合线3可能暴露在树脂外表面之外。
日本未审查专利公开No.Hei 10-189631公开了一种方法的示例，用于防止接合线暴露在封装外表面以外。所述公开教导了如图28所示将接合线挤压在空腔中，其中，相对于由拼合模具211a和211b构成的模具单元220，另外设有空腔调整部分220，其组合在一起形成空腔212。具体地说，布置空腔调整部分220用于模具单元200的上部模具211a且将其下降到空腔212中，以便在树脂注入之前调整接合线3的顶部的高度。在这种状态下，经穿过空腔调整部分220形成的树脂流通道221将树脂注入到空腔212中。用树脂填充空腔212之后但在完成空腔212中树脂的硬化之前，将空腔调整部分220向上拉到相应于封装表面的预定高度，这就在空腔212内形成了未填充空间。然后，用树脂进一步填充这一空间。然而，在这种方法中，注入空腔212中的树脂流挤压接合线3，使得它们变形或扭曲而导致不希望的接触、短路和接合线折断，以及在树脂中出现空隙。另外，经形成在空腔调整部分220中的树脂流通道221向空腔212中注入树脂可能是不可实现的，这是因为在空腔212内硬化且在树脂流通道221中也是不可逆转硬化的树脂的热固性质。
通过对模具单元的空腔内接合线的变形原因的研究，本发明人确定了接合线变形的主要原因，参考图29进行描述。在将树脂注入到其空间被树脂逐渐填充的空腔112中的过程期间，高黏度树脂挤压半导体芯片1和框架8的台6(未示出)，使得半导体芯片1被迫从其预定位置移动。空腔112中半导体芯片1的这种意外移动导致接合线3X部分地暴露在封装的侧壁上，还导致接合线3Y在空腔112中扭曲，这又导致了不希望的接触、短路和接合线折断，以及在树脂中出现空隙。接合线的这些缺陷可以作为残次品而检测出来；然而，可以通过检测短路和/或折断的导电性检查在制造中予以消除。当残次品数量增加时，生产率显著降低。另外，常规的导电性检查不是总检测到所有的残次品，某些残次品会作为好产品而装运，在装运之后，这些缺陷会被表现出来或被要求赔偿。这种情况下，极大降低了所制造产品的可靠性。
发明内容
本发明的一个目的是提供用于制造和检查半导体器件的方法和设备，能可靠地消除在树脂注入过程期间因接合线变形而造成的缺陷，并显著提高了生产率和可靠性。
本发明的另一目的是提供一种方法和设备，用于制造和检查半导体器件，其中，在用于以树脂来密封半导体芯片的密封过程中，可以可靠地检测暴露在封装表面之外或者与封装表面很近的接合线的缺陷。
本发明的第一方面中，半导体器件的制造方法由五个过程构成，即，框架组装过程、模具建立过程、芯片固定过程、树脂填充过程和树脂凝固过程。将包含其引线与接合线互连的半导体芯片的框架组件安装到包括一对拼合模具的模具单元中之后，关闭模具单元，然后，将容纳在拼合模具中的至少一个芯片固定件***并伸入到空腔中以挤压半导体芯片，就这样将半导体芯片临时固定在空腔中的适当位置。树脂填充过程由两个步骤组成，即，树脂注入和芯片固定件缩回，其中，用树脂完全充满模具单元的空腔之前，将芯片固定件缩到拼合模具中，使得用树脂进一步填充缩回量。本文中，可提供相应于多个插针的预定数量的芯片固定件(例如，四个)，插针的端部与缓冲件附接。芯片固定件可以与半导体芯片的预定位置(例如，角)接触。或者，可以使芯片固定件与其上装配有半导体芯片的框架的台接触，或者，可以使芯片固定件与用于支持框架的台的台杆接触。
上文中，芯片固定过程可以由两个步骤组成，即，使用至少一个芯片固定件的半导体芯片固定和使用至少一个布线固定件的接合线固定。即，半导体芯片由芯片固定件固定在适当的位置，同时，接合线也由***到空腔中用于挤压接合线的布线固定件固定在适当的位置。本文中，接合线的尖端有大致与接合线的弯曲顶部相匹配的弯曲形状。可提供预定数量的布线固定件，它们分别挤压与半导体芯片的引线连接的接合线。下文中，在用树脂完全充满模具单元的空腔之前，芯片固定件和布线固定件都缩回到拼合模具中，以便用树脂填充缩回量。
本发明的第二方面中，模具单元的拼合模具经绝缘层相互绝缘，相对于一个拼合模具在空腔的内壁上形成电极层。在树脂填充过程中，半导体芯片向上移动使得接合线意外地与空腔中的电极层接触时，检测其间的电传导以便记录关于模具单元的空腔的标识号的信息，并确定模制的产品(即，半导体器件)是残次品，在残次品中，接合线确实从封装表面露出或者可以在装运之后露出封装表面。响应该信息，从生产线上自动除去残次品。这样，可以可靠地检测在常规检查中不会测出的半导体器件的封装的密封缺陷。
本发明提供一种半导体器件的制造方法，其中，与引线连接的半导体芯片被密封在树脂中，引线的内端分别与接合线互连，同时该引线的外端暴露在树脂之外，所述方法包括步骤：进行模具建立过程，其中，包括安装在具有支撑该引线的引线撑条的框架的平台上从而经由该接合线与该引线的内端相连的该半导体芯片的一框架组件被设置在包括一对拼合模具的模具单元中，使得该引线的外端支撑在该拼合模具的拼合面上，其中，该框架组件按照使该半导体芯片完全包含在空腔中的方式横过该模具单元的空腔桥接；进行芯片固定过程，其中，至少一个能***该模具单元的空腔内和从该模具单元的空腔中抽出的芯片固定件伸入该空腔内并挤压该半导体芯片，以将其固定在适当的位置；进行树脂填充过程，其中，将用于形成封装的树脂注入到该空腔中，其中，该半导体芯片由该芯片固定件固定在适当的位置，然后，在该空腔被树脂完全充满之前将该芯片固定件缩回到该拼合模具中；以及进行树脂凝固过程，其中，使完全充满该空腔的树脂凝固。
本发明还提供一种用于制造半导体器件的设备，其中，与引线连接的半导体芯片被密封在树脂中，引线的内端分别与接合线互连，同时该引线的外端暴露在树脂之外，所述设备包括：
一模具驱动设备，用于驱动模具单元，该模具单元包括：一对拼合模具；一空腔，用于完全地包含该半导体芯片并用于通过将引线外端支撑在该拼合模具的拼合面上来桥接框架组件，其中，该半导体芯片安装在具有支撑该引线的引线撑条的框架的平台上，从而经由该接合线连接至该引线的内端；以及，一芯片固定件，其布置在该拼合模具中并操作来能***该空腔中和从该空腔中抽出，用于在伸入到该空腔中时，挤压半导体芯片，以将其固定在适当的位置上；以及一树脂注入器，用于向该空腔中注入树脂，
其中，所述模具驱动设备具有用于控制模具单元打开或闭合，用于操纵该芯片固定件***该空腔中或从该空腔中抽出，用于控制树脂向该空腔内的注入，以及用于控制操作该模具单元的温度和时间的多个机构，以及
其中，在将该框架组件放置到打开的模具单元中之后，闭合该模具单元，然后将该芯片固定件伸入该空腔中，以将该半导体芯片固定在适当的位置，及将树脂注入到该空腔中，并且在完成将树脂注入到该空腔中之前，该芯片固定件被缩回到该拼合模具中，并在完成树脂注入之后，将树脂凝固在该空腔中。
附图说明
参考附图，更详细地描述本发明的这些和其它目的、方面和实施例，其中：
图1是显示根据本发明优选实施例制造的半导体器件的内部结构的截面图；
图2是显示根据本发明优选实施例的半导体器件制造中使用的过程实例的流程图；
图3是显示在图2的框架组件过程中生产的包括半导体芯片的框架组件的外观平面图；
图4是显示容纳框架组件的模具单元的内部结构的截面图，是在根据本发明第一实施例的图2所示模具建立过程的最后阶段建立的；
图5是显示容纳框架组件的模具单元的内部结构的截面图，该框架组件的半导体芯片由芯片固定件挤压，这是在根据本发明第一实施例的图2所示芯片固定过程的最后阶段建立的；
图6是显示容纳框架组件的模具单元的内部结构修改例的截面图，框架组件的半导体芯片经保护膜由芯片固定件挤压；
图7是显示模具单元的内部结构的截面图，其中半导体芯片封装在树脂中，这是根据本发明第一实施例在图2所示树脂凝固过程中的最后阶段建立的；
图8是显示根据本发明第二实施例与半导体芯片接触的芯片固定件的透视图；
图9是显示了容纳框架组件的模具单元的截面图，其中的半导体芯片如图8所示由芯片固定件挤压；
图10是显示与半导体芯片的四个角接触的芯片固定件的透视图；
图11是显示根据本发明第三实施例的容纳框架组件的模具单元内部结构的截面图，框架组件的台由芯片固定件向下挤压；
图12是显示容纳框架组件的模具单元的内部结构修改例的截面图，框架组件的台杆由芯片固定件向下挤压；
图13是显示根据本发明第四实施例的提供布线固定件的模具单元详细结构的截面图，布线固定件用于将接合线固定在空腔内的预定位置；
图14是显示根据本发明第四实施例的半导体器件的制造方法的简略流程图；
图15是显示提供布线固定件的模具单元的结构修改例的截面图，布线固定件的尖端是平的；
图16是显示模具单元结构的另一修改例的截面图，其中，芯片固定件和布线固定件相互联锁；
图17是显示根据本发明第五实施例用于制造和检查半导体器件的生产线的一部分的制造流程图；
图18是显示根据图17所示生产线的模具建立过程容纳框架组件的模具单元内部结构的截面图；
图19是显示根据图17所示制造工艺的密封过程容纳框架组件的模具单元内部结构的截面图，向框架组件中注入树脂，将半导体芯片和接合线意外挤压在一起；
图20A显示了形成为有角形接合线的实例；
图20B显示了形成为平顶形的接合线的另一实例；
图20C显示了形成为双峰顶形的接合线的又一实例；
图21显示了生产线的一个修改例的制造流程图，在模具建立过程之后提供设置状态检查过程；
图22是显示根据本发明第六实施例在模具建立过程中容纳框架组件的拼合模具结构的截面图；
图23是显示根据本发明第七实施例在模具建立过程中容纳框架组件的拼合模具结构的截面图；
图24是显示在每个空腔中与半导体芯片相关的电极层的布置的截面图；
图25是显示根据本发明第八实施例在模具建立过程中容纳框架组件的模具单元的截面图；
图26是显示根据本发明第八实施例在密封过程中用树脂密封容纳框架组件的模具单元的截面图；
图27是显示用于根据传统方法制造半导体器件的模具单元结构的截面图；
图28是显示用于根据另一传统方法制造半导体器件的具有空腔调整部分的模具单元结构的截面图；
图29是显示用于制造半导体器件的模具单元结构的截面图，用于描述传统方法中的问题；以及
图30是显示模具单元结构的截面图，其中，当因树脂注入流而使半导体芯片向上移动时，在空腔内发生接合线故障。
具体实施方式
参考附图，用实例的方式，进一步详细描述本发明。
1.第一实施例
图1是显示根据本发明第一实施例制造的半导体器件内部结构的截面图。图1的半导体器件包含完全封闭和密封在封装4中的半导体芯片1，封装4由热固树脂化合物制成。本文中，在半导体芯片1上形成的焊盘1p经相应于薄金属线的接合线3与引线的内端2a连接。因而，整合所有上述元件(即，半导体芯片1、引线2的内端2a和接合线3)并将其完全封闭在封装4中，同时将引线2的外端2b暴露出封装4的外表面。半导体芯片1基本布置在封装4的中心，其中，其下表面粘接在平台6上，而其上表面容纳电路。
用以下设备和方法制造本实施例的半导体器件，如下所述。
图2显示了本实施例的半导体器件的制造过程的略图，它由五个过程构成，即，框架组件过程、模具建立过程、芯片固定过程、树脂填充过程和树脂凝固过程。用根据本实施例的模具单元和模具驱动设备来执行五个过程中的三个，即，模具建立过程、树脂填充过程和树脂凝固过程。下面详细描述上述五个过程。
(a)框架组件过程
图3是显示框架组件9的外观的平面图，框架组件9的多个部分在框架组件过程中组装在一起。框架组件9由半导体芯片1、接合线3和框架5构成，框架5由安装在“矩形”半导体芯片1上的平台6、四个用于桥接和支持平台6的台杆7和四个用于支持引线2的配置的引线撑条8构成。通过挤压和切割金属板来形成由平台6、台杆7和引线撑条8整个构成的框架5。
首先，半导体芯片1装配在平台6上并与平台6粘接在一起。然后，半导体芯片1的焊盘1p通过接合线3与引线2的外端2b连接。这样，可以生产框架组件9。
(b)模具建立过程
图4是显示模具单元10内部结构的截面图，模具单元10在模具建立过程的最后步骤容纳和包含框架组件9。模具建立过程使用半导体器件制造设备，半导体器件制造设备包括模具单元10和模具驱动设备(未示出)。
模具单元10具有：一对拼合模具(即，上部模具11a和下部模具11b)，这对拼合模具分开并垂直组合在一起；空腔12；以及，芯片固定件13和浇道14及浇口15，它们向空腔12中供应形成封装所使用的树脂。用模具驱动设备(未示出)来控制上部模具11a和下部模具11b的温度，它们在拼合面上具有与引线2和框架组件9的台杆7的形状和图形相匹配的预定沟道。即，引线2的外端2b和台杆7的外端以气密方式容纳在上部模具11a和下部模具11b之间。当上部模具11a和下部模具11b组合在一起时，在模具单元10内部形成空腔12，空腔12具有限定封装4外形的预定形状。相当于棱柱形或圆柱形块的芯片固定件13布置在模具单元10的上部模具11a中，与穿通上部模具11a的通孔16相匹配。芯片固定件13可以垂直移动同时沿通孔16的侧壁滑动，使得芯片固定件13可以部分***空腔12中或者从空腔12抽出。用上述模具驱动设备来控制芯片固定件13的***和抽出时间以及行程。浇道14和浇口15形成用于将未硬化热固树脂注入到空腔12中的通道，其中，在上部模具11a和下部模具11b的拼合面上形成浇道14和浇口15。浇道14的一端与具有活塞(未示出)的加热坩埚相通，浇口15在空腔12的预定位置打开。本文中，例如，在加热坩埚中熔化预定数量的树脂颗粒，使得在活塞挤压的同时，熔化了的树脂经浇道14和浇口15注入到空腔12中。
将上述框架组件9安装在模具单元10中。首先，打开模具单元10，然后，将框架组件9布置在上部模具11a与下部模具11b之间的预定位置。此时，引线2的外端2b和框架组件9的台杆7的外端都容纳在上部模具11a与下部模具11b之间。另外，装配在平台6上的半导体芯片1、接合线3和引线2的内端2a位于空腔12内部，其中，将它们连接在一起而不与空腔12的内壁接触。在设置框架组件9之后，关闭模具单元10。
(c)芯片固定过程
图5是显示容纳框架组件9的模具单元10的截面图，框架组件9的半导体芯片1与芯片固定件13接触，这是在芯片固定过程的最后阶段建立的。将框架组件9安装到关闭了的模具单元10中之后，***上部模具11a的通孔16中的芯片固定件13下降，伸入空腔12，使得芯片固定件13的下端部与半导体芯片1的上表面接触，半导体芯片1的下表面与平台6粘接，用模具单元10经台杆7支持平台6。这样，半导体芯片1夹在芯片固定件13和平台6之间，使得它临时固定在适当的位置。
如果可以因为与芯片固定件13的下端部接触而导致损坏半导体芯片1的电路，优选在芯片固定过程之前将保护模17(见图6)粘接到半导体芯片1的表面上。
(d)树脂填充过程
树脂填充过程包含两个步骤，即，树脂注入和芯片固定件缩回。首先，将未硬化的热固树脂经浇道14和浇口15注入到空腔12中，其中，半导体芯片1临时固定在适当的位置。空腔12被树脂完全充满之前，用以下方式在上部模具11a的通孔16中缩回芯片固定件13：其下端表面与空腔12的内壁相齐。由于缩回了芯片固定件13，所以，空腔12的内部空间置于负压下，但其立即被树脂填充，使得在提供给空腔的树脂中不产生空隙或空洞。在这一阶段，半导体芯片1已嵌入树脂中，使得树脂均匀地挤压其周围区域。因而，即使在解除使用芯片固定件13的位置固定时，半导体芯片1也可不因树脂流压力而移动。响应模具单元10的温度，用模具驱动设备来优化控制树脂注入速度、注入压力、芯片固定件13的缩回开始时间和缩回速度。
(e)树脂凝固过程
图7是显示模具10的截面图，模具10的空腔12用封闭半导体芯片1的树脂完全充满，这是在树脂凝固过程的最后阶段建立的。在树脂凝固过程中，填充模具单元10的空腔12的树脂硬化和凝固。因为树脂的热固性，所以连续加热使树脂不可逆地凝固，这样形成模具单元10内的封装4。这时，树脂也在浇道14和浇口15中硬化，浇道14和浇口15都形成在下部模具11b的拼合面上。因而，当打开模具单元10时，可以容易地从模具单元10中除去浇道14和浇口15中的硬化树脂和封装4。
完成在空腔12中树脂的凝固之后，打开模具单元10，从其中提取框架组件9。然后，从引线2切除引线撑条8，也切除封装4突出的台杆7。这样，可以获得本实施例的半导体器件，其中，可以可靠地防止半导体芯片1因树脂注入过程中的树脂流压力而意外移动。本文中，可以可靠地抑制因封装4中的变形而导致的接触、短路和接合线3的折断的发生，以及因树脂中半导体芯片1的意外移动而导致的接合线3暴露。因而，本实施例可以显著提高半导体器件制造中的可靠性和生产率。
2.第二实施例
除了芯片固定件的特殊形状和结构之外，第二实施例基本与第一实施例类似。因此，具体地，参考芯片固定件的形状和结构来描述第二实施例。
图8和9是显示根据本发明第二实施例的芯片固定件的结构和用途。即，第二实施例提供了四个芯片固定件13，每个芯片固定件13相当于圆柱形插针，每个圆柱形插针的尖端与减震或缓冲件19附接。缓冲件19由耐热橡胶或合成树脂制成。四个芯片固定件13分别插置在方形或矩形座18的四个角上并相互联锁。这些芯片固定件13***到在上部模具11a的预定位置处形成的通孔16中，使得芯片固定件13可以自由地***空腔12中或从空腔12抽出同时沿通孔16的内壁滑动。通过挤压通常形成在模具单元10外部的座18，将四个芯片固定件13***空腔12使得缓冲件19分别与半导体芯片1的四个角接触，半导体芯片1被向下挤压。
由于在半导体芯片1的四个角中没有布置接合线，所以，芯片固定件13与半导体芯片1的四个角接触时不会出现问题，如图10所示。即，第二实施例确保没有问题地可靠地挤压半导体芯片1。
芯片固定件13均由细插针构成，细插针不会干扰或中断注入到模具单元10的空腔12中的树脂流。因而，即使以相对高的速度向模具单元10的空腔12中注入树脂，树脂流中也不会出现干扰，这显著减小了树脂中出现空隙的可能性。即，可以提高半导体器件生产的产量和可靠性。由于在芯片固定件13的尖端处设有缓冲件19，基本不可能损坏芯片固定件13将要与其接触的半导体芯片1上的电路元件和部件。
3.第三实施例
第三实施例基本与第二实施例类似，其中，四个均相当于圆柱形插针的芯片固定件用于挤压由模具单元10容纳的框架组件9。
与第二实施例类似，四个芯片固定件13插置在方形或矩形座18的四个角上，并相互联锁，其中，可以将芯片固定件13在沿通孔16的内壁滑动的同时，自由地***模具单元10的空腔12中或从其中抽出芯片固定件13，在模具单元10的上部模具11a的预定位置形成通孔16。通过向下挤压座18，芯片固定件13的尖端分别与被向下挤压的平台6的四个角接触。即，第三实施例的特征在于芯片固定件13不直接与半导体芯片1接触而是与平台6接触。
由于将第三实施例按芯片固定件13分别与平台6的四个角接触的方式设计，所以可以因为将半导体芯片1粘接到平台6上而间接和临时地在预定位置固定半导体芯片1。因而，芯片固定件13不损坏半导体芯片1中制造的电路元件或部件。另外，均由细插针构成的芯片固定件13不干扰或中断注入到模具单元10的空腔12中的树脂流。这可以显著减小因扰动而在树脂中出现空隙的可能性，即使在以相对高速将树脂注入到模具单元10的空腔12中也是这样。这样，可以改善半导体器件制造中的产量和可靠性。
可以用如下方式修改第三实施例：芯片固定件13与相应于平台6附近的台杆7接触。这种修改确保半导体芯片1临时固定在适当的位置而不损坏电路元件，还确保了向模具单元10的空腔12中高速注入树脂。这种情况下，芯片固定件13放置在与容纳在模具单元10的空腔12中的半导体芯片1相对远的地方。这会有助于使树脂平稳流动，尤其是在半导体芯片1的周围区域，这确保可靠地形成高精度和均匀的封装。
4.第四实施例
除了设有布线固定件以临时将接合线3固定到模具单元10的上部模具11a的预定位置上之外，第四实施例与第二实施例大致相同，参考图13进行描述。
图13显示了根据本发明第四实施例的模具单元10的详细结构和构型。即，模具单元10的特征在于提供用于在预定位置临时固定接合线3的布线固定件20。布线固定件20可以在沿通孔的内壁滑动的同时经通孔自由地***空腔12中或从空腔12中抽出，通孔形成在模具单元10的上部模具11a的预定位置处。当布线固定件20***模具单元10的空腔12中时，布线固定件20伸入空腔12的内部并分别与接合线3的弯曲顶部接触。因此，布线固定件20的尖端部分形成为预定曲线形，所述曲线与模具单元10的空腔12中的接合线3弯曲顶部相匹配。在模具单元10外，布线固定件20的其它端与座21互连并相互联锁。
图14是显示本实施例的制造方法的简略流程图，它由五个过程构成，即，框架组件过程、模具建立过程、芯片固定过程、树脂填充过程和树脂凝固过程，与图2所示的上述制造方法类似。与图2所示的上述制造方法相比，图14的制造方法的特征在于芯片固定过程，在模具建立过程完成之后执行芯片固定过程，其中，在模具建立过程中将框架组件9安装到模具10中，然后关闭模具10。具体地说，芯片固定过程包含两个步骤，即，半导体芯片固定和接合线固定。本文中，半导体芯片固定步骤大致相应于第二实施例的上述过程，其中，四个芯片固定件13分别与半导体芯片1的四个角的附近区域接触，向下挤压半导体芯片1，这样临时将半导体芯片1固定在适当的位置。芯片固定件13均由细插针构成，细插针不干扰或中断向模具单元10的空腔12中注入树脂流。因而，即使以相对高速向模具单元10的空腔12中注入树脂，因树脂流扰动而造成的空隙出现的可能性也低。这样，可以改善半导体器件制造中的产量和可靠性。另外，芯片固定件13在其尖端与缓冲件19附接；因此，即使在芯片固定件13与半导体芯片1的电路元件直接接触时，造成半导体芯片1损坏的可能性也低。在接合线固定步骤中，布线固定件20以预定行程伸入空腔12中，使得它们的弯曲尖端与接合线3的弯曲顶部轻轻接触，这样基本保持了形状和位置。
此外，不必限制执行芯片固定过程中半导体芯片固定步骤和接合线固定步骤的顺序。因而，可以用任意顺序依次执行这些步骤，或者可以同时执行这些步骤。
树脂填充过程包括两个步骤，即，树脂注入和芯片固定件缩回，这与图2所示上述树脂填充过程类似。由于芯片固定过程，半导体芯片1和接合线3都临时固定在模具单元10中空腔12内的预定位置。在树脂填充过程中，经浇道14和浇口15将未硬化的树脂注入到空腔12中。在空腔12完全被树脂填充之前，芯片固定件13和布线固定件20以其尖端大致与空腔12的内壁相当的方式在上部模具11a的各个通孔中缩回。由于芯片固定件13缩回，空腔12的空间处于负压，但是立即用树脂填充，这可靠地避免了在树脂中出现空隙和空洞。在这一阶段，半导体芯片1和接合线3都嵌入了树脂中，使得树脂均匀地挤压其周围区域。因而，即使在解除使用芯片固定件13和布线固定件20的位置固定时，半导体芯片1和接合线3也不会因树脂流压力而移动或变形。模具驱动设备响应模具单元10的温度，优化控制树脂注入速度、注入压力、芯片固定件13和布线固定件20的缩回开始时间和缩回速度。此外，不必限制开始缩回芯片固定件13和布线固定件20的顺序。即，芯片固定件13和布线固定件20可以以任意顺序依次缩回到上部模具11a中；或者，它们可以同时缩回到上部模具11a中。完成树脂填充过程之后，第四实施例执行树脂凝固过程，其内容已经在第一实施例中描述过了。
第四实施例的特征在于除了用芯片固定件13将半导体芯片1临时固定在适当位置的半导体芯片固定步骤之外，提供接合线固定步骤，其中，通过将布线固定件20伸入空腔12中，在树脂注入期间，将接合线3固定在适当的位置。因而可以可靠地避免因封装中的变形而发生不想要的接触、短路和接合线折断，以及避免接合线从封装外表面意外暴露。这样，可以进一步提高制造半导体器件的生产率。布线固定件20在完成树脂填充过程之前缩回到模具单元10中，这确保用树脂可靠地填充缩回量而不会导致在对应于封装的树脂中的空隙或空洞。具体地，同样弯曲与接合线3直接接触的布线固定件20的尖端以分别适应接合线3的弯曲。这可靠地防止接合线3之间相互距离意外改变。即，本实施例可以可靠地避免在接合线3之间发生相互接触，和防止因接合线3之间相互距离变化造成发生感应调制。这样，可以以相对高可靠性生产具有均匀特性的半导体器件。
可以如图15所示修改第四实施例，其中，布线固定件20的尖端形成为平面形状以克服例如所谓的扁平封装。这一修改可以避免在树脂中形成毛刺。另外，布线固定件20可以都在其尖端与缓冲件附接。
可以如图16所示进一步修改第四实施例，其中，联锁芯片固定件13的座18和联锁布线固定件20的座21可以整合在一起，其中，芯片固定件13和布线固定件20都与一个座(18)连接并相互联锁。即，它们可以相同行程同时***空腔12中和从空腔12中抽出。本修改中，当缩回到模具单元10的上部模具11a中时，芯片固定件13和布线固定件20的尖端可以不完全与空腔12内壁相匹配，然而，这可以不导致对半导体器件特性的实质性损坏，且这可以不导致对半导体器件制造生产率和可靠性的实质性损害。与芯片固定件13和布线固定件20的独立操作相比，本修改可相当有利于简化模具和控制设备的结构，以及减少半导体器件的制造成本。
如上所述，第一到第四实施例有多种效果，描述如下：
(1)通过操纵一个或多个芯片固定件将在容纳在模具单元的上部模具与下部模具之间时桥接在空腔中的框架组件的半导体芯片临时固定在适当的位置；然后，完成对空腔的树脂填充过程之前，芯片固定件安全地缩回到模具单元的上部模具中。因而，即使流压力下注入到空腔中的树脂挤压半导体芯片，也可以可靠地避免半导体芯片在由树脂填充的空腔内的不想要的移动。这样，可以显著抑制因封装中半导体芯片的意外变形导致发生不想要的接触、短路和接合线折断，可以可靠地防止接合线暴露在封装之外。这显著改善了半导体器件制造的生产率。
(2)除了芯片固定件之外，可以在模具单元的空腔内布置用于将接合线固定在适当位置的布线固定件。本文中，操作芯片固定件以避免半导体芯片在由树脂填充的空腔中的不想要的移动，操作布线固定件还为了抑制因注入到空腔中的树脂流造成的接合线变形。因而，可以显著抑制因封装中接合线的变形导致发生不想要的接触、短路和接合线折断，并可以可靠地防止接合线暴露在封装之外。这进一步提高了半导体器件制造的生产率。
5.第五实施例
下面的实施例尤其涉及半导体器件的检查，其中，将与引线连接的半导体芯片密封和封闭在相应于封装的树脂中同时将引线的外端暴露在封装之外，其中，引线的内端与相应于很细的金属线的接合线互连，参考图27进行描述。
在半导体器件的上述制造方法的密封过程中，在树脂注入期间，接合线3在空腔112中变形，参考图30将进行详细描述。图30显示了某种现象，其中，接合线3X的一部分(例如弯曲顶部)向上移动与空腔112的内壁接触。考虑到当高黏度树脂和平台6一起挤压半导体芯片1使得半导体芯片1从空腔112中预定位置移动时，在将树脂注入到空腔112中填充其空间的树脂填充过程中发生这种现象。如果将树脂填充到空腔112中，空腔112的内壁与接合线3X接触并硬化，接合线3X会暴露在半导体器件的外表面之外。通常，完成密封过程之后，在生产线中相对于半导体器件进行导电性检查，其中，当在封装中发现电路或布线折断或短路时，检测该半导体器件作为残次品，然后从生产线中将其移下。然而，除非发现其它传导故障，诸如断路和短路，导电性检查不能检测其接合线暴露的产品缺陷，使得将这种残次品误认为好产品。将这种残次品装运之后，半导体器件的接合线的暴露部分可以与其它电路接触，或者潮气可以从接合线的暴露部分渗入半导体器件使得电路性质变差。
即使接合线没有从封装外表面明显暴露，当半导体芯片1在树脂注入过程期间向上移动时，接合线3Y的弯曲顶部与封装表面之间的裕度(margin)δ也变小，它可以形成封装变薄的部分。通过在生产线中执行的常规导电性测试也将该产品检测作为好产品；然而，装运之后，当封装的变薄部分剥落时，接合线会暴露到封装表面之外，或者，当湿气从变薄部分渗入封装中时，电路性质会变差。即，当在生产线中常规检查没检测出半导体器件的接合线的缺陷并在装运后索赔时，制造半导体器件的可靠性会损坏得很厉害。
为了解决上述问题，本发明的第五实施例提供了确保对接合线缺陷的可靠检查的全新生产线。图17显示了用于制造和检查半导体器件的生产线的一部分。大约说来，本生产线包括如下七个过程：
(a)框架组装过程
设有由预定数量单元构成的公共框架，所述预定数量单元分别容纳半导体芯片。本文中，半导体芯片经接合线分别与引线连接，在公共框架的相应单元中形成引线，这样形成多框架组件，其中，将框架组件的多个单元布置成串联或矩阵形式。
(b)模具建立过程
将框架组件安装到模具组件中，将模具组件布置成有多个空腔的多对拼合模具，其中，将每个框架组件放置在相应模具之间的拼合面上，然后关闭拼合模具。
(c)密封过程
将用于密封半导体芯片的树脂注入到空腔中。空腔完全被树脂填充之后，树脂硬化，然后打开拼合模具。
(d)隔离过程
半导体器件独立地与框架隔离，在空腔中完成树脂凝固之后完全生产出半导体器件。
(e)分类过程
响应密封检查过程产生的信息，对半导体器件进行分类，其中，将好产品与残次品区分开来。
(f)完成过程
对好产品进行完成，其中，对半导体器件进行电路检查、外部完成和冲压，以便将完成后的半导体器件装运。
(g)密封检查过程
对半导体器件进行导电性检查，其结果是在密封过程和/或分类过程中反映出来。
上文中，在完成模具建立过程之后与完成密封过程之前的时期中执行密封检查过程，其中，对是否在形成在框架中的引线与形成在模具单元的空腔内的电极层之间检测的电传导执行监控。当检测到电传导时，检测设备记录空腔的标识号和分配给容纳在空腔内的物品(即，半导体器件)的标识号。对于密封过程，检测设备产生警戒和信号，用于检测或控制空腔的操作条件。对于分类过程，检测设备产生信号，用于将作为残次品的相应半导体器件从生产线中移去。
图18是显示单个模具单元的内部结构的截面图，单个模具单元根据在图17的上述生产线中显示的模具建立过程在空腔中容纳框架组件。为了说明简便，图18显示了单个模具单元，它相应于模具组件的一个单元。具体地说，模具单元10包括：模具主体11，包括一对拼合模具11a和11b；空腔12；浇道14和浇口15，用于将树脂注入到空腔12中；以及，电极层16。另外，检查记录器20包括导电性检测器21、标识记录器22和电源23。
模具驱动设备(未示出)控制拼合模具11a和11b的温度。另外，当将框架组件9安装到模具单元10的空腔12中时，框架组件9的引线2的外端2b以气密方式容纳在拼合模具11a和11b之间的拼合面处。而且，绝缘层13形成在上部模具11a的拼合面上，接合线3从框架组件9的平面向上弯向上部模具11a。可以用诸如氟树脂、硅树脂和聚亚胺树脂的预定树脂材料，通过膜化或涂覆来形成绝缘膜13。此外，将预定数量的模具单元布置彼此相邻布置，其中，在相邻模具单元的上部模具之间保证电绝缘。
空腔12以非接触方式包含半导体芯片1、引线2的内端2a和框架组件9的接合线3，其中，空腔12的内部形状限定了封装的外形。浇道14和浇口15构成了用于将树脂(即，未硬化热固树脂化合物)注入到空腔12中的通道，其中，沿拼合模具11a和11b的拼合面形成浇道14和浇口15。另外，浇道14的另一端与具有活塞的加热坩埚相通，浇道15在空腔12的预定位置打开。
电极层16是由例如铜、钛或不锈钢制成的导电板。电极层16完全附接到上部模具11a的预定内壁上。从上部模具11a延伸出与电极层16连接的线路。
检查记录器20包括导电性检测器21、标识记录器22和电源23，布置检查记录器20作为形成在电极16与框架5之间的电路。框架5优选具有与上述电路连接的地电位。
当电极层16与框架5之间的电阻变得低于预定阈值时，导电检测器21产生听觉或视觉警报并将导电性数据发送到标识记录器22。然后，标识记录器22记录其导电性被检测的空腔的标识号和分配给容纳在空腔中的物品(即，半导体器件)的识别标记。对于密封过程(见图17)，标识记录器22产生用于校验或控制空腔的操作条件的信号。对于分类过程，标识记录器22产生信号，用于从生产线移去作为残次品的相应半导体器件。
下面，详细描述上述过程。框架组件过程中，半导体芯片1装配在框架5的平台6上；然后，半导体芯片1的焊盘1p经接合线3与引线2的内端2a连接，这样形成如图3所示的框架组件9，其中，接合线3都形成为具有弯曲顶部的弧。上述生产线使用多框架组件，其中，将框架组件的多个单元(见图3)排列成矩阵形式，与模具单元的空腔布置一致。分别给排列成矩阵形式的框架组件分配可视读取序列号，以便分别给框架组件的多个单元分配相应标识号。
图19显示了根据图17所示的上述生产线的密封过程中，将框架组件9容纳在空腔12中的模具单元10的内部结构，其中将树脂注入到空腔12中以密封半导体芯片1。即，在模具建立过程中将框架组件9安装到模具单元10中；然后，关闭模具单元10并进行密封过程，其中，经浇道14和浇口15向空腔12中注入树脂，使得空腔12被树脂填充。本文中，树脂具有高黏度且在完成注入到在预定温度下加热的模具单元10的空腔12中之后立即硬化。因而，树脂在流入空腔12时黏度逐渐增大。当树脂在树脂填充过程中间凝固时，可以导致发生树脂填充不完全和在树脂中发生空隙。这样，以高压力和高速度下将树脂注入到浇口15中。在这种情况下，当在空腔12中树脂的流压力将半导体芯片1部分上压时，会相应上压接合线3的弯曲顶部。为了形成尺寸尽量小型化的半导体器件，在空腔12的内壁与接合线的弯曲顶部之间形成的间隙(或距离的裕度)近似设为预定容许的限度(例如100μm)。这会造成不希望的情形：接合线3X的弯曲顶部与电极层16接触，电极层16与空腔12的内壁附接。当任何一个接合线3的弯曲顶部与空腔12中的电极层16接触时，都应在电极层16与框架5之间建立电传导，这是因为框架5与所有引线2连接。这样，导电性检测器21检测电极层16的导电状态，以视觉地用仪表读数来显示其幅度，导电性检测器21还将导电性数据发送到标识记录器22。标识记录器22记录其导电性被检测的空腔的标识号和分配给容纳在空腔12中的物品(即，半导体器件)的标识号以及相应于物品的框架组件的序列号。然后，标识记录器22产生密封过程和分类过程所要求的多条信息。
图20A到20C显示了接合线3弯曲状态的实例，接合线3用于连接半导体芯片1与引线2的内端。即，接合线3可以形成为例如图20A所示的有单角形、如图20B所示的平顶形或如图20C所示的双峰顶形。
图21显示了生产线的修改例，其特征在于：与上述图17所示的生产线相比，在模具建立过程之后进一步提供了建立状态检查过程。建立检查过程中，检测是否在引线2与空腔12的电极层16之间建立的电传导。当检测到电传导时，记录空腔的标识号并显示在显示器(未示出)的屏幕上。另外，对于嵌在模具单元10中的电极层16是否位于绝缘状态，通过起电来执行空腔检查。具体地说，模具单元10夹持并容纳虚拟(dummy)引线；然后，测量虚拟引线于从电极层16延伸的线路之间的电阻。或者，对上部模具11a与下部模具11b之间建立的电传导执行检测。当检测到短路时，可以确定在模具单元10中存在异物。然后，应当清洁模具单元10的内部空间。
模具单元10通过空腔检查之后，对其进行框架检查，提供框架检查来除去框架5的缺陷或异常，诸如弯曲。通过测量框架组件的已经接合的引线之间的电阻来执行框架检查。
当框架组件9已经通过框架检查时，对引线2进行引线检查，提供引线检查以除去引线2的缺陷或异常，诸如弯曲。通过测量框架组件的已经接合的引线之间的电阻来执行引线检查。
当通过上述检查时，再将框架组件安装到模具单元10中；然后，当在模具单元中没检测到电传导时，对容纳在模具单元中的框架组件进行密封过程，密封过程中用树脂密封框架组件。而后，对密封的半导体器件执行导电性测试。当检测到电传导时，记录相应模具单元的空腔的标识号并将其显示在显示器的屏幕上，以便对所显示的半导体器件作为残次品进行隔离过程。当没检测到电传导时，对半导体器件作为好产品进行隔离过程，如前所述。
6.第六实施例
下面，对第六实施例进行描述，第六实施例除模具构型之外基本与第五实施例类似，在下面进行详细描述。
图22是显示根据图17所示生产线的模具建立过程容纳多框架组件的拼合模具结构的截面图。即，本实施例应用了分为3部分11a、11b和11c的模具组件。本文中，这些拼合模具11a和11b组合在一起整体形成一系列空腔12，空腔12分别容纳框架组件的多个单元。因而，当安装到模具组件中时，多框架组件9容纳在拼合模具11a与11b之间的拼合面上。拼合模具11a依次布置空腔12的上部，空腔12的顶部打开。除空腔12顶部之外的拼合模具11a的顶部分别涂敷有绝缘层13。
其它拼合模具11c相互隔离并分别布置成覆盖空腔12的顶部，其中，将其底部分别放置在绝缘层13上，绝缘层13形成在拼合模具11a的顶部上。在拼合模具11c的内壁上分别形成电极层16，使得它们分别形成空腔12的顶壁。线路分别从电极层16延伸并与上述检查记录设备连接，检查记录设备包括导电性检测器21和电源(未示出)，其形成了与框架组件9的框架5连接的预定电路。包括导电性检测器21的上述检查记录设备依次扫描电极层16，以在密封过程期间持续执行监控，监控在电极层16与框架5之间是否建立了电传导。在将框架组件9安装到模具组件中并将其容纳在拼合模具11a与11b之间的条件下，所有的电极层16都用绝缘层13同框架5电绝缘。
模具建立过程中，将多框架组件9安装到模具组件中，如图22所示，模具组件最初被打开，然后关闭以限定一系列空腔12。密封过程中，利用与具有活塞的加热坩埚(未示出)相通的浇道将树脂注入到空腔12中。由于用于将树脂注入到空腔12中的浇道痕迹的差异，将树脂注入到各个空腔12中的压力和速度会有变化。因而可以在确定的空腔12中向上挤压半导体芯片1，所述空腔12中，接合线3的弯曲顶部会意外地与相应于电极层16的顶壁接触。由于在接合线3与空腔12的电极层16之间建立的接触，所以，在电极层16与框架组件9之间相应建立电传导。由于对于每个空腔12独立执行扫描，所以，检查记录设备可以认出和记录其导电性被检测的空腔的标识号，以及安装到空腔中的框架组件的序列号和各个单元的号。
7.第七实施例
对第七实施例进行描述，除了模具构型之外第七实施例与第五实施例基本类似，在下文中详细描述。
图23是显示根据模具建立过程容纳多框架组件的拼合模具结构的截面图。即，本实施例应用了分为三个部分11a、11b和11c的模具组件。这些拼合模具11a、11b和11c组合在一起整体形成一系列空腔12，空腔12分别容纳框架组件的多个单元。本文中，将多框架组件9安装到模具组件中并容纳在拼合模具11a与11b之间的拼合面上。拼合模具11a依次布置在空腔12的上部(或侧壁)，空腔12的顶部打开。
其它拼合模具11c装配在拼合模具11a上以共同覆盖空腔12的顶部。拼合模具11c布置分别与空腔12的顶部相匹配的电极层16，其中，电极层16经绝缘层13与拼合模具11c电绝缘。电极层16占据了拼合模具11c内壁的预定部分，其相应于空腔12的上壁，其中，它们布置成分别接近空腔12中接合线3的弯曲顶部。即，电极层16嵌在拼合模具11c的中空部分中，其布置如图24所示。分别从电极层16延伸线路，将这些线路与上述检查记录设备连接，上述检查记录设备包括导电性检测器21和电源，其形成与框架组件9的框架5连接的预定电路。检查记录设备依次扫描电极层16，以在密封过程期间持续执行监控，监控是否在电极层16与框架5之间建立了电传导。在将多框架组件9安装到模具组件中并容纳在拼合模具11a与11b之间的条件下，所有电极层16都经绝缘层13与框架5电绝缘。
模具建立过程中，将框架组件9安装到模具组件中，模具组件最初打开然后关闭。密封过程中，将树脂注入到一系列空腔12中。由于将树脂注入到空腔12中的压力和速度变化，当在确定的空腔12中向上挤压半导体芯片1时，接合线3的弯曲顶部会与空腔12的顶壁意外接触。由于电极层16布置成接近接合线3的弯曲顶部，所以接合线3的弯曲顶部会与电极层16接触。这种情况下，对每个空腔12检测在一个或多个电极层16与框架组件9之间建立的电传导。这样，检查记录设备可以认出和记录在其中检测导电性的空腔12的标识号，以及安装到空腔中的框架组件的序列号和各个单元号。
本实施例的优点在于检测和检查要求电极层面积最小。这样，可以使因膨胀系数与导热系数之间的差异而导致的问题最小化，在空腔的内壁由非金属材料的预定材料占据时可能导致这些问题。
8.第八实施例
第八实施例涉及用于检测特殊故障的方法，特殊故障中，接合线的弯曲顶部与封装表面异常接近，其中，除了框架组件的结构之外第八实施例与第五实施例基本类似，在下文中详细描述。
图25是显示根据本发明第八实施例容纳框架组件9的一个单元的模具单元10内部结构的截面图。装配在框架组件9的平台6上的半导体芯片1除了用于与电路互连的通用焊盘1a之外，有至少一个检测焊盘1m，同时框架组件9的框架5除了与用于与电路互连的通用引线2之外与至少一个检测引线2m互连，其中，检测焊盘1m经检测接合线3m与检测引线2m的内端互连。本文中，检测焊盘1m不必与半导体芯片1的电路互连，其中，优选将检测焊盘1m与电路的地线连接。另外，可以使用通常接地的特殊引线，用于检测而非单独提供检测引线2m。
上文中，检测引线3m形成为类似具有弯曲顶部的弧，这与通用的接合线3相匹配，接合线3与半导体芯片1连接，其中，这些接合线在从半导体芯片1表面测得的高度上不同。即，将检测接合线3m的弯曲顶部的高度Hm设为高于通用接合线3的弯曲顶部的高度Ho。本文中，将高度差“Hm-Ho”的差设为在最小容许极限值“δ”的裕度内，“δ”在接合线的顶部和所制造的半导体器件的封装外表面之间是允许的。本实施例中，将通用接合线3的高度Ho设为175μm，将最小容许极限值δ设为100μm，因此将检测接合线3m的高度Hm设为275μm。
第八实施例可以使用第五到第七实施例中限定的上述模具中的任何一个。为了方便，用第五实施例限定的模具单元(见图18)来描述第八实施例。
模具建立过程中，将框架组件9安装到模具单元10的空腔12中与拼合模具11a和11b的拼合面相匹配，拼合模具11a和11b最初打开然后关闭。在这一阶段，在检测接合线3m的弯曲顶部与形成在空腔12内壁上的电极层16之间形成间隙。因而，在电极层16与框架5之间没有检测到电传导。
密封过程中，将树脂注入到模具单元10的空腔12中。当半导体芯片1因空腔12中树脂的流压力而向上移动时，检测接合线3m必须先与电极层16接触，检测接合线3m的弯曲顶部与其它接合线3相比有更高的高度，如图24所示。这种接触导致了电极层16与框架5之间的电传导。这样，导电性检测器21检测所述电传导以产生警报并将导电性数据发送到标识记录器22。标识记录器22记录在其中检测导电性的空腔12的标识号以及安装到空腔12中的框架组件9的序列号和各个单元号。对于密封过程，产生用于校验或控制空腔12的操作条件的信号。对于分类过程，产生用于从生产线移去作为残次品的相应半导体器件或重检查产品。
在上述从生产线移去的半导体器件中，接合线3的弯曲顶部和封装表面之间的差等于或小于最小容许极限值δ；即，关于封装表面的误差裕度等于或小于100μm。根据本实施例，即使接合线从封装表面明显露出，也可以可靠地从生产线移去易损坏的半导体器件和低精度的半导体器件，易损坏的半导体器件的接合线可能在装运后当剥离封装外表面时露出，低精度半导体器件的性质在湿气渗入封装表面的薄部分时变差。
此外，本实施例不必设计成提供单个检测接合线而是对不同位置的每个半导体器件提供多个检测接合线。当在半导体芯片的四个角上布置不同高度的多个检测接合线时，可以判定半导体芯片的缺陷部分。这样，可以检测缺陷程度，并可以从其它产品区中分出缺陷程度较低的半导体器件。
另外，可以在半导体器件的产品的外表面上强制形成迹线，该半导体器件使用上述如图7、8和10所示的芯片固定件13制造。在图7所示的芯片固定件13的情形下，可在半导体器件的外表面的中心区域上强制形成相对较大的圆形迹线。在如图8或10所示的芯片固定件13的情况下，每个均相应于一个小圆的四个迹线形成在半导体器件的外表面的四个角上。这些迹线可用于作为通过上述实施例制造的半导体器件产品的区分标志。
本发明可以用几种形式来体现而不背离其精神或主要特征，因而上述实施例是说明性的而非限制性的，以所附的权利要求书而非前述实施例来限定本发明的范围，因而，权利要求书包含了权利要求书的边界和范围内的所有改变或者与其等同的内容。

Claims (16)

1.一种半导体器件的制造方法，其中，与引线(2)连接的半导体芯片被密封在树脂中，引线(2)的内端(2a)分别与接合线(3)互连，同时该引线的外端(2b)暴露在树脂之外，所述方法包括步骤：
进行模具建立过程，其中，包括安装在具有支撑该引线的引线撑条(8)的框架(5)的平台(6)上从而经由该接合线与该引线的内端相连的该半导体芯片的一框架组件被设置在包括一对拼合模具(11a，11b)的模具单元(10)中，使得该引线的外端支撑在该拼合模具的拼合面上，其中，该框架组件按照使该半导体芯片完全包含在空腔(12)中的方式横过该模具单元的空腔(12)桥接；
进行芯片固定过程，其中，至少一个能***该模具单元的空腔内和从该模具单元的空腔中抽出的芯片固定件(13)伸入该空腔内并挤压该半导体芯片，以将其固定在适当的位置；
进行树脂填充过程，其中，将用于形成封装(4)的树脂注入到该空腔中，其中，该半导体芯片由该芯片固定件固定在适当的位置，然后，在该空腔被树脂完全充满之前将该芯片固定件缩回到该拼合模具中；以及
进行树脂凝固过程，其中，使完全充满该空腔的树脂凝固。
2.根据权利要求1所述的半导体器件的制造方法，还包括进行框架组装过程的步骤，其中，将该半导体芯片安装在具有支撑该引线的引线撑条的框架的平台上，使得引线的内端分别与接合线互连，从而形成该框架组件。
3.根据权利要求1所述的半导体器件的制造方法，其中，在芯片固定过程之前，在该半导体器件的表面上形成保护膜(17)。
4.根据权利要求1所述的半导体器件的制造方法，其中，在树脂填充过程之前，将至少一个能够***该空腔中和从该空腔中缩回的布线固定件(20)伸入该空腔中并挤压该接合线，以将其固定在适当的位置，然后，在该空腔被树脂完全充满之前，将该布线固定件缩回到该拼合模具中。
5.根据权利要求3所述的半导体器件的制造方法，其中，在树脂填充过程之前，将至少一个能***该空腔中和从该空腔中缩回的布线固定件(20)伸入该空腔中并挤压该接合线，以将其固定在适当的位置，然后，在该空腔被树脂完全充满之前，将该布线固定件缩回到该拼合模具中。
6.一种用于制造半导体器件的设备，其中，与引线(2)连接的半导体芯片被密封在树脂中，引线(2)的内端(2a)分别与接合线(3)互连，同时该引线的外端(2b)暴露在树脂之外，所述设备包括：
一模具驱动设备，用于驱动模具单元(10)，该模具单元(10)包括：一对拼合模具(11a，11b)；一空腔(12)，用于完全地包含该半导体芯片并用于通过将引线外端支撑在该拼合模具的拼合面上来桥接框架组件(9)，其中，该半导体芯片安装在具有支撑该引线的引线撑条(8)的框架(5)的平台(6)上，从而经由该接合线连接至该引线的内端；以及，一芯片固定件(13)，其布置在该拼合模具中并操作来能***该空腔中和从该空腔中抽出，用于在伸入到该空腔中时，挤压半导体芯片，以将其固定在适当的位置上；以及一树脂注入器，用于向该空腔中注入树脂，
其中，所述模具驱动设备具有用于控制模具单元打开或闭合，用于操纵该芯片固定件***该空腔中或从该空腔中抽出，用于控制树脂向该空腔内的注入，以及用于控制操作该模具单元的温度和时间的多个机构，以及
其中，在将该框架组件放置到打开的模具单元中之后，闭合该模具单元，然后将该芯片固定件伸入该空腔中，以将该半导体芯片固定在适当的位置，及将树脂注入到该空腔中，并且在完成将树脂注入到该空腔中之前，该芯片固定件被缩回到该拼合模具中，并在完成树脂注入之后，将树脂凝固在该空腔中。
7.根据权利要求6所述的用于制造半导体器件的设备，其中，在芯片固定过程之前，在该半导体器件的表面上形成保护膜(17)。
8.根据权利要求6所述的用于制造半导体器件的设备，其中，该芯片固定件由相互联锁的多个插针构成。
9.根据权利要求6所述的用于制造半导体器件的设备，其中，该芯片固定件的尖端与该半导体芯片接触，该芯片从而被固定在该空腔中的适当位置。
10.根据权利要求6所述的用于制造半导体器件的设备，其中，该芯片固定件由相互联锁的多个插针构成，且该插针的尖端与该半导体芯片接触，该芯片从而被固定在该空腔中的适当位置。
11.根据权利要求9所述的用于制造半导体器件的设备，其中，该芯片固定件的尖端附着有用于保护该半导体芯片的缓冲件(19)。
12.根据权利要求10所述的用于制造半导体器件的设备，其中，该插针的尖端分别附着有用于保护该半导体芯片的缓冲件(19)。
13.根据权利要求6所述的用于制造半导体器件的设备，其中，该芯片固定件的尖端与该框架的平台或用于支撑该框架的平台的台杆(7)接触。
14.根据权利要求6所述的用于制造半导体器件的设备，其中，该芯片固定件由多个相互联锁的插针构成，且该插针的尖端与该框架的平台或用于分别支持该框架的平台的台杆接触。
15.根据权利要求6所述的用于制造半导体器件的设备，其中，该模具单元还包括至少一个布线固定件(20)，其安装在该拼合模具中并能***该空腔中和从该空腔中抽出，其中，在伸入到该空腔中时，该布线固定件挤压该接合线，以将其固定在适当的位置上，
其中，所述模具驱动设备包括用于操纵该布线固定件***到该空腔中或从该空腔中抽出的机构，以及
其中，在将该框架组件设置到打开的模具单元中之后，闭合该模具单元，然后将该布线固定件伸入该空腔中并挤压该接合线以将其固定在适当的位置，并在该空腔被树脂完全充满之前，将该布线固定件缩回到拼合模具中。
16.根据权利要求15所述的用于制造半导体器件的设备，其中，该布线固定件的与该接合线接触的尖端具有弯曲的形状，该弯曲形状基本上与互连着该空腔中的引线内端的接合线的弯曲顶部相一致。
CNB021611092A 2001-12-07 2002-12-05 半导体器件的制造方法和用于制造半导体器件的设备 Expired - Fee Related CN1220254C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP374323/2001 2001-12-07
JP2001374323A JP3722058B2 (ja) 2001-12-07 2001-12-07 半導体素子の製造方法及び製造装置
JP2002093179A JP3656611B2 (ja) 2002-03-28 2002-03-28 半導体素子の検査方法及び製造装置
JP093179/2002 2002-03-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100875521A Division CN100416790C (zh) 2001-12-07 2002-12-05 半导体器件的制造和检查的方法与设备

Publications (2)

Publication Number Publication Date
CN1441471A CN1441471A (zh) 2003-09-10
CN1220254C true CN1220254C (zh) 2005-09-21

Family

ID=27615642

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021611092A Expired - Fee Related CN1220254C (zh) 2001-12-07 2002-12-05 半导体器件的制造方法和用于制造半导体器件的设备

Country Status (5)

Country Link
US (2) US7319042B2 (zh)
KR (3) KR100566496B1 (zh)
CN (1) CN1220254C (zh)
HK (1) HK1055354A1 (zh)
TW (1) TW589694B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486557B2 (ja) * 1998-07-30 2004-01-13 宮崎沖電気株式会社 トランスファ成形装置及び半導体装置の製造方法
JP2007080923A (ja) * 2005-09-12 2007-03-29 Oki Electric Ind Co Ltd 半導体パッケージの形成方法及び半導体パッケージを形成するための金型
TW200739756A (en) * 2006-04-03 2007-10-16 qin-dong Liu Method of packaging flash memory cards
JP2008091527A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法
CN105225970B (zh) * 2014-06-25 2018-08-17 海太半导体（无锡）有限公司 一种半导体存储器制作模具
WO2016092994A1 (ja) * 2014-12-12 2016-06-16 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
CN105676114A (zh) * 2016-03-21 2016-06-15 安拓锐高新测试技术（苏州）有限公司 一种用于扁平引脚芯片的测试装置
JP2018107364A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置
IT201700053915A1 (it) * 2017-05-18 2018-11-18 St Microelectronics Srl Procedimento di packaging di prodotti a semiconduttore, prodotto ed utensile di stampaggio corrispondenti
CN109000207B (zh) * 2017-06-06 2020-09-15 光宝科技股份有限公司 光源组件
CN107599450B (zh) * 2017-10-24 2020-03-17 山东非金属材料研究所 一种夹芯材料成型方法
JP7300353B2 (ja) * 2019-09-13 2023-06-29 ファスフォードテクノロジ株式会社 ダイボンディング装置および半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5978536A (ja) * 1982-10-27 1984-05-07 Matsushita Electronics Corp 樹脂封止形半導体装置の絶縁性試験方法
JPH04225241A (ja) 1990-12-26 1992-08-14 Oki Electric Ind Co Ltd 樹脂封止半導体装置の製造方法及びリードフレーム
JPH0629340A (ja) 1992-07-13 1994-02-04 Sony Corp 樹脂封止型半導体装置用成形金型及びそれに用いた半導体チップの樹脂封止方法
JP2580973B2 (ja) * 1993-08-25 1997-02-12 日本電気株式会社 半導体封止用成形金型及び樹脂封止方法
JPH07161747A (ja) * 1993-12-10 1995-06-23 Fujitsu Ltd 半導体装置の製造方法及びこれを使用する樹脂封止装置
JPH07169786A (ja) 1993-12-15 1995-07-04 Sony Corp 樹脂封止型半導体装置及びその製造方法並びに樹脂封止用成形金型
US5770479A (en) * 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process
JP2959481B2 (ja) 1996-08-15 1999-10-06 日本電気株式会社 樹脂封止型半導体装置及びその製造方法
JP3902846B2 (ja) 1996-10-25 2007-04-11 ユー・エム・シー・ジャパン株式会社 半導体装置の製造方法及びこの製造方法に用いる金型
JPH11274196A (ja) * 1998-03-26 1999-10-08 Seiko Epson Corp 半導体装置の製造方法およびモールドシステム並びに半導体装置
JP2937191B1 (ja) * 1998-04-30 1999-08-23 日本電気株式会社 樹脂流動評価装置
JP2000003923A (ja) 1998-06-16 2000-01-07 Hitachi Ltd 半導体装置の樹脂封止方法及びその樹脂封止装置
JP2001185569A (ja) 1999-12-27 2001-07-06 Seiko Epson Corp 半導体装置及びその製造方法、半導体装置の製造装置、回路基板並びに電子機器
JP2001228192A (ja) 2000-02-18 2001-08-24 Oht Inc 検査装置及び検査装置の保持具

Also Published As

Publication number Publication date
KR100566496B1 (ko) 2006-03-31
KR20050082167A (ko) 2005-08-22
KR100572979B1 (ko) 2006-04-24
KR20060009399A (ko) 2006-01-31
HK1055354A1 (en) 2004-01-02
US20070264756A1 (en) 2007-11-15
CN1441471A (zh) 2003-09-10
US20030143780A1 (en) 2003-07-31
TW200302534A (en) 2003-08-01
US7319042B2 (en) 2008-01-15
TW589694B (en) 2004-06-01
KR100581674B1 (ko) 2006-05-22
KR20030047775A (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
CN1220254C (zh) 半导体器件的制造方法和用于制造半导体器件的设备
US7378301B2 (en) Method for molding a small form factor digital memory card
KR101833068B1 (ko) 반도체 장치의 제조 방법
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
TWI671829B (zh) 半導體裝置之製造方法
JP2017092221A (ja) 樹脂封止装置及び樹脂封止方法
CN1722401A (zh) 半导体器件的制造和检查的方法与设备
JP2010050262A (ja) 半導体装置及びその製造方法
JP2010045285A (ja) 樹脂封止装置及び樹脂封止方法
TWI482251B (zh) Lead frame and method of manufacturing
KR20060123909A (ko) 반도체 패키지의 비수평 어레이 몰딩 방법
SG180138A1 (en) A process for manufacturing a molded leadframe
TW201330122A (zh) 積體電路封裝以及裝配積體電路封裝之方法
JP2011040625A (ja) 半導体装置の製造方法
JP2006073600A (ja) 半導体装置およびその製造方法
KR101835787B1 (ko) 반도체 패키지 제조용 금형 장치
JP2785770B2 (ja) 樹脂封止半導体装置の製造方法およびその製造装置
JP2001185567A (ja) 半導体装置およびその製造方法
KR20060134602A (ko) 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법
CN100452381C (zh) 导线架式半导体封装件及其导线架
JP3087395B2 (ja) 電子部品の製造方法
CN1893005A (zh) 防止封装元件溢胶的方法
JPH09181105A (ja) 半導体樹脂封止用金型
CN111416000A (zh) 一种感光芯片封装件及其制作方法
JP2012256627A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050921

Termination date: 20161205

CF01 Termination of patent right due to non-payment of annual fee