CN1217385C - 栅绝缘膜的形成方法 - Google Patents

栅绝缘膜的形成方法 Download PDF

Info

Publication number
CN1217385C
CN1217385C CN021276684A CN02127668A CN1217385C CN 1217385 C CN1217385 C CN 1217385C CN 021276684 A CN021276684 A CN 021276684A CN 02127668 A CN02127668 A CN 02127668A CN 1217385 C CN1217385 C CN 1217385C
Authority
CN
China
Prior art keywords
film
gate insulating
mentioned
insulating film
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN021276684A
Other languages
English (en)
Other versions
CN1405846A (zh
Inventor
菊地修一
木绵正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1405846A publication Critical patent/CN1405846A/zh
Application granted granted Critical
Publication of CN1217385C publication Critical patent/CN1217385C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

形成不使元件隔离能力下降的具有不同膜厚度的栅绝缘膜。在上述半导体衬底1上形成膜厚度不同的栅绝缘膜的栅绝缘膜形成方法中，其特征在于包含：在形成厚的栅绝缘膜9和薄的栅绝缘膜10后，在该栅绝缘膜9、10上形成多晶硅膜11的工序；在上述多晶硅膜11的规定区域上形成多晶硅氮化膜14后，把该多晶硅氮化膜14作为掩模选择氧化上述多晶硅膜11形成元件隔离膜15A和栅绝缘膜15B的工序。

Description

栅绝缘膜的形成方法
技术领域
本发明涉及栅绝缘膜的形成方法，更详细地说，涉及实现具有膜厚度不同的多种栅绝缘膜的高耐压MOS晶体管的技术。
背景技术
以下，参照附图说明以往的栅绝缘膜的形成方法。
进而，在以下的说明中，介绍在半导体衬底上具有由厚的栅绝缘膜和薄的栅绝缘膜组成的2种膜厚度，在厚的栅绝缘膜上形成高耐压MOS晶体管，在薄的栅绝缘膜上形成通常耐压MOS晶体管的膜厚度不同的多种栅绝缘膜的形成方法。
首先，用已知的LOCOS技术把形成在一导电型的半导体衬底，例如P型半导体衬底101上的氧化膜以及硅氮化膜作为掩模，形成由LOCOS膜组成的元件分离膜102(参照图13(a))。
以下，在除去上述氧化膜以及硅氮化膜后，如图13(b)所示，把上述元件隔离膜102作为掩模进行热氧化，在上述衬底101上形成厚的栅绝缘膜103。
接着，如图13(c)所示，在一个(高耐压MOS晶体管形成区域上)厚的栅绝缘膜103上形成光敏抗蚀剂膜104后，把该光敏抗蚀剂膜104作为掩模除去另一个(通常耐压MOS晶体管形成区域)厚的栅绝缘膜103。
进而，在除去上述光敏抗蚀剂膜104后，如图14(a)所示，在热氧化除去上述厚的栅绝缘膜103的通常耐压MOS晶体管形成区域上形成薄的栅绝缘膜105。
而后，如图14(b)所示在厚的栅绝缘膜103以及薄的绝缘膜105上形成栅电极用的导电膜后，图案化该导电膜形成栅电极106A、106B。
而后，如与上述栅电极106A、106B相邻那样分别形成N型的杂质区域(源漏区107、108、109、110)，以下，虽然省略图示的说明，但在如覆盖它们那样形成层间绝缘膜后，在上述源漏区域107、108、109、110上形成经接触孔连接的金属配线，在厚的栅绝缘膜103上形成高耐压MOS晶体管，在薄的栅绝缘膜105上形成通常耐压MOS晶体管。
但是在上述工艺中，在蚀刻厚的栅绝缘膜103时，因为元件隔离膜102也被蚀刻(参照图13(c)所示的尺寸)，所以该元件隔离膜102变薄，存在元件隔离能力下降的问题。
这是因为需要的耐压越高，栅绝缘膜的膜厚度需要越厚，而在该除去时除去被形成在整个通常耐压区域上的栅绝缘膜，所以，同时削减了元件隔离膜。因此，消除量越多，元件隔离能力下降越多。
发明内容
为了解决上述现有技术中存在的问题，提出了本发明。
本发明提供了一种栅绝缘膜的形成方法，其特征在于包括下列步骤：在半导体层上形成膜厚不同的多个栅绝缘膜，在形成上述膜厚不同的多个栅绝缘膜后，在该栅绝缘膜上形成导电膜；以及在上述导电膜的规定区域上形成耐氧化膜之后，把该耐氧化膜作为掩模选择氧化上述导电膜，以形成选择氧化膜。
此外，在上述半导体层上形成膜厚不同的多个栅绝缘膜的步骤包括：在上述半导体层上形成具有第1膜厚的栅绝缘膜；在除去被形成在该半导体层上的规定区域上的具有第1膜厚的栅绝缘膜后，形成具有比上述第1膜厚薄的第2膜厚的栅绝缘膜，使其与上述具有第1膜厚的栅绝缘膜相连。
根据本发明的栅绝缘膜的形成方法，上述选择绝缘膜的形成步骤最好和形成元件隔离膜的步骤是同一步骤。
如果采用本发明，则不使LOCOS绝缘膜的厚度减少，就可以容易形成由多种膜厚度组成的栅绝缘膜，而且不降低元件隔离能力。
附图说明
图1是展示适用本发明的半导体器件的制造方法的断面图。
图2是展示适用本发明的半导体器件的制造方法的断面图。
图3是展示适用本发明的半导体器件的制造方法的断面图。
图4是展示适用本发明的半导体器件的制造方法的断面图。
图5是展示适用本发明的半导体器件的制造方法的断面图。
图6是展示适用本发明的半导体器件的制造方法的断面图。
图7是展示适用本发明的半导体器件的制造方法的断面图。
图8是展示适用本发明的半导体器件的制造方法的断面图。
图9是展示适用本发明的半导体器件的制造方法的断面图。
图10是展示适用本发明的半导体器件的制造方法的断面图。
图11是展示适用本发明的半导体器件的制造方法的断面图。
图12是展示适用本发明的半导体器件的制造方法的断面图。
图13是展示以往的栅绝缘膜的形成方法的断面图。
图14是展示以往的栅绝缘膜的形成方法的断面图。
具体实施方式
以下，有关本发明的栅绝缘膜的形成方法的实施方式，参照附图说明把本发明适用于混装有构成显示器驱动用驱动器的各种MOS晶体管形成的半导体器件的实施方案。
进而，在上述显示器中，有LCD显示器，LED显示器，有机EL(电致发光)显示器，无机EL显示器，PDP(等离子体显示器)，FED(场致发射显示器)等各种平板显示器。
以下，如果以一例说明LCD驱动器，则该LCD驱动器，从图12的左侧开始由以下部分构成：高耐压(例如，50V)的P沟MOS晶体管(A)、通常耐压(例如，10V)的P沟MOS晶体管(B)、通常耐压的(例如，10V)N沟MOS晶体管(C)、高耐压(例如，50V)的N沟MOS晶体管(D)以及电平移位用(例如，50V)的N沟MOS晶体管(E)。
以下，说明上述栅绝缘膜的形成方法。
首先，如图1所示热氧化一导电型为例如P型的半导体(Si)衬底上面，大致形成100nm膜厚度的绝缘膜2(用于形成后述的LOCOS绝缘膜，称为衬垫绝缘膜)，在其上大致形成100nm膜厚度的硅氮化膜。
此外，在高耐压的P沟MOS晶体管，通常耐压的P沟型MOS晶体管，通常耐压的N沟MOS晶体管的各形成区域上形成光敏抗蚀剂膜4，把该光敏抗蚀剂膜4作为掩模除去高耐压的N沟MOS晶体管以及电平移位用N沟MOS晶体管的各形成区域上的硅氮化膜3。
而后，把上述光敏抗蚀剂膜4以及硅氮化膜3作为掩模，在加速电压80KeV、注入量1×1013/cm2的注入条件下注入P型杂质，例如硼离子，在上述高耐压的N沟MOS晶体管以及电平移位用N沟MOS晶体管的各形成区域下部，形成P阱区域形成用离子注入层5A。
以下，在除去上述光敏抗蚀剂膜4后，把硅氮化膜3作为掩模选择氧化(在大致1000℃的N2气体中1小时)，如图2所示在高耐压的N沟MOS晶体管以及电平移位用N沟MOS晶体管的各形成区域上大致形成800nm膜厚度的LOCOS绝缘膜6的同时，扩散许多该LOCOS绝缘膜6下部的上述离子注入层5A，形成杂质层5B(进而，该杂质5B，经由后述的图3所示的扩散工序成为P阱区域5。)。
此外，在通常耐压的P沟MOS晶体管，通常耐压的N沟MOS晶体管，高耐压的N沟MOS晶体管以及电平移位用N沟MOS晶体管的各形成区域上形成光敏抗蚀剂膜7，把该光敏抗蚀剂膜7作为掩模，在加速电压160KeV、注入量4×1012/cm2的注入条件下离子注入N型杂质，例如磷离子，在上述高耐压的P沟MOS晶体管的形成区域下部上形成N阱区域形成用的离子注入层8A。
接着，在除去上述光敏抗蚀剂膜7以及LOCOS绝缘膜6后，通过如图3所示那样地扩散(大致在1200℃的N2气体中8小时)处理上述离子注入层5A(杂质层5B)以及离子注子层8A，分别形成P阱区域5以及N阱区域8。
此外，以大致875℃热氧化衬底整个面，大致形成120nm膜厚度的厚的栅绝缘膜9(第1栅绝缘膜的一部分)。进而，在该栅绝缘膜9的高耐压的P沟MOS晶体管形成区域上的局部、高耐压的N沟MOS晶体管形成区域上的局部以及电平移位用N沟MOS晶体管形成区域上的局部上，形成光敏抗蚀剂膜(省略图示)，除去未用该光敏抗蚀剂膜覆盖的区域的栅绝缘膜9。
进而，在除去上述光敏抗蚀剂膜后，以大致850℃热氧化衬底整个面，通过进一步加上在900℃的氮气中加热10分钟的热处理，大致形成15nm膜厚度的薄的栅绝缘膜10(第1栅绝缘膜的局部)。进而，通过本工序，上述栅绝缘膜9的下部衬底表层被氧化，栅绝缘膜9的膜厚度又增加了一些。
而后，在整个衬底面上形成大致50nm膜厚度的多晶硅膜11(用于形成后述的LOCOS绝缘膜，称为衬垫多晶硅膜)后，把形成在该多晶硅膜11上的光敏抗蚀剂膜12作为掩模，在加速电压140KeV、注入量7×1012/cm2的注入条件下离子注入N型杂质，例如磷离子。由此，如图3所示在被形成在高耐压的P沟MOS晶体管形成区域和通常耐压的P沟MOS晶体管形成区域之间的元件隔离膜15A(参照图4)的下部、通常耐压的P沟MOS晶体管形成区域以及通常耐压的N沟MOS晶体管形成区域的下部，高耐压的N沟MOS晶体管的漏形成区域以及电平移位用N沟MOS晶体管的漏形成区域上，形成离子注入层13A。
接着，把形成在上述多晶硅膜11上的硅氮化膜14作为掩模在衬底上选择氧化，如图4所示形成由LOCOS绝缘膜组成的元件隔离膜15A以及由LOCOS绝缘膜组成的第2栅绝缘膜15B。通过该选择氧化，扩散上述离子注入层13A，如图4所示在被形成在高耐压的P沟MOS晶体管形成区域和通常耐压的P沟MOS晶体管形成区域之间的元件隔离膜15A的下部，形成N型的沟道停止层13B，在通常耐压的P沟MOS晶体管形成区域以及通常耐压的N沟MOS晶体管形成区域的下部形成N阱区域(NW)13，在高耐压的N沟MOS晶体管形成区域上形成如包含上述第3栅绝缘膜15B的下部那样的漏区域13C，而后在电平移位用的N沟MOS晶体管形成区域上形成包含上述第3栅绝缘膜15B的下部的漏区域13D。进而，在图中，经和N阱区域(NW)同样工序形成的上述N型沟道停止层13B、漏区域13C、漏区域13D，为了方便图示为NW。
如上所述在本发明中，如上述那样形成厚的栅绝缘膜9(第1栅绝缘膜的一部分)，在除去上述厚的栅绝缘膜9的一部分后，形成薄的栅绝缘膜10(第1栅绝缘膜的一部分)，进而，因为形成如与上述厚的栅绝缘膜9相连那样由LOCOS绝缘膜组成的第2栅绝缘膜15B，所以以和该第2栅绝缘膜15同一工序形成的元件隔离膜15A，由于在如以往的制造方法那样形成元件隔离膜102后，形成膜厚度不同的多种栅绝缘膜103、105，因而可以抑制该元件隔离膜102被削减，元件隔离能力下降的问题。
以下，如图5所示在上述衬底上的高耐压的P沟MOS晶体管形成区域上的局部、通常耐压的P沟MOS晶体管形成区域上、被形成在通常耐压的N沟MOS晶体管形成区域和高耐压的N沟MOS晶体管形成区域之间的元件隔离膜15A上的一部分、高耐压的N沟MOS晶体管形成区域上、被形成在高耐压N型MOS晶体管形成区域和电平移位用N沟MOS晶体管形成区域之间的元件隔离膜15A上的局部以及电平移位用N沟MOS晶体管形成区域上，形成光敏抗蚀剂膜16，把该光敏抗蚀剂膜16作为掩模，在加速电压160KeV、注入量1.45×1013/cm2的注入条件下离子注入P型杂质，例如硼离子，在各区域上形成离子注入层17A。
接着，在除去上述光敏抗蚀剂膜16后，如图6所示通过扩散(在大致1100℃的N2气体中3小时)处理上述离子注入层17A，形成高耐压的P沟MOS晶体管的漏区域17B，形成通常耐压的N沟MOS晶体管的P阱区域(PW)17，在被形成在通常耐压的N沟MOS晶体管形成区域和高耐压的N沟MOS晶体管形成区域之间的元件隔离膜15A的下部形成P型的沟道停止层17C，而后在被形成在高耐压的N沟MOS晶体管形成区域和电平移位用N沟MOS晶体管形成区域之间的元件隔离膜15A的下部形成P型的沟道停止层17D。进而，在图中，经和P阱区域(PW)同样的工序形成的上述漏区域17B、P型的沟道停止层17C、P型的沟道停止层17D，为了方便图示为PW。
此外，在上述高耐压的P沟MOS晶体管、通常耐压的P沟MOS晶体管、通常耐压的N沟MOS晶体管、高耐压的N沟MOS晶体管的漏区域13C以及电平移位用N沟MOS的漏区域13D的各区域上，形成光敏抗蚀剂膜18。
而后，把该光敏抗蚀剂膜18作为掩模，在上述高耐压的N沟MOS晶体管的栅电极形成区域的下部以及电平移位用的N沟MOS晶体管的栅电极形成区域(薄的栅绝缘膜10)的下部，离子注入阈值电压调整用的P型杂质，例如硼离子，形成离子注入层19A。进而，在本工序中，首先，为了上述电平移位用的N沟MOS晶体管的阈值电压调整用，在例如加速电压35KeV、注入量1×1012/cm2的注入条件下进行第1离子注入，接着为了高耐压的N沟MOS晶体管的阈值电压调整用，在例如加速电压160KeV、注入量1×1012/cm2的注入条件下进行第2离子注入。进而，上述的第1离子注入工序和第2离子注入工序的工序顺序，也可以相反。
此外，这时，在本工序中，采用和对上述高耐压的N沟MOS晶体管的阈值电压调整用离子注入一同进行对电平移位用的N沟MOS晶体管的阈值电压调整用的离子注入的工艺，但也可以用其它工艺进行这些工序。
接着，在除去上述光敏抗蚀剂膜18后，在上述整个衬底面上形成大致50nm膜厚度的多晶硅膜。这时，在上述的选择氧化工序(参照图4)中，在多晶硅膜11被消耗的区域，和未消耗的区域中，在多晶硅膜的全部膜厚度上可能出现厚度差。即，如图7所示，在元件隔离膜15A和第3栅绝缘膜15B上形成薄的多晶硅膜20A，在此外的区域上形成厚的多晶硅膜20B。进而，上述厚的多晶硅膜20B，经后述的工序构成栅电极25A、25B、25C、25D、25E的一部分(参照图8)。如果进一步说明，则在本实施方式中，为了得到具有上述那样所希望的膜厚度的多晶硅膜20B，在形成LOCOS绝缘膜时使用的多晶硅膜11上，再重叠多晶硅膜，但通过调整上述多晶硅膜11的膜厚度，还可以省略该多晶硅膜重叠工序。
进而，在本实施方式中，因为使在形成LOCOS绝缘膜时使用的多晶硅膜残留一些，所以与除去该多晶硅膜，重新在栅电极形成中形成多晶硅膜相比，可以削减制造工序数。但是，本发明，并不排除除去在形成上述LOCOS绝缘膜时使用的多晶硅膜，在栅电极形成中重新形成多晶硅膜的工艺。
此外，在上述高耐压的P沟MOS晶体管、通常耐压N沟MOS晶体管、高耐压N沟MOS晶体管以及电平移位用N沟MOS晶体管的各区域上形成光敏抗蚀剂膜21。
而后，把该光敏抗蚀剂膜21作为掩模，在上述通常耐压的P沟MOS晶体管的阈值调整用中，在加速电压40KeV、注入量2.25×1012/cm2的注入条件下离子注入P型杂质，例如硼离子，形成离子注入层22A。
此外，在除去上述光敏抗蚀剂膜21后，在上述多晶硅膜20A、20B上实施把例如POCl3作为热扩散源的磷掺杂处理。进而，在上述多晶硅膜20A、20B上形成硅化物膜(在本实施方式中，是钨硅化物(WSix)膜)，如图8所示把光敏抗蚀剂膜23作为掩模形成该钨硅化物膜以及多晶硅膜图案，在多晶硅膜20上形成叠层有钨硅化物膜24的栅电极25A、25B、25C、25D、25E。进而，构成上述栅电极25A、25B、25C、25D、25E的导电膜，可以有各种变化，例如可以是只由多晶硅膜组成的单层构造。
以下，把光敏抗蚀剂膜(图示省略)作为掩模，蚀刻除去上述高耐压的P沟MOS晶体管的源形成区域一方的栅绝缘膜9、10以及高耐压的N沟MOS晶体管的源形成区域一方的栅绝缘膜9、10(参照图9)。
此外，如图9所示在形成光敏抗蚀剂膜26后，把该光敏抗蚀剂膜26作为掩模进行各N沟MOS晶体管的低浓度的N-型源漏形成用的离子注入。即，在上述光敏抗蚀剂膜26以及上述栅电极25C、25D、25E，还有元件隔离膜15A以及栅绝缘膜15B变为掩模的状态下，通过在加速电压60KeV、注入量7.5×1012/cm2的注入条件下离子注入N型杂质，例如磷离子，由此形成经由上述栅绝缘膜10与栅电极25C相连那样的低浓度的源漏区域27A、27B，经由上述栅绝缘膜9和栅绝缘膜15B形成与栅电极25D相连那样低浓度的源漏区域27C、27D，经由上述栅绝缘膜10和栅绝缘膜15B形成与栅电极25E相连那样的低浓度的源漏区域27E、27F。
接着，用CVD氧化法在整个面上形成大致300nm厚的绝缘膜，通过各向异性蚀刻该绝缘膜，如图10所示在各栅电极25A、25B、25C、25D、25E的侧壁部分上形成侧壁隔层膜28。
进而，在形成光敏抗蚀剂膜29后，把该光敏抗蚀剂膜29作为掩模进行各N沟MOS晶体管的高浓度的N+型源漏形成用的离子注入。即，在上述光敏抗蚀剂膜29以及上述栅电极25C、25D、25E、元件隔离膜15A以及栅绝缘膜15B，还有上述侧壁隔层膜28成为掩模的状态下，在加速电压70KeV、注入量5×1015/cm2的注入条件下离子注入N型杂质，例如砷离子，经由上述侧壁隔层膜28形成与上述栅电极25C相连那样的高浓度的源漏区域30A、30B，经由上述侧壁隔层膜28和上述栅绝缘膜15B形成与上述栅电极25D相连那样的高浓度的源漏区域30C、30D，经由上述侧壁隔层膜28和上述栅绝缘膜15B形成与上述栅电极25E相连那样的高浓度的源漏区域30E、30F。
接着，在形成光敏抗蚀剂膜31后，把该光敏抗蚀剂膜31作为掩模进行各P沟MOS晶体管的P型源漏形成用的离子注入。即，在上述光敏抗蚀剂膜31以及上述栅电极25A、25B、元件隔离膜15A以及栅绝缘膜15B，还有上述侧壁隔层膜28变为掩模的状态下，通过在加速电压40KeV、注入量3×1015/cm2的注入条件下离子注入P型杂质，例如二氟化硼离子，经由上述侧壁隔层膜28和上述栅绝缘膜15B形成与上述栅电极25A相连的源漏区域32A、32B，经由上述侧壁隔层膜28形成与上述栅电极25B相连那样的源漏区域32C、32D。
进而，如图12所示在整个面上形成层间绝缘膜(在本实施方式中，是NSG膜和BPSG膜的叠层膜)33，经由形成在该层间绝缘膜33上的接触孔，形成与各源漏区域32A、32B、32C、32D、30A、30B、30C、30D、30E、30F连接的金属配线(例如，Al膜，Al-Si膜，Al-Si-Cu膜等)34。由此，形成构成LCD驱动器的各种晶体管。
而后，虽然省略图示的说明，但在整个面上形成钝化膜，本发明的半导体器件完成。
如上所述在本发明适用的半导体器件中，通过把构成LOCOS偏置构造的栅绝缘膜的膜厚度，设置成包含由热氧化法形成的膜厚度厚的栅绝缘膜9和膜厚度薄的栅绝缘膜10，还有用选择氧化法形成的LOCOS绝缘膜15B的3层构造，与以往的LOCOS偏置构造(在用具有1种膜厚度的热氧化法形成的栅绝缘膜，和用与该栅绝缘膜相连的选择氧化法形成的LOCOS绝缘膜组成的栅绝缘膜上构成栅电极的构造)的半导体器件相比，可以进一步缓和电场集中。
进而，在本实施方式中，介绍了把本发明适用在电平移位用的N沟MOS晶体管中的一例，但在由P沟MOS晶体管组成的电平移位电路中也可以适用本发明，进而，即使在只需要漏极耐压的高耐压MOS晶体管中也可以适用，特别可以适用在通常耐压的MOS晶体管和高耐压晶体管混装，具有多种栅绝缘膜的膜厚度的栅绝缘膜的形成工艺中。
此外，在形成LOCOS绝缘膜前，通过多次重复由热氧化法形成膜厚度厚的栅绝缘膜的工序，和在除去上述厚的栅绝缘膜的一部分后，用热氧化法形成薄的绝缘膜的工序，不减少LOCOS绝缘膜的膜厚度，也可以进一步形成具有多种膜厚度的栅绝缘膜。
如果进一步说，则不形成LOCOS绝缘膜，通过重复由热氧化法形成膜厚度厚的栅绝缘膜的工序，和在除去该厚的栅绝缘膜的一部分后，用热氧化法形成薄的栅绝缘膜的工序，也可以形成具有多种膜厚度的栅绝缘膜。

Claims (3)

1、一种栅绝缘膜的形成方法，其特征在于包括下列步骤：
在半导体层上形成膜厚不同的多个栅绝缘膜，
在形成上述膜厚不同的多个栅绝缘膜后，在该栅绝缘膜上形成导电膜；以及
在上述导电膜的规定区域上形成耐氧化膜之后，把该耐氧化膜作为掩模选择氧化上述导电膜，以形成选择氧化膜。
2、如权利要求1所述的栅绝缘膜的形成方法，其特征在于：在上述半导体层上形成膜厚不同的多个栅绝缘膜的步骤包括：
在上述半导体层上形成具有第1膜厚的栅绝缘膜；
在除去被形成在该半导体层上的规定区域上的具有第1膜厚的栅绝缘膜后，形成具有比上述第1膜厚薄的第2膜厚的栅绝缘膜，使其与上述具有第1膜厚的栅绝缘膜相连。
3、权利要求1所述的栅绝缘膜的形成方法，其特征在于：上述选择绝缘膜的形成步骤和形成元件隔离膜的步骤是同一步骤。
CN021276684A 2001-08-10 2002-08-07 栅绝缘膜的形成方法 Expired - Fee Related CN1217385C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP243726/2001 2001-08-10
JP2001243726A JP4717283B2 (ja) 2001-08-10 2001-08-10 ゲート絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
CN1405846A CN1405846A (zh) 2003-03-26
CN1217385C true CN1217385C (zh) 2005-08-31

Family

ID=19073775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN021276684A Expired - Fee Related CN1217385C (zh) 2001-08-10 2002-08-07 栅绝缘膜的形成方法

Country Status (5)

Country Link
US (1) US6613659B2 (zh)
JP (1) JP4717283B2 (zh)
KR (1) KR100503190B1 (zh)
CN (1) CN1217385C (zh)
TW (1) TW548847B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4804666B2 (ja) * 2001-08-10 2011-11-02 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
JP4421629B2 (ja) 2007-04-25 2010-02-24 株式会社東芝 半導体装置の製造方法
JP2011100946A (ja) * 2009-11-09 2011-05-19 Toshiba Corp 半導体記憶装置
US9435915B1 (en) 2012-09-28 2016-09-06 Rockwell Collins, Inc. Antiglare treatment for glass
CN105355596A (zh) * 2014-08-20 2016-02-24 北大方正集团有限公司 一种cmos器件制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139759A (ja) * 1990-09-29 1992-05-13 Nec Corp Ｍｏｓ型半導体装置の製造方法
JP2744126B2 (ja) * 1990-10-17 1998-04-28 株式会社東芝 半導体装置
JP3063051B2 (ja) * 1995-01-31 2000-07-12 三洋電機株式会社 半導体装置の製造方法
JP3230184B2 (ja) * 1996-10-28 2001-11-19 シャープ株式会社 半導体装置の製造方法
TW389944B (en) * 1997-03-17 2000-05-11 United Microelectronics Corp Method for forming gate oxide layers with different thickness
JP2001068560A (ja) * 1999-08-30 2001-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2001068559A (ja) * 1999-08-30 2001-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001077205A (ja) * 1999-09-07 2001-03-23 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2001298095A (ja) * 2000-04-13 2001-10-26 Nec Corp Ｍｏｓ型半導体装置の製造方法
JP2002009168A (ja) * 2000-06-19 2002-01-11 Nec Corp 半導体装置及びその製造方法
JP4804666B2 (ja) * 2001-08-10 2011-11-02 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法

Also Published As

Publication number Publication date
US20030032266A1 (en) 2003-02-13
CN1405846A (zh) 2003-03-26
US6613659B2 (en) 2003-09-02
KR20030014156A (ko) 2003-02-15
TW548847B (en) 2003-08-21
JP4717283B2 (ja) 2011-07-06
KR100503190B1 (ko) 2005-07-25
JP2003060074A (ja) 2003-02-28

Similar Documents

Publication Publication Date Title
CN1206712C (zh) 半导体装置的制造方法
CN1755945A (zh) 半导体器件
CN1941373A (zh) 半导体装置及其制造方法
CN1770410A (zh) 半导体装置及其制造方法
CN1832174A (zh) 半导体装置
CN1738057A (zh) 具有增强的屏蔽结构的金属氧化物半导体器件
CN1714451A (zh) 双晶体管或非器件
CN1230909C (zh) 半导体器件及其制造方法
US7705399B2 (en) Semiconductor device with field insulation film formed therein
CN1841684A (zh) 半导体装置的制造方法
JP4997694B2 (ja) 半導体装置およびその製造方法
CN1258817C (zh) 半导体器件及其制造方法
CN1259729C (zh) 半导体器件及其制造方法
CN1767160A (zh) 半导体装置的制造方法
CN1217385C (zh) 栅绝缘膜的形成方法
CN1832127A (zh) 半导体器件及其制造方法
CN1941420A (zh) 半导体装置及其制造方法
CN100345281C (zh) 半导体装置的制造方法
CN1232299A (zh) 半导体器件
CN1355934A (zh) 半导体及其制造方法
CN1244153C (zh) 半导体装置及其制造方法
CN101097961B (zh) 半导体装置及其制造方法
US20090065858A1 (en) Dmos transistor and fabrication method thereof
CN1395315A (zh) 半导体装置及其制造方法
CN1288754C (zh) 半导体装置与其图案设计方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050831

Termination date: 20210807

CF01 Termination of patent right due to non-payment of annual fee