CN1213222A

CN1213222A - 输入电路

Info

Publication number: CN1213222A
Application number: CN98120062A
Authority: CN
Inventors: 渡会诚一
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-09-29
Filing date: 1998-09-29
Publication date: 1999-04-07
Anticipated expiration: 2018-09-29
Also published as: CN1103140C; KR100310883B1; JPH11112322A; JP3159247B2; US6121792A; KR19990030203A

Abstract

为了提供IC的一种输入电路,它要求在接收LOW电平信号时流向输入端子的电流能被限制到最小,并且在不引起输入电路的转换性能退化的情况下适当控制输入阈值电平,这样的输入电路包括:电流控制装置(103、104与108),输入电平传送装置(101),电平转换装置(102),反向换流器(111与115),转换电流生成装置(105、106、109与110)。

Description

输入电路

本发明涉及IC(集成电路)输入电路，用于从外部接收数据信号。

输入电路用来通过数据总线接收在不同的IC之间变换的数据信号，例如，当逻辑信号在IC之间变换时，接收HIGH电平信号或LOW电平信号。IC输入电路有一个用来接收IC外部的数据信号的输入端子和用来传送IC内部接收到的信号的输出端子。

考虑到逻辑信号在IC之间进行变换，信号电平被标准化，这样信号的HIGH电平或LOW电平就可以公共地加以区别，并且每个信号都根据标准来变换。例如，根据TTL(晶体管-晶体管逻辑电路)接口标准，进行变换的HIGH电平信号的最低电压(在下文中缩写为VOHMIN)定义为2.4V，进行变换的LOW电平信号的最高电压(在下文中缩写为VOLMAX)定义为0.4V。

然而，在TTL接口标准中并没有定义进行变换的HIGH电平信号的最高电压(在下文中缩写为VOHMAX)或进行变换的LOW电平信号的最低电压(在下文中缩写为VOLMIN)。因此，在几乎每个IC中，接近最大电源电压的电位电平被用作HIGH电平信号，接近接地电压的电位电平被用作LOW电平信号。这种情形与根据传统的CMOS接口设计的IC一样，也就是说，它们的VOHMAX与VOLMIN已经根据它们的电源电压与接地电压而确定。

然而，随着精密集成的发展，IC的电源电压也降低了，因此出现了一种新情况，那就是不同电源电压(例如5V与3V)的IC应当组合使用。在这种情况下，给每一个IC应该提供不同的电源电压，这样，包含在较低电源电压的IC中的电路元件不会由于电源电压高于它们的容许值而损坏。结果，因为IC至少在它们的VOHMIN与VOLMAX与诸如上面介绍的TTL接口的标准一致时被定义得很充足，所以两个有不同VOHMAX的数据信号可以在IC之间变换，在示例中一个VOHMAX接近5V，另一个接近3V。

正如上面所介绍的，设计为在3V下工作的IC的电路元件在5V作为电源电压输入给IC时会遭到损坏。同样，在3V下工作的IC输入电路接收到大约5V的VOHMAX的数据信号时，输入电路的元件在没有采取措施时也会遭到损坏。

因此，设计为工作在低电源电压，例如3V，的IC输入电路应当被设置为它能接收从另一个工作在高电源电压，例如5V，的IC发送的信号而其元件不会损坏。

图3是一个展示接收高于电源电压的VOHMAX的数据信号的传统的IC输入电路的电路图。

在图3的输入电路中，输入端子IN连接在PNP晶体管301的基极。PNP晶体管301的发射极连接在接地端子VSS，集电极通过电阻元件308连接在电源VDD。PNP晶体管308的集电极耦合在pMOS晶体管311与nMOS晶体管312的栅极。pMOS晶体管311的源极连接在电源VDD，漏极耦合在输出端子OUT与nMOS晶体管312的漏极，312的源极连接在接地端子VSS。

假设在电源端子VDD与接地端子VSS之间提供例如3V的电源电压，而例如5V的高于电源电压的HIGH电平信号从工作在5V电源下的另一个IC外加给输入端子IN。

在这种情况下，PNP晶体管301的基极-发射极电压变成向后偏压，PNP晶体管301成为OFF。因此，PNP晶体管301的发射极与输入端子IN的电位切断，组成CMOS反向换流器的pMOS晶体管311与nMOS晶体管312的栅极通过电阻元件308被提供3V的电源电压。因此，就防止了在pMOS晶体管311与nMOS晶体管312的栅极直接连接到输入端子IN时可能发生的栅极氧化膜的退化。

在CMOS反向换流器中，pMOS晶体管311成为OFF,nMOS晶体管312成为ON，在这种情况下输出端子OUT的电位变换成接地电压，它作为表示与接收到的信号逻辑相反的LOW电平信号通过输入端子IN被传送到IC的内部电路。

当一个接近接地电压的LOW电平信号外加给输入端子IN时，它被提供给PNP晶体管301的基极，301的发射极通过电阻元件308被提供3V的电源电压。因此，基极-发射极电压正向偏压，PNP晶体管301变成ON,CMOS反向换流器的栅极电位变低，接近接地电压。pMOS晶体管311成为ON,nMOS晶体管312成为OFF，在这种情况下输出端子OUT的电位被转换为3V的电源电压，它作为表示与接收到的信号逻辑相反的HIGH电平信号通过输入端子IN传送给内部电路。

同样在这种情况下，不会出现栅极氧化膜退化的问题，这种退化在与接地电压相比太低的VOLMIN直接外加给CMOS反向换流器的栅极时可能产生。

对于PNP晶体管301，应用的是横向型PNP晶体管，其中依靠基极-发射极与基极-集电极的电压差能得到大约10V到20V的高承受电压。横向型PNP晶体管还有一个优点，它能够通过普通的CMOS或BiCMOS制备过程很容易地配置在IC芯片上。

正如上面所介绍的，甚至在高于电源电压的HIGH电平信号提供给输入端子IN时，通过使用PNP晶体管301也能在图3的传统输入电路中防止pMOS晶体管311与nMOS晶体管312的栅极氧化膜退化的问题，其中晶体管301的基极连接在输入端子IN，发射极通过电阻元件308被供给电源电压并且连接在pMOS晶体管311与nMOS晶体管312的栅极上。

然而，在图3的传统输入电路中，有一个故障，那就是电流流过PNP晶体管310的基极，正如下面所要介绍的那样。

当一个接近接地电压的LOW电平信号输入到输入端子IN,PNP晶体管301成为ON。为了保证CMOS反向换流器的高速通断，电阻元件308的电阻值通常设置为1到10KΩ。因此，当电源电压为3V时，PNP晶体管301的发射极电流变为0.3到3mA。

由于在外加LOW电平信号时基极-发射极电压为正向偏压，一部分发射极电流通过PNP晶体管310的基极流出。横向型晶体管的正向电流增益通常较小，经常小于10倍，当制备过程没有得到充分控制时甚至只有一倍。当正向电流增益只有一倍，它意味着通过基极流出的电流与流过集电极的的电流一样大，也就是PNP晶体管301的发射极电流的一半。

在用来接收外部信号的输入电路中，它的输入端子可以打开，既不接收HIGH电平信号，也不接收LOW电平信号。当输入端子打开，输入端子的逻辑电平变得不稳定。因此，为了使输入端子的逻辑电平是HIGH电平或LOW电平，通常提供一个连接在输入端子与电源端子之间的电阻元件(在下文中称为上拉电阻)，或连接在输入端子与接地端子之间(此时称为下拉电阻)。在可以接收高于电源电压的HIGH电平信号的输入电路中，输入信号的高电压可以通过电源端子渗漏到内部电路中去，这时提供上拉电阻。因此，通常提供下拉电阻，例如图3的输入电路中连接在输入端子IN与接地端子VSS之间的下拉电阻RPD。对于下拉电阻，为了保持足够的输入阻抗，要选择大约10到50KΩ的相对较高的电阻值。

当提供给输入端子IN的外部LOW电平信号的输出阻抗不是足够低，上面介绍的基极电流流过下拉电阻RPD，它能顺次提高PNP晶体管301的基极电位与发射极电位，直到高于CMOS反向换流器的阈值电压，甚至在LOW电平信号提供给输入端子IN时输出端子OUT的电位也可以变为接地电压。这是图3的传统输入电路的一个问题。

这一故障应当用增加图3的电阻元件308的电阻值来避免。然而，在电阻元件308的电阻值增加后，当输入信号从LOW电平转换为HIGH电平，为了要在足够短的转换时间内转变CMOS反向换流器而将栅极电极充电到它们的寄生电量时，它不能给pMOS晶体管311与nMOS晶体管312的栅极提供充足的电流。

除了上述电流流过PNP晶体管301的基极的故障以外，在图3的传统输入电路中HIGH电平与LOW电平之间的区分电平或输入阈值电平也有问题。

为了获得阻碍由于外部噪声而引起的信号变形或电源变化的最大裕度，其中输入信号被区分为在HIGH电平或LOW电平的输入阈值电平最好设置在VOHMIN(0.4V)与VOLMAX(2.4V)的中间点上，若IC是根据TTL接口标准而设计的，那么也就是1.4V。输入阈值电平可以通过改变pMOS晶体管311与nMOS晶体管312的栅极宽度比而进行控制。例如，当pMOS晶体管311与nMOS晶体管312有同样的尺寸，而它们的栅极电位低于电源电压的一半(1.5V)时，输出端子OUT变为HIGH电平，否则变为LOW电平。当pMOS晶体管311的栅极宽度大于nMOS晶体管312的栅极宽度而栅极电位高于1.5V时，输出端子OUT变为LOW电平。与此相反，当nMOS晶体管312的栅极宽度大于pMOS晶体管311的栅极宽度而栅极电压低于1.5V时，输出端子OUT变为HIGH电平。

回到图3的输入电路，pMOS晶体管311与nMOS晶体管312的栅极电位变得高于输入信号的电位，输入信号通过PNP晶体管301的基极-发射极电压差VEBP1提供给PNP晶体管301的基极。因此，当pMOS晶体管311与nMOS晶体管312有同样的尺寸时，输入端子IN的输入阈值电平变为1.5V(电源电压的一半)-VEBP1。

通过将pMOS晶体管311的栅极宽度设计成适当地宽于nMOS晶体管312的栅极宽度，输入阈值电平能够变换到VOHMIN与VOLMAX的中间点(1.4V)。然而，当pMOS晶体管311的栅极宽度做得宽些，与之成比例，寄生电容因此也会变大，这样需要更长的时间来充电，导致转换性能的退化。这是图3的传统输入电路的另一个缺陷。

因此，本发明的主要目的是提供一种IC输入电路，其中在接收LOW电平信号时流向输入端子的电流能被限制在最小值，并且输入阈值电平能在不使输入电路的转换性能退化的情况下适当地得到控制。

为了实现这一目的，根据发明的IC输入电路包括：

连接在电源端子的电流控制装置，用来根据提供给第二节点的第二电流控制提供给第一节点的第一电流；

连接在第一节点与接地端子之间的输入电平传送装置，用来将外部逻辑信号的逻辑作为中间信号传送给第一节点，HIGH电平的电位被限制在电源端子的电位之内；

连接在第二节点与第三节点之间的电平转换装置，用来通过将中间信号的LOW电平充分地转换为外部逻辑信号的LOW电平的同样电平而将中间信号的逻辑传送给第三节点；

连接在第三节点与接地端子之间的基准电流产生装置，用来确定第二电流的电流值；

反向换流器电路，用来输出其逻辑与传送给第三节点的逻辑相反的信号，并且给内部电路提供一个低输出阻抗；

以及转换电流生成装置，用来在外部信号由LOW电平转变为HIGH电平时控制电平转换装置给第三节点提供充足的转换电流，以高速调谐反向换流器电路。

因此，图3的传统输入电路的输入阈值电平的漂移问题通过电平转换装置而消除，并且电流控制装置与转换电流生成装置的联合使用也在不降低转换性能的情况下解决了在低电流增益的横向晶体管中基极电流溢流的故障。

电平传送装置包括一个PNP晶体管，它的基极连接在提供外部逻辑信号的输入端子，发射极连接在第一节点，集电极连接在接地端子。

电平转换装置包括一个NPN晶体管，它的基极连接在第一节点，集电极连接在第二节点，发射极连接在第三节点。

电流控制装置包括一个第一pMOS晶体管，它的源极通过第一电流限制装置连接在电源端子，漏极连接在第一节点，栅极连接在第二节点；以及一个第二pMOS晶体管，它的源极连接在电源端子，漏极与栅极连接在第二节点。

转换电流生成装置包括一个第一nMOS晶体管，它的漏极通过第二电流限制装置连接在电源端子，源极连接在接地端子，栅极连接在第三节点；以及一个第三pMOS晶体管，它的源极连接在第一pMOS晶体管的源极，漏极连接在第一节点，栅极连接在第一nMOS晶体管的漏极；以及一个第四pMOS晶体管，它的源极连接在电源端子，漏极连接在第二节点，栅极连接在第一nMOS晶体管的漏极。

本发明前述的更多的目的、特征与优点在参考下述介绍、附加申请与附图后能更加明显，其中同样的数字代表同样或相应的部分。在图中：

图1是一个展示根据发明的第一实施例的输入电路的电路图。

图2是一个展示根据发明的第二实施例的输入电路的电路图。

图3是一个展示传统的IC输入电路的电路图。

首选实施例的详细介绍

现在，将联系图介绍本发明的实施例。

图1是一个展示根据发明的第一实施例的输入电路的电路图。参考图1，输入电路包括：

PNP晶体管101，它的基极连接在输入端子IN，集电极连接在接地端子VSS，发射极连接在第一节点N1；

NPN晶体管102，它的基极连接在第一节点N1，集电极连接在第二节点N2，发射极连接在第三节点N3；

第一与第二pMOS晶体管103与104，它们的栅极和第二pMOS晶体管104的漏极连接在第二节点N2，第一pMOS晶体管103的漏极连接在第一节点N1，第一pMOS晶体管103的源极通过第一电阻元件108连接在电源端子VDD，第二pMOS晶体管104的源极连接在电源端子VDD；

第一nMOS晶体管106，它的栅极连接在第三节点N3，源极连接在接地端子VSS，漏极通过第二电阻元件109连接在电源端子VDD；

第三pMOS晶体管105，它的栅极连接在第一nMOS晶体管106的漏极，源极连接在第一pMOS晶体管103的源极，漏极连接在第一节点N1；

第四pMOS晶体管110，它的栅极连接在第一nMOS晶体管106的漏极，源极连接在电源端子VDD，漏极连接在第二节点；

第五pMOS晶体管111与第二nMOS晶体管112的串行连接，它们的栅极连接在第三节点N3，漏极连接在输出端子OUT，第五pMOS晶体管111的源极连接在电源端子VDD，第二nMOS晶体管112的源极连接在接地端子VSS；

第三电阻元件107，它连接在第三节点N3与接地端子VSS之间；

下拉电阻RPD，它连接在输入端子IN与接地端子VSS之间。

现在，介绍该实施例的工作过程。

第一PNP晶体管101作为输入电平传送装置而工作，将提供给输入端子IN的输入信号的逻辑传送给第一节点N1，也就是第一NPN晶体管102的基极。

当在电源端子VDD与接地端子VSS之间提供了电源电压，例如3V，并且接近接地电压的LOW电平信号被提供给输入端子IN，这时PNP晶体管101变为ON。此时，第一电阻元件108与第一pMOS晶体管103串连作为电流源，给第一节点N1提供经控制的电流，这将在下面进行介绍。

因此，与第一PNP晶体管101的发射极相连的第一节点N1的电位变成等于输入端子IN(接地电压)的电压VIL+PNP晶体管101的基极-发射极电压VEB1。

第一节点N1的电位被提供给NPN晶体管102的基极，102的发射极尺寸被设计成大于PNP晶体管101的发射极尺寸。因此，第三节点N3的电位变成等于第一节点N1的电位-NPN晶体管102的基极-发射极电压VBE2，也就是，VIL+VEB1-VBE2。因此，NPN晶体管102在工作中作为电平转换装置，用来将代表自输入电平传送装置传送的逻辑信号的第一节点N1的电位电平变换为与输入端子IN充分相同的电位电平。

第五pMOS晶体管111与第二nMOS晶体管112作为CMOS反向换流器而工作，其作用和图3中的pMOS晶体管311与nMOS晶体管312相同。在第三节点N3电位的作用下，第五pMOS晶体管111变为ON，第二nMOS晶体管112变为OFF，具有与电源端子VDD相同的电位的HIGH电平信号作为与接收到的输入信号的反向逻辑从被传送的输出端子OUT通过输入端子IN输出到内部电路。

此时，由于第三节点N3的电位电平通过电平转换装置充分地转换为与输入端子IN相同的电位电平，诸如在前面介绍的与图3的传统输入电路有关的输入阈值电平的故障在图1的输入电路中不会出现。因此，为了阻碍外部噪声或电源电压的变化而保留足够的裕度，没有必要例如通过加宽pMOS晶体管101的栅极宽度来控制输入阈值电平。

现在，考虑电流流向输入端子IN与下拉电阻RPD的故障。

正如上面所介绍的，NPN晶体管102的发射极尺寸被设计为大于PNP晶体管101的发射极尺寸。因此下面关系成立。

VEB1＞VBE2 (1)

这样，当输入端子的电位VIL等于接地电压(0V)时，NPN晶体管102的发射极或第三节点N3的电位VE2变为下式。

VE2=VEB1-VBE2 (2)

因此，下面的电流IR7流过第三电阻元件107,R7是第三电阻元件107的电阻值。

IR7=(VBE1-VBE2)/R7 (3)

NPN晶体管102的集电极电流IC2与发射极电流IE2满足下式，β2是NPN晶体管102的电流增益。

IC2=IE2×{β2/(β2+1) (4)

发射极电流IE2与流过第三电阻元件107的电流IR7相同。因此，当电流增益β2足够大时，例如100至200，下式成立。

IR7=IE2≈IC2 (5)

当第三节点N3的电位VE2足够小，第一nMOS晶体管106、第三与第四pMOS晶体管105与106顺次变为OFF。因此，NPN晶体管102的集电极电流IC2与第二pMOS晶体管104的漏极电流IP4相同。

现在，介绍第一pMOS晶体管103的漏极电流IP3与第二pMOS晶体管104的漏极电流IP4之间的关系。

第一与第二pMOS晶体管103与104的栅极是连接在一起的。因此，下式成立。

VGSP4=VGSP3+IP3×R8 (6)

其中VGSP3与VGSP4分别是第一与第二pMOS晶体管103与104的栅极-源极电压，R8是第一电阻元件108的电阻。

栅极-源极电压VGSP3与VGSP4由下式给出。

VGSP3=(2×IP3/β3)^1/2+VT (7)

VGSP4=(2×IP4/β4)^1/2+VTP4 (8)

其中，VTP3与VTP4分别是第一与第二pMOS晶体管103与104的阈值电压，β3=μ×CO×(W3/L),β4=μ×CO×(W4/L),μ、CO与L分别是流动率、栅极氧化膜的单位电容和第一与第二pMOS晶体管103与104的栅极长度，W3与W4分别是第一与第二pMOS晶体管103与104的栅极宽度。

将等式(7)与等式(8)代入等式(6)，得到下式。

(2×IP4/β4)^1/2+VTP4=(2×IP3/β3)^1/2+VTP3+IP3×R8(9)

因此，当VTP4≈VTP3，第一与第二pMOS晶体管103与104的漏极电流IP3与IP4的关系如下式表述。

IP 4 = \frac{1}{2} {(IP 3 • R 8 \sqrt{β 4} + \sqrt{2 IP 3 β 4 / β 3})}^{2} - - - (10)

上面的等式(10)显示了在第二pMOS晶体管104的漏极电流IP4的值一定的情况下，第一pMOS晶体管103的漏极电流IP3的电流值能通过改变第一电阻元件108的电阻值R8、第一与第二pMOS晶体管103与104的栅极宽度β3与β4来进行控制。

因此，第一与第二pMOS晶体管103与104以及第一电阻元件108在工作中作为电流控制装置，给第一节点N1，也就是PNP晶体管101的发射极提供经控制的电流。

因此，在根据实施例的输入电路中，通过适当制定第一电阻元件108的电阻值和第一与第二pMOS晶体管103与104的栅极宽度，流过下降电阻RPD的PNP晶体管101的基极电流能得到限制，这样即使用作PNP晶体管101的横向晶体管的电流增益较小，接收LOW信号的输入端子IN的电位也不会变得太高。

现在，介绍当高于电源电压(例如3V)的HIGH电平信号(例如5V)提供给输入端子IN时图1的输入电路的工作过程。

在这种情况下，PNP晶体管101的基极-发射极电压变为向后偏压。因此，在通过电流控制装置，也就是第一pMOS晶体管103所提供的电流的作用下，第一节点N1与第三节点N3的电位顺次升高。当第三节点N3的电位变得高于第一nMOS晶体管106的阈值电压时，它转为ON，在流过第二电阻元件109的电流的作用下，第三与第四pMOS晶体管105与110的栅极电位减小，使第三与第四pMOS晶体管105与110变为ON。第一节点N1与第二节点N2，也就是NPN晶体管102的集电极与基极，被提供电源电压，第三节点N3的电位被转换为电源电压一基极-发射极电压VBE2，用足够短的转换时间调谐CMOS反向换流器，并且不会引起栅极氧化膜退化的故障。

在第三节点N3的电位的作用下，第五pMOS晶体管111成为OFF，第二nMOS晶体管112成为ON，与接地端子VSS的电位相同的LOW电平信号作为接收到的输入信号的相反逻辑从被传送的输出端子OUT通过输入端子IN输出到内部电路。

因此，第一nMOS晶体管106、第三与第四pMOS晶体管105与110以及第二电阻元件109在工作中都是作为转换电流生成装置。

正如前面所介绍的，在本实施例的输入电路中，通过提供电平转换装置，图3的传统输入电路的输入阈值电平漂移的缺陷得到消除，通过提供电流控制装置与转换电流生成装置，电流增益小的基极电流流过横向晶体管的故障在不引起转换性能的退化的情况下得到解决。

然而，当没有电流流过第二pMOS晶体管104时，电流控制装置与转换电流生成装置并不工作。在IC中电源可能有瞬时中断。在这种情况下，或者也在IC的初始化过程中，在电源电压升高后的瞬间，甚至当HIGH电平信号提供给输入端子IN，而没有任何基准电流流过第三电阻元件107时，NPN晶体管102仍位于OFF状态，并且第二节点的电位仍为接地电压。

为了处理这一故障，可以进一步提供起始电流生成装置。

图2是一个展示根据本发明的第二实施例的输入电路的电路图，其中在图1的电路配置上更进一步提供了起始电流生成装置，它包括第六pMOS晶体管214、第四电阻元件213和第二NPN晶体管212。

第六pMOS晶体管214的源极连接在第二节点N2，栅极连接在第三节点N3，漏极连接在第四电阻元件213的一端。第二NPN晶体管212的发射极连接在接地端子VSS，基极与集电极连接在第四电阻元件213的另一端。

图2的输入电路的另一个元件与图1的输入电路中相同，并且在提供稳定电压时它们的工作方式也相同。因此，在此就不再进行重复介绍。

在电源升高后的瞬间，NPN晶体管102仍然保持OFF，没有基准电流流过第三电阻元件107。因此，第三节点N3的电位仍保持接地电压，正如上面所介绍的。然而，在第三节点N3的接地电压连接在第六pMOS晶体管214的栅极时，图2的输入电路中的第六pMOS晶体管214变为ON，由第四电阻元件213确定的固定电流流过第二pMOS晶体管104，这样甚至在电源电压升高以及使NPN晶体管102成为ON的必要电流通过第一pMOS晶体管103提供给第一节点N1后的瞬间，使电流控制装置工作。此时，第二节点N2的电位升高到高于第二NPN晶体管212的基极-发射极电压，这样NPN晶体管212可能不饱和。

因此，在根据发明的第二实施例的图2的输入电路中，甚至仅在电源电压升高后的瞬间电流控制装置也能工作。

至此已经联系图1与图2的实施例介绍了本发明。然而，发明的范围并不仅限于这些实施例。例如，在这些实施例中，第三节点N3连接在由第五pMOS晶体管111与第二nMOS晶体管115组成的CMOS反向换流器上。然而，CMOS反向换流器可以用一个缓冲电路来代替，它输出与提供给输入端子IN的外部信号有同样逻辑的内部信号。为了接收10V的HIGH电平信号，输入电路可以设计成工作在5V电源电压下，或者，可以用第一到第四电阻元件107、108、109与213中的任何一个来作为MOS晶体管使用。

Claims

1．用于将外部逻辑信号传送给内部电路的输入电路，它包括：

连接在电源端子的电流控制装置，它用来根据提供到第二节点的第二电流控制提供给第一节点的第一电流；

连接在第一节点与接地端子之间的输入电平传送装置，它用来将外部逻辑信号的逻辑传送给第一节点作为中间信号，其HIGH电平的电位限制在电源端子的电位之内；

连接在第二节点与第三节点之间的电平转换装置，它通过将中间信号的LOW电平转换到与外部逻辑信号的LOW电平一样的电平，从而将中间信号的逻辑传送给第三节点；

连接在第三节点与接地端子之间的基准电流生成装置，它决定第二电流的电流值。

2．权利要求1的输入电路，它更进一步包括：

反向换流器电路，它用提供给内部电路的低输出阻抗输出其逻辑与传送的逻辑相反的信号到第三节点；

转换电流生成装置，它用来控制电平转换装置提供一个充足的转换电流给第三节点，这样当外部信号由LOW电平转换为HIGH电平时，可以高速调谐反向换流器电路。

3．权利要求1的输入电路，它更进一步包括：

缓冲电路，它用提供给内部电路的低输出阻抗输出其逻辑与传送的逻辑相同的信号到第三节点；

转换电流生成装置，它用来控制电平转换装置提供一个充足的转换电流给第三节点，这样当外部信号由LOW电平转换为HIGH电平时，可以高速调谐缓冲电路。

4．权利要求1的输入电路，它更进一步包括：

起始电流生成装置，它用来生成从第二节点流到接地端子的起始电流，其目的是甚至当流过基准电流生成装置的电流被电平转换装置截止时也能激发电流控制装置。

5．权利要求1的输入电路，其中输入电平传送装置包括：

PNP晶体管，它的基极连接在提供外部逻辑信号的输入端子，发射极连接在第一节点，集电极连接在接地端子。

6．权利要求1的输入电路，其中电平转换装置包括：

第一NPN晶体管，它的基极连接在第一节点，集电极连接在第二节点，发射极连接在第三节点。

7．权利要求1的输入电路，其中电流控制装置包括：

第一pMOS晶体管，它的源极通过第一电流限制装置连接在电源端子，漏极连接在第一节点，栅极连接在第二节点；

第二pMOS晶体管，它的源极连接在电源端子，漏极与栅极连接在第二节点。

8．权利要求2的输入电路，其中转换电流生成装置包括：

第一nMOS晶体管，它的漏极通过第二电流限制装置连接在电源端子，源极连接在接地端子，栅极连接在第三节点；

第三pMOS晶体管，它的源极连接在第一pMOS晶体管的源极，漏极连接在第一节点，栅极连接在第一nMOS晶体管的漏极；

第四pMOS晶体管，它的源极连接在电源端子，漏极连接在第二节点，栅极连接在第一nMOS晶体管的漏极。

9．权利要求3的输入电路，其中转换电流生成装置包括：

10．权利要求4的输入电路，其中起始电流生成装置包括：

第五pMOS晶体管，它的源极连接在第二节点，栅极连接在第三节点；

第三电流限制装置，它的一端连接在第五pMOS晶体管的漏极；

第二NPN晶体管，它的基极与集电极连接在第三电流限制装置的另一端，发射极连接在接地端子。

11．权利要求1的输入电路，其中电阻器用作基准电流生成装置。

12．权利要求1的输入电路，其中MOS晶体管用作基准电流生成装置。

13．权利要求7的输入电路，其中电阻器用作第一电流限制装置。

14．权利要求7的输入电路，其中MOS晶体管用作第一电流限制装置。

15．权利要求8的输入电路，其中电阻器用作第二电流限制装置。

16．权利要求8的输入电路，其中MOS晶体管用作第二电流限制装置。

17．权利要求9的输入电路，其中电阻器用作第二电流限制装置。

18．权利要求9的输入电路，其中MOS晶体管用作第二电流限制装置。

19．权利要求10的输入电路，其中电阻器用作第三电流限制装置。

20．权利要求10的输入电路，其中MOS晶体管用作第三电流限制装置。