CN1205815A - 一个关于传输缓冲区的*** - Google Patents

Abstract

本发明是涉及一个检查和调整传输缓冲区的***(1),其中一个进入传输缓冲(1)的比特流(11)拥有第一个传输频率(f1)或比特速率,从传输缓冲(1)中出来的比特流拥有第二个传输频率(f2)或比特速率。一个有关写的指针(15)被赋予对应于写单元(13)写入的传输缓冲区(1)的比特位置的数值,一个有关读的指针(16)给出对应于读单元(14)读取的传输缓冲区(1)的比特位置的数值。一个检查和调整方法包括一个比例部分(2),一个积分部分(3)和一个调整部分(5),用来检查和调整介于写指针(13)和读指针(14)间的比特距离。比例部分(2)运行于第一时钟频率,积分部分运行于第二时钟频率,其中分配第二时钟频率的数值低于第一时钟频率。

Description

一个关于传输缓冲区的***

发明领域

本发明是涉及一个检查和调整传输***中带有数字信息负载信号的传输缓冲区的***，其中进入该传输缓冲区的比特流具有第一传输频率或比特速率，从该传输缓冲区中出来的比特流具有第二传输频率或比特速率。

调整传输缓冲区以便能够通过一个写单元写入分配给输入比特流的每位的信息到缓冲区，此后，同样的信息可通过一个读单元读出并分配给输出比特流。

赋予写指针一个数值，该值对应于写单元写入的传输缓冲区的比特位置，赋予读指针一个数值，该值对应于读单元读取的传输缓冲区的比特位置。

第一传输频率或比特速率可以与第二传输频率或比特速率不同，因此一个检查和调整方法，其中包括一个比例部分，一个积分部分和一个调整部分，要被修改以检查写指针和读指针间的比特距离，并且必要时，要调整读写单元间的比特距离。

比例部分用第一极限值比较赋予写指针值与赋予读指针值之间的差，积分部分将上述差值的容限值与一个预期值相加，得到的总和可与第二极限值相比较。

在通过调整部分调整读写单元间的距离时，这些比较之一的结果是有用的。

比例部分和积分部分以特定时钟频率工作。

背景技术描述

在从一种使用某种传输协议的传输***转换到另一种使用另一类传输协议的传输***时使用传输缓冲长期以来已经是众所周知的。

不同的传输***规定了传输比特流中的不同频率容限，而且这些不同的传输***还包括处理这些频率容限的机制。这也就是说第一传输***的比特速率可与第二传输***的比特速率不同。

我们还知道，即使信息以一个确定且稳定的比特速率传输，当接收信号和传输了一段很长的距离时，由于各种的失真，比特速率会有轻微的变化。两个不同的传输***可以不同的传输速率工作，以及第一传输速率或比特速率可随时间有轻微的变化，这些事实使得使用传输缓冲区成为必要，以保证第二个传输***得到确定且稳定的比特速率。

第一传输***中的信息通过一个写单元写入传输缓冲区，而且通过一个读单元从同一个缓冲区中读出，以形成第二传输***的标准数据帧。

使用两个指针，其中一个表示信息写入的缓冲区位置，一个是信息读出的位置，以及检查或测量这些位置间的距离，以便能够调整读和／或写单元的速率，藉此防止读单元覆盖了写单元或者反之，以及防止信息被破坏例如，写单元写入了过多的来不及读的信息。(读写指针交叠了)，这也是众所周知的。

我们还期望防止存在于第一传输***中，比特速率的高频干扰(抖动)，和低频干扰(漂移)，传入第二传输***。

术语抖动是指比特位置与它们的标称位置间的时间偏移变化超过10Hz的漂移，而漂移是指比特位置与它们标称位置间的时间的容限变化低于10Hz的容限。

本文中，众所周知地使用了一种调速方法，该方法本文称作填充调整方法，也就是说，分配那些第二传输***中的数据帧给这里称作的调整器比特，该调整器比特依据第一比特速率比第一传输***所期望的比特速率的高或低，决定这些调整器比特是填充还是置空。

这种第一比特速率与预期比特速率间的容限将引起一个指针靠近于另一个指针，而且在一定的情况下，指针甚至会交叠而破坏信息。

本文中，填充是使读写单元间的比特距离能够调整，同时避免指针交叠，并分别地补偿抖动和漂移的最普遍的方法。

在这些方面，我们还知道使用这里称作的比例调整，它参入对传输缓冲区中的有关读写指针间的距离进行连续评估，并当读写单元间的距离降到预定的值时，使用填充来调整该距离。

这种调整方法会带来轻微的不平衡的填充，而这种填充会接着导致第二传输***中的抖动。因此希望在时间上尽可能地平衡分配填充，以防止第二传输***中的抖动。

我们还知道，使用所谓的积分调整，也就是说，在传输缓冲区中，在一段预定的时间T内，形成了有关读写指针间比特距离的一个平均值或累积值，进而通过积分，我们用这个如此形成的距离平均值可获得一个数值，它可与预期的距离进行比较。这种方法利于检测漂移出现的趋势，并且依照比例调整，在超出极限前实施必要的填充。

这种调整提供了更均匀的填充，因此能够避免第二传输***中的抖动。

同时使用比例和积分调整也是众所周知的。

使用这种类型的检查和调整传输缓冲区的早期***例子在US-A-5，263，056，出版物US-A-5，337，315，US-A-5，132，970，US-A-5，331，671和WO-A1-9400935中已经公布。

得到两个指针间比特距离的平均值需要大量的逻辑电路，而将几个平均值积分／求和或者相加起来，依次需要空间，使用误差控制，可能纠错和高功率的输入，随后会带来器件的散热。

不同的传输***有着不同的传输协议在本技术领域内也是众所周知的。

一个这种传输协议，其特征是对比特位置(抖动和漂移)的时间位置有很高要求，它允许以高传输速率传送大量数据，无需分别在传输和接收时使用多路复接和多路分接，名称为SDH(同步数字制)。

需要在传输和接收中使用多路复接和多路分接的老的传输协议，会引起更大的比特位置(抖动和漂移)的时间位置中的容限，这种协议被标明为PDH(准同步数字制)。

因此，在从PHD领域向SDH领域的转换中，不要把存在于PHD领域中的漂移和抖动传到SDH领域中是非常重要的。因此，实现这种准确的转换使用前述的传输缓冲区和填充方法是众所周知的。

在一个领域的节点中使用填充，以处理传输***中不同节点时钟间的频率容限，这也是众所周知的。

发明概述

技术问题

当我们考虑前述的早期的观点和技术时，我们可看出，从一个***的角度看，它意在检查和调整一个传输缓冲区，这个缓冲区有以下特点：输入比特流具有第一个传输频率或比特速率和从缓冲区输出比特流有第二个传输频率或比特速率；其中包含于属于输入比特流的每个比特可通过一个写单元写入缓冲区，还可通过一个读单元读出包含于写入缓冲区的每个比特来分配给输出比特流；对与写单元要写入的和读单元所读出的缓冲区比特位置相对应的写读指针进行了赋值；第一传输频率或比特速率与第二传输频率或比特速率不同；检查和调整意味着含有一个比例部分，一个积分部分和一个检查和调整读写指针间比特距离的调整部分；比例部分比较有关读写指针值与第一极限值间的差别；积分部分利用一个加法器或者求和单元将前述的差值与一个预定的值相加；得到的总和与第二极限值进行比较；在用调整部分开始调整前述的距离中使用其中的一个比较的结果。对于这个***来说，当实现如何通过相对简单的，节能的，然而又是高效的电路得到一个积分部分时，存在一个技术问题。

另一个技术问题是，在意识到用比必须达到比例调整更低的时钟频率来实施一个积分调整的事实之一，以及要实现这个事实所提供的可能性。

我们还可以看出，在意识到如何利用已知的技术，用一种简单并且节省成本的方法来增加在输入比特流中抑制的抖动和漂移时，也存在技术问题。

另一个技术问题是意识到允许比例部分以第一时钟频率运行而积分部分以比第一时钟频率值低得多的第二时钟频率运行来实现的可能性。

还有一个技术问题是意识到积分部分能够以比比例部分更低的频率运行所需的条件。

另一个技术问题是意识到当第一时钟频率由***确定的时钟频率所构成时所提供的好处，以及当第二时钟频率可变时所提供的可能性。

另一个也将看到的技术问题是意识到允许第二时钟频率可变所产生的可能性。

另一个也将看到的技术问题是意识到分配给第二时钟频率一个数值相对于第一时钟频率所应选定的值所获得的技术效果。

另一个技术问题是意识到比例部分提供给有关漂移和抖动的读单元和／或写单元满意的调整所要求的条件及第一和第二比特速率间的比特速率差。

另一个技术问题是意识到积分部分提供给有关漂移和抖动的读单元和／或写单元满意的调整所要求的条件及第一和第二比特速率间的比特速率差。

另一个也将看到的技术问题是意识到当某些比例部分和积分部分的关键组成部分同上述两部分相同时所带来的好处，以及这种情况所必须的条件。

技术问题还存在于允许输入比特流和输出比特流从不同传输协议中导出的意义。

另一个也将看到的技术问题是意识到允许一个传输协议由PDH协议构成而其余的传输协议由SDH协议构成所提供的好处和意义。

技术问题还存在于意识到当第二传输频率或比特速率是***确定的并依赖于SDH协议时所提供的好处。

另一个将看到的技术问题是当分配第一时钟频率与***确定的第二传输频率或比特速率为相同频率时所提供的好处。

另一个也将看到的技术问题是意识到当通过所说的填充来影响读单元和写单元间距离的调整时所提供的好处。

另一个也将看到的技术问题是提供必需的填充可能性所必要的条件。

解决方案

为了解决上述一个或多个技术问题，本发明以一个用以检查和调整传输缓冲的***开始，其中输入传输缓冲的比特流拥有第一传输频率或比特速率，传输缓冲的输出比特流拥有第二传输频率或比特速率。

根据现有技术，输入比特流中各比特所包含的信息可通过写单元写入传输缓冲，写入传输缓冲中的各比特所包含的信息可通过读单元分配给输出比特流。

此外，赋予一个有关的写指针一个数值，该值对应于写单元所写入的传输缓冲中的比特位置，赋予一个读指针一个数值，该值对应于读单元所读出的传输缓冲中的比特位置。

第一传输频率或比特速率可与第二传输频率或比特速率不同，检查与调整装置包括一个比例部分，一个积分部分和一个调整部分并且检查与调整写单元与读单元间的比特距离以避免单元间的重叠，同时防止抖动和漂移从第一传输频率传播至第二传输频率。

根据现有技术，比例部分被用于比较读指针值和写指针值之间的差值与第一极限值，积分部分通过一个加法单元或加法器将容限与预定值相加并将所得之和与第二极限值比较，其中这些比较的一个结果意图在于是通过调整部分的中介作用来产生对读单元和写单元间比特距离的调整。

根据本发明具体地提出了积分单元包括一个降低取样单元，藉此积分单元通过其以比***其余部分低的时钟频率运行。

这样作的结果是比例单元以第一时钟频率运行，积分单元以第二时钟频率运行，赋予第二时钟频率的数值比第一时钟频率的数值低。

本发明还提出了降低取样单元是可调整的，这样确保第二时钟频率的可变。

本发明提出了第二时钟频率为低于第一时钟频率500到1500倍，一般为1000倍。

第一时钟频率在2到3MHz范围内，是现有技术中典型的时钟频率范围，比第一时钟频率低1000倍的第二时钟频率根据奈奎斯特准则将有效地平滑位于1到1．5KHz～这是大多数抖动和漂移位于的区域-的频率容限。

比例部分以一个用来检测读指针和写指针的差值的第一减法单元和一个用来比较该得到的差值与第一极限值的第一比较单元来建立。

积分部分以一个用来检测读指针和写指针之间的差值的第二减法单元，一个用来检测第二单元所获差值与预期差值间的容限的第三减法单元，一个用来累加第三减法单元所获得的多个连续容限的求和单元或加法器，一个意在用来将所获得的累加和与第二极限值进行比较的第二比较单元和一个响应第二比较单元初始化调整行为而将求和单元或加法器置0的清0单元为核心来建立。

可以想到的是通过将属于比例部分的第一和属于积分部分的第二减法单元相互地合并为一个公共的减法单元来使上述方法更加简单和有效。

当输入比特流来自于第一传输协议和分配输出比特流给第二传输协议时也能够使用该***。

本发明还允许第一传输协议包括PDH协议以及第二传输协议包括SDH协议。

在SDH协议中，确定***的传输频率或比特速率可轻易达到2，304MHz是正常的。

根据本发明，为简化的目的，也提出了第一时钟频率与确定***的时钟频率保持一致，因此也为2，304MHz。

调整部分用于分别地根据比例部分和积分部分的比较之一所得的结果，通过填充来调整写单元和读单元的距离。

根据所使用的协议来形成输出比特流为标准数据帧，填充至少在每一个出比特流中包括两位构成调整位：

-当比较结果表明第一传输频率或比特速率低于第二传输频率或比特速率而启动调整过程时，两位调整位都不包括信息，

-当比较结果表明第一传输频率或比特速率高于第二传输频率或比特速率而启动调整过程时，两位调整位都包含信息，或

-当没有启动调整过程时，一位不包括信息，另一位包含信息。

分配给每一调整位一个校验位用来指明相应的调整位是否被填充。

优点

根据本发明***的基本特征的那些优点在于建立了校验和调整写入和读出数字传输缓冲的可能性，其中一个启动调整过程能够消除有关预期容限的比特位置的时间位置容限，调整能够补偿存在于从一个传输协议到另一个协议，尤其是从PDH域转移到SDH域或某种程度上SDH域内信息传输所要求的转换过程中的传输频率或比特速率的差异。本发明通过比现有技术更少的组成部分和更有效的抑制抖动和漂移出现来支持上述优点。

本发明***的基本特征在下述权利要求1的特征条款中提出。

附图概述

以下将通过举例和参考附图来更详尽的描述本发明***具有的基本特征，其中

图1为一个示意性的草图，简述了信息流如何从一个域传输到另一个域；

图2是示意性地描述了带校验和调整***的传输缓冲的方框图；

图3描述了环形传输缓冲的功能；

图4描述了截止频率和相关的抑制或消除***中使用不同频率的各部分间的影响；

图5图解说明了图A和B中描述积分部分的功能；

图6描述了一个提出的降低采样单元的实施方案；

图7描述了校验和调整***部分的一个可选实施方案；

图8描述了一个数据帧的基本构成；

图9描述了具有多个平行传输缓冲的一个可选实施方案。

实施例描述

本发明是涉及一个***，该***意在作为两个不同类型的传输协议之间或在同一节点内的两个彼此相同类型的传输协议之间的一个缓冲区。

在后一种情况中，需要抑制或者消除抖动和漂移的出现以防止相同的抖动和漂移通过***传播与扩展并补偿不同节点时钟的不同时钟频率。这种情况下的性能要求没有前种情况高，尽管如此，本发明将在后一种情况下使用，因为本发明提供了高性能和节能成本的解决方案。

前者情况的要求更高，因为在两个不同传输协议中的传输频率或比特速率之间存在着相当大的差异。也可能是这样的，即一个协议是PDH协议而另一个是SDH协议。在这种情况下，对两协议间工作的缓冲区提出了极高的要求以便能够满足SDH协议的高时间精度要求。

图1中极简单的描述了信息是怎样从位于第一域A，例如PDH域的传输器A1中离开的，其中运行于第一传输频率Af或比特速率。

接收器A’1位于第二域A’，例如SDH域，其中运行于第二传输频率A’f或比特速率。为了管理从一个域到另一个域传输所要求的数据包或数据帧的转换，提供了一个转换装置B，该装置作为两个域A和A’间的接口。简单的说，装置B包括一个缓冲区B1，一个接收单元B2，一个解码单元B3，一个编码单元B4和一个发送单元B5。

接收单元B2接收根据第一域A所使用的协议以第一传输频率Af或比特速率到达的标准数据帧格式的数字信息。每一帧包括有关协议内有关帧格式的特定信息和指明了接收器的地址信息。解码单元B3选择对于信息需要依次转发以到达接收器A’1的基本数据比特，与此同时去除特定帧的数据位。

基本比特写入缓冲区B1，随后于此处从缓冲区中读出这些比特并转发至编码单元B4。信息在这里根据在第二域A’中使用的协议被重编码形成标准数据帧。

数据帧随后通过发送单元B5以第二传输频率A’f或比特速率发送入第二域A’，最后到达接收器A’1。

本领域的技术人员将会意识到信息流能够于另一个方向传输，尽管以下的描述为了简便起见谈到的仅是一个方向的传输。

该技术是现有技术，因为本发明尤其涉及缓冲区B1的功能，所以此处将不阐述在转换装置B中的其它单元。类似地，根据不同协议的数据帧或数据单元的特定结构也是现有技术，所以本文将不对此作详细的阐述。

图2描述了一个根据图1适合于检测和调整至少一个缓冲区B1的***。其中，缓冲区B1包括一个发送缓冲区1，其中进入发送缓冲区的比特流11拥有第一传输频率f1或比特速率，从缓冲区1中输出的比特流12拥有第二传输频率f2或比特速率。

输入比特流11的每一位所包含的信息可通过写单元13写入发送缓冲区1，写入缓冲区1的每一位所包含的信息可通过读单元14读出以分配给输出比特流12。

图3描述了一个可能拥有环形FIFO(先进先出)缓冲形式的发送缓冲区1，在所描述的实施方案情况下分配该缓冲区148比特，编号从0到47。不断地赋予一个写指针15一个与写单元13所写入的比特位置对应的值，不断地赋予一个读指针16一个与读单元14所读出的比特位置对应的值。

因为第一传输频率f1或比特速率可能由于抖动或漂移及也可能由于连续地装置B中的实际功能而与第二传输频率f2或比特速率暂时不同，缓冲区B1还包括一个在两个单元13和14间进行检查和启动这个距离的调整的检查和调整装置，以防止读单元14与写单元13距离过近或重叠上述单元，反之亦然。

检查和调整装置包括一个比例部分2，一个积分部分3和一个调整部分4，功能为检查写指针15和读指针16间的比特距离以便能够调整写单元13和读单元14间的比特距离。

在图2的实施方案中，比例部分2包括一个第一减法单元21用来检查赋予给写指针15的值与赋予给读指针16的值之差，以及第一个比较单元22用来将所获得的差值与第一极限值“a”比较。

如果该比较表明指针15，16间的比特距离过小，那么比较单元4启动单元13和单元14之间的距离调整。

图2还指明积分部分3包括一个第二减法单元31用来检查赋予读指针14的值和赋予写指针16的值间的差，一个第三减法单元32用来检查第二减法单元31所获差值与预期或预计差值“b”间的容限，一个求和单元或加法器33用来累加多个连续容限，一个第二比较单元34用来比较所得到的和与一个第二极限值“c”，和一个清零单元35用来在第二比较单元34所启动的调整过程中将求和单元33置0。

积分部分3包括一个降低抽样单元36以使积分部分能够以低于***其它部分的时钟频率运行。

这意味着比例部分2以第一时钟频率运行，积分部分3以第二时钟频率运行，分配给第二时钟频率的值比第一时钟频率的值低。

这种方法提供了一种比较简单的积分部分3的电路结构(组合逻辑和加法器)，无功率要求和以高频率工作的平均值形成的电路是必要的。

图4表明根据奈奎斯特准则积分部分的较低的截止频率将导致有效频率范围内的更高的抑制或平滑效果，因为这种情况下时钟频率可与抽样频率进行比较。

根据奈奎斯特准则，有效范围的截止频率大约与抽样频率(时钟频率)的一半对应，使得积分部分3获得了比比例部分2的截止频率fp低得多的截止频率fl。有效频率范围内确实会在较低的抽样频率(时钟频率)时显著减少，但因为积分部分抑制的主要目的是抑制或消除低频干扰，这种减少构成了对功能的无限制。

另一方面，应该适当地允许比例部分以与所使用的***频率相同的时钟频率运行，以便能够仍能补偿两个传输频率f1，f2或比特速率间的差所造成的快速变化。

写单元13以数据位11到达缓冲区的速率连续地写。读单元14以第二域A’中所要求的形成数据帧的速率连续地读。然而，在第二域中的数据帧的结构中有对读单元14的速率进行特定调整的空间，即速率的增加或减少。

图3指明比例部分2工作的第一极限值“a”由两个界限组成，一个上溢界限“a1”和一个下溢界限“a2”，用来指明满或空缓冲区的极限。

在所描述的情况中，已经选择第一极限值“a”均匀地分布于读指针16的值周围的正负六比特。

如果读单元14到达在写单元13的六比特内，那么缓冲区1就有被置空的危险，也就是说有必要在一定程度上降低读速率，而如果写单元13到达在读单元14的六比特内，那么缓冲区就有溢出的危险，也就是说必要在一定程度上提高读速率。

图3同时表明了这里称作的缓冲区的深度Bd，它对应于已写入缓冲区但还未读出的比特数，换句话说，就是读写缓冲区间的距离。

图5意在进一步图示出积分部分的功能，并且表明了积分部分工作所需对应的第二限定值C。

图5说明了两个曲线图A和B。图A意在表明缓冲区深度如何随时间变化。时间轴当积分电路接受一个值时仅表明缓冲区的深度，也就是说当第二时钟频率是第一时钟频率的千分之一时，图A仅表明每隔一千位有一个缓冲区深度，因此在两个连续的时间点，缓冲区深度会有明显的变化，然而，应该提到的是图5只是为了说明积分部分3的原理的目的而模拟的变化。

图A用实方条表明了没有读速率调整的缓冲区深度的变化，而相应的经过调整的变化用空方条表示。

类似地，图B用实方条表示求和单元既未调整又未置零的求和单元或加法器33的值；而当求和单元在指定的门限值进行了调整和置零时，用空方条表示求和单元的值。图B中的时间点与图A中同样的时间点对应。

求和单元33存储了已检测的缓冲区深度B_d与期望缓冲区深度的容限，它是源于第三减法单元32的数值。图A中，期望缓冲区深度是24位，这对于在实际应用中所使用的包含48位的FIFO缓冲区是正常的。

由于求和单元33将连续容限带符合相加，图B将带符合表示每个时间段，对应于图A从最近一次求和单元33置零到当前的时间点的缓冲区深度曲线以下的面积和。因此，以在第0将加法单元置零的时间点为起始点，图B中在第10时间点加法单元的瞬时值对应于图A中介于第0与第10时间点间曲线下的面积。

另一个极限值c是由一个最大的或最小的门限值c1或c2决定，在图B中为了说明的目的用正负65位表示。

图B显示，在第13时间点，加得的值达到了较高的门限值c1，这时开始调整读写单元间的距离，如图A中第14时间点所示；求和单元33被置零单元35置零，如图B的第14时间点所示。进一步的调整分别发生在第25，26；31，32；和48，49时间点。

曲线图表明了在缓慢变化的情况下，积分部分在缓冲区深度达到极限值a之前已开始调整，这个极限值在图A分别对应于缓冲区深度6(图3中a4)，和42位(图3中a1)。在快速变化中，缓冲区深度可达到这些极限值，因此，这时需要比例部分进行一次或更多次调整。

图6表明了降低采样单元36包含了一个分频器36a，该分频器对***使用的频率进行分频，例如，两个与门36b，36b’仅允许拥有与被分频率fnd相同频率的两个指针15，16中的那个值通过。那些在积分部分中工作的单元将以时钟频率fnd工作。

降低采样单元可通过一个可调分频器36a进行调整，这个分频器可任意选取分频因子。这可使第二时钟频率成为可变的并被置为所期望值。一个***频率合适的分频因子将进行分频，使得第二时钟频率依次为500到1500中的值，最好约为第一时钟频率的千分之一。

这种分频使得积分部分3中所使用的元件能够包括与当积分部分3与其它部分以同样的时钟频率工作的情况下相比较，更简单、能耗更小部件。

为了通过现有的技术得到一个可与通过本发明的方法得到的预期结果进行比较的结果，在积分单元中时间T(1／使用的时钟频率)内实时不断地形成一个平均值或总和是必要的，这导致了要求这些端点使用复杂的逻辑。因此，一个依据本发明的降低采样积分部分可大大降低所用的复杂逻辑的数量以及功率的损耗。

值得一提的是，理论上讲功率的节省与分频因子的平方关系成正比，也就是说，当分频因子是1000时，可得到1百万倍的节省功率。

主要由于在依据本发明的积分部分中的逻辑被锁定于一个低速的分频，它依据现有技术，在形成一个平均值时所要求的以及***时钟(通常为第二时钟频率)所锁定的逻辑相比要低，所以能量节省是首要得到的。

为了节省更多的元件，图7图示了这样一种实施方案，其中属于比例部分2的第一减法单元21，和属于积分部分3的第二减法单元31，由一个公共的减法单元17组成。除了节省了一个减法单元外，还可将在降低采样单元36中的两个与门36b，36b’用一个与门36b”代替。

在这种实施方案的情况下，源于第一传输协议的输入比特流和输出比特流被传送给第二传输协议，在此第一传输协议是PDH协议，第二传输协议是SDH协议。

根据这种实施方案，一个进入和源于传输缓冲区的比特流的典型传输频率是2，304MHz，它对应于一个标准的带有信息位(有效负载)和协议特殊位(协议开销)的PCM协议(脉冲代码调制)。

至此，第二传输频率或比特速率f2，被***规定为2，304MHz。

因此将第一时钟频率置为2，304是简单的，因为这个频率包含***频率fs，而且在***中是可获得的。

根据该提出的实施方案，调整部分是依据两个比较单元22，34之一的结果通过这里称作的填充来实现调整。

在SDH协议中，作为用来形成数据帧结构的一部分，在这里称作的调整比特和与之相关的校验比特间存在一定的空间。如图8说明的，在SDH协议中称为TU2(分支单元12)的数据帧结构。

TU12的帧结构中，有两个比特来构成本文称作的调整比特，即S1和S2。

当形成数据帧时，调整包含以下几方面：

-当由于比较单元22，34显示第一传输频率或比特速率f1较第二传输频率或比特速率f2低，而开始调整时，将调整比特S1，S2均置空。

-当由于比较单元22，34显示第一传输频率或比特速率f1较第二传输频率或比特速率f2高，而开始调整时，将信息放入调整比特S1，S2。

-当不调整时，将信息放入调整比特S1，而将调整比特S2置空。

每个调整比特S1，S2均与校验比特相联系，这些校验比特是用来表明调整比特是满还是空。

图8表明了，依据现有协议，用于构造数据帧的大量的其它比特。然而，这些比特与本发明无关，因此在这里对其功能也不做详述。

在实施调整时，调整单元4，依据使用的调整类型，通过导线41命令读单元14，以高于通常的读取速率读取多余的比特，或停止和抑制读取比特。同时，编码单元B4，依据所实施的调整和当前的协议，通过导线42接收必要的信息装入调整比特S1，S2，并给校验比特C1，C2赋予正确的值。

选择第二时钟频率以便在积分部分3中对在第二域A’中所形成的每一个数据帧进行一次比较。检查缓冲区深度并结合写入比特S1和S2来评价必须的调整。

这使得可以根据当前的要求通过读一个附加比特并同时增加某些时间的读取速率，以及少读一比特并同时减少其它时间的读取速率，能够对读单元14的速率进行调整。

例如在锁定比特映射中可以得到应用，其中以字节数，即n位比特数为一组来处理信息，n通常为8，其中还使用并行数据处理。本发明的***还可应用于如图9所示的应用。

n个传输缓冲11，12，…1n以并行方式运行，以及包括读单元和写单元也以并行方式运行，尽管对所有并行运行的传输缓冲区11，12，…1n必须并行地实施检查所启动的调整，独立地检查并行运行的包括11在内的传输缓冲区之一是足够的。

本发明并不局限于本文所述的实施方案，正如下面权力要求书所述的，本发明的概念范围内可进行多种修改。

Claims (13)

1．一个检查和调整至少一个传输缓冲区的***，其中进入该传输缓冲区的比特流具有第一传输频率或比特速率，从发送缓冲区出来的比特流具有第二传输频率或比特速率，分配给输入比特流的每一个比特信息能够通过一个写单元写入缓冲区，分配给每个写入发送缓冲区的比特信息可通过一个读单元读出并分配给输出比特流，赋予写指针的数值对应于写单元写入的传输缓冲区的比特位置，赋予读指针的数值对应于读单元读取的传输缓冲区的比特位置，上述的第一传输频率或比特速率与上述的第二传输频率或比特速率不同，一个检查和调整装置，其中包括一个比例部分，一个积分部分和一个调整部分，一个调整部分用来检查介于写指针和读指针间的比特距离，以及必要时，要调整上述写单元和上述读单元间的比特距离，比例部分用第一极限值比较写指针值与读指针值的差值，积分部分借助求和单元将上述差值之间的容限值与一个预期值相加，得到的总和可与第二极限值相比较，上述比较之一的结果可借助于调整单元用于启动上述距离的调整，比例部分运行于第一时钟频率，其特征在于，积分部分包括一个降低采样单元；积分部分以第二时钟频率运行；上述的第二时钟频率值低于第一时钟频率。

2．根据权利要求1的***，其特征在于，第一时钟频率为***确定的时钟频率；降低采样单元是可调整的；藉此第二时钟频率是可变的。

3．根据权利要求1或2的***，其特征在于，第二时钟频率为低于第一时钟频率500到1500倍，最好为1000倍。

4．根据权利要求1的***，其特征在于，比例部分包括一个用来检测赋予读指针的数值和赋予写指针的数值之间的差值的第一减法单元和一个用来比较该得到的差值与第一极限值的第一比较单元。

5．根据权利要求1或4的***，其特征在于，积分部分包括一个用来检测赋予读指针的数值和赋予写指针的数值之间的差值的第二减法单元，一个用来检测第二单元所检测到的差值与预期差值间的容限的第三减法单元，一个用来累加第三减法单元所检测到的多个连续容限的求和单元，一个用来将所获累加和与第二极限值进行比较的第二比较单元和一个在由上述第二比较单元启动调整的情况下将求和单元置0的清0单元。

6．根据权利要求4或5的***，其特征在于，分属比例部分的第一减法单元和属于积分部分的第二减法单元包括一个公共的减法单元。

7．根据权利要求1的***，其特征在于，输入比特流来自第一传输协议；输出比特流根据第二传输协议转换而得到。

8．根据权利要求7的***，其特征在于，第一传输协议是PDH协议。

9．根据权利要求7的***，其特征在于，第二传输协议是SDH协议。

10．根据权利要求1的***，其特征在于，第二传输频率或比特速率由***确定；该频率或比特速率位于2MHz和3MHz之间，最好为2，304MHz。

11．根据权利要求1的***，其特征在于，第一时钟频率在2到3MHz范围内，最好为2，304MHz。

12．根据权利要求1的***，其特征在于，调整部分依赖于比较的结果之一通过填充来实施调整过程。

13．根据权利要求12的***，其特征在于，输出比特流形成标准数据帧；上述的填充至少包括两比特，每个输出数据帧包括调整比特，以及

-当比较结果表明上述第一传输频率或比特速率低于上述第二传输频率或比特速率而启动调整过程时，两比特调整比特都为空，

-当比较结果表明上述第一传输频率或比特速率高于上述第二传输频率或比特速率而启动调整过程时，两比特调整比特都包含信息，或

-当没有启动调整过程时，一比特为空，另一比特包含信息；及

指定给每一个调整比特一个校验比特用来指明相应的调整比特是否被填充。

Images