CN1199920A - 半导体衬底及其制备方法 - Google Patents
半导体衬底及其制备方法 Download PDFInfo
- Publication number
- CN1199920A CN1199920A CN98108877A CN98108877A CN1199920A CN 1199920 A CN1199920 A CN 1199920A CN 98108877 A CN98108877 A CN 98108877A CN 98108877 A CN98108877 A CN 98108877A CN 1199920 A CN1199920 A CN 1199920A
- Authority
- CN
- China
- Prior art keywords
- porous
- layer
- porous layer
- manufacturing
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 316
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 238000000034 method Methods 0.000 claims abstract description 130
- 238000005530 etching Methods 0.000 claims abstract description 56
- 230000008569 process Effects 0.000 claims abstract description 37
- 238000000926 separation method Methods 0.000 claims abstract description 35
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 23
- 238000009499 grossing Methods 0.000 claims abstract description 17
- 239000013078 crystal Substances 0.000 claims description 47
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 45
- 238000007254 oxidation reaction Methods 0.000 claims description 43
- 230000003647 oxidation Effects 0.000 claims description 37
- 238000005498 polishing Methods 0.000 claims description 33
- 238000010438 heat treatment Methods 0.000 claims description 32
- 238000005468 ion implantation Methods 0.000 claims description 21
- 239000007789 gas Substances 0.000 claims description 18
- 238000011282 treatment Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 13
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 9
- 239000011261 inert gas Substances 0.000 claims description 5
- 238000007743 anodising Methods 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims 3
- 239000013043 chemical agent Substances 0.000 claims 1
- 238000005520 cutting process Methods 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 abstract description 22
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 22
- 238000000137 annealing Methods 0.000 abstract description 16
- 238000012546 transfer Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 393
- 229910021426 porous silicon Inorganic materials 0.000 description 90
- 235000012431 wafers Nutrition 0.000 description 67
- 239000010408 film Substances 0.000 description 60
- 239000011148 porous material Substances 0.000 description 38
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 30
- 239000000243 solution Substances 0.000 description 30
- 230000007547 defect Effects 0.000 description 26
- 230000003746 surface roughness Effects 0.000 description 21
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 19
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 18
- 239000002344 surface layer Substances 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 239000001301 oxygen Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 238000002048 anodisation reaction Methods 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000010409 thin film Substances 0.000 description 14
- 230000002829 reductive effect Effects 0.000 description 13
- 238000004381 surface treatment Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000009826 distribution Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000002513 implantation Methods 0.000 description 9
- 229910052681 coesite Inorganic materials 0.000 description 7
- 230000007797 corrosion Effects 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 7
- 238000003756 stirring Methods 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 239000011259 mixed solution Substances 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 5
- 238000004630 atomic force microscopy Methods 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000006378 damage Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- -1 oxygen ions Chemical class 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000001603 reducing effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- UUTKICFRNVKFRG-WDSKDSINSA-N (4R)-3-[oxo-[(2S)-5-oxo-2-pyrrolidinyl]methyl]-4-thiazolidinecarboxylic acid Chemical compound OC(=O)[C@@H]1CSCN1C(=O)[C@H]1NC(=O)CC1 UUTKICFRNVKFRG-WDSKDSINSA-N 0.000 description 1
- 239000004614 Process Aid Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/06—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising selenium or tellurium in uncombined form other than as impurities in semiconductor bodies of other materials
- H01L21/08—Preparation of the foundation plate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
提供一种制备高质量的SOI晶片且具有极好的可控性和生产率、经济的方法、以及用该方法制备的晶片,在利用粘结晶片制备的衬底中,粘结后,在形成于第一Si衬底2的主表面内包括的低孔隙率层和高孔隙率层的高孔隙率层的界面进行分离,由此无孔层转移到第二衬底。在高孔隙率层的分离后,通过如氢气退火的光滑工艺不进行选择性腐蚀,就可将残留的低孔隙率的薄层制成无孔。
Description
本发明涉及制备半导体衬底的方法,特别涉及制备适于在电介隔离层或绝缘体上形成的单晶半导体层上、或Si衬底上形成的单晶化合物半导体上形成电器件或集成电路的半导体衬底的方法。
众所周知,在绝缘体上形成单晶Si半导体层为绝缘体上半导体(SOI)技术,由于利用SOI技术的器件有很多优点,这些优点是制造常规Si集成电路所用的体Si衬底得不到的,所以对这种技术进行了很多研究。更具体地说,利用SOI技术有下面优点:
1.很容易进行介质隔离并能提高集成度;
2.极好的抗辐射性能;
3.可以降低杂散电容以得到更高的操作速度;
4.可以省却形成阱的步骤;
5.可以防止闩锁;
6.可以用薄膜来制备全耗尽型场效应晶体管。
这些优点详见如“Single-crystal silicon on non-single-crystalinsulators”;edited by G.W.Cullen,Journal of Crystal Growth,Vol.63,No.3.pp.429-590(1983)。
另外,最近几年,有很多关于用SOI衬底实现高速和低功耗MOSFET(1994年IEEE SOI会议)的报道。和在体Si晶片上形成器件的情况相比,由于器件下面有形成的绝缘层,因而简化了器件隔离工艺,所以使用SOI衬底可以简化器件工艺步骤。这样,和形成在体Si上的MOSFET或IC相比,可以降低晶片成本和工艺成本,同时具有较高的性能。
具体地,通过改进驱动电源,全耗尽型MOSFET可以实现高速和低功耗。MOSFET的阈值电压(Vth)通常由沟道区的杂质浓度来决定,而在利用SOI的全耗尽型MOSFET中,SOI薄膜的厚度也影响耗尽层的厚度。由此,为了以高的成品率生产大规模集成电路,非常希望SOI薄膜厚度均匀性好。
形成在化合物半导体上的器件有在硅衬底上不可能实现的极好的性能,如高速操作和发光。目前这些器件几乎都是在GaAs制成的化合物半导体衬底上形成的外延生长层中形成的。但是这些化合物半导体衬底有一些缺点,如昂贵、机械强度低、很难制备大面积晶片等。
从以上这些观点看来,已尝试价格很便宜、机械强度好、容易制备大面积晶片的在硅晶片上外延生长化合物半导体。
形成SOI衬底的广泛研究在70年代就已开始。在最初阶段,已对在绝缘兰宝石衬底上异质外延生长单晶硅的方法(SOS:兰宝石上硅)、和利用多孔硅氧化物进行介质隔离来形成SOI结构的方法(FIPOS:多孔硅氧化物完全隔离)以及氧气离子注入法进行了广泛的研究。
FIPOS方法包括用质子注入在P型单晶硅衬底的表面形成N型硅层的岛(Imai et al.,J.Crystal Growth,Vol.63,547(1983)),或外延生长并构图、然后在HF溶液中阳极氧化只让P型Si衬底多孔化,使多孔硅从表面包围Si岛,通过加速氧化实现N型硅岛的介质隔离。由于在该方法中,隔离的硅岛在器件制备之前确定,由此限制了器件设计的自由度。
氧离子注入方法称为SIMOX方法,最早由K.Izumi报道。该方法中,以1017到1018/cm2的浓度将氧离子注入到Si晶片中之后,在氩/氧的气氛下在约1320℃退火。由此在离子注入的投影射程(Rp)对应的深度附近,注入的氧离子与硅原子结合形成硅氧化物层。此时,存在于氧化硅层上部,由于氧离子注入而形成的非晶Si层重结晶以形成单晶硅层。表面Si层的缺陷数目通常高达105/cm2,但在氧离子注入量设定为约4×1017/cm2时缺陷成功地降低到约102/cm2。但是,为了保持Si氧化层的质量和表面Si层的结晶度,注入能量和注入剂量限制在很小范围,所以表面硅层的厚度和掩埋硅氧化物层(BOX:掩埋氧化物)的厚度已经限制在具体值。因此,为了得到需要厚度的表面Si层,必需牺牲氧化或外延生长。此时,薄膜厚度分布遇到由该工艺导致薄膜厚度均匀性退化的问题,而使薄膜厚度的均匀性不可避免地降低。
另外,据报道,在硅氧化物中有剩余Si区域,称做包含在BOX中的“管道”。导致这种现象的一个原因认为是注入过程中的外部杂质如灰尘。在有这种管道的区域上,有源层和支撑部件之间漏电使器件性能退化。
与上述的常规半导体工艺中用的离子注入相比,SIMOX方法的离子注入的离子注入量大,即使采用专用的先进设备,也需要很长的注入时间。由于进行离子注入时,用预定电流的离子束或扩展离子束重复扫描,所以随着衬底面积的增加,就需要更长的时间。另外,要指出的是大面积晶片的高温处理时晶片内温度的分布产生如滑移位错等问题。SIMOX中由于需要在1300℃以上进行,Si半导体工艺中通常不采用的热处理,因而要解决的诸如设备研制、金属沾污、和滑移位错等问题增多。
除了上述常规SOI形成方法之外,最近提出了一种方法通过热处理或用粘结剂将单晶Si衬底粘接到另一热氧化单晶Si衬底上得到SOI结构。在该方法中,要求有形成器件的薄且均匀的有源层薄膜的工艺。换句话说,几百微米厚的单晶硅衬底必须形成有微米级或更薄的薄膜。可以用下面三种减薄方法:
1.抛光减薄
2.局部等离子体腐蚀减薄
3.选择腐蚀减薄
用上述方法1,很难使衬底均匀减薄。具体地说,在亚微米厚度的减薄时,厚度波动高达百分之几十,所以使减薄方法很困难。且随着晶片直径的增加,减薄的困难更大。
按上述方法2,用方法1把衬底预先研磨成约1至3μm的厚度后,在整个表面上的很多点测量厚度分布,在测量的厚度分布基础上几mm直径的SF6等离子体被扫描进行等离子体腐蚀同时校正膜厚分布,由此把衬底减薄到所需厚度。还报道,该方法能使薄膜厚度分布调节为±10nm。但是,如果在等离子体腐蚀时衬底有颗粒存在,这些颗粒起腐蚀掩模的作用,所以在衬底上形成了凸起物。
由于衬底等离子体腐蚀后衬底表面立即***糙,所以在等离子体腐蚀后需要接触抛光,但是由于用抛光时间来控制抛光量,已指出了通过抛光操作对最终薄膜厚度的控制和薄膜厚度分布的损坏。除此之外,在抛光过程中,抛光材料如硅胶直接抛光要形成的有源层的表面,抛光会产生损坏层和机械变形缺陷。而且,当晶片面积变大时,等离子体腐蚀时间随晶片面积而成比例地增加,可能导致产量的急剧降低。
上述方法3包括在要预先减薄的衬底上制成可选择腐蚀的薄膜结构。例如在P型衬底上用如外延生长等堆叠含1019/cm3以上硼原子的薄P+Si层和薄P型Si层以得到第一衬底。该衬底经如氧化薄膜等绝缘层粘结到第二衬底上,用研磨和抛光从背面将第一衬底预先减薄。然后选择腐蚀P型层以暴露P+层,然后选择腐蚀P+层以暴露P型层,由此完成SOI结构。Maszara(W.P.Maszara,J.Electrochem.Soc.,1991年138卷341页)详细报道了该方法。
在均匀薄膜的形成中能有效进行选择腐蚀,但是选择腐蚀有下面问题:
·腐蚀选择率不够大,例如最大约为102;
·由于腐蚀后表面特性差,所以腐蚀后需要接触抛光。因此薄膜厚度减小,并且膜厚度的均匀性退化。特别是抛光量由抛光时间控制,但是由于抛光速率的波动很大很难控制抛光量。因此,在形成如100nm的很薄SOI层时成为极突出的问题;
·由于离子注入,在高浓度掺硼的Si层上进行外延或异质外延生长,SOI层的结晶度很低。此外要粘接的表面的特性比正常的Si晶片差。
上述说明在下面文章中都报道过,C.Harendt et al.,J.Elect.Mater.Vol.20,267(1991),H.Baumgart,et al.,Proceeding of the 1stInternational Symposium On Semiconductor Wafer Bonding:Science,Technology and Applications,(The Electrochemical Society)Vol.92-7,p.375,C.E.Hunt,et al.,Proceeding of the 1st International SymposiumOn Semiconductor Wafer Bonding:Science,Technology andApplications,(The Electrochemical Society)Vol.92-7,p.165。
此外,选择腐蚀的选择性很大程度上取决于如硼等杂质的浓度差和深度方向杂质分布的陡峭度。因此,如果在高温进行粘接退火以增加粘接强度或者在高温进行外延生长以提高结晶度时,杂质浓度的分布在深度方向扩散,因此腐蚀选择性退化。即腐蚀选择性的改进和结晶度及粘接强度的提高很难同时兼顾。
近些年来,Yonehara等人报道了解决上述问题的、薄膜厚度均匀性和结晶度极好的粘接SOI的方法,并能批量生产(T.Yonehara等,1994年Appl.Phys.Letter64卷2108页)。该方法使用Si衬底31上的多孔层32作为选择腐蚀材料。非多孔单晶Si层33外延生长在多孔层上之后,通过Si氧化层(绝缘层)35粘接到第二衬底34(图5A)。用研磨方法等从背面将第一衬底减薄,以在衬底的整个表面上暴露出多孔Si(图5B)。用如KOH或HF+H2O2等选择腐蚀液腐蚀去除暴露的多孔Si(图5C)。此时,腐蚀多孔Si和体Si(非多孔单晶Si)的选择率高达100,000倍,因此将预先生长在多孔Si上的非多孔单晶Si层留在第二衬底上,而基本不减少薄膜的厚度,从而能够形成SOI衬底。因此,SOI薄膜厚度均匀性基本由外延生长过程决定。由于外延生长可以按常规半导体工艺所使用的CVD装置中进行,根据Sato等报道(SSDM95)已经获得好的均匀性,例如100nm±2%内。此外,报道说外延Si层的结晶度也很出色为3.5×102/cm2。
多孔Si是Uhlir等人在研究半导体的电解抛光时发现的(A.Uhlir,BellSyst.Tech.J.,1956年35卷333页)。可以通过在HF溶液中阳极氧化Si衬底来形成多孔Si,多孔硅具有电解腐蚀体Si形成的小孔,为海绵形状。例如孔的直径约为几纳米,密度为1011/cm2,这些都取决于阳极氧化条件和Si的具体电阻。
Unagami等人已经研究了阳极氧化中Si的溶解反应,并报道在HF溶液中Si的阳极氧化反应需要正空穴。反应如下(T.Unagami,J.Electrochem.Soc.,1980年127卷476页):
或者
其中e+和e-分别代表正空穴和电子。此外,n和λ为溶解一个Si原子所需的正空穴数目,在n>2或λ>4的条件下形成多孔Si。
从以上的观点可以看出,存在正空穴的P型Si可以制备成多孔,但N型Si不能制备成多孔。Nagano等人和Imai已经证明了形成多孔结构时的选择性(Nagano,Nakajima,Yasuno,Onaka和Kajiwara,ElectronicCommunications Society Technical Research Report,1979年79卷SSD79-9549)和(K.Imai,Solid-state Electronics,24卷159页(1981))。
在常规方法中,腐蚀选择性取决于杂质浓度以及其深度方向分布的差异,所以使浓度分布变宽的热处理(粘接、外延生长、氧化等)的温度限制在约800℃以下。另一方面,在该方法的腐蚀中,已报道由于腐蚀速率取决于多孔结构和体结构之间的差异,所以热处理的温度没有太大限制,可以在约1180℃。例如粘接晶片后的热处理可以增加晶片之间的粘接强度,降低粘接界面处产生空位的数目和尺寸。此外,在基于这种结构差异的腐蚀中,即使有颗粒掉在多孔Si层上,也不会负面影响薄膜厚度的均匀性。
另外,因为衬底无序的结晶结构的影响,由玻璃代表的透光衬底上淀积的薄膜Si层大不了会成为非晶层或者多晶层,由此在这些衬底上不能制备高性能器件。这是由于衬底的晶体结构为非晶,即使仅在衬底上淀积Si层,也不能得到高质量的单晶层。
然而,使用粘接晶片的半导体衬底总需要两个晶片,其中一个晶片的大部分要用抛光或腐蚀等来进行无用的去掉,并抛弃,这样不仅导致成本的增加,而且导致地球有限资源的浪费。
为了利用使用粘接晶片的SOI的特性,需要一种通过晶片的再利用等能重复提供有满意质量的SOI衬底的方法,同时能节约资源、降低成本。
最近Sakaguchi等报道了重新使用在粘接方法中浪费掉的第一衬底的方法(日本专利申请特许公开7-302889)。
在使用上述多孔Si进行粘接和背面腐蚀的方法中,他们采用下面方法来代替从背面研磨第一衬底并通过腐蚀或类似方法减薄第一衬底来暴露多孔Si的步骤。
在第一Si衬底41的表面层制成多孔,形成多孔层42之后,在其上形成单晶Si层43,将单晶Si层43通过绝缘层45粘结到第二Si衬底44的主表面,第二衬底44与第一衬底41不同(图6A)。然后在多孔层处分离粘接的晶片(图6B),通过选择腐蚀去掉第二Si衬底表面露出的多孔Si层,由此得到SOl结构(图6C)。用下面方法的一个在多孔Si层内分离粘接晶片:
在垂直于粘接晶片内表面的方向,给整个晶片均匀施加足够的张力或压力;
施加波能量,如超声波;
允许在晶片的边缘表面露出多孔层,腐蚀掉一定量的多孔Si,并将锋利的部件如刀片***到腐蚀的多孔Si中;
允许在晶片的边缘表面露出多孔层,向多孔Si中注入液体如水,加热或冷却整个粘接的晶片使液体膨胀;或
按平行于第二(或第一)衬底的方向给第一(或第二)衬底加力。
这些方法基于这样的考虑,虽然多孔Si的机械强度取决于它的孔隙率,但多孔Si的机械强度比体Si低得多。例如,如果孔隙率为50%,认为多孔Si的机械强度约为体Si的一半。换句话说,如果给粘接晶片加压力、张力或剪切力,多孔Si层首先破裂。此外,随着孔隙率的增加,可以用弱的力使多孔层破裂。
在本说明书中,孔隙率定义为全部孔的体积占多孔层的体积中多孔层材料的百分比。
但是在日本专利申请特许公开7-302889公开的方法中,在多孔层的厚度方向内,不能确定分离的位置,由于对于每个晶片在层中发生分离的位置不同,由此降低了晶片的成品率。除此之外,晶片表面分离后多孔Si层剩下部分的厚度有波动,即使用很高选择性的选择腐蚀,为了满足SOI的膜厚度均匀性的需要,也会降低晶片的成品率。
此外,日本专利申请特许公开8-213645公开了在多孔层处来分离粘接晶片的方法,但是没有公开多孔层的层状结构。除了该出版物之外,“Proceedings of Applied Physics Society,autumn of 1996,p.673 byTanakaya”公开了了通过改变处理过程中的电流来制造多孔Si的方法。
日本专利申请特许公开8-213645公开了在分离层的任何位置发生分离,即分离位置不能确定。这种情况下,晶片表面内残留多孔Si层的厚度会有波动,即使通过腐蚀来去除多孔Si时,如果对非多孔单晶层的有源层(器件层)的腐蚀速率不为零,就会或多或少地腐蚀有源层,导致晶片平面厚度有波动。此外,即使使用存在残留的多孔Si层的衬底,与分离位置相关的表面台阶仍保留着。此外“Proceedings ofApplied Physics Society,autumn of 1996,p.673 by Tanakaya”说明的方法中,分离发生在多孔Si的中央部分,所以通常必须去除残留在两个衬底上的多孔Si层部分。
为了制备有高质量的粘接SOI衬底,认为腐蚀留在转移到第二衬底的膜层表面上的多孔层的工艺很重要。然而,随着残留的多孔层的厚度变厚,腐蚀工艺需要的周期变长,并且,例如腐蚀工艺需要如输送衬底进/出腐蚀装置、控制腐蚀装置或腐蚀剂、或腐蚀后漂洗衬底。因此如果能省略腐蚀步骤,将大大减少SOI衬底的制备时间,即使常规的腐蚀工艺不能全部省略,如果制造SOI需要的时间周期变短,由此能够廉价地形成SOI衬底。
本发明要解决现有技术的以上问题,因此本发明的目的是提供一种制备衬底的方法,它能省略或缩短多孔层的选择腐蚀工艺。
本发明的另一目的是提供廉价地制备由高质量的SOI衬底为代表的半导体衬底的方法。
为达到以上目的,本发明提供一种制备半导体衬底的方法包括以下步骤:
制备第一衬底,其中有多孔区和形成在多孔区上的无孔层,多孔区包括至少有孔隙率不同的两层;
将第一衬底的无孔层的表面粘接到第二衬底的表面;
将第一衬底与第二衬底相互分离,使无孔层转移到第二衬底上,以及
除掉第二衬底的分离表面上多孔区的残留部分,或处理无孔层的残留部分,使分离表面光滑;
其中制备第一衬底的步骤包括形成厚度为μm以下的第一多孔层、孔隙率高并与第一多孔层相邻的第二多孔层、以及与第一多孔层相邻的无孔层。
通过下面结合附图所做的说明,本发明的以上目的和其他目的及特征将更明显。
图1A、1B、1C和1D是根据本发明的一个例子制备半导体衬底的工艺示意剖面图;
图2A、2B、2C、2D、2E和2F是根据本发明的另一个例子制备半导体衬底的工艺示意剖面图;
图3A、3B、3C、3D、3E和3F是根据本发明的再一个例子制备半导体衬底工艺的示意剖面图;
图4A、4B、4C是说明制备无孔层的步骤的示意剖面图;
图5A、5B和5C是表示按第一常规例子制备半导体衬底的工艺的示意剖面图;
图6A、6B和6C是表示按第二常规例子制备半导体衬底的工艺的示意剖面图;
现在参考附图详细说明本发明的优选实施例。
图1A到1D基本上显示了根据本发明制备半导体衬底的方法示意剖面图。如图1A所示,制备第一衬底2,其上有多孔区1,多孔区内至少有孔隙率不同的两层12和13,并且无孔层14形成在多孔区1上。
然后如图1B所示,将第一衬底2上无孔层14的表面粘接到第二衬底3的表面。数字15表示无孔绝缘层,16为基底部件。
然后如图1C所示,以无孔层14转移到第二衬底3上的方式分离第一衬底2和第二衬底3。
随后,如图1D所示,除去留在第二衬底3的分离表面上的多孔层12的残留部分12’,或将其制成无孔层使分离表面光滑。
特别是,如图1A所示,制备第一衬底2时,多孔区内与无孔层14相邻的第一多孔层12优选制成1μm以下的厚度,最好为0.5μm以下。与第一多孔层12相邻的第二多孔层13的孔隙率(PS2)高于第一多孔层12的孔隙率(PS1)。
当具有低孔隙率(PS1)且插在无孔层14和高孔隙率(PS2)的第二多孔层之间的第一多孔层12减薄到1μm以下时,在第一多孔层和第二多孔层之间、基本上与无孔层14的表面平行的界面附近分离两个衬底。
已转移到第二衬底的无孔层表面上残留的第一多孔层的残留部分12’具有较低孔隙率(PS1),很薄并且在整个分离表面上厚度基本上均匀。在无氧化气氛中对残留部分12’进行热处理,并与表面已做光滑处理的下层无孔14层成一体,将第一多孔层的残留部分12’变成无孔结构。从上面可以看出,要除去残留部分12’,不必进行选择性腐蚀或抛光,腐蚀只需极短的时间。
根据本发明第一多孔层的孔隙率PS1优选不超过40%的范围。具体地说,孔隙率PS1为1-40%。
最好它的上限选自不超过25%的范围。特别是,它的上限可为1-25%。
根据本发明第二多孔层的孔隙率PS2应满足PS2>PS1的关系。优选高于25%,最好高于40%。特别是,孔隙率PS2可以设置为25-90%,最好为40-90%。
第二多孔层的厚度选择范围是10nm到1μm。最好第二多孔层的厚度大于第一多孔层的厚度。
本发明中使用的第一衬底包括例如半导体基底部件11的表面制成多孔后的衬底、形成在多孔区上的无孔层、多孔层和无孔层形成在基底部件11上的衬底、基底部件的表面制成多孔后的衬底、返回到无孔结构的多孔区的表面层。
本发明中使用的无孔层包括至少通过在多孔区上外延生长或将多孔区变为无孔结构的处理形成的半导体。
特别是,无孔层由例如无孔单晶Si、GaAs或InP制成,形状为板形或盘形。此外,该薄层不需要形成在整个表面上,可以用构图工艺部分腐蚀该薄膜。
可以在无孔层的表面侧上形成绝缘层例如氧化膜。
例如可以在HF溶液中阳极氧化Si衬底来形成多孔区。多孔层为海绵状结构,其中洞或孔的直径约为10-1到10nm、间距约为10-1到10nm。和单晶Si的2.33g/cm3的密度相比,随着HF溶液的浓度在50到20%范围变化、或改变醇添加物比例或改变电流密度,多孔层的密度在2.1到0.6g/cm3范围内变化。此外,如果预先调节制成多孔的那部分的具体电阻和导电类型,那么可在这种调制的基础上改变孔隙率。当为p型时,在相同的阳极化条件下,非退化衬底(P-)的孔直径小于退化衬底(P+)的孔径,孔密度增加约一个数量级(figure),结果是孔隙率变高。换句话说,改变这些条件可以控制孔隙率。这样,除了多孔Si的密度可以降低到单晶Si的一半以下,多孔Si仍保持单晶状态,所以可以在多孔层的上部外延生长单晶层。但是,在1000℃以上时,内部的孔开始重新排列,因此加速腐蚀特性退化。为此,最好用如分子束外延生长、等离子体CVD、低压CVD、光辅助CVD、偏置溅射或液相外延等低温生长方法来进行多孔层上Si层的外延生长。但是如果先用如氧化等在多孔材料的孔的内壁形成保护膜,则可以用高温生长。
之后,由于多孔层中包含大量的微腔,与其体积相比,其表面积增加更大。此外,半导体材料仅以很薄的壁的形式存在。为此和常规单晶层的腐蚀速率相比,毛细管作用吸取腐蚀剂可大大增加化学腐蚀速率。
尽管其机械强度取决于孔隙率,多孔层的机械强度也比体Si的机械强度弱。此外孔隙率越高,机械强度越弱。换句话说,如果给粘接的晶片施加压力、拉力或剪切力,多孔层首先破裂。此外,随着孔隙率的增加,用较弱的力就可使多孔层破裂。
根据本发明多孔区的结构具有至少孔隙率不同的两层,其中两层膜从表面算的顺序构成的低孔隙率薄层和高孔隙率层组成。采用低孔隙率的多孔层设置在表面上并且无孔层的结晶度和表面粗糙度形成在多孔区这种设置,特别可以显著改善外延层。结晶度可以极大地影响形成在半导体衬底上的电子器件的特性和生产率。例如,在孔隙率为50%的多孔层上外延层内的晶体缺陷为1×105/cm2,在孔隙率为20%的多孔层上外延层内的晶体缺陷为5×103/cm2,在相同的生长条件下,差别为一个半数量级。此外,如果用原子力显微镜测量50μm见方的区域内用均方根表示的表面粗糙度,那么粗糙度分别为1.2nm和0.3nm,差别很大。而且,较大的表面粗糙度对粘接工艺不利。
表面低孔隙率的第一多孔层厚度约1μm以下,但如果优选0.5μm以下,那么在分离步骤之后,通过表面光滑处理,残留层可以制成无孔层,从而表面变得光滑。此时,如果低孔隙率的第一多孔层的孔隙率为40%以下,优选25%以下,那么外延层的晶体质量和表面粗糙度都令人满意。
通过控制以上介绍的不同的阳极氧化条件,可以制备出直接位于低孔隙率的第一多孔层下的高孔隙率的第二多孔层,第二多孔层的厚度为10nm以上比较满意,但从限定分离位置的角度来看,厚度优选为1μm以下,最好为0.5μm以下。即使在第二多孔层下直接形成第三多孔层,也不会出现特别的问题,如果直接位于第二多孔层下的第三多孔层的孔隙率低于第二多孔层,那么分离位置更稳定,因此在分离步骤之后进行表面光滑处理后,表面粗糙度提高。
此外,结合使用多孔结构制造工艺和离子注入可以形成高孔隙率的第二多孔层。
例如,据报道将氦或氢离子注入到体Si,接着对体Si进行热处理,在注入区域产生直径为几nm到几十nm、密度约为1016~1017/cm3的微腔(例如,A.Van Veen,C.C.Griffioen and J.H.Evans,Mat,Res.Soc.Symp.Poroc.107(1988,Material Res.Soc.Pittsburgh,Pennsylvania)p.449)。
近年来,研究利用微腔群作为金属杂质的吸收点。
V.Raineri和S.U.Campisano报道了向体Si注入氦离子、接着热处理以形成微腔的方法,然后在衬底内形成沟槽,以暴露微腔的侧面并进行氧化处理,由此选择氧化微腔形成掩埋Si氧化膜,换句话说,他们报道说可以形成SOI结构(V.Raineri和S.U.Campisano,1995年Appl.Phys.Lett第66卷3654页)。然而,在这些方法中,表面Si层和掩埋氧化Si层的厚度的设置有限制,即形成腔群和释放氧化时体积膨胀产生的应力都令人满意,此外选择性氧化需要形成槽。因此,SOI结构不能形成在整个衬底上。有报道称腔群的形成涉及这些腔群的膨胀和分离现象的研究,以及伴随将轻元素注入到金属中产生的现象对核聚变反应器的第一炉壁的研究。
现已知以上介绍的离子注入层中会产生气泡,离子注入层的结构就好象多孔结构形成于其中。因此,该层的机械强度变弱,使它和阳极氧化的多孔质量一样,能够加速氧化或加速腐蚀。
离子注入元素并不限于氢气或稀有气体,只要注入损伤层、注入元素的高浓度层(应变层)或气泡层形成在界面附近即可。
如果进行离子注入的投影射程在阳极氧化形成的多孔层内,那么在投影射程附近的多孔材料的孔壁内形成有气泡,由此增加了孔隙率。可以在阳极氧化形成多孔层之前或之后进行离子注入。此外,离子注入甚至可以在形成无孔层结构后进行。
在多孔Si层上外延生长工艺时,作为第一步骤,为了通过填充多孔Si表面孔,使用在H2中焙烧可有效地提高外延层的质量(N.Sato等1995年J.Electrochem.Soc第142卷第9期3116页)。在该H2焙烧步骤中,消耗掉多孔Si的最外表面的构成原子。因此,如果在H2焙烧之前最外表面为低孔隙率的薄层,那么在H2焙烧工艺有助于孔的密封。如果低孔隙率的薄层制成很薄,约1μm以下,最好0.5μm以下,在已进行外延生长的外延层边界向下地安排高孔隙率的多孔层,以使在靠近外延层的多孔区内进行分离。此外,可以将分离后留下的低孔隙率的薄层厚度值设置低于1μm,有时低于0.5μm,以便随后进行光滑处理。此外,在H2焙烧之前将形成多孔区的基底部件浸在HF溶液中以除去多孔层的表面附近孔内壁上的氧化膜,氧化膜用HF除去,在包括H2焙烧工艺的热处理过程中,还没有制成无孔的暴露的表面层部分出现孔的聚集,并且在孔的内壁上没有氧化膜,机械强度变弱,因此形成易分离的层。
阳极氧化后,当多孔层不进行低温氧化,而进行如外延生长、表面氧化或粘接等高温处理时,将导致由阳极氧化得到的小孔聚集和变大的多孔Si的结构变化。利用该现象,由于外延层下孔的膨胀以及多孔Si和外延Si之间产生的应力,使分离发生在多孔Si层和无孔Si层之间的界面附近处。
在本发明中,在孔隙率高的第二多孔层处粘接的晶片分离之后,对留在转移的无孔层的表面上低孔隙率的残留部分进行光滑处理。
光滑处理可采用无氧化气氛下的热处理或真空中的热处理,但光滑处理并不仅限于这些处理。在热处理中,氢气、如He、Ne、N、Ar、Kr、Xe等的惰性气体、或这些气体的混合气氛特别适合做无氧化气氛。在真空热处理中,真空度最好在10-7乇以下。在任何情况下,残留氧气和气氛中的水作为杂质氧化表面形成保护膜。由于保护膜妨碍表面的光滑,所以需要减少残留氧气和水。最好将气氛设置到-92℃以下。
在这种气氛中,通过使表面能量最小化的表面原子迁移消除表面粗糙。特别是,如果气氛中含有氢气,由于它的还原作用有助于表面光滑,因此限制了保护膜的形成。研究表面光滑效应和残留多孔层的厚度之间的关系的结果,本发明人发现如果多孔层的厚度约1μm以下,最好0.5μm以下,热处理光滑表面,可以防止在已光滑的膜层中产生由残留孔形成的腔,即,制成无孔层。在残留无孔层很厚的情况下,残留孔倾向于留在层内部。在热处理变成平坦的情况中,由于表面原子的迁移促进了表面光滑,因此腐蚀量限制得极低。特别是,气氛中的残留氧气和水限制得很低的情况中,腐蚀量几乎为零。
到目前为止,由于不必使用选择性腐蚀工艺,除了减少或删除工艺步骤的影响外,不会出现例如当腐蚀的选择率不够时发生过量腐蚀无孔层造成的膜层厚度的均匀性退化的问题。因此,作为无孔层的外延Si层的均匀性根本不会退化。
根据本发明,不必进行选择性腐蚀,作为无孔层形成在单晶无孔层上形成的外延Si膜可以分离并转移到其它衬底上。特别是,由于体Si固有的缺陷不会波及到外延Si膜,可以提高器件的生产率。即使现在,外延晶片可以用做如CPU等的高性能LSI。随着晶片尺寸的增加,使用直拉法很难制备高质量的晶体,可以推测出很难保持晶片的质量。因此对外延晶片的需求越来越多。更不用说用来代替体晶片的SOI基底部件中对外延膜需求的增加。
此外,由于无孔层的导电类型和杂质浓度可以通过控制外延生长时的导电类型和浓度来任意确定,可以从相同的第一衬底制备出不同导电类型和杂质浓度的SOI衬底。
此外,如果形成导电类型和杂质浓度不同的多层结构的外延膜,特别是具有高浓度掩埋层的SOI衬底,可以从原始衬底制备出多层SOI衬底。
由日本专利申请特许公开5-211128公开的通过离子注入然后转移到另一衬底上剥离体晶片的最外层的方法得不到以上各种操作。
此外,当多孔区和与多孔区接触的无孔层的下层部分由外延生长的膜层形成时,即使已使用过许多次,第一衬底可半永久性地使用,并且不必减小厚度。因此,从节约能源和成本的角度来看,特别是在大直径晶片中以上结构非常有利。
此外,在化合物半导体单晶中,要得到大直径并且结晶性优良的晶片很难并且很昂贵。根据本发明的方法,在多孔Si区使用异质结外延生长,可以在大面积的衬底上形成结晶性优良的化合物半导体单晶膜。
另一方面,在本发明中,通过在熔点以下低温度的热处理,将制成多孔的衬底表面层转变成无孔单晶层。此时,不必使用如硅烷等的半导体源气,就可在制成多孔的衬底表面上形成结晶度优良的无孔单晶层。此外,将这样形成的无孔单晶层的表面氧化然后粘接到另一衬底后,无孔单晶层粘接到表面已氧化的另一衬底上,或两个衬底的表面都氧化并相互粘接,在高孔隙率层处分离这些衬底,然后光滑处理低孔隙率的残留部分。由此可以在氧化层上形成具有优良单晶结构,在大面积上均匀平坦并且缺陷显著减少。
此外,根据本发明制造半导体的方法中,残留的多孔层除去后,或不必除去仍保留着,如果表面平整度不够,要对它进行表面平整度处理,由此用以上方法分离的第一Si衬底可以用做第一基底部件,作为随后的第二基底部件或用做其它目的的基底部件。通过抛光或腐蚀等常规的半导体处理方法进行表面平整处理,或在无氧化气氛下进行热处理。最好由氢气、惰性气体或混合这些气体的气氛作为无氧化气氛。另外,可以在真空中进行热处理。通过选择条件,热处理可以局部地平整到局部地出现原子台阶的程度。
此外,在无孔层转移后,第一衬底重复作为第一基底部件时,第一基底部件可重复使用许多次直至不能使用为止。
由于第一衬底除了表面层外,其它部分没有制成多孔仍保持原状,第一衬底的两面可作为主表面,基底部件粘接到每个表面上,由于可同时由一个第一衬底制成两个片形粘接的SOI衬底。因此,可缩短工艺,提高可生产性。
当制造SOI结构的大规模集成电路时,这样形成的衬底可代替昂贵的SOS或SIMOX。
作为第二衬底,在Si基底部件上形成有例如Si基底部件和Si氧化膜。或者可以是光发射绝缘基底部件,例如石英、熔化石英、兰宝石或石英玻璃等透光部件。但实际上不仅限于此。
下面参考图2A到2F介绍本发明的实施例。
如图2A所示,制备第一Si单晶基底部件11,和含有至少两层的多孔区,这两层为表面侧主表面上的低孔隙率的第一多孔层12和高孔隙率的第二多孔层13。层13含有至少一层。在HF溶液中在Si基底部件上进行氧化形成多孔Si。上面介绍了低孔隙率薄层的厚度。另一方面,高孔隙率的第二多孔层孔隙率高于低孔隙率的薄层。当再形成比高孔隙率低的第三多孔层时,第二多孔层的孔隙率最好高于第三多孔层。换句话说,在多孔区最好第二多孔层的孔隙率最大。
如图2B所示,在多孔区12和13上形成至少一个无孔层14。无孔层14由以上介绍的材料形成,特别包括单晶Si、多晶Si、非晶Si、金属薄膜、化合物半导体薄膜、超导薄膜等。可以在无孔层上形成如MOSFET等器件结构。如果它为多层结构时,可以得到有掩埋层的SOI结构。为了使将来的粘接界面隔离有源层,在最外层上形成如SiO2的绝缘膜15。
如图2C所示,在室温下将第二基底部件16的表面与第一衬底的表面相互粘接。
图2C示出了第二基底部件与第一衬底通过绝缘层15相互粘接的状态。当无孔层14不是Si或第二基底部件不是Si时,不必形成绝缘层15。
在粘接衬底时,可将绝缘薄板插在其中,以便以三层板叠加的方式粘接。
如图2D所示,在第一多孔层12侧边上第二多孔层13内最外薄膜处分离衬底。分离方法可以为加如压力、张力、剪切力或***楔形物等施加外部压力的方法、施加超声波或热的方法、通过氧化多孔Si给多孔Si加内压力使其从***膨胀的方法、通过脉冲加热产生的热应力的方法或软化的方法等来实现分离,但不限于此。
随后,在第二衬底的表面上进行光滑处理,该第二衬底同时在第一多孔层14的残留部分上制出无孔质量部分。光滑处理在以上已介绍。
结果,得到图2E所示的半导体衬底。第二基底部件16上制成很薄并且很平坦和均匀的无孔层14例如单晶Si薄膜,并形成在整个晶片上的大区域内。如果第二衬底和第一衬底通过绝缘层15相互粘接,那么形成的半导体衬底适于绝缘隔离的电子器件的制造。
如果不需要将第二多孔层上的残留部分除去,并且如图所示的表面粗糙程度不能接受进行表面光滑后,可重新使用第一硅单晶基底部件11,作为第一基底部件11或第二基底部件16,再次重复图2A到2F所示的工艺制造另一个半导体衬底。
使用第二基底部件,在第一基底部件的两面上进行图1A到1D的步骤、或图2A到2F的半导体制造工艺,这样可同时制造两个半导体衬底。该方法显示在图3A到3F中。
如果将两面上不需要的残留多孔层13除去,并且表面粗糙程度达到不能接受的表面光滑度,在表面光滑后,第一基底部件11,可重新作为第一基底部件11或两个第二基底部件16之一。
两个基底部件16的尺寸和材料可以不相同。
两个无孔层14的尺寸和材料可以不相同。
可以不必形成绝缘材料15。
由于常规的粘接衬底的制造方法,使用抛光或腐蚀随后,从一个表面上除去第一Si基底部件的方法,因此第一Si基底部件的两个表面不可能有效地利用并粘接到另一基底部件上。然而,根据以上的实施例,由于除了它的表面层之外其余部分保留有第一Si衬底,第一Si衬底的表面可用做主表面,基底部件粘接到每个表面,所以可同时由一个第一Si基底部件制造出两个粘接的衬底。因此,工艺可以简化并且生产率提高。自不必说分离的第一Si基底部件可重新使用。
例如,用硅基底部件时,硅基底部件的表面层可制成多孔,使用熔点以下的温度热处理将无孔表面转变成无孔硅单晶层。因此,不必使用如硅烷的含硅源气,可在硅基底部件的表面上形成结晶度优良的硅单晶层。
图4A到4C为根据本发明形成第一多孔层和第二多孔层的步骤中、在形成无孔层的步骤中以及分离步骤中多孔区的外观示意图。
图4A示意性示出了孔隙率低并具有孔P1的低孔隙率层12a,以及孔隙率高并具有比孔P1直径大的孔P2的第二多孔层13形成在基底部件11的表面。
图4B示意性示出了通过形成无孔层14的热处理作为形成无孔层的工艺,将表面上的部分低孔隙率层12a制成多孔。换句话说,在基底部件11的表面上形成第一无孔层12和无孔层14。
图4C示意性示出了衬底已分离,即如果第一多孔层12和第二多孔层之间的表面局部地毁坏并分离,界面上第二多孔层的界面部分处的外观示意图。
图4A到4C示意性示出的每个外观有助于理解本发明。然而,在多孔层中孔的形式和分离表面的构形通常很复杂。
此外,无孔质量制造工艺(图4B)之后,进行外延生长等可以增加无孔层14的厚度。(例1)
在HF溶液中阳极氧化第一单晶Si衬底的表面层。
阳极氧化条件如下:
电流密度: 7(mA·cm-2)
阳极氧化溶液:HF∶H2O∶C2H5OH=1∶1∶1
时间: t(分钟)
多孔Si的厚度:x(μm)
接下来:
电流密度: 50(mA·cm-2)
阳极氧化溶液:HF∶H2O∶C2H5OH=1∶1∶1
时间: 10(秒)
多孔Si的厚度:0.2(μm)
第一阳极氧化时间t分别变为0,0.2,0.5,1.0和1.5分钟,这样具有低孔隙率的第一多孔层的厚度变为0,0.2,0.5,1.0和1.5μm。
通过电流密度为50mA·cm-2的阳极氧化,第二多孔Si层的孔隙率变大,因而形成结构更脆弱的高孔隙率的薄膜。
当***到外延装置中后,晶片处于氢气气氛中,并在1,060℃的温度下焙烧。将该状态的样品取出并用扫描电子显微镜观察时,可以发现多孔Si的表面孔被密封。因此,低孔隙率薄膜的最外表面层被消耗用于掩盖孔,变成无孔态。特别是,低孔隙率层的预定厚度为1.0μm 以下,此后表面层变为无孔,残留的低孔隙率层厚度为0.5μm以下。随后,通过CVD(化学汽相淀积)法在多孔Si上外延生长0.3μm厚的单晶Si。生长条件如下。
源气体: SiH2Cl2/H2
气体流速: 0.2/180 l/分钟
气压: 760Torr
温度: 1060℃
生长速率: 0.15μm/分钟
然后用热氧化在外延生长的Si层的表面区域形成200nm厚的SiO2层。
SiO2层的表面与另一Si衬底(第二衬底)的表面相互叠加并相互紧密接触,在1180℃退火5分钟,由此得到强粘接。
分离粘接的衬底使在无孔层和多孔层之间的高孔隙率层的界面附近发生分离。随后将衬底放在常压氢气气氛中并在1100℃下进行4小时的热处理。因此,留在第二衬底上的低孔隙率的薄层完全制成无孔。通过电子显微镜观察薄层部分,没有发现任何残留的孔隙。通过原子力显微镜观察表面粗糙度,可以发现当孔隙率层的厚度为0,0.2,0.5,1.0和1.Sμm时,50μm见方区域内的均方根粗糙度约0.5,0.2,0.2,0.4和1.5nm,厚度为1.0μm以下的低孔隙率薄层的表面粗糙度与市场上常见的Si晶片的表面粗糙度相等。同样,当低孔隙率层的厚度为0,0.2,0.5,1.0和1.Sμm时,测量晶体缺陷密度,层错缺陷密度约1×105,6×103,5×103,5×103和5×103/cm2,通过引入低孔隙率的薄层,晶体缺陷密度显著减少。
采用以上方式,可以在Si氧化膜上形成低缺陷密度的单晶Si层。当在其整个区域100个点测量这样形成的单晶Si层的厚度时,其均匀性为211±4nm、412±9nm、690±14nm、1201±24nm和1707±34nm。由于单晶Si层还包括制成无孔的低孔隙率层那部分,所以它的厚度不同。
对留在第一Si衬底侧的粗糙部分进行表面处理,例如氢气退火或表面抛光的表面光滑处理,衬底可再次用做第一衬底或第二衬底。此时,当留下的多孔Si量较大时,在搅拌下,在49%的氢氟酸与30%的过氧化氢的混合溶液进行选择腐蚀,随后对第一衬底进行如氢气气氛中退火或表面抛光的表面处理,因此第一衬底可重新用作第一或第二衬底。
(例2)
在HF溶液中阳极氧化第一单晶Si衬底的表面层。
阳极氧化条件如下:
电流密度: 7(mA·cm-2)
阳极氧化溶液: HF∶H2O∶C2H5OH=1∶1∶1
时间: 0.1(分钟)
第一多孔Si的厚度:0.1(μm)
接下来:
电流密度: 50(mA·cm-2)
阳极氧化溶液: HF∶H2O∶C2H5OH=1∶1∶1
时间: 5(秒)
第二多孔Si层的厚度:0.1(μm)
接着制备第三层。
例如条件如下。
电流密度: 7(mA·cm-2)
阳极氧化溶液: HF∶H2O∶C2H5OH=1∶1∶1
时间: 1(分钟)
第三多孔Si层的厚度:1(μm)
通过阳极氧化,在电流密度设定为50(mA·cm)的多孔区域内,多孔Si层的孔隙率最大,由此在低孔隙率的薄层下面形成结构更脆弱的高孔隙率层。
在氧气气氛下将晶片在400℃下氧化1小时,由此多孔Si的每个孔的内表面被热氧化膜覆盖。将晶片浸在1%的HF水溶液中约30秒,从而除去多孔Si的表面上和表面附近孔的内壁上很薄的热氧化膜。放入超高真空设备中后,晶片在1×10-9Torr和1000℃下焙烧5分钟。将以上状态的样品取出并用扫描电子显微镜观察。可以发现多孔Si的表面孔被密封。因此,低孔隙率薄膜的最外表面层被消耗用于掩盖孔,变成无孔态。随后,将衬底放在外延设备中,通过CVD法在多孔Si上外延生长1μm厚的单晶Si。生长条件如下。
源气体: SiH2Cl2/H2
气体流速: 0.4/180l/分钟
气压: 80Torr
温度: 900℃
生长速率: 0.15μm/分钟
然后用热氧化在外延生长的Si层的表面区域形成200nm厚的SiO2层。
SiO2层的表面与另一Si衬底(第二衬底)的表面相互叠加并相互紧密接触,在1100℃退火10分钟,由此得到强粘接。
当第三层的阳极氧化电流密度设定为7mA/cm2时,粘接的衬底分离后,分离发生在第一多孔层和高孔隙率的第二多孔层之间的界面附近。换句话说,当第二层的孔隙率设定为多孔层结构中的最大孔隙率时,容易进行分离。随后,将第二衬底放在压力为50Torr的氢气气氛中,并在1100℃下进行2小时的热处理。因此,留在转移到第二衬底上的外延Si层的表面上的低孔隙率薄层完全地制成无孔。通过电子显微镜观察薄层部分,没有发现任何残留的腔群等。通过原子力显微镜观察表面粗糙度,50μm见方区域内其均方根约为0.3nm,表面粗糙度与市场常见的Si晶片相同。同样,测量晶体缺陷密度,层错缺陷密度为5×103/cm2,引入低孔隙率的薄层,晶体缺陷密度显著减少。
因此,低缺陷密度的单晶Si层可以形成在第二衬底的Si氧化膜上。在整个区域100个点测量这样形成的单晶Si层厚度,厚度均匀性分别为1011±22nm。
即使氧化膜不形成在外延层表面上,而形成在第二衬底的表面上,或形成在这两个表面上,也可以得到相同的效果。
在搅拌下,在49%的氢氟酸与30%的过氧化氢的混合溶液进行选择腐蚀留在第二衬底表面上的多孔Si,随后对第一衬底进行如氢气气氛中退火或表面抛光的表面处理,因此第一衬底可重新用作第一或第二衬底。
(例3)
在HF溶液中阳极氧化第一单晶Si衬底的表面层。
阳极氧化条件如下:
电流密度: 7(mA·cm-2)
阳极氧化溶液:HF∶H2O∶C2H5OH=1∶1∶1
时间: 3(分钟)
多孔Si的厚度:3(μm)
在氧气气氛中400℃下氧化衬底1小时。通过氧化多孔Si的每个孔的内壁都覆盖有热氧化膜。进行离子注入,使从晶片表面到多孔Si内和到离开表面的部分附近的投影射程为0.3μm。离子注入元素并不限于氢气或稀有气体,只要注入损伤层、注入元素的高浓度层(应变层)或气泡层形成在界面附近即可。
通过CVD法,在多孔Si上外延生长0.15μ。m厚的单晶Si层。生长条件如下。
源气体: SiH2Cl2/H2
气体流速: 0.5/180l/分钟
气压: 80Torr
温度: 900℃
生长速率: 0.15μm/分钟
然后用热氧化在外延生长的Si层的表面区域形成100nm厚的SiO2层。
SiO2层的表面与另一Si衬底(第二衬底)的表面相互叠加并相互紧密接触后,退火衬底,由此得到强粘接。在注入损伤层、注入元素的高浓度层(应变层)或气泡层未扩散的条件下进行退火。通过电子显微镜观察部分薄层,可以发现注入离子的部分多孔层的孔隙率增加。即,离子注入形成以后将形成分离层的高孔隙率层。
分离粘接的晶片,在离子注入形成的高孔隙率层处分离。
随后,将第二衬底置于用Ar稀释的H2气氛中,在1200℃的温度下进行2小时的热处理。因此,留在转移到第二衬底上的外延Si层的表面上的低孔隙率薄层完全地制成无孔。通过电子显微镜观察薄层部分,没有发现任何残留的腔群等。通过原子力显微镜观察表面粗糙度,50μm见方区域内其均方根约为0.3nm,表面粗糙度与市场常见的Si晶片相同。同样,测量晶体缺陷密度,叠层缺陷密度为6×103/cm2,引入低孔隙率的薄层,晶体缺陷密度显著减少。
因此,低缺陷密度的单晶Si层可以形成在第二衬底的Si氧化膜上。在整个区域100个点测量这样形成的单晶Si层厚度,厚度均匀性分别为311±6.2nm。
在搅拌下,在49%的氢氟酸与30%的过氧化氢的混合溶液进行选择腐蚀留在第一衬底表面上的多孔Si,随后对第一衬底进行如氢气气氛中退火或表面抛光的表面处理,因此第一衬底可重新用作第一或第二衬底。
(例4)
预先将硼扩散到第一p-单晶Si衬底的表面上,因此得到约0.2μm的p-层。
在HF溶液中阳极氧化衬底的表面层。
阳极氧化条件如下:
电流密度: 7(mA·cm-2)
阳极氧化溶液:HF∶H2O∶C2H5OH=1∶1∶1
时间: 2(分钟)
通过扫描电子显微镜观察衬底,发现在表面上形成有0.2μm厚20%孔隙率的层,在该层下形成有约0.4μm厚50%孔隙率的多孔层。
在氧气气氛下将衬底在400℃下氧化1小时,由此多孔Si的每个孔的内表面被热氧化膜覆盖。放入外延设备后,在1060℃下焙烧晶片5分钟,施加少量的Si源进一步焙烧,由此掩盖了多孔Si的表面孔。通过CVD(化学汽相淀积)在表面孔被掩埋的多孔Si上外延生长单晶Si、0.45μm厚的p外延层、以及1.0μm的n+外延层。生长条件如下。
源气体: SiH2Cl2/H2
气体流速: 0.5/180l/分钟
气压: 80Torr
温度: 900℃
生长速率: 0.15μm/分钟
然后用热氧化在外延生长的Si层的表面区域形成100nm厚的SiO2层。
用O2等离子体处理SiO2层的表面和另一Si衬底的表面,并用水清洗,两个表面相互叠加并相互紧密接触,然后在400℃下退火60分钟,由此得到强粘接。
分离粘接的晶片,在低孔隙率层的界面附近内的高孔隙率层处分离。
随后,将第二衬底放在残留氧气和湿气已满意地清除的超高真空设备中,然后在1×10-9Torr和950℃下热处理4小时。因此,留在第二衬底上的低孔隙率薄层完全地制成无孔层。通过电子显微镜观察薄层部分,没有发现任何残留的腔群等。通过原子力显微镜观察表面粗糙度,50μm见方区域内其均方根约为0.5nm,表面粗糙度与市场常见的Si晶片相同。同样,测量晶体缺陷密度,叠层缺陷密度为6×103/cm2,引入低孔隙率的薄层,晶体缺陷密度显著减少。
因此,包括n+埋层且1.6μm厚的单晶Si层可以形成在第二衬底的Si氧化膜上。在整个区域100个点测量这样形成的单晶Si层厚度,厚度均匀性分别为1.6±0.03μm。
采用氢气退火作为表面平整处理,对留在第一衬底一侧表面上的不平整部分进行表面处理之后,它可再次用做第一衬底或第二衬底。在留有多孔Si的情况时,在搅拌下,在49%的氢氟酸与30%的过氧化氢的混合溶液进行选择腐蚀,随后对第一衬底进行如氢气气氛中退火或表面抛光的表面处理,因此第一衬底可重新用作第一或第二衬底。
(例5)
在HF溶液中阳极氧化第一单晶Si衬底的表面层。
阳极氧化条件如下:
电流密度: 7(mA·cm-2)
阳极氧化溶液:HF∶H2O∶C2H5OH=1∶1∶1
时间: 0.1(分钟)
多孔Si的厚度:0.1(μm)
改变溶液浓度进行如下条件的阳极氧化。
电流密度: 7(mA·cm-2)
阳极氧化溶液:HF∶H2O∶C2H5OH=1∶2∶1
时间: 1(分钟)
多孔Si的厚度:0.6(μm)
通过扫描电子显微镜观察衬底,发现在距表面约0.1μm的深度处形成有对应于第二次形成的高孔隙率层。
在氧气气氛下将衬底在400℃下氧化1小时,由此多孔Si的每个孔的内表面被热氧化膜覆盖。用HF除去多孔Si的表面附近的氧化膜。放入外延设备后,在1040℃下焙烧晶片5分钟,由此掩盖了多孔Si的表面孔。0.5μm厚的单晶GaAs 外延生长在通过MOCVD(金属有机化学汽相淀积)表面孔被掩埋的多孔Si上。生长条件如下。
源气体: TMG/AsH3/H2
气压: 80Torr
温度: 700℃
GaAs层表面与另一Si衬底(第二衬底)的表面相互叠加并相互紧密接触后,在700℃下退火1小时,由此得到强粘接。
分离粘接的晶片,在低孔隙率层的界面附近内的高孔隙率层处分离。
由此,在第二Si衬底上可以形成0.5μm厚的单晶GaAs层。在整个区域100个点测量这样形成的单晶GaAs层厚度,厚度均匀性分别为0.5±0.01μm。
由于GaAs层表面很粗糙,同样存在残留多孔Si的可能性,因此要进行表面抛光。因此,可以得到与市场上常见的GaAs晶片类似的表面粗糙度。
通过传输电子显微镜观察薄层断面,可以发现在Si层中没有引入新的晶体缺陷,从而保持了优良的结晶度。
对于第二衬底,代替Si衬底可以使用表面氧化的Si衬底。此外,淀积的SiO2膜形成在Si衬底或GaAs层的表面上,这些衬底相互粘接。此时,完成的衬底可用做绝缘衬底上的GaAs。
如果对留在第一衬底一侧的表面上的不平整部分进行如氢气退火或表面抛光的表面处理以平整表面,它可再次用做第一衬底或第二衬底。在留有多孔Si的情况时,在搅拌下,在49%的氢氟酸与30%的过氧化氢的混合溶液进行选择腐蚀,随后对第一衬底进行如氢气气氛中退火或表面抛光的表面处理,因此第一衬底可重新用作第一或第二衬底。
(例6)
在HF溶液中阳极氧化第一单晶Si衬底的表面层。
阳极氧化条件如下:
电流密度: 7(mA·cm-2)
阳极氧化溶液: HF∶H2O∶C2H5OH=1∶1∶1
时间: 0.2(分钟)
多孔Si层的厚度:0.2(μm)
接下来,
电流密度: 50(mA·cm-2)
阳极氧化溶液: HF∶H2O∶C2H5OH=1∶1∶1
时间: 10(秒)
第二多孔Si层的厚度:0.2(μm)
通过这些阳极氧化,由于电流密度设定为50(mA·cm-2),多孔Si层的孔隙率增加,由于形成结构脆弱的高孔隙率的薄层。
放入外延设备后,在1060℃下焙烧晶片5分钟,在此状态下,通过扫描电子显微镜观察衬底,发现多孔Si的表面孔被密封。因此低孔隙率的薄层的最外表面被消耗用于掩埋孔,成为无孔状态。随后,通过CVD法,在多孔Si上外延生长0.3μm厚的单晶Si。生长条件如下。
源气体: SiH2Cl2/H2
气体流速: 0.2/180l/分钟
气压: 760Torr
温度: 1060℃
生长速率: 0.15μm/分钟
然后用热氧化在外延生长的Si层的表面区域形成200nm厚的SiO2层。
用N2等离子体对SiO2层的表面和另外的石英衬底(第二衬底)的表层进行表面处理后,并用水清洗。然后它们相互叠加并相互紧密接触,400℃下退火60分钟,由此得到强键合。
在低多孔层一侧上界面处附近,在高孔隙率层分离粘接的衬底。随后,将第二衬底放入80Torr的氢气氛中,在950℃下进行6小时的热处理。因此,留在第二衬底上低孔隙率的薄层制成无孔。通过电子显微镜观察部分薄层,发现没有残余的腔群。通过原子力显微镜观察表面粗糙度,50μm见方区域内其均方根约为0.4nm,表面粗糙度与市场常见的Si晶片相同。同样,测量晶体缺陷密度,叠层缺陷密度为5×103/cm2。
因此,低缺陷密度的单晶Si层形成在第二衬底的Si氧化膜上。在整个表面100个点测量这样形成的单晶Si层厚度,厚度均匀性分别为412±9nm。
如果对留在第一衬底侧的表面上的不平整部分进行如氢气退火或表面抛光的表面处理以平整表面,它可再次用做第一衬底或第二衬底。在留有多孔Si的情况时,在搅拌下,在49%的氢氟酸与30%的过氧化氢的混合溶液进行选择腐蚀,随后对第一衬底进行如氢气气氛中退火或表面抛光的表面处理,因此第一衬底可重新用作第一或第二衬底。
(例7)
在HF溶液中阳极氧化第一单晶Si衬底的表面层。
阳极氧化条件如下:
电流密度: 1(mA·cm-2)
阳极氧化溶液: HF∶H2O∶C2H5OH=1∶1∶1
时间: 2(分钟)
多孔Si的厚度: 0.4(μm)
接下来,
电流密度: 50(mA·cm-2)
阳极氧化溶液: HF∶H2O∶C2H5OH=1∶1∶1
时间: 5(秒)
多孔Si的厚度: 0.1(μm)之后制造第三层。
电流密度: 7(mA·cm-2)
阳极氧化溶液: HF∶H2O∶C2H5OH=1∶1∶1
时间: 1(分钟)
多孔Si的厚度: 1(μm)
通过这些阳极氧化,由于电流密度设定为50(mA·cm-2),多孔Si层的孔隙率增加,由此形成结构脆弱的高孔隙率的薄层。
在氧气气氛下将衬底在400℃下氧化1小时,由此多孔Si的每个孔的内表面被热氧化膜覆盖。放入外延设备后,在1040℃下焙烧晶片5分钟,由此掩盖了多孔Si的表面孔。因此低孔隙率的薄层的表面附近的那部分(形成的1mA·cm-2的层)被消耗掩埋了孔,并为无孔状态。换句话说,可以形成厚度约0.05μm的质量良好的无孔单晶层。
此外,通过热氧化,在无孔单晶层的表面上形成20nm厚的SiO2层。
SiO2层的表面与另一Si衬底(第二衬底)的表面相互叠加并相互紧密接触,在1180℃下退火衬底5分钟,由此得到强粘接。
在低孔隙率层的界面附近内的高孔隙率处分离粘接的晶片。
随后,将第二衬底放入80Torr的氢气氛中,在1100℃下进行6小时的热处理。因此,留在第二衬底上低孔隙率的薄层完全制成无孔,与单晶硅层一样。通过电子显微镜观察部分薄层,发现没有残余的腔群。通过原子力显微镜观察表面粗糙度,50μm见方区域内其均方根约为0.4nm,表面粗糙度与市场常见的Si晶片相同。
因此,400nm厚的单晶Si层形成在Si氧化膜上。在整个表面100个点测量这样形成的单晶Si层厚度,厚度均匀性分别为403±8nm。
用传输电子显微镜观察层的断面,发现在Si层中没有引入新的晶体缺陷,由此保持了优良的结晶度。
如果对留在第一衬底侧的表面上的不平整部分进行如氢气退火或表面抛光的表面处理以平整表面,它可再次用做第一衬底或第二衬底。在留有多孔Si的情况时,在搅拌下,在49%的氢氟酸与30%的过氧化氢的混合溶液进行选择腐蚀,随后对第一衬底进行如氢气气氛中退火或表面抛光的表面处理,因此第一衬底可重新用作第一或第二衬底。
如图所示,以上各例子介绍的方法在第一衬底的两个表面上都可以实施。
在各例中,为了除去衬底分离后留在第一衬底一侧上的多孔Si层,可以使用以下选择性腐蚀剂。
氢氟酸;
氢氟酸+过氧化氢溶液;
氢氟酸+醇;
氢氟酸+醇+过氧化氢溶液;
缓冲氢氟酸;
缓冲氢氟酸+过氧化氢溶液;
缓冲氢氟酸+醇;
缓冲氢氟酸+醇+过氧化氢溶液。
此外,当使用普通Si腐蚀剂时,也可以实现一定程度的选择腐蚀,取决于多孔硅的大的表面积。
根据各例,由于不必使用选择性腐蚀工艺,因此几乎不存在当腐蚀的选择率不够时,会出现过量腐蚀无孔层使膜厚度的均匀性退化的问题。因此,转移到第二衬底上的膜的均匀性根本不会退化。
此外,根据各例,可以在高孔隙率层和低孔隙率层之间的界面、或大面积的界面中高孔隙率层的多孔区内晶片的整个表面上分离。因此,分离后,仅光滑处理留在第二衬底侧的低孔隙率薄膜,以便缩短或省略通过研磨、抛光、腐蚀等除去多孔层的残留层的工艺。此外,可以根据多孔层结构形成的条件控制残留层的厚度。特别是,如果进行热处理,低孔隙率的残留薄层转变为无孔层,在层的内部没有留下空腔,因此能够使表面光滑。因此,膜厚度的均匀性提高。这意味着可以良好的生产率制造晶片,以满足对超高均匀性的要求。
此外,当分离后的第一衬底可在制造SOI衬底的随后周期中重复使用时,第一衬底可重复使用许多次,直至不能再使用为止。
另外,当与多孔层和无孔结构中具有低孔隙率的薄层结构接触的两层由外延层形成时,由于第一衬底可半永久性地重复使用,即使使用许多次,衬底的厚度不会减少,从节约能源和减少成本的角度来看,这很有利。
现已知由于异质外延材料的不同引起晶格常数的差异,将缺陷引入外延层或它的界面。此外,在双异质外延的情况,如果就两种材料的厚度而言其中一个为超薄膜,那么缺陷倾向于引入到超薄膜内。因此,如果在超薄膜上进一步外延生长不同种类的材料,那么缺陷倾向于引入到超薄膜外延层内。以这种方式,由于晶格常数的差异和缺陷的引入界面变脆弱,因此可从该界面剥离衬底。
如上所述,根据本发明,即使制造SOI结构的大规模集成电路时,本发明可以提供一种制造廉价且高质量的半导体衬底的方法。该半导体衬底可代替昂贵的SOS或SIMOX。
Claims (40)
1.制造半导体衬底的方法,包括步骤:
制备第一衬底,其中有多孔区和形成在多孔区上的无孔层,多孔区包括至少有孔隙率不同的两层;
将第一衬底的无孔层的表面粘接到第二衬底的表面;
将第一衬底与第二衬底相互分离,使无孔层转移到第二衬底上,以及
除掉第二衬底的分离表面上多孔区的残留部分,或处理无孔层的残留部分,使分离表面光滑;
其中制备第一衬底的步骤包括形成厚度为1μm以下的第一多孔层、孔隙率高并与第一多孔层相邻的第二多孔层、以及与第一多孔层相邻的无孔层。
2.根据权利要求1的制造半导体衬底的方法,其中,形成所述无孔层的步骤包括将所述第一多孔层的表面一侧部分制成无孔的步骤,和/或在所述第一多孔层上形成无孔层的步骤。
3.根据权利要求1的制造半导体衬底的方法,其中,形成所述第一多孔层的步骤包括形成多孔层后,将所述无孔层的表面部分制成无孔,使残留的多孔层厚度为1μm以下。
4.根据权利要求1的制造半导体衬底的方法,其中,所述第二多孔层比第一多孔层厚。
5.根据权利要求1或4的制造半导体衬底的方法,其中,形成薄于所述第一多孔层的第二多孔层后,将所述第一多孔层的的表面侧部分制成无孔以减薄所述第一多孔层。
6.根据权利要求1的制造半导体衬底的方法,还包括相对于所述第二多孔层在与所述第一多孔层相反侧上形成厚于且孔隙率低于所述第二多孔层的第三多孔层。
7.根据权利要求1的制造半导体衬底的方法,其中,不使用选择性腐蚀和抛光,通过在非氧化环境中的热处理进行光滑所述分离表面的步骤。
8.根据权利要求6的制造半导体衬底的方法,其中,所述非氧化环境为氢气、惰性气体或含氢气和惰性气体混合物的气氛。
9.根据权利要求1的制造半导体衬底的方法,其中,不使用选择性腐蚀和抛光,通过热处理进行光滑所述分离表面的步骤。
10.根据权利要求1的制造半导体衬底的方法,其中,所述多孔区由单晶制成。
11.根据权利要求1的制造半导体衬底的方法,其中,所述多孔区为单晶Si层。
12.根据权利要求1的制造半导体衬底的方法,其中,通过阳极氧化所述第一衬底形成所述多孔区。
13.根据权利要求12的制造半导体衬底的方法,其中,通过阳极氧化并根据第一衬底中的杂质种类和浓度、电流密度、阳极氧化时化学剂的成分和温度或这些因素的组合选择性形成所述第一多孔层和所述第二多孔层。
14.根据权利要求1的制造半导体衬底的方法,其中,在第一衬底的一个表面上形成多孔区后,通过离子注入在离子投影射程区域形成所述第二多孔层。
15.根据权利要求1的制造半导体衬底的方法,其中,氧化多孔区内孔的侧壁表面,以使形成无孔层之前在侧壁内部保留多孔晶体结构。
16.根据权利要求15的制造半导体衬底的方法,其中,在形成所述无孔层之前除去所述多孔区的表面内孔的侧壁上和表面附近形成的氧化膜。
17.根据权利要求1的制造半导体衬底的方法,其中,所述无孔层包括在非氧化气氛或真空中热处理将所述第一多孔层的表面制成无孔的部分。
18.根据权利要求1的制造半导体衬底的方法,其中,所述无孔层包括在非氧化气氛或真空中热处理将所述第一多孔层的表面制成无孔的部分和形成在所述无孔层表面上的氧化膜。
19.根据权利要求17或18的制造半导体衬底的方法,其中,所述无氧化气氛为氢气、惰性气体或它们的混合气体。
20.根据权利要求17或18的制造半导体衬底的方法,其中,所述无氧化气氛包括少量的Si。
21.根据权利要求1的制造半导体衬底的方法,其中,以所述第一多孔层的晶向为基础,通过外延形成所述无孔层。
22.根据权利要求1的制造半导体衬底的方法,其中,所述无孔层包括在所述第一多孔层的晶向为基础上外延形成的单晶层和所述单晶层上形成的氧化膜层。
23.根据权利要求21或22的制造半导体衬底的方法,其中,通过外延形成的所述无孔层为单晶Si层。
24.根据权利要求21或22的制造半导体衬底的方法,其中,通过外延形成的所述无孔层有单晶化合物半导体层。
25.根据权利要求1的制造半导体衬底的方法,其中,所述无孔层包括多个导电类型或杂质浓度不同的层。
26.根据权利要求1的制造半导体衬底的方法,其中,分离后所述第一衬底可以重复使用。
27.根据权利要求26的制造半导体衬底的方法,其中,重复使用的预处理仅包括光滑处理工艺。
28.根据权利要求26的制造半导体衬底的方法,其中,重复使用的预处理包括分离后除去多孔区的残留部分的工艺和平整工艺。
29.根据权利要求1的制造半导体衬底的方法,其中,用压力、拉力、剪切力、***楔形物、热处理、氧化、波动或金属丝切割中的一个或它们的组合进行分离步骤。
30.根据权利要求1的制造半导体衬底的方法,其中,所述第二衬底由Si制成。
31.根据权利要求1的制造半导体衬底的方法,其中,所述第二衬底由Si衬底形成,绝缘膜形成在要粘接的至少一个表面上。
32.根据权利要求1的制造半导体衬底的方法,其中,所述第二衬底由透光衬底形成。
33.根据权利要求1的制造半导体衬底的方法,其中,所述第一多孔层厚度为0.5μm以下。
34.根据权利要求1的制造半导体衬底的方法,其中,所述第二多孔层在多孔区中的孔隙率最高。
35.根据权利要求1的制造半导体衬底的方法,其中,所述多孔区仅包括第一多孔层和第二多孔层两层。
36.根据权利要求1的制造半导体衬底的方法,其中,所述第二多孔层厚度为1μm以下。
37.根据权利要求36的制造半导体衬底的方法,其中,所述第二多孔层厚度为0.5μm以下。
38.根据权利要求1的制造半导体衬底的方法,其中,所述多孔区厚度为2μm以下。
39.根据权利要求1的制造半导体衬底的方法,其中,在形成所述第一多孔层的步骤中,形成厚为1μm以下的多孔层后,将所述多孔层的表面侧部分制成无孔,使留下的多孔层厚度为0.5μm以下。
40.由权利要求1的制造半导体衬底的方法制备的半导体衬底。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7554597 | 1997-03-27 | ||
JP075545/97 | 1997-03-27 | ||
JP075545/1997 | 1997-03-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1199920A true CN1199920A (zh) | 1998-11-25 |
CN1118085C CN1118085C (zh) | 2003-08-13 |
Family
ID=13579288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN98108877A Expired - Fee Related CN1118085C (zh) | 1997-03-27 | 1998-03-27 | 半导体衬底及其制备方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6143628A (zh) |
EP (1) | EP0867922A3 (zh) |
KR (1) | KR100260832B1 (zh) |
CN (1) | CN1118085C (zh) |
AU (1) | AU728331B2 (zh) |
CA (1) | CA2233115C (zh) |
SG (1) | SG68658A1 (zh) |
TW (1) | TW404061B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1433056B (zh) * | 2002-01-16 | 2010-05-26 | 绝缘体硅片技术公司 | 裂开材料晶片各层的工艺 |
CN102050421A (zh) * | 2009-11-10 | 2011-05-11 | 罗伯特.博世有限公司 | 微型针装置的制造方法、微型针装置以及基片复合体 |
CN101641774B (zh) * | 2007-03-28 | 2012-10-24 | 硅绝缘体技术有限公司 | 用于制造复合衬底的工艺 |
CN101409222B (zh) * | 2007-10-10 | 2013-01-02 | 株式会社半导体能源研究所 | Soi衬底的制造方法 |
CN104078336A (zh) * | 2014-07-02 | 2014-10-01 | 上海朕芯微电子科技有限公司 | 无衬底结构的功率器件制造工艺 |
CN109661722A (zh) * | 2016-09-02 | 2019-04-19 | 高通股份有限公司 | 用于集成电路结构的多孔半导体层转移 |
RU2733941C2 (ru) * | 2019-04-01 | 2020-10-08 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления полупроводниковой структуры |
Families Citing this family (92)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG63832A1 (en) | 1997-03-26 | 1999-03-30 | Canon Kk | Substrate and production method thereof |
US6162705A (en) | 1997-05-12 | 2000-12-19 | Silicon Genesis Corporation | Controlled cleavage process and resulting device using beta annealing |
US20070122997A1 (en) | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
US20050031663A1 (en) * | 1997-05-16 | 2005-02-10 | Cecilia Larsson | Implant element |
JP4075021B2 (ja) * | 1997-12-26 | 2008-04-16 | ソニー株式会社 | 半導体基板の製造方法および薄膜半導体部材の製造方法 |
EP0926709A3 (en) | 1997-12-26 | 2000-08-30 | Canon Kabushiki Kaisha | Method of manufacturing an SOI structure |
TW437078B (en) | 1998-02-18 | 2001-05-28 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
CN1250945A (zh) * | 1998-09-04 | 2000-04-19 | 佳能株式会社 | 半导体基片及其制造方法 |
JP2000349264A (ja) * | 1998-12-04 | 2000-12-15 | Canon Inc | 半導体ウエハの製造方法、使用方法および利用方法 |
JP2000223683A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにsoi基板の製造方法 |
JP2000223682A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 基体の処理方法及び半導体基板の製造方法 |
FR2789518B1 (fr) * | 1999-02-10 | 2003-06-20 | Commissariat Energie Atomique | Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure |
US6326279B1 (en) * | 1999-03-26 | 2001-12-04 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
KR100434537B1 (ko) * | 1999-03-31 | 2004-06-05 | 삼성전자주식회사 | 다공질 실리콘 혹은 다공질 산화 실리콘을 이용한 두꺼운 희생층을 가진 다층 구조 웨이퍼 및 그 제조방법 |
US6171965B1 (en) | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
US6287941B1 (en) | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
US6204151B1 (en) * | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
JP2001015721A (ja) * | 1999-04-30 | 2001-01-19 | Canon Inc | 複合部材の分離方法及び薄膜の製造方法 |
US6664169B1 (en) * | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
FR2794893B1 (fr) * | 1999-06-14 | 2001-09-14 | France Telecom | Procede de fabrication d'un substrat de silicium comportant une mince couche d'oxyde de silicium ensevelie |
JP2001007362A (ja) * | 1999-06-17 | 2001-01-12 | Canon Inc | 半導体基材および太陽電池の製造方法 |
US6984571B1 (en) | 1999-10-01 | 2006-01-10 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
US6902987B1 (en) * | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
US6563133B1 (en) * | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
US6602760B2 (en) * | 2000-12-21 | 2003-08-05 | Interuniversitair Microelektronica Centrum (Imec) | Method of producing a semiconductor layer on a substrate |
US6699770B2 (en) * | 2001-03-01 | 2004-03-02 | John Tarje Torvik | Method of making a hybride substrate having a thin silicon carbide membrane layer |
EP1244139A2 (en) * | 2001-03-23 | 2002-09-25 | Matsushita Electric Industrial Co., Ltd. | Manufacturing method of semiconductor film |
JP2002305293A (ja) * | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
DE10128719A1 (de) * | 2001-06-13 | 2002-12-19 | Muehlbauer Ernst Gmbh & Co Kg | Zahnärztlicher Abformlöffel |
US6610582B1 (en) * | 2002-03-26 | 2003-08-26 | Northrop Grumman Corporation | Field-assisted fusion bonding |
US6943569B1 (en) * | 2002-04-12 | 2005-09-13 | Advanced Micro Devices, Inc. | Method, system and apparatus to detect defects in semiconductor devices |
US6995430B2 (en) | 2002-06-07 | 2006-02-07 | Amberwave Systems Corporation | Strained-semiconductor-on-insulator device structures |
US20030227057A1 (en) | 2002-06-07 | 2003-12-11 | Lochtefeld Anthony J. | Strained-semiconductor-on-insulator device structures |
US7008857B2 (en) * | 2002-08-26 | 2006-03-07 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom |
JP2005537685A (ja) * | 2002-08-26 | 2005-12-08 | エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ | 緩衝層を含むウェハから層を取り除いた後のウェハの機械的リサイクル |
EP1427010B1 (en) * | 2002-11-29 | 2012-01-11 | STMicroelectronics Srl | Manufacturing method of a semiconductor substrate comprising at least a buried cavity |
KR100570586B1 (ko) * | 2002-12-17 | 2006-04-13 | (주)아이블포토닉스 | 강유전성 단결정 막 구조물 제조 방법 |
WO2004055876A1 (en) * | 2002-12-17 | 2004-07-01 | Ibule Photonics Inc. | Method for preparation of ferroelectric single crystal film structure using deposition method |
EP1441445B1 (en) * | 2003-01-24 | 2006-11-29 | STMicroelectronics S.r.l. | A pipeline analog-to-digital converter with correction of inter-stage gain errors |
JP2004265914A (ja) * | 2003-02-05 | 2004-09-24 | Tadahiro Omi | 半導体基板の製造方法 |
US7198974B2 (en) * | 2003-03-05 | 2007-04-03 | Micron Technology, Inc. | Micro-mechanically strained semiconductor film |
US7220656B2 (en) * | 2003-04-29 | 2007-05-22 | Micron Technology, Inc. | Strained semiconductor by wafer bonding with misorientation |
EP1620583A4 (en) * | 2003-05-06 | 2009-04-22 | Canon Kk | SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR DEVICE, LUMINOUS DIODE AND MANUFACTURING METHOD THEREFOR |
JP2004335642A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
US20050124137A1 (en) * | 2003-05-07 | 2005-06-09 | Canon Kabushiki Kaisha | Semiconductor substrate and manufacturing method therefor |
US7115480B2 (en) | 2003-05-07 | 2006-10-03 | Micron Technology, Inc. | Micromechanical strained semiconductor by wafer bonding |
US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
US7008854B2 (en) * | 2003-05-21 | 2006-03-07 | Micron Technology, Inc. | Silicon oxycarbide substrates for bonded silicon on insulator |
US7662701B2 (en) | 2003-05-21 | 2010-02-16 | Micron Technology, Inc. | Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers |
US7273788B2 (en) | 2003-05-21 | 2007-09-25 | Micron Technology, Inc. | Ultra-thin semiconductors bonded on glass substrates |
TWI242232B (en) * | 2003-06-09 | 2005-10-21 | Canon Kk | Semiconductor substrate, semiconductor device, and method of manufacturing the same |
JP2005005509A (ja) * | 2003-06-12 | 2005-01-06 | Canon Inc | 薄膜トランジスタ及びその製造方法 |
FR2856841A1 (fr) * | 2003-06-24 | 2004-12-31 | Commissariat Energie Atomique | Procede de realisation d'une structure empilee par transfert de couche mince. |
US7439158B2 (en) | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Strained semiconductor by full wafer bonding |
US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
US7153753B2 (en) | 2003-08-05 | 2006-12-26 | Micron Technology, Inc. | Strained Si/SiGe/SOI islands and processes of making same |
US7091108B2 (en) * | 2003-09-11 | 2006-08-15 | Intel Corporation | Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices |
JP2005136383A (ja) * | 2003-10-09 | 2005-05-26 | Canon Inc | 有機半導体素子、その製造方法および有機半導体装置 |
US7542197B2 (en) * | 2003-11-01 | 2009-06-02 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator featured with an anti-reflective structure |
JP2005157336A (ja) * | 2003-11-07 | 2005-06-16 | Canon Inc | 光素子の作製方法、3次元積層構造を有する光素子 |
JP2005150235A (ja) * | 2003-11-12 | 2005-06-09 | Three M Innovative Properties Co | 半導体表面保護シート及び方法 |
US20050132332A1 (en) * | 2003-12-12 | 2005-06-16 | Abhay Sathe | Multi-location coordinated test apparatus |
US7060587B2 (en) * | 2004-02-02 | 2006-06-13 | Interuniversitair Microelektronica Centrum (Imec) | Method for forming macropores in a layer and products obtained thereof |
JP4771510B2 (ja) * | 2004-06-23 | 2011-09-14 | キヤノン株式会社 | 半導体層の製造方法及び基板の製造方法 |
WO2006012544A2 (en) * | 2004-07-22 | 2006-02-02 | The Board Of Trustees Of The Leland Stanford Junior University | Germanium substrate-type materials and approach therefor |
FR2874454B1 (fr) | 2004-08-19 | 2006-11-24 | Commissariat Energie Atomique | Element en couches minces et procede de fabrication associe |
KR100609367B1 (ko) * | 2004-12-14 | 2006-08-08 | 한국전자통신연구원 | Soi 기판의 제조방법 |
US7410883B2 (en) * | 2005-04-13 | 2008-08-12 | Corning Incorporated | Glass-based semiconductor on insulator structures and methods of making same |
US20070111468A1 (en) * | 2005-07-19 | 2007-05-17 | The Regents Of The University Of California | Method for fabricating dislocation-free stressed thin films |
US7544584B2 (en) | 2006-02-16 | 2009-06-09 | Micron Technology, Inc. | Localized compressive strained semiconductor |
US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
US7811900B2 (en) | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
JP5171016B2 (ja) * | 2006-10-27 | 2013-03-27 | キヤノン株式会社 | 半導体部材、半導体物品の製造方法、その製造方法を用いたledアレイ |
US7795113B2 (en) * | 2006-12-21 | 2010-09-14 | Imec | Method for bonding a die or substrate to a carrier |
KR100839376B1 (ko) * | 2007-01-08 | 2008-06-19 | 연세대학교 산학협력단 | 다공성 실리콘 및 이의 제조방법 |
JP2009094144A (ja) * | 2007-10-04 | 2009-04-30 | Canon Inc | 発光素子の製造方法 |
US8003483B2 (en) * | 2008-03-18 | 2011-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US8330126B2 (en) | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
US8871610B2 (en) * | 2008-10-02 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
US9443698B2 (en) * | 2008-10-06 | 2016-09-13 | Axcelis Technologies, Inc. | Hybrid scanning for ion implantation |
US8329557B2 (en) | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
JP5184448B2 (ja) * | 2009-06-23 | 2013-04-17 | 富士紡ホールディングス株式会社 | 研磨パッド、その製造方法および研磨加工方法 |
US9847243B2 (en) | 2009-08-27 | 2017-12-19 | Corning Incorporated | Debonding a glass substrate from carrier using ultrasonic wave |
US20150050816A1 (en) * | 2013-08-19 | 2015-02-19 | Korea Atomic Energy Research Institute | Method of electrochemically preparing silicon film |
US10032870B2 (en) * | 2015-03-12 | 2018-07-24 | Globalfoundries Inc. | Low defect III-V semiconductor template on porous silicon |
US9620466B1 (en) * | 2015-11-30 | 2017-04-11 | Infineon Technologies Ag | Method of manufacturing an electronic device having a contact pad with partially sealed pores |
US9755015B1 (en) | 2016-05-10 | 2017-09-05 | Globalfoundries Inc. | Air gaps formed by porous silicon removal |
DE102019108754A1 (de) | 2019-03-06 | 2020-09-10 | Infineon Technologies Ag | Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) * | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
DE69333619T2 (de) * | 1992-01-30 | 2005-09-29 | Canon K.K. | Herstellungsverfahren für Halbleitersubstrate |
JP3250673B2 (ja) * | 1992-01-31 | 2002-01-28 | キヤノン株式会社 | 半導体素子基体とその作製方法 |
JP3293736B2 (ja) * | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
JP3257580B2 (ja) * | 1994-03-10 | 2002-02-18 | キヤノン株式会社 | 半導体基板の作製方法 |
JP3381443B2 (ja) * | 1995-02-02 | 2003-02-24 | ソニー株式会社 | 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法 |
DE69628505T2 (de) * | 1995-07-21 | 2004-05-06 | Canon K.K. | Halbleitendes Substrat und dessen Herstellungsverfahren |
CN1132223C (zh) * | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
EP0797258B1 (en) * | 1996-03-18 | 2011-07-20 | Sony Corporation | Method for making thin film semiconductor, solar cell, and light emitting diode |
DE69826053T2 (de) * | 1997-03-26 | 2005-09-29 | Canon K.K. | Halbleitersubstrat und Verfahren zu dessen Herstellung |
-
1998
- 1998-03-25 US US09/047,326 patent/US6143628A/en not_active Expired - Fee Related
- 1998-03-25 CA CA002233115A patent/CA2233115C/en not_active Expired - Fee Related
- 1998-03-26 TW TW087104564A patent/TW404061B/zh not_active IP Right Cessation
- 1998-03-26 SG SG1998000634A patent/SG68658A1/en unknown
- 1998-03-26 EP EP98302314A patent/EP0867922A3/en not_active Withdrawn
- 1998-03-27 CN CN98108877A patent/CN1118085C/zh not_active Expired - Fee Related
- 1998-03-27 AU AU59699/98A patent/AU728331B2/en not_active Ceased
- 1998-03-27 KR KR1019980010694A patent/KR100260832B1/ko not_active IP Right Cessation
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1433056B (zh) * | 2002-01-16 | 2010-05-26 | 绝缘体硅片技术公司 | 裂开材料晶片各层的工艺 |
CN101641774B (zh) * | 2007-03-28 | 2012-10-24 | 硅绝缘体技术有限公司 | 用于制造复合衬底的工艺 |
CN101409222B (zh) * | 2007-10-10 | 2013-01-02 | 株式会社半导体能源研究所 | Soi衬底的制造方法 |
CN102050421A (zh) * | 2009-11-10 | 2011-05-11 | 罗伯特.博世有限公司 | 微型针装置的制造方法、微型针装置以及基片复合体 |
US8986256B2 (en) | 2009-11-10 | 2015-03-24 | Robert Bosch Gmbh | Manufacturing method for a porous microneedle array and corresponding porous microneedle array and corresponding substrate composite |
CN102050421B (zh) * | 2009-11-10 | 2015-11-25 | 罗伯特.博世有限公司 | 微型针装置的制造方法、微型针装置以及基片复合体 |
CN104078336A (zh) * | 2014-07-02 | 2014-10-01 | 上海朕芯微电子科技有限公司 | 无衬底结构的功率器件制造工艺 |
CN104078336B (zh) * | 2014-07-02 | 2018-01-09 | 上海朕芯微电子科技有限公司 | 无衬底结构的功率器件制造工艺 |
CN109661722A (zh) * | 2016-09-02 | 2019-04-19 | 高通股份有限公司 | 用于集成电路结构的多孔半导体层转移 |
RU2733941C2 (ru) * | 2019-04-01 | 2020-10-08 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления полупроводниковой структуры |
Also Published As
Publication number | Publication date |
---|---|
KR19980080778A (ko) | 1998-11-25 |
CA2233115A1 (en) | 1998-09-27 |
AU5969998A (en) | 1998-10-01 |
US6143628A (en) | 2000-11-07 |
CN1118085C (zh) | 2003-08-13 |
CA2233115C (en) | 2002-03-12 |
EP0867922A2 (en) | 1998-09-30 |
KR100260832B1 (ko) | 2000-07-01 |
AU728331B2 (en) | 2001-01-04 |
TW404061B (en) | 2000-09-01 |
EP0867922A3 (en) | 1999-03-17 |
SG68658A1 (en) | 1999-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1118085C (zh) | 半导体衬底及其制备方法 | |
CN1139969C (zh) | 半导体基片及其制备方法 | |
CN1132223C (zh) | 半导体衬底及其制造方法 | |
CN1079989C (zh) | 制造半导体产品的工艺 | |
CN1135601C (zh) | 半导体衬底的制造方法 | |
CN1104036C (zh) | 半导体产品的制造工艺 | |
CN1188981A (zh) | 半导体制品的制造方法 | |
CN1225500A (zh) | 半导体产品及其制造方法 | |
CN1249531A (zh) | 半导体衬底的制造工艺 | |
CN1264156A (zh) | 复合元件、衬底叠层及分离方法、层转移及衬底制造方法 | |
CN1076861C (zh) | 半导体衬底及其制造方法 | |
CN1127120C (zh) | 半导体衬底及其制造方法 | |
CN1157768C (zh) | 腐蚀半导体工件的方法和制备半导体工件的方法 | |
CN1250945A (zh) | 半导体基片及其制造方法 | |
CN1150594C (zh) | 半导体产品的制造方法 | |
CN1272684A (zh) | 衬底及其制造方法 | |
CN1152187A (zh) | 半导体基片及其制造方法 | |
CN1076862C (zh) | 绝缘体上的硅(soi)衬底的制造工艺 | |
CN1104038C (zh) | 半导体衬底的制造工艺 | |
CN1175498C (zh) | 复合部件及其分离方法和半导体衬底的制备方法 | |
CN1090381C (zh) | 绝缘体上的硅衬底的制造方法 | |
CN1299150A (zh) | 组合元件分离方法、薄膜制造方法和组合元件分离设备 | |
CN1227405A (zh) | 阳极氧化方法和装置以及半导体衬底制造方法 | |
CN1241803A (zh) | 半导体衬底、半导体薄膜以及多层结构的制造工艺 | |
CN1314701A (zh) | 半导体衬底及其生产工艺 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030813 |