CN1139969C - 半导体基片及其制备方法 - Google Patents

半导体基片及其制备方法 Download PDF

Info

Publication number
CN1139969C
CN1139969C CNB981096891A CN98109689A CN1139969C CN 1139969 C CN1139969 C CN 1139969C CN B981096891 A CNB981096891 A CN B981096891A CN 98109689 A CN98109689 A CN 98109689A CN 1139969 C CN1139969 C CN 1139969C
Authority
CN
China
Prior art keywords
layer
porous
substrate
substrate member
porous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981096891A
Other languages
English (en)
Other versions
CN1206221A (zh
Inventor
坂口清文
佐藤信彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1206221A publication Critical patent/CN1206221A/zh
Application granted granted Critical
Publication of CN1139969C publication Critical patent/CN1139969C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

提供一种制备高质量的SOI晶片且具有极好的可控性和生产率、经济的方法、以及用该方法制备的晶片。在利用键合晶片制备基片的方法中，相互键合第一基片部件和第二基片部件，然后在形成于第一基片部件主表面的第一层和第二层的界面分离第二基片部件与第一基片部件，由此第二层转移到第二基片部件。在分离过程中，通过改变多孔Si层的孔隙率的方法、使多孔Si的孔聚集形成容易分离面的方法、在界面进行离子注入的方法、或利用异质外延界面的方法来确保分离位置在第一第二层的界面。

Description

半导体基片及其制备方法
本发明涉及制备半导体基片的方法，特别涉及制备适于在电介隔离层或绝缘体上的单晶半导体层中、或Si基片上的单晶化合物半导体上形成电器件或集成电路的半导体基片。
众所周知，在绝缘体上形成单晶Si半导体层为绝缘体上半导体(SOI)技术，由于利用SOI技术的器件有很多优点，这些优点是利用常规Si集成电路制备所利用的体Si基片得不到的，所以已经择这种技术进行了很多研究。更具体地，利用SOI技术有下面优点：
1.很容易进行介质隔离以得到高的集成度；
2.极好的抗辐射性能；
3.可以降低杂散电容以得到更高的速度；
4.可以去掉形成阱的步骤；
5.可以防止闩锁；
6.可以用薄膜来制备完全耗尽场效应晶体管。
这些优点具体见如G.W.Cullen编辑的<晶体生长学报>1983年63卷第三期429到590页的文章“非单晶绝缘体上的单晶硅”。
另外，最近几年，有很多用SOI基片实现高速和低功耗MOSFET(1994年IEEESOI会议)的报道。和在体Si晶片上形成器件的情况相比，由于器件下面的绝缘层简化了器件隔离工艺，所以使用SOI基片可以缩短器件工艺步骤。这样，和形成在体Si上的MOSFET或IC相比，可以降低晶片的成本和工艺成本，同时具有较高的性能。
具体地，通过改进驱动电源，完全耗尽MOSFET可以实现高速和低功耗。MOSFET的阈值电压(Vth)通常由沟道区的杂质浓度来决定，而在利用SOI结构的完全耗尽MOSFET中，SOI薄膜的厚度也影响耗尽层的厚度。由此为了以高的成品率生产大面积集成电路，强烈希望SOI薄膜厚度均匀性好。
形成在化合物半导体上的器件有硅基片上不可能实现的极好的性能，如高速和发光。目前这些器件通过在GaAs等化合物半导体基片上外延生长来形成。但是这些化合物半导体基片有一些缺点，如昂贵、机械性能低、很难制备大面积晶片等。
从这点看来，尝试异质外延在硅晶片上生长化合物半导体，这样很便宜、机械性能好、容易大面积制备。
形成SOI基片的研究在70年代就已开始。在最初阶段，有对在绝缘兰宝石基片上异质外延生长单晶硅的方法(SOS：兰宝石上硅)、和利用氧化多孔硅进行介质隔离来形成SOI结构的方法(FIPOS：用多孔氧化硅完全隔离)的研究。
FIPOS方法包括用质子注入在P型单晶硅基片的表面形成N型硅层的进岛(Imai等，《晶体生长》，1983年63卷547页)，或外延生长并成图、然后在HF溶液中阳极氧化只让P型Si基片多孔化，使多孔硅从表面包围Si岛，通过加速氧化实现N型硅岛的介质隔离。由于在该方法中，隔离的硅岛在器件制备之前确定，限制了器件设计的自由度。
氧离子注入方法称为SIMOX方法，最早由K.Izumi报道。以1017到1018/cm2的浓度将氧离子注入到Si晶片中，在氩-氧的气氛下在约1320℃退火，由此在离子注入的射程(Rp)对应的深度附近，注入的氧离子与硅原子结合形成氧化硅层。在此操作中，Si层存在于氧化的硅层之上，使由于氧离子注入形成非晶的Si层重结晶以形成单晶硅层。表面Si层的缺陷数目高达105/cm2，但在氧离子注入量为4×1017/cm2时缺陷降低到约102/cm2。但是为了保持Si氧化层有所需的薄膜质量和表面Si层有所需的结晶度，注入能量和注入剂量限制在很小范围，所以表面硅层的厚度和掩埋氧化(BOX：掩埋氧化)硅层的厚度已经限制在具体值。因此，为了得到需要厚度的表面Si层，必需进行牺牲氧化或外延生长。此时，问题是由于在原始薄膜厚度分布上加上由该工艺导致薄膜厚度均匀性的退化，薄膜厚度的均匀性不可避免地降低。
另外，据报道，BOX层包含称为“管道”的由Si氧化物的缺陷形成的区域。导致缺陷形成的一个原因是注入过程中的杂质如灰尘。在这种管道区域。有源层和支撑基片之间漏电，退化了器件性能。
与常规半导体工艺相比，SIMOX方法的离子注入要注入大量的离子，即使采用专用于本目的的先进设备，也需要很长的注入时间。由于进行离子注入时，用预定电流的离子束或扩展离子束重复扫描，所以随着基片面积的增加，就需要更长的时间。另外，由于晶片内温度的分布产生如滑移位错等问题，大面积晶片的高温处理也更困难。由于SIMOX方法需要在1300℃以上进行热处理，这是Si半导体工艺中通常不采用的，涉及设备研制、金属沾污、和滑移位错等的问题的增多。
在上述常规SOI形成方法的基础上，最近有一种通过热处理或用粘结剂将单晶Si基片键合到另一热氧化单晶Si基片上得到SOI结构的方法。在该方法中，形成器件的有源层必须形成为均匀厚度的薄膜。换句话说，几百微米的单晶硅基片必须形成为微米或更薄的薄膜。可以用下面三种方法形成这种薄膜：
1.抛光形成薄膜的方法
2.局部等离子体腐蚀形成薄膜的方法
3.选择腐蚀形成薄膜的方法
用上述方法1，很难通过抛光得到均匀薄膜。具体地，在形成亚微米厚度的薄膜时，厚度波动高达百分之几十，所以形成均匀薄膜很困难。且随着晶片直径的增加，形成薄膜的困难更大。
按上述方法2，用方法1研磨形成约1至3μm的薄膜后，在整个表面上的很多点测量厚度分布，然后进行等离子体腐蚀，同时用几mm直径的等离子体束扫描，例如用SF6等离子体扫描来校正在测量的厚度分布基础上的厚度分布，由此形成所需厚度的薄膜。据报道该方法形成的薄膜厚度分布约为±10nm。但是，如果在等离子体腐蚀时表面有颗粒存在，这些颗粒起腐蚀掩模的作用，所以在基片上形成了凸起物。
由于等离子体腐蚀后表面很粗糙，所以在等离子体腐蚀后需要接触抛光，但是由于用抛光时间来控制抛光量，通过抛光操作最终薄膜厚度的控制很难、薄膜厚度分布退化。除此之外，由于在抛光过程中，抛光材料如硅胶直接接触有源层的表面，形成皱状层，并由于抛光产生加工应力。而且，由于晶片面积变大，等离子体腐蚀时间随晶片面积而成比例地增加，可能导致产量的急剧降低。
上述方法3包括预先提供可以被选择腐蚀的、要成为薄膜结构的基片。例如在P型基片上用如外延生长等堆叠含1019/cm3或以上硼原子的薄P+Si层、和薄P型Si层，以得到第一基片。该基片粘结到第二基片上，其间有如氧化薄膜等绝缘层，用研磨和抛光从背面将第一基片减薄。然后选择腐蚀P型层以暴露P+层，然后选择腐蚀P+层以暴露P型层，由此完成SOI结构。Maszara(W.P.Maszara，J.Electrochem.Soc.，1991年138卷341页)详细报道了该方法。
选择腐蚀方法能有效得到均匀薄膜，但是有下面问题：
(1)选择率约为102，不够大；
(2)由于腐蚀后表面很粗糙，所以腐蚀后需要接触抛光。因此薄膜厚度均匀性随着薄膜厚度的减小而退化。而且抛光量由抛光时间控制，但是由于抛光速率的波动难以进行控制。这在形成超薄如100nm的SOI层时成为突出的问题；
(3)由于离子注入，使SOI层的结晶度不够，需要在掺硼浓度高的Si层上进行外延或异质外延。而且要键合的表面的特性比原始Si晶片差。
上述各点在下面文章中都报道过，如C.Harendt等在1991年20卷267页的J.Elect.Mater中、H.Baumgart等在《半导体晶片键合第一次国际会议文集》的“科学、技术和应用(电化学学会)”的92-7卷375页中、C.E.Hunt等在《半导体晶片键合第一次国际会议文集》的“科学、技术和应用(电化学学会)”的92-7卷165页中都报道过。
选择腐蚀的选择性很大程度上取决于如硼等杂质的浓度差、和深度方向杂质分布的陡峭度。因此，如果进行高温键合退火以增加键合强度或者进行高温外延生长以改进结晶度时，杂质浓度的分布将在深度方向扩散，因此腐蚀选择性退化。即腐蚀选择性的改进和结晶度及键合强度的改进很难兼顾。
最近Yonehara等报道了没有上述问题的、薄膜厚度均匀性和结晶度极好的键合SOI的方法，并能批量生产(T.Yonehara等，1994年Appl.Phys.Letter64卷2108页)。该方法在第一Si基片31上使用多孔层32作为选择腐蚀材料。非多孔单晶Si层33外延生长在多孔层上之后，通过Si氧化层(绝缘层)35将它键合到第二基片34(图5A)。例如用研磨方法从背面将第一基片减薄，以暴露基片整个面积上的多孔Si层(图5B)。用KOH或HF+H2O2等选择腐蚀液进行腐蚀去除暴露的多孔Si(图5C)。在该操作中，腐蚀多孔Si和体Si(非多孔单晶Si)的选择率可以高达100,000倍，因此将预先生长在多孔层上的非多孔单晶Si层在留在第二基片上，而基本不改变薄膜的厚度，从而可以形成SOI结构。因此SOI薄膜厚度均匀性基本由外延生长过程决定。由于外延生长可以在常规半导体工艺所使用的CVD装置中进行，已经获得好的均匀性，如Sato等报道的100±2％(SSDM95)。还有报道说外延Si层的结晶度为3.5×102/cm2，比较令人满意。
多孔Si是Uhlir等在1956年研究半导体的电抛光时发现的(A.Uhlir，BellSyst.Tech.J.，1956年35卷333页)。可以在HF溶液中阳极氧化Si基片来形成多孔Si，多孔硅为含小孔的海绵形状，小孔是电解腐蚀体Si形成的。孔的直径约为几纳米，密度例如为1011/cm2，这些都随阳极氧化条件和Si的电阻率不同可变。
Unagami等已经研究了阳极氧化中Si的溶解反应，并报道：在HF溶液中Si的阳极氧化反应需要正空穴。反应如下(T.Unagami，J.Electrochem.Soc.，1980年127卷476页)：
或者
这里e+和e-分别代表正空穴和电子。n和λ为溶解一个Si原子所需的正空穴数目，已经报道在n＞2或λ＞4的条件下形成多孔Si。
根据该报道，含正空穴的P型Si可以制备为多孔硅，但N型Si不能制备为多孔硅。Nagano等和Imai已经证明了形成多孔结构的选择性(Nagano，Nakajima，Yasuno，Ohnaka和Kajiwara，Technical Research Report of ElectronicCommunications Society，1979年79卷SSD79-9549：和K.Imai，Solid-state Electronics，1981年24卷159页)。
在常规方法中，腐蚀选择性取决于杂质浓度以及其深度方向分布的差异，所以使浓度分布变宽的热处理(键合、外延生长、氧化等)的温度限制在约800℃以下。另一方面，在该方法中，由于腐蚀速率取决于多孔结构和体结构之间的差异，所以热处理的温度没有太大限制，已报道可以在约1180℃。例如键合后的热处理可以增加键合晶片的键合强度，降低键合界面处产生空位的数目和大小。基于这种结构差异的腐蚀，即使有颗粒掉在多孔Si层上也不影响薄膜厚度的均匀性。
另外，在晶体结构很差的透光基片情况下，如玻璃，在其上淀积的薄膜Si通常变为非晶或者最好时为多晶，反应出基片的结晶不完整，所以在这些基片上不能制备高性能器件。这基于这样一个事实：基片为非晶时，仅在其上淀积Si层不能得到满意的单晶层。
另一方面，使用键合方法的半导体基片总需要两个晶片，其中一个要用抛光或腐蚀来去掉，这样导致成本的增加，最终导致地球有限资源的浪费。
为此，为了利用使用键合工艺的SOI的特性，需要一种如通过晶片的再利用能重复提供有满意质量的SOI的方法，同时能节约资源、降低成本。
最近Sakaguchi等报道了重新使用在键合步骤使用过的第一基片的方法(日本专利申请特许公开07-302889)。
在上述使用多孔Si进行键合和背面腐蚀的方法中，他们采用下面方法来代替从背面抛光或腐蚀第一基片来暴露多孔Si的步骤。
在第一Si基片41的表面区域制备成多孔状以形成多孔层42之后，在其上形成单晶Si层43，将该单晶Si层43通过绝缘层45粘结到第二Si基片44的主表面(图6A)，第二基片44与第一基片41本来是分开的。然后通过多孔层将键合的晶片分开(图6B)，通过腐蚀选择去掉留在第二Si基片表面的多孔Si层以得到SOI结构(图6C)。用下面方法毁坏多孔Si来实现键合晶片的分离：
在垂直于键合晶片内表面的方向，给整个晶片施加足够的均匀的张力或压力；
施加振动能量，如超声波；
在晶片的边缘暴露多孔层，将多孔Si层的暴露部分腐蚀掉一定的量，然后在腐蚀过的部分***刀片等；
在晶片的边缘暴露多孔层，向多孔Si层中注入液体如水，加热或冷却整个键合的晶片使液体膨胀；或
按平行于第二(第一)基片的方向给第一(第二)晶片加力。
这些方法基于这样的事实，即多孔Si的机械强度取决于它的孔隙率，且认为它的机械强度比体Si的强度低得多。例如，如果孔隙率为50％，认为多孔层的机械强度约为体Si的一半。因此如果给键合晶片加压力、张力或剪切力，多孔Si层首先破裂。通过增加其孔隙率，可以用弱的力使多孔层破裂。
孔隙率定义为孔的体积占多孔层表观体积的百分比，表观体积即构成多孔层的材料的体积和孔的体积的和。
但是在日本专利申请特许公开07-302889公开的方法中，在厚度方向多孔层的厚度之内，不能限定分离的位置，所以由于每个晶片中分离位置的变化，使有些情况下晶片的成品率变差。除此之外，晶片分离后多孔Si层剩下的厚度有很大的波动。因此即使用很高选择性的选择腐蚀，为了满足SOI的高厚度均匀性需要，有些情况下也会降低晶片的成品率。
日本专利申请特许公开8-213645也说明了用多孔层来分离的方法，但是没有说明多孔层的结构。另外在1996年应用物理学会秋季会议文集的673页中，Sony公司的Tanakaya等报道了通过改变处理过程中的电流来进行多孔Si层的分离。
日本专利申请特许公开8-213645公开了在分离层的任何位置发生分离，即分离位置不能限定。这种情况下，整个晶片上的残留多孔Si层的厚度会有波动，且当通过腐蚀来去除多孔Si时，只要由非多孔单晶构成的有源层的腐蚀速率不为零，就会或多或少地腐蚀有源层(器件形成层)，导致晶片平面厚度有波动。即使不去除残留的多孔Si，由于分离位置波动会在晶片上留下表面台阶覆盖物。上述在1996年应用物理学会秋季会议文集的673页中说明的方法还说明了分离发生在多孔Si的中央部分，所以必须去除残留在两个晶片上的多孔Si层。
为了制备有满意质量的键合SOI基片，认为多孔层的腐蚀步骤是最重要的。腐蚀步骤需要输送基片进出腐蚀装置、控制腐蚀装置和腐蚀剂、腐蚀后漂洗基片等。如果能省略腐蚀步骤，将大大缩短SOI基片的制备时间。
因此本发明的目的是提供制备基片的方法，它能省略多孔层的选择腐蚀步骤。
本发明的另一目的是提供廉价制备具有满意质量的半导体基片、如SOI基片的方法。
本发明提供的制备基片的方法包括以下步骤：
制备第一基片部件，第一基片部件上有第一层和与第一层上邻接的第二层；
将第一基片部件键合到第二基片部件；
将第一基片部件与第二基片部件分离，使第二层转移到第二基片部件上，其中，在第一层和第二层之间的界面进行第一基片部件与第二基片部件的分离。
图1A、1B、1C和1D是表示根据本发明制备基片的方法的一个例子的示意剖面图；
图2A、2B、2C、2D、2E和2F是表示根据本发明制备基片的方法的另一个例子的示意剖面图；
图3A、3B、3C和3D是表示根据本发明制备基片的方法的再一个例子的示意剖面图；
图4A、4B、4C和4D是表示根据本发明制备基片的方法的又一个例子的示意剖面图；
图5A、5B和5C是表示第一常规方法的示意剖面图；
图6A、6B和6C是表示第二常规方法的示意剖面图；
图1A到1D表示根据本发明制备基片的方法的一个基本例子。
如图1A所示，制备第一基片部件2，其上有第一层12和在第一层上且与第一层邻接的第二层13。
然后如图1B所示，键合第一基片部件2和第二基片部件15。数字14表示绝缘薄膜。
然后如图1C所示，分离第一基片部件2和第二基片部件15，由此将第二层13转移到第二基片部件15的绝缘表面14f上。
由于分离发生在第一层12与第二层13之间的界面处，所以第一层不留在转移到第二基片部件15上的第二层13的暴露表面(分离表面)13f上。
因此，如图1D所示，不需对第二层13的暴露表面13f进行选择腐蚀或选择抛光，就可以得到有光滑表面的基片3。如果需要，可以对基片3的第二层13的表面13f进行光滑处理，如在无氧气氛下进行热处理。
本发明使用的第一基片部件包括至少第一层和第二层，它们由不同材料形成或有不同的机械强度。
对于第二层，使用无孔层。构成第二层的材料的具体例子包括：Si、如GaAs、InP等化合物半导体、金属和碳，但不限于此，而且该层不需要形成在整个表面上，可以用构图处理进行部分腐蚀。在该无孔层上，可以形成如氧化膜等绝缘层。
第二基片部件可以是Si部件，表面上形成有Si氧化膜的Si部件，如石英、熔化石英、兰宝石或硅玻璃等透光部件，或金属部件。但是构成第二基片部件的材料不限于此。
第一基片部件和第二基片部件最好为碟形或盘形。
在键合时，最好至少在第一基片部件和第二基片部件之一的要键合的表面上提供如氧化膜等绝缘层，由此通过绝缘层键合两个基片部件。图1A到1D表示在第二基片部件15的表面上提供绝缘层14的例子。
为了在第一层和第二层之间的界面处进行分离，可以在该界面处使用多孔层或在该界面进行离子注入来形成机械强度弱的分离层。或者在该界面引入缺陷来形成机械强度弱的分离层。
例如可以加如压力、张力、剪切力或***楔形物等外部压力、施加超声波或热、通过氧化多孔Si给多孔Si加内压力使其从***膨胀、通过脉冲加热产生的热应力或软化等来实现分离，但不限于此。
下面说明形成分离层的方法。
我们已经知道，在异质外延中使用不同材料，其晶格常数的不同会在不同材料之间的界面或外延层中引入缺陷。在形成两个异质结的双异质外延情况下，由于两个外延层厚度的关系，缺陷容易进入超薄薄膜中。因此，当在超薄外延层上外延生长不同材料时，缺陷引入该超薄外延层。由于晶格常数的不同和缺陷的引入可以使界面的机械强度变弱，可以在此界面实现分离。
另一方面，可以不用异质外延来形成分离层。例如使用多孔材料。
如可以在HF溶液中阳极氧化Si基片部件来形成多孔层。多孔层为海绵状结构，其中孔的直径为10-1到10nm、距离为10-1到10nm。和单晶Si的2.33g/cm3的密度不同，随着HF溶液的浓度在50到20％范围变化、或阳极氧化中使用的电流的变化，多孔层的密度在2.1到0.6g/cm3范围内变化。这样孔隙率可以变化。尽管其密度可以降低到单晶Si的一半以下，多孔Si仍保持单晶状态，所以可以在多孔层上外延生长单晶Si。但是，高于1000℃时，内部的孔开始重新排列，因此使其加速腐蚀特性退化。为此，最好用如分子束外延生长、等离子体CVD、低压CVD、光CVD、偏置溅射或液相外延等低温生长方法来进行Si层的外延生长。但是如果先用如低温氧化等在多孔材料的孔的内壁形成保护膜，则可以用高温生长。
由于多孔层中包含大量的空间，与其体积相比，其表面积更大。为此和常规单晶层相比，其化学腐蚀速率大大增加。
尽管其强度取决于孔隙率，多孔层的机械强度也比体Si弱。因此，如果给包括多孔层的Si基片的局部施加压力、拉力或剪切力，多孔层首先破裂。提高多孔层的孔隙率时，便可以用较弱的力使多孔层破裂。
在多孔Si上外延生长时，为了通过填充多孔Si表面孔提高外延层的质量，使用在H2中焙烧的焙烧步骤作为第一步骤非常重要(N.Sato等1995年J.Electrochem.Soc.第142卷第9期3116页)。在该H2焙烧步骤中，消耗掉多孔Si的最外层以填充孔。因此可以通过形成两个或多个多孔层，来刚好在外延层下实现分离，形成的超薄最外多孔层有低的孔隙率，用无孔结构形成处理和/或外延生长在这种外延层下形成的多孔Si层有大的孔隙率。
上述在H2焙烧的热处理过程中，用HF从其上去除氧化膜的多孔Si层、或没有氧化膜的多孔Si层出现孔的聚集，因此其机械强度变弱，在孔的内壁上没有氧化膜的情况下很容易分离。也可以用这样的处理来实现第一层与第二层界面的分离。
或者，将阳极氧化后的多孔Si层不进行低温氧化，而进行如外延生长、氧化键合等高温处理，将导致其中由阳极氧化得到的小孔聚集的多孔Si的结构变化，导致孔的膨胀。由于外延层下孔的膨胀在其间产生的应力，使分离发生在多孔Si层和无孔Si层之间的界面处。因此，通过这种处理可以在第一层和第二层之间的界面实现分离。
大家也知道，离子注入层中会产生气泡，这种结构就好象其中形成有多孔材料。因此该层的机械强度变弱，使它和阳极氧化得到的多孔层一样，能够加速氧化或加速腐蚀。因此也可以在该界面进行离子注入，以在第一层与第二层的界面实现分离。
该方法中使用的离子没有特别的限制，可以是能产生注入损伤层、注入元素的高浓度层(应变层)、含气泡层的任何离子。
本发明所述的界面是指实质上包含界面邻近区域的界面。
对于离子注入，有下面参考文献。
日本专利申请特许公开5-211128提出了用离子注入形成气泡层、通过热处理使晶格重排和气泡聚集、并用气泡层进行分离的方法。
另外，据报道将氦或氢离子注入到体Si，接着进行热处理，在注入区域产生直径为几nm到几十nm、密度约为1016～1017/cm3的微腔(例如，A.Van Veen，C.C.Griffioen和J.H.Evans在1988年Pittsburgh，Pennsylvania举办的Material Res.Soc.会议的会议文集107期449页)。最近的研究是利用该微腔作为金属杂质的吸收点。
V.Raineri和S.U.Campisano报道了向体Si注入氦离子、接着热处理以得到微腔的方法，然后在基片上形成沟槽，以暴露微腔的侧面并进行氧化处理，由此选择氧化微腔以得到掩埋氧化Si层，即SOI结构(V.Raineri和S.U.Campisano，1995年Appl.Phys.Lett.第66卷3654页)。
另外，在本发明的制备基片的方法中，在去除残留于分离面上的第一层后，或如果不需要也可以不去除，如果表面平整度不够可以进行表面平整化，在此之后，上述方法分离出来的第一基片部件可以再利用，重新作为第一基片部件、或第二基片部件、或作为其他用途的基片。
可以在含氢无氧气氛中热处理，不依靠常规半导体工艺中的抛光或腐蚀，对有转移的第二层的第二基片部件的分离表面进行平面化。在合适的选择条件下，通过热处理进行平面化，可以实现仅局部暴露原子台阶的表面平整度。
如前面说明的，在本发明中，可能在整个基片上于第一层和第二层的界面处进行分离，由此可以简化或省略平面化第二基片部件的分离表面的平面化步骤，该步骤在常规方法中被认为是不可缺的。由于腐蚀或抛光可能使转移到第二基片部件上的第二层的厚度均匀性变差，如果省略该腐蚀或抛光步骤，则可以改善第二层的均匀性。因此即使需要非常高的均匀性也可以以高的成品率来制备基片。
还可以在第一基片的两边同时键合两个第二基片部件，并进行键合、分离和层的转移以得到两个基片。
通过形成第二层作为淀积层，特别是外延薄膜，可以排除体Si中所具有的缺陷，由此提高器件成品率。甚至在最新技术中，使用有这种薄膜的外延晶片来制备如CPU等高性能器件。随着晶片尺寸的增加，高质量的晶体的制备更加困难，所以体晶片的质量不可避免地要降低。因此，提高了键合SOI中外延Si薄膜和外延生长薄膜的需要。
SOI基片的半导体层的导电类型和杂质浓度可以通过控制外延薄膜的导电类型和浓度来任意确定。因此可能从相同的第一基片部件制备有不同导电类型和杂质浓度的半导体层的SOI结构，所以外延薄膜的使用扩展了应用范围。
而且还可以容易地得到具有高浓度掩埋层的SOI基片。这种优点是日本专利申请特许公开5-211128公开的通过离子注入分离体晶片最外层的方法所不具备的。
当第一层和第二层都由外延薄膜构成时，形成第一层和第二层并不消耗基片部件，所以第一基片基本可以半永久地重新应用而没有厚度损耗。
如前面所述，本发明可以将有极好结晶度的Si层或无孔单晶化合物半导体层转移到大面积便宜的基片的绝缘表面，同时可以充分抑制晶格常数或热膨胀系数差异导致的龟裂，这些在常规方法中都是难题，由此可以在基片部件的绝缘表面上形成有满意质量的半导体层。
参照图2A到2F，在本发明的基片制备方法中，下面先说明用多孔层进行分离的方法的例子。如图2A所示，制备第一单晶基片部件11，如Si晶片，在其主表面上至少形成第一层12。然后如图2B所示，至少在第一层12上形成第二层13。第二层13可以任意选自单晶Si层、多晶Si层、非晶Si层、其多孔表面层为由无孔层制备的层、金属薄膜、化合物半导体膜、超导薄膜等。可以在这些层或膜中形成如MOSFET等器件结构。第二层有多层结构时，可以得到有掩埋层的SOI结构。为了使将来的键合界面远离有源层，在第二层13的最外层上形成SiO2等绝缘层14。然后，如图2C所示，在室温下将第二基片部件的表面键合到第一基片部件15的表面层14。
当淀积单晶Si作为第二层时，例如最好在通过热氧化等在这种单晶Si的表面形成氧化Si之后进行键合。第二基片可以选自如Si基片、其上有氧化Si薄膜的Si基片、石英等透光基片、兰宝石基片等，但是基片并不限于这些，可以使用任何具有足够光滑的键合表面的基片。图2C表示的状态是：第二基片部件通过形成在第一基片部件表面上的绝缘层14键合到第一基片部件。但是当第二层13不是Si构成时、或第二基片部件不是Si构成时，可以省略绝缘层14。
可以用三个部件来进行键合，即在第一基片部件11与第二基片部件15之间***绝缘部件。
为了增加键合强度进行热处理。
然后，如图2D所示，在第一层12和第二层13之间界面分离两个基片部件。在第一层和第二层的界面或其附近，先形成构成分离层的潜在因素，该分离层在第一层12和第二层13的界面或其附近。如前面所述，限定分离层的因素的例子包括：阳极氧化条件或随后的热处理导致的孔隙率或孔尺寸的变化，两种不同材料之间热膨胀系数的差异，和用离子注入引入一种元素、缺陷层或气泡层。如前面所述，可以施加如压力、拉力、剪切力或***楔形物等外力，施加超声波或热，或者用氧化多孔Si导致的多孔Si***的膨胀给多孔Si层施加内压力，或者通过脉冲加热处理施加热应力，或软化等等实现分离，但是分离方法也不限于这些。
如图2E所示，所得到的半导体基片中，第二层13的分离表面上不残留第一层12。在第二基片部件15上，在基片的整个区域上形成平坦均匀薄膜状第二层。这样，通过绝缘层14将第二基片部件15与第一基片部件11键合而得到的半导体基片，构成适于制备隔离电子元件的SOI基片。
如果分离后第二基片部件15的表面即第二层的分离表面有不能容许的表面不平，则进行表面光滑处理，如在无氧气氛下热处理。
如果需要，在去除残留在第一基片部件上的第一层12、并进行表面光滑后(图2F)，重新使用第一基片11，作为制备SOI基片的第一基片部件11或第二基片部件15。
如图3A到3D所示，还可以同时用两个半导体基片部件，使用图1A到1D的步骤、或图2A到2F的步骤，将两个半导体基片部件键合到第一基片部件的两边。
如果需要，在去除残留在第一基片部件上的第一层22或23后、或当表面有不能容许的不平时进行表面光滑后，重新使用第一基片21，作为制备SOI基片的第一基片部件21或第二基片部件28(或29)。
基片部件28和29无需是同样的材料。另外无孔薄膜24、25也无需为同样材料，且绝缘层26和27可以省略。
图4A到4D示出了本发明的基片制备方法中用多个多孔层进行分离的方法。
如图4A所示，在第一基片101的表面上，形成由第一多孔层102和第二多孔层103构成的多孔区域104，和第一多孔层102相比，第二多孔层103有高的孔隙率。可以使无孔基片部件的表面部分多孔化、或在无孔基片部件的表面形成多孔区来得到多孔区域。最好使第二多孔层103制备得比第一多孔层102厚。
然后如图4B所示，将第一多孔层102转化为无孔层102′。如可以在无氧气氛中对多孔层102进行热处理来实现这种转化。如上所述，希望无氧气氛为含氢气氛，且热处理的温度低于构成多孔层材料的熔点，具体地在600℃到1400℃，最好在900℃到1200℃。根据第一多孔层的孔隙率和厚度来合适确定热处理时间，以将第一多孔层全部转化为无孔层。在该操作中，第二多孔层103不转化为无孔层。
然后如图4C所示，将第一基片101键合到第二基片106，使无孔层102′的表面与第二基片106的表面接触，如果需要则通过另一层105。
由不同于构成层102′的材料来构成另一层105，也可以在键合前于层102′和第二基片部件106的任一表面或两个表面预先形成该层105。
当层102′与第二基片106为不同材料时，可以省略层105。
然后，如图4D所示，通过施加外力或产生内压力来分离键合的基片部件101和106，由此基片部件最终在第二多孔层103与无孔层102′之间的界面相互分开，该界面不同于键合界面。在该操作中，该分离界面附近的部分第二多孔层103可能会破裂和损失。
由于可以使层102′的分离表面上不残留多孔层103来实现分离，所以其上有层102′的第二基片106不需进行选择腐蚀或选择抛光。
如果需要，为了使层102′的分离表面变平，可以对有层102′的第二基片106进行热处理。
可以在第二多孔层103上外延生长单晶半导体层来形成层102′。也可以使多孔层102变为无孔层然后在其上外延生长单晶半导体层来形成层102′。
当层102′包括硅时，层105包括例如氧化102′的表面形成的氧化硅层。当层102′不包括上述外延生长形成的单晶半导体层时，最好将氧化硅层形成为非常薄的层。
而且在多孔层103与基片部件101之间，可以形成孔隙率小于第二多孔层103的第三多孔层。
[例1]
在下面条件下，浸于HF溶液中，阳极氧化第一单晶Si基片部件的表面。
首先形成最外第一多孔层，条件如下：
电流密度：        1mA·cm-2
阳极氧化溶液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：            0.1分钟
多孔Si的厚度：  0.02μm
接着形成第二多孔层，条件如下：
电流密度：        50mA·cm-2
阳极氧化溶液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：            5秒
多孔Si的厚度：  0.1μm
最后形成第三多孔层，条件如下：
电流密度：        7mA·cm-2
阳极氧化溶液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：            1分钟
多孔Si的厚度：  1μm
在这些阳极氧化条件下，用50mA·cm-2电流密度形成的、厚度比第一多孔层厚的第二多孔Si层有更大的孔隙率，和其他多孔Si层相比，其结构更脆弱。
然后在氧气氛下将基片部件在400℃下氧化1小时，由此多孔Si的孔的内表面被热氧化膜所覆盖。将作为第一基片部件的晶片放入氢气气氛下的外延设备中，然后在1040℃下焙烧5分钟，由此填充多孔Si表面区域的孔，且用1mA·cm-2电流密度形成的最外层第一多孔Si层通过Si原子的迁移转化为无孔状态。
随后，在其表面成为无孔层的多孔Si上，用CVD(化学汽相淀积)外延生长0.3μm厚的单晶Si，生长条件如下：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180 l/分钟
气压：        80Torr
温度：        950℃
生长速率：    0.3μm/分钟。
然后用热氧化在外延生长的Si层的表面区域形成200nm厚的SiO2层。
第一基片部件的SiO2层的表面朝上，并与另一Si基片部件(第二基片部件)的表面接触，在1180℃热处理5分钟，由此得到强键合。
施加外力使键合的基片部件分离，有较大孔隙率的第二多孔层破裂，分离发生在无孔层和多孔层的界面。
因此，可以得到有0.2μm厚单晶Si层的SOI基片，该单晶硅层在形成于第二基片部件的Si氧化膜上。多孔Si不残留在单晶Si层的表面(分离表面)。在其整个区域100个点测量这样形成的单晶Si层的厚度，其均匀性为201±4nm。
SOI表面很粗糙，但是这种状态的基片最好用于表面孔隙率不重要的应用中，如制备太阳能电池或微机械等。但是在对表面孔隙率很敏感的应用中，如制备薄膜晶体管，需要通过有效的热处理如在1100℃无氧气氛如氢气中热处理使所得到的基片的表面光滑。用原子相显微镜评估热处理后的表面粗糙度，在50μm见方的区域其均方根约为0.2nm，与市售Si晶片相同。
用透射电镜观察其剖面，发现外延生长的单晶Si层没有产生任何新的具体缺陷，而保持极好的结晶度。
在搅拌下，在49％的氢氟酸与30％的过氧化氢的混合溶液中对第一基片部件进行选择腐蚀，腐蚀掉残留在其上的多孔Si，然后在氢气气氛中退火，然后将之重新用作第一或第二基片部件。第三多孔层也可以省略。
[例2]
在下面条件下，浸于HF溶液中，阳极氧化第一单晶Si基片部件的表面。由此使表面多孔化：
电流密度：         7mA·cm-2
阳极氧化溶液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：             5分钟
多孔Si的厚度：   5μm
接着，在不氧化的情况下，在这样形成的多孔Si上，用CVD外延生长0.3μm厚的单晶Si，生长条件如下：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180 l/分钟
气压：        80Torr
温度：        950℃
生长速率：    0.3μm/分钟。
然后用热氧化在外延生长的Si层的表面形成200nm厚的SiO2层。
第一基片部件的SiO2层的表面朝上，并与另一Si基片部件(第二基片部件)的表面接触，在1180℃对键合的基片部件热处理5分钟，由此得到强键合。
施加外力使键合的基片部件分离，分离发生在外延层的下面。
如前面所述，阳极氧化后对多孔Si层进行外延生长、氧化、键合和无低温氧化的高温热处理时，其结构将发生变化，由此阳极氧化得到的小孔最终相互聚集膨胀了孔的尺寸。由于外延层下这种孔的膨胀在多孔Si层和外延Si层之间产生应力，分离发生在应力产生的界面处。
因此，可以在第二基片部件的Si氧化膜上得到0.2μm厚的单晶Si层。单晶Si层的分离表面上不残留多孔Si。在其整个区域的100个点测量所形成的单晶Si层的厚度，均匀性为201±4nm。
SOI表面很粗糙，但是这种状态的基片最好用于表面特性不重要的应用中，如制备太阳能电池或微机械等。但是在本例中，在1100℃氢气气氛中热处理。用原子相显微镜评估表面粗糙度，在50μm见方的区域其均方根约为0.2nm，与市售Si晶片相同。
用透射电镜观察其剖面，发现外延生长的单晶Si层没有产生任何新的具体缺陷，而保持极好的结晶度。
在搅拌下，于49％的氢氟酸与30％的过氧化氢的混合溶液中对第一基片部件进行选择腐蚀，腐蚀残留在其上的多孔Si，因此去掉多孔Si，然后表面抛光，由此得到可以重新用作第一或第二基片部件的基片部件。
[例3]
在下面条件下，浸于HF溶液中，阳极氧化第一单晶Si基片部件的表面。由此使表面多孔化：
电流密度：         7mA·cm-2
阳极氧化溶液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：             3分钟
多孔Si的厚度：   3μm
接着，在氧气气氛中400℃下对基片部件氧化1小时，由此多孔Si的孔的内表面被热氧化膜覆盖。然后在多孔Si上，用CVD外延生长0.15μm厚的单晶Si，生长条件如下：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180 l/分钟
气压：        80Torr
温度：        950℃
生长速率：    0.3μm/分钟。
然后用热氧化在外延生长Si层的表面形成100nm厚的SiO2层。
从作为第一基片部件的晶片表面进行氢离子注入，使其射程到达多孔Si/外延Si的界面。要注入的离子没有具体限制，可以是任何能产生分离层的元素，分离层可以是界面处的如离子注入损伤层、注入元素的高浓度层(应变层)、或气泡层。
第一基片部件的SiO2层的表面朝上，并与另一Si基片部件(第二基片部件)的表面接触，退火5分钟，由此得到强键合。在这样的条件下进行退火：使离子注入损伤层、注入元素的高浓度层(应变层)、或气泡层不扩散，这些层构成分离层。
施加外力使键合的基片部件分离，分离发生在多孔Si层和外延层的界面。
因此，可以在第二基片部件的Si氧化膜上得到0.1μm厚的单晶Si层。单晶Si层的分离表面上不残留多孔Si。在其整个区域的100个点测量所形成的单晶Si层的厚度，均匀性为101±2nm。
在1100℃氢气气氛中热处理1小时。用原子相显微镜评估表面粗糙度，在50μm见方的区域其均方根约为0.2nm，与市售Si晶片相同。
用透射电镜观察其剖面，发现外延生长的单晶Si层没有产生任何新的具体缺陷，而保持极好的结晶度。
在搅拌下，于49％的氢氟酸与30％的过氧化氢的混合溶液中对第一基片部件进行选择腐蚀，腐蚀残留在其上的多孔Si，因此去掉多孔Si，然后进行表面抛光，由此得到可以重新用作第一或第二基片部件的基片部件。
[例4]
在下面条件下，浸于HF溶液中，阳极氧化第一单晶Si基片部件的表面。由此使表面多孔化：
电流密度：        7mA·cm-2
阳极氧化溶液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：            5分钟
多孔Si的厚度：  5μm
接着，在氧气气氛中400℃下对基片部件氧化1小时，由此多孔Si的孔的内表面被热氧化膜覆盖。然后用HF去除多孔Si层表面部分的氧化膜，使多孔Si层的表面部分的孔的内壁不覆盖氧化膜，但是下面部分多孔Si层的孔的内壁用氧化膜覆盖。然后在氢气中1040℃下将基片部件焙烧5分钟，由此填充多孔Si的表面孔。接着在有填充了的孔的多孔Si的表面，用CVD外延生长0.5μm厚的单晶Si P-外延层和1.0μm厚的单晶Si n+外延层，生长条件如下：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180 l/分钟
气压：        80Torr
温度：        950℃
生长速率：    0.3μm/分钟。
然后用热氧化在外延生长Si层的表面形成200nm厚的SiO2层。
第一基片部件的SiO2层的表面朝上，并与另一Si基片部件(第二基片部件)的表面接触，1180℃下退火5分钟，由此得到强键合。
施加外力使键合的基片部件分离，分离发生在P-外延层的下面。
由于对孔的内壁进行了氧化，在多孔Si上外延生长之前，去除形成的氧化膜并在氢气中焙烧，通过HF去除使多孔Si的表面层的孔壁没有氧化膜，所以该表面层中孔聚集，由此形成有较低机械强度的表面侧层，作为无孔层下的分离层。
因此，可以在第二基片部件的Si氧化膜上得到带有n+掩埋层的1.4μm厚的单晶Si层。这样形成的单晶Si层的表面上不保留多孔Si。在其整个区域的100个点测量所形成的单晶Si层的厚度，均匀性为1.4±0.02μm。
在1100℃氢气气氛中对基片部件热处理1小时。用原子相显微镜评估表面粗糙度，在50μm见方的区域其均方根约为0.2nm，与市售Si晶片相同。
用透射电镜观察其剖面，发现外延生长的单晶Si层没有产生任何新的具体缺陷，而保持极好的结晶度。
对第一基片部件上残留的多孔Si进行表面抛光，重新用作第一或第二基片部件。
[例5]
在下面条件下，浸于HF溶液中，阳极氧化第一单晶Si基片部件的表面。由此使表面多孔化：
电流密度：        7mA·cm-2
阳极氧化溶液：   HF∶H2O∶C2H5OH＝1∶1∶1
时间：            5分钟
多孔Si的厚度：  5μm
接着，在氧气气氛中400℃下对基片部件氧化1小时，由此多孔Si的孔的内表面被热氧化膜覆盖。然后用HF去除多孔Si层表面部分的热氧化膜。将作为第一基片部件的晶片放入外延设备，于氢气中1040℃下焙烧5分钟，填充多孔Si层的表面部分的孔。接着在有填充了的孔的多孔Si的表面，用MOCVD(金属有机物化学汽相淀积)外延生长0.5μm厚的单晶GaAs，生长条件如下：
源气体：    TMG/AsH3/H2
气压：      80Torr
温度：      700℃
第一基片部件的GaAs层的表面朝上，并与另一Si基片部件(第二基片部件)的表面接触，700℃下退火1小时，由此得到强键合。
施加外力使键合的基片部件分离，分离发生在GaAs外延层的下面。
由于在外延生长之前、氢气焙烧过程中，用HF去除多孔Si的表面层的孔壁上的氧化膜，孔壁没有氧化膜的表面层表现出孔的聚集，并有较低机械强度，由此形成分离层。
因此，可以在第二Si基片部件上得到0.5μm厚的单晶GaAs层。在其整个区域的100个点测量所形成的单晶GaAs层的厚度，均匀性为0.5±0.01μm。
由于GaAs表面很粗糙、且可能有Si残余物，所以进行表面接触抛光。这样抛光后的表面粗糙度与商用GaAs晶片相同。
用透射电镜观察其剖面，发现外延生长的单晶GaAs层没有产生任何新的具体缺陷，而保持极好的结晶度。
对于第二基片部件，可以用表面氧化Si基片部件代替Si基片部件。也可以在Si基片部件或GaAs薄膜上形成淀积的SiO2膜后进行键合。这种情况下，最后得到的基片可以作为绝缘基片部件上的GaAs。
在搅拌下，于49％的氢氟酸与30％的过氧化氢的混合溶液中对第一基片部件进行选择腐蚀，去掉残留在其上的多孔Si，重新用作第一或第二基片部件。
[例6]
在单晶Si基片部件上，用CVD外延生长0.02μm厚的单晶Ge，生长条件如下：
源气体：     GeH4/H2
气体流速：    0.1/180 l/分钟
气压：        80Torr
温度：        700℃
生长速率：    0.05μm/分钟。
然后在外延Ge层上面，用CVD外延生长0.5μm厚的单晶Si，生长条件如下：
源气体：     SiH4Cl2/H2
气体流速：    0.5/180 l/分钟
气压：        80Torr
温度：        950℃
生长速率：    0.3μm/分钟。
然后用热氧化在外延生长Si层的表面形成200nm厚的SiO2层。
SiO2层的表面朝上，并与另一Si基片部件(第二基片部件)的表面接触，1180℃下退火5分钟，由此得到强键合。
施加外力使键合的基片部件分离，分离发生在外延Si/Ge的界面。
已经知道，由于Si和Ge之间晶格常数的不同，在界面引入缺陷。而且如果有一层很薄，缺陷容易引入到该超薄层中。因此，在本例中，缺陷引入到Ge薄膜中。由于这种晶格常数的差异以及缺陷的引入，Si/Ge界面强度变弱，导致劈裂。
因此，可以在Si氧化膜上得到0.5μm厚的单晶Si层。在其整个区域的100个点测量所形成的单晶Si层的厚度，均匀性为501±10nm。
此外，在1100℃氢气气氛中热处理1小时。用原子相显微镜评估表面粗糙度，在50μm见方的区域其均方根约为0.2nm，与市售Si晶片相同。
用透射电镜观察其剖面，发现外延生长的单晶Si层没有产生任何新的具体缺陷，而保持极好的结晶度。
用表面抛光去除残留在第一基片部件上的Ge层，并将之重新用作第一或第二基片部件。
[例7]
在下面条件下，浸于HF溶液中，阳极氧化第一单晶Si基片部件的表面。
首先形成第一多孔层，条件如下：
电流密度：         1mA·cm-2
阳极氧化溶液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：             0.1分钟
多孔Si的厚度：   0.02μm
形成第二多孔层，条件如下：
电流密度：         50mA·cm-2
阳极氧化溶液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：             5秒
多孔Si的厚度：   0.1μm
形成第三多孔层，条件如下：
电流密度：         7mA·cm-2
阳极氧化溶液：    HF∶H2O∶C2H5OH＝1∶1∶1
时间：             1分钟
多孔Si的厚度：   1μm
在这些阳极氧化条件下，用50mA·c-2电流密度形成的、比第一多孔层厚的第二多孔Si层有最大的孔隙率，成为结构更脆弱的层。
接着，在氧气气氛中400℃下对基片部件氧化1小时，由此多孔Si的孔的内表面被热氧化膜覆盖。然后将作为基片部件的晶片放入外延设备，在氢气中1040℃下焙烧5分钟，由此填充多孔Si的表面侧的孔。因此，用1mA·cm-2电流密度形成的最外第一多孔Si层转化为无孔状态。随后在转化为无孔状态的层上，用CVD外延生长0.3μm的单晶Si，生长条件如下：
源气体：    SiH2Cl2/H2
气体流速：   0.5/180 l/分钟
气压：       80Torr
温度：       950℃
生长速率：   0.3μm/分钟。
然后用热氧化在外延生长Si层的表面形成200nm厚的SiO2层。
用N2等离子体对另外的石英基片部件(第二基片部件)进行表面处理，并用水清洗。然后第一基片部件的SiO2层的表面朝上，并与石英基片部件的等离子体处理表面接触，400℃下热处理60分钟，由此得到强键合。
施加外力使键合的基片部件分离，即让无孔Si层下面的有大的孔隙率的层被破坏，以分离成两个基片部件。
由于，在多孔Si上外延生长之前，在氢气中焙烧使第一多孔Si层成为无孔层，用50mA·cm-2电流密度形成的、提供在无孔Si层下面的多孔Si层就成为具有最大孔隙率的层。
因此，可以在第二基片部件的Si氧化膜上得到0.2μm厚的无孔单晶Si层。单晶Si层的表面上不保留多孔Si。在其整个区域的100个点测量所形成的单晶Si层的厚度，均匀性为201±4nm。
在1000℃或较低温度的氢气气氛中进行热处理3小时。用原子相显微镜评估表面粗糙度，在50μm见方的区域其均方根约为0.2nm，与市售Si晶片相同。
用透射电镜观察其剖面，发现外延生长的单晶Si层没有产生任何新的具体缺陷，而保持极好的结晶度。
在搅拌下，于49％的氢氟酸与30％的过氧化氢的混合溶液中对第一基片部件进行选择腐蚀，去掉残留在其上的多孔Si。然后，在氢气气氛中对第一基片部件进行退火，然后将之重新用作第一或第二基片部件。可以省略第三多孔层。
[例8]
在下面条件下，浸于HF溶液中，阳极氧化第一单晶Si基片部件的表面。
首先形成第一多孔层，条件如下：
电流密度：          1mA·cm-2
阳极氧化溶液：     HF∶H2O∶C2H5OH＝1∶1∶1
时间：              0.25分钟
多孔Si的厚度：    0.05μm
形成第二多孔层，条件如下：
电流密度：          50mA·cm-2
阳极氧化溶液：     HF∶H2O∶C2H5OH＝1∶1∶1
时间：              5秒
多孔Si的厚度：    0.1μm
形成第三多孔层，条件如下：
电流密度：          7mA·c-2
阳极氧化溶液：     HF∶H2O∶C2H5OH＝1∶1∶1
时间：              1分钟
多孔Si的厚度：    1μm
在这些阳极氧化条件下，用50mA·cm-2的电流密度形成的、比第一多孔层厚的第二多孔Si层有最大的孔隙率，成为结构更脆弱的层。
接着，在氧气气氛中400℃下对基片部件氧化1小时，由此多孔Si的孔的内表面被热氧化膜覆盖。然后将作为基片部件的晶片放入氢气焙烧装置，在氢气中1040℃下焙烧5分钟，由此填充多孔Si的表面侧的孔。因此，用1mA·cm-2的电流密度形成的最外第一多孔Si层转化为无孔状态。所得无孔层为极好质量的单晶层。
然后不进行汽相外延生长，采用热氧化在外延生长Si层的表面形成20nm厚的SiO2层。
SiO2层的表面朝上，并与另一Si基片部件(第二基片部件)的表面接触，在1180℃下热处理5分钟，由此得到强键合。
施加外力使键合的基片部件分离，即让有最大孔隙率的层被破坏，以分离成两个基片部件。
多孔Si表面的热处理有移动Si原子的功能，由此在表面侧填充孔。另外H2可以去除表面氧化膜并防止它再形成(N.Sato等，1996年J.Elecrochem.Soc.，第142卷第9期3116页)。在H2焙烧中，消耗构成第一多孔Si层的Si原子来填充孔，由此，用50mA·cm-2的电流密度形成的、提供在最外无孔单晶Si层下面的第二多孔Si层就成为具有最大孔隙率的层。
因此，可以在第二基片部件的Si氧化膜上得到40nm厚的单晶Si层。在其整个区域的100个点测量所形成的单晶Si层的厚度，均匀性为40±0.8nm。
在1000℃氢气气氛中热处理1小时。用原子相显微镜评估表面粗糙度，在50μm见方的区域其均方根约为0.2nm，与市售Si晶片相同。
用透射电镜观察其剖面，发现外延生长的单晶Si层没有产生任何新的具体缺陷，而保持极好的结晶度。
在搅拌下，于49％的氢氟酸与30％的过氧化氢的混合溶液中对第一基片部件进行选择腐蚀，去掉残留在其上的多孔Si。然后，在氢气气氛中对第一基片部件进行退火，然后将之重新用作第一或第二基片部件。可以省略第三多孔层。
[例9]
在下面条件下，浸于HF溶液中，阳极氧化第一单晶Si基片部件的表面，使表面多孔化：
电流密度：             1mA·cm-2
阳极氧化溶液：        HF∶H2O∶C2H5OH＝1∶1∶1
时间：                 0.5分钟
多孔Si的厚度：       0.1μm
接着，在氧气气氛中400℃下对基片部件氧化1小时，由此多孔Si的孔的内表面被热氧化膜覆盖。然后将作为第一基片部件的晶片放入外延设备，于氢气气氛中1040℃下焙烧5分钟，填充多孔Si层的表面部分的孔。接着在所形成的多孔Si的表面，用CVD外延生长0.3μm厚的单晶硅，生长条件如下：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180 l/分钟
气压：        80Torr
温度：        950℃
生长速率：    0.3μm/分钟。
然后用热氧化在外延生长Si层的表面形成200nm厚的SiO2层。
SiO2层的表面朝上，并与另一Si基片部件(第二基片部件)的表面接触，1180℃下热处理5分钟，由此得到强键合。
施加外力使键合的基片部件分离，由薄多孔层进行分离。
因此，可以在第二基片部件的Si氧化膜上得到0.2μm厚的单晶Si层。分离后剩下的末转化成无孔状态的多孔层不再是一层，而仅作为单晶Si层上的表面粗糙物。在其整个区域的100个点测量所形成的单晶Si层的厚度，均匀性为201±4nm。
对于对表面特性非常敏感的应用，如制备薄膜晶体管，还要在1100℃氢气气氛中进行热处理1小时。用原子相显微镜评估表面粗糙度，在50μm见方的区域其均方根约为0.2nm，与市售Si晶片相同。
用透射电镜观察其剖面，发现外延生长的单晶Si层没有产生任何新的具体缺陷，而保持极好的结晶度。
用氢气退火而不用腐蚀或抛光，对有粗糙表面的第一基片部件进行表面光滑处理，然后将之重新用作第一或第二基片部件。
[例10]
在下面条件下，浸于HF溶液中，阳极氧化第一单晶Si基片部件的表面，使表面多孔化：
电流密度：           1mA·cm-2
阳极氧化溶液：      HF∶H2O∶C2H5OH＝1∶1∶1
时间：               1分钟
多孔Si的厚度：     0.2μm
将基片部件放入外延设备，不进行多孔层孔的内壁氧化，于氢气中1040℃下焙烧5分钟，填充多孔Si层的表面部分的孔。接着在所形成的多孔Si上，用CVD外延生长0.3μm的单晶硅，生长条件如下：
源气体：     SiH2Cl2/H2
气体流速：    0.5/180 l/分钟
气压：        80Torr
温度：        950℃
生长速率：    0.3μm/分钟。
然后用热氧化在外延生长Si层的表面形成200nm厚的SiO2层。
SiO2层的表面朝上，并与另一Si基片部件(第二基片部件)的表面接触，1180℃下热处理5分钟，由此得到强键合。
施加外力使键合的基片部件分离，用残留的未转化成无孔态的薄多孔层进行分离。
因此，可以在第二基片部件的Si氧化膜上得到0.2μm厚的单晶Si层。由于外延生长前多孔Si层的孔的内壁没有氧化，外延层下面的多孔Si变得脆弱。而且由于变脆弱的多孔层非常薄，分离后它不再是一层，而仅作为单晶Si层上的表面粗糙物。在其整个区域的100个点测量所形成的单晶Si层的厚度，均匀性为201±4nm。
还在1100℃氢气气氛中热处理1小时。用原子相显微镜评估表面粗糙度，在50μm见方的区域其均方根约为0.2nm，与市售Si晶片相同。
用透射电镜观察其剖面，发现外延生长的单晶Si层没有产生任何新的具体缺陷，而保持极好的结晶度。
在搅拌下，用49％的氢氟酸与30％的过氧化氢的混合溶液轻腐蚀第一基片部件，去掉其上的表面粗糙物。然后，对第一基片部件进行氢退火，然后将之重新用作第一或第二基片部件。
[例11]
在下面条件下，浸于HF溶液中，阳极氧化由第一单晶Si晶片构成的基片部件的表面，使表面多孔化。
首先形成第一多孔层，条件如下：
电流密度：          1mA·cm-2
阳极氧化溶液：     HF∶H2O∶C2H5OH＝1∶1∶1
时间：              0.1分钟
多孔Si的厚度：    0.02μm
形成第二多孔层，条件如下：
电流密度：          50mA·cm-2
阳极氧化溶液：     HF∶H2O∶C2H5OH＝1∶1∶1
时间：              5秒
多孔Si的厚度：      0.1μm
在这些阳极氧化条件下，用50mA·cm-2的电流密度形成的、比第一多孔层厚的第二多孔Si层有最大的孔隙率，成为结构更脆弱的层。
接着，在氧气气氛中400℃下对基片部件氧化1小时，由此多孔Si的孔的内表面被热氧化膜覆盖。然后将晶片放入外延设备，在氢气中1040℃下焙烧5分钟，由此第一多孔层转化为无孔单晶Si层。第二多孔层提供在无孔单晶Si层的下面。
接着在所形成的无孔Si上，用CVD外延生长0.3μm的单晶硅，生长条件如下：
源气体：    SiH2Cl2/H2
气体流速：   0.5/180 l/分钟
气压：       80Torr
温度：       950℃
生长速率：   0.3μm/分钟。
采用热氧化在外延生长Si层的表面形成20nm厚的SiO2层。
另外制备单晶Si晶片作为第二基片部件。
第一基片上SiO2层的表面朝上，并与第二基片部件的Si表面接触，1180℃下热处理5分钟，由此得到强键合。
施加外力使作为由两个基片部件键合构成的复合部件的键合晶片分离，用有最大孔隙率的第二多孔层将他们分离。
如前面所述，外延生长前在氢气中焙烧，会使构成第一多孔Si的原子迁移以填充孔，由此形成与外延层为一个整体的无孔层，来形成无孔单晶Si层。
因此，可以在Si氧化膜上得到0.2μm厚的单晶Si层。在其整个区域的100个点测量所形成的单晶Si层的厚度，均匀性为201±4nm。由于第二基片部件上的无孔单晶Si的表面很粗糙，所以在1000℃氢气气氛中进行热处理1小时。用原子相显微镜评估表面粗糙度，在50μm见方的区域其均方根约为0.2μm。
在搅拌下，于49％的氢氟酸与30％的过氧化氢的混合溶液中对第一基片部件进行选择腐蚀，去掉残留在其上的表面粗糙物。然后，在氢气气氛中对第一基片部件进行退火，然后将之重新用作第一或第二基片部件。
在上述各例中，通过用一个第一基片部件、在第一基片部件的两个表面形成上述各层、将两个第二基片部件键合到第一基片的两个表面、从键合的部件分离两个第二基片部件，可以同时制备两个SOI基片。
在上述各例中，为了去除分离键合的基片部件后残留在第一基片部件上的多孔Si层，使用抛光、热处理或腐蚀。在腐蚀过程中，可以使用下面选择腐蚀液作为腐蚀剂：
氢氟酸；
氢氟酸+过氧化氢溶液；
氢氟酸+乙醇；
氢氟酸+乙醇+过氧化氢溶液；
缓冲氢氟酸；
缓冲氢氟酸+过氧化氢溶液；
缓冲氢氟酸+乙醇；
缓冲氢氟酸+乙醇+过氧化氢溶液。
而且，由于多孔Si的非常大的表面积，即使用普通Si腐蚀液；也能实现有一定程度的选择腐蚀。
如前面所述，由于本发明第二基片部件分离表面上基本不存在残留的层，所以可以省略分离表面的选择腐蚀或选择抛光，可以廉价地制备基片。

Claims (25)

1.一种制备基片的方法，包括以步骤：
制备第一基片部件，它有第一层和设于第一层上且邻接第一层的第二层，
将第一基片部件键合到第二基片部件，
分离第一基片部件与第二基片部件，将第二层转移到第二基片部件上，
其中，在第一层与第二层的界面进行第一基片部件与第二基片部件的分离。
2.如权利要求1的方法，其特征在于：在第一基片部件的表面上形成多孔区后，使多孔区的表面部分的表面侧部分成为无孔状态，以形成无孔状态的第二层，第一层为多孔状态。
3.如权利要求1的方法，其特征在于：不使用选择腐蚀或选择抛光，通过在无氧气氛下热处理使分离第一层所暴露的第二层的表面光滑。
4.如权利要求1的方法，其特征在于：在第一基片部件的表面形成第一多孔层和孔隙率高于第一多孔层的第二多孔层，
使第一多孔层制备为无孔状态，以形成无孔状态的第二层，所以第二层形成在第一层上且邻接第一层，所述第一层由第二多孔层组成。
5.如权利要求1的方法，其特征在于：多孔层形成在第一基片的表面上，用外延生长形成包括无孔层的第二层，不氧化多孔层的孔的壁表面。
6.如权利要求1的方法，其特征在于：在第一层和第二层的界面进行离子注入。
7.如权利要求1的方法，其特征在于：
多孔层形成在第一基片部件的表面，然后氧化多孔层的孔的壁表面，及
去除多孔层表面侧上的氧化膜，然后将多孔层的表面侧在无氧气氛下进行热处理。
8.如权利要求1的方法，其特征在于：
第一多孔层、其孔隙率高于第一多孔层的第二多孔层、和其孔隙率低于第二多孔层的第三多孔层形成在第一基片部件的表面，
第一多孔层制备为无孔状态以形成第二层，从而使处于无孔状态第二层与第二多孔层邻接。
9.如权利要求8的方法，其特征在于：使第一多孔层为无孔状态后，进行外延生长。
10.如权利要求1的方法，其特征在于：
多孔层形成在第一基片部件的表面，然后氧化多孔层的孔的壁表面，
在还原气氛中对有氧化了的孔壁的多孔层进行热处理
11.如权利要求10的方法，其特征在于：在通过热处理制备成无孔状态的表面上进行外延生长。
12.如权利要求1的方法，其特征在于：
在第一基片部件的表面形成多孔层后，不氧化多孔层，将多孔层在无氧气氛下进行热处理，使多孔层表面成为无孔状态，
在制备为无孔状态的表面进行外延生长。
13.如权利要求1的方法，其特征在于：第一基片部件包括硅。
14.如权利要求1的方法，其特征在于：第一层包括多孔材料。
15.如权利要求1的方法，其特征在于：第二层包括无孔材料。
16.如权利要求1的方法，其特征在于：第二层包括无孔半导体层和提供在其上的氧化层。
17.如权利要求1的方法，其特征在于：第二层包括导电类型或杂质浓度不同的多个层。
18.如权利要求1的方法，其特征在于：在形成第二层之前，在低温下氧化为多孔层的第一层的孔的壁表面，从而在所述壁表面上形成氧化物膜，然后去除为多孔层的第一层的表面附近的氧化膜。
19.如权利要求1的方法，其特征在于：第二层包括通过热处理使为多孔层的第一层的至少表面侧部分成为无孔状态形成的层、和形成在制成无孔状态的层表面上的氧化膜。
20.如权利要求19的方法，其特征在于：在氢气中进行热处理。
21.如权利要求1的方法，其特征在于：分离后的第一基片可以重新使用。
22.如权利要求1的方法，其特征在于：用压力、拉力、剪切力、***楔形物、热处理、氧化、振动或金属丝切割进行分离。
23.如权利要求1的方法，其特征在于：至少第二基片要键合的一个表面包括氧化硅或硅。
24.如权利要求1的方法，其特征在于：第二基片部件包括透光部件。
25.如权利要求4的方法，其特征在于：第一多孔层的厚度小于第二多孔层的厚度。
CNB981096891A 1997-03-26 1998-03-26 半导体基片及其制备方法 Expired - Fee Related CN1139969C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7351897 1997-03-26
JP073518/97 1997-03-26
JP073518/1997 1997-03-26

Publications (2)

Publication Number Publication Date
CN1206221A CN1206221A (zh) 1999-01-27
CN1139969C true CN1139969C (zh) 2004-02-25

Family

ID=13520554

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981096891A Expired - Fee Related CN1139969C (zh) 1997-03-26 1998-03-26 半导体基片及其制备方法

Country Status (8)

Country Link
US (2) US6221738B1 (zh)
EP (1) EP0867921A3 (zh)
KR (1) KR100265539B1 (zh)
CN (1) CN1139969C (zh)
AU (1) AU744654B2 (zh)
CA (1) CA2233096C (zh)
SG (1) SG63832A1 (zh)
TW (1) TW447127B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100595882C (zh) * 2007-12-28 2010-03-24 上海新傲科技股份有限公司 以键合减薄制备绝缘体上硅的方法
CN101789466A (zh) * 2010-02-10 2010-07-28 上海理工大学 太阳能电池制作方法

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6245161B1 (en) 1997-05-12 2001-06-12 Silicon Genesis Corporation Economical silicon-on-silicon hybrid wafer assembly
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
CA2290104A1 (en) * 1997-05-12 1998-11-19 Silicon Genesis Corporation A controlled cleavage process
EP0926709A3 (en) 1997-12-26 2000-08-30 Canon Kabushiki Kaisha Method of manufacturing an SOI structure
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7294535B1 (en) * 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US7084016B1 (en) 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6890827B1 (en) * 1999-01-13 2005-05-10 Agere Systems Inc. Method of fabricating a silicon on insulator transistor structure for imbedded DRAM
JP4313874B2 (ja) 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
JP2001237403A (ja) * 2000-02-21 2001-08-31 Rohm Co Ltd 半導体装置の製法および超薄型半導体装置
JP2001284622A (ja) 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP2001291850A (ja) * 2000-04-10 2001-10-19 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法
DE10032579B4 (de) 2000-07-05 2020-07-02 Robert Bosch Gmbh Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
JP2002305293A (ja) * 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
TW574753B (en) * 2001-04-13 2004-02-01 Sony Corp Manufacturing method of thin film apparatus and semiconductor device
WO2002084725A1 (en) * 2001-04-17 2002-10-24 California Institute Of Technology A method of using a germanium layer transfer to si for photovoltaic applications and heterostructure made thereby
US7238622B2 (en) * 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US20050026432A1 (en) * 2001-04-17 2005-02-03 Atwater Harry A. Wafer bonded epitaxial templates for silicon heterostructures
US6956268B2 (en) * 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
KR100456526B1 (ko) * 2001-05-22 2004-11-09 삼성전자주식회사 식각저지막을 갖는 에스오아이 기판, 그 제조방법, 그위에 제작된 에스오아이 집적회로 및 그것을 사용하여에스오아이 집적회로를 제조하는 방법
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP2003109773A (ja) * 2001-07-27 2003-04-11 Semiconductor Energy Lab Co Ltd 発光装置、半導体装置およびそれらの作製方法
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
TW558743B (en) 2001-08-22 2003-10-21 Semiconductor Energy Lab Peeling method and method of manufacturing semiconductor device
US6806171B1 (en) 2001-08-24 2004-10-19 Silicon Wafer Technologies, Inc. Method of producing a thin layer of crystalline material
US6875671B2 (en) * 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US20090065471A1 (en) * 2003-02-10 2009-03-12 Faris Sadeg M Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US7163826B2 (en) * 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
JP2003110108A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp 半導体装置の製造方法及びその構造
TW594947B (en) * 2001-10-30 2004-06-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US7202139B2 (en) * 2002-02-07 2007-04-10 Taiwan Semiconductor Manufacturing Company , Ltd. MOSFET device with a strained channel
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
US6979630B2 (en) * 2002-08-08 2005-12-27 Isonics Corporation Method and apparatus for transferring a thin layer of semiconductor material
KR101079757B1 (ko) * 2002-10-30 2011-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 반도체장치의 제작방법
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
JP2004281998A (ja) * 2003-01-23 2004-10-07 Seiko Epson Corp トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器
US7485926B2 (en) * 2003-01-30 2009-02-03 X-Fab Semiconductor Foundries Ag SOI contact structures
US7592239B2 (en) * 2003-04-30 2009-09-22 Industry University Cooperation Foundation-Hanyang University Flexible single-crystal film and method of manufacturing the same
US20040218133A1 (en) * 2003-04-30 2004-11-04 Park Jong-Wan Flexible electro-optical apparatus and method for manufacturing the same
US7256104B2 (en) * 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
FR2855909B1 (fr) 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention concomitante d'au moins une paire de structures comprenant au moins une couche utile reportee sur un substrat
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
FR2858875B1 (fr) * 2003-08-12 2006-02-10 Soitec Silicon On Insulator Procede de realisation de couches minces de materiau semi-conducteur a partir d'une plaquette donneuse
US7279369B2 (en) * 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US6967167B2 (en) * 2003-09-30 2005-11-22 International Business Machines Corporation Silicon dioxide removing method
JP2005136383A (ja) * 2003-10-09 2005-05-26 Canon Inc 有機半導体素子、その製造方法および有機半導体装置
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
US20050132332A1 (en) * 2003-12-12 2005-06-16 Abhay Sathe Multi-location coordinated test apparatus
US20080211061A1 (en) * 2004-04-21 2008-09-04 California Institute Of Technology Method For the Fabrication of GaAs/Si and Related Wafer Bonded Virtual Substrates
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US7846759B2 (en) * 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
CN1317739C (zh) * 2004-11-23 2007-05-23 中国电子科技集团公司第二十四研究所 在具有图形的绝缘硅基衬底上制作硅薄膜的方法
DE102004060363B4 (de) * 2004-12-15 2010-12-16 Austriamicrosystems Ag Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
US7459344B2 (en) * 2006-08-10 2008-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming micromachined structure
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7642934B2 (en) * 2006-11-10 2010-01-05 Research In Motion Limited Method of mapping a traditional touchtone keypad on a handheld electronic device and associated apparatus
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US7868374B2 (en) * 2008-02-21 2011-01-11 International Business Machines Corporation Semitubular metal-oxide-semiconductor field effect transistor
US8987115B2 (en) * 2008-08-21 2015-03-24 Alliance For Sustainable Energy, Llc Epitaxial growth of silicon for layer transfer
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP5611571B2 (ja) * 2008-11-27 2014-10-22 株式会社半導体エネルギー研究所 半導体基板の作製方法及び半導体装置の作製方法
DE102009053262A1 (de) * 2009-11-13 2011-05-19 Institut Für Solarenergieforschung Gmbh Verfahren zum Bilden von dünnen Halbleiterschichtsubstraten sowie Verfahren zum Herstellen eines Halbleiterbauelements, insbesondere einer Solarzelle, mit einem solchen Halbleiterschichtsubstrat
JP5460418B2 (ja) * 2010-03-29 2014-04-02 オリジン電気株式会社 接合部材の製造方法及び接合部材製造装置
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
CN103021812B (zh) * 2012-12-20 2016-02-17 中国科学院上海微***与信息技术研究所 一种ⅲ-ⅴoi结构的制备方法
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
WO2016090636A1 (zh) * 2014-12-12 2016-06-16 浙江中纳晶微电子科技有限公司 一种晶圆临时键合及分离的方法
CN110676205B (zh) * 2019-09-17 2023-01-06 中国电子科技集团公司第十一研究所 芯片的衬底的多次使用方法及红外探测器
CN110890418B (zh) * 2019-12-02 2021-11-05 中国科学院上海微***与信息技术研究所 一种具有双埋氧层的晶体管结构及其制备方法
US11908723B2 (en) * 2021-12-03 2024-02-20 International Business Machines Corporation Silicon handler with laser-release layers

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981002948A1 (en) 1980-04-10 1981-10-15 Massachusetts Inst Technology Methods of producing sheets of crystalline material and devices made therefrom
US4445965A (en) 1980-12-01 1984-05-01 Carnegie-Mellon University Method for making thin film cadmium telluride and related semiconductors for solar cells
US4906594A (en) * 1987-06-12 1990-03-06 Agency Of Industrial Science And Technology Surface smoothing method and method of forming SOI substrate using the surface smoothing method
JPH01131031A (ja) * 1987-11-16 1989-05-23 Seiko Epson Corp ガラス転写体の製造方法
DE3888184D1 (de) 1988-11-17 1994-04-07 Ibm Verfahren zur Herstellung von Masken mit Strukturen im Submikrometerbereich.
CA1315574C (en) * 1989-02-02 1993-04-06 Aron M. Rosenfeld Colour change devices incorporating thin anodic films
US5750000A (en) 1990-08-03 1998-05-12 Canon Kabushiki Kaisha Semiconductor member, and process for preparing same and semiconductor device formed by use of same
DE69133359T2 (de) 1990-08-03 2004-12-16 Canon K.K. Verfahren zur Herstellung eines SOI-Substrats
US5198371A (en) * 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
EP1251556B1 (en) 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
EP0553856B1 (en) * 1992-01-31 2002-04-17 Canon Kabushiki Kaisha Method of preparing a semiconductor substrate
JP3261685B2 (ja) 1992-01-31 2002-03-04 キヤノン株式会社 半導体素子基体及びその作製方法
TW330313B (en) 1993-12-28 1998-04-21 Canon Kk A semiconductor substrate and process for producing same
JP3257580B2 (ja) 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US6107213A (en) 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2738671B1 (fr) * 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
US5710057A (en) 1996-07-12 1998-01-20 Kenney; Donald M. SOI fabrication method
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
SG55413A1 (en) 1996-11-15 1998-12-21 Method Of Manufacturing Semico Method of manufacturing semiconductor article
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
CA2225131C (en) 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
CA2233115C (en) 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6245161B1 (en) * 1997-05-12 2001-06-12 Silicon Genesis Corporation Economical silicon-on-silicon hybrid wafer assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100595882C (zh) * 2007-12-28 2010-03-24 上海新傲科技股份有限公司 以键合减薄制备绝缘体上硅的方法
CN101789466A (zh) * 2010-02-10 2010-07-28 上海理工大学 太阳能电池制作方法

Also Published As

Publication number Publication date
SG63832A1 (en) 1999-03-30
KR19980080687A (ko) 1998-11-25
CN1206221A (zh) 1999-01-27
TW447127B (en) 2001-07-21
KR100265539B1 (ko) 2000-09-15
CA2233096A1 (en) 1998-09-26
EP0867921A3 (en) 1999-03-17
EP0867921A2 (en) 1998-09-30
US6221738B1 (en) 2001-04-24
AU5952298A (en) 1998-10-01
US6569748B1 (en) 2003-05-27
CA2233096C (en) 2003-01-07
AU744654B2 (en) 2002-02-28

Similar Documents

Publication Publication Date Title
CN1139969C (zh) 半导体基片及其制备方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1132223C (zh) 半导体衬底及其制造方法
CN1135601C (zh) 半导体衬底的制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1079989C (zh) 制造半导体产品的工艺
CN1150594C (zh) 半导体产品的制造方法
CN1225500A (zh) 半导体产品及其制造方法
CN1104038C (zh) 半导体衬底的制造工艺
CN1272684A (zh) 衬底及其制造方法
CN1127120C (zh) 半导体衬底及其制造方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1314701A (zh) 半导体衬底及其生产工艺
CN1114936C (zh) 半导体衬底及其制作方法
CN1056940C (zh) 半导体部件及其制造方法
CN1227405A (zh) 阳极氧化方法和装置以及半导体衬底制造方法
CN1250945A (zh) 半导体基片及其制造方法
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1152187A (zh) 半导体基片及其制造方法
CN1241803A (zh) 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1272682A (zh) 分离合成件的方法和用来生产薄膜的过程
CN1269599A (zh) 制造半导体部件的方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040225