CN1192609A - 重新抽样电路与相关方法 - Google Patents

重新抽样电路与相关方法 Download PDF

Info

Publication number
CN1192609A
CN1192609A CN98104209A CN98104209A CN1192609A CN 1192609 A CN1192609 A CN 1192609A CN 98104209 A CN98104209 A CN 98104209A CN 98104209 A CN98104209 A CN 98104209A CN 1192609 A CN1192609 A CN 1192609A
Authority
CN
China
Prior art keywords
sample
fir
output
interpolater
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN98104209A
Other languages
English (en)
Other versions
CN1122367C (zh
Inventor
詹姆斯·莱罗伊·斯奈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Harrier Inc
Original Assignee
Harrier Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harrier Inc filed Critical Harrier Inc
Publication of CN1192609A publication Critical patent/CN1192609A/zh
Application granted granted Critical
Publication of CN1122367C publication Critical patent/CN1122367C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

一种重新抽样电路,包括一个多相有限脉冲响应(FIR)内插器;一个具有一个样本输入端连接到多相FIR内插器的样本输出端的多项式内插器;以及一个数字控制振荡器(NCO),它有一个输出被分配给:连接到FIR内插器的控制输入端的Nc整数位和连接到多项式内插器的控制输入端的Nf小数位;电路还包括一个基准时钟。NCO包括一个用于根据基准时钟信号生成样本时钟信号的样本时钟发生器,FIR内插器还有一个用于接收样本时钟发生器的样本时钟信号的样本时钟输入端。

Description

重新抽样电路与相关方法
本发明指向数字信号处理领域以及用于对数字输入信号重新抽样的电路和相关方法。
数字信号处理电路被用在诸如调制器、解调器、波形合成器等许多电子电路中，如像在美国专利No.5,412,352的说明书中对用于在电缆传输***的反向信道中所传输的数据的调制器(要求一个从基带到被选RF信道的单频变换)的数字信号处理所披露的那样。调制器包括一个带有横向有限脉冲响应(FIR)滤波器的串行-并行差分正交相移键控(QPSK)编码器和将PSK数据连接到单混频器级以将基带信号直接变换到所要求的RF信道的内插滤波器。
美国专利No.5,425,057的说明书披露了一种使用异步抽样脉冲的窄带PSK解调器。更具体地说，解调器实施将八个符号间隔一个时间宽度的数字滤波器，以获得一种承认常规FIR滤波器要求输入样本速率和FIR滤波器输出速率之间的固定比例缺点的平方根升余弦滤波器。
不幸的是，常规的两级重新抽样器可以使用1∶2分频电路串联以近似兼容各种可能的输入数据速率。这种近似会产生不受欢迎的频率分量。
本发明的一个目的是提供一种用于数字信号处理例如用于两级重新抽样的电路，它能兼容各种可能的数据输入速率。
方便的是，一种重新抽样电路包括一个多相有限脉冲响应(FIR)内插器；一个多项式内插器，它具有一个样本输入端连接到多相FIR内插器的样本输出端；以及一个数字控制振荡器(NCO)，它有一个输出被配分给：连接到FIR内插器的一个控制输入端的Nc整数位，和连接到多项式内插器的一个控制输入端的Nf小数位。电路还可包括一个用于生成基准时钟信号的基准时钟。NCO最好再包括用于根据基准时钟信号生成样本时钟信号的样本时钟发生装置。FIR内插器最好还有一个用于接收来自样本时钟发生装置的样本时钟信号的样本时钟输入端。此外，多项式内插器最好还有一个连接到基准时钟的输入端以便根据基准时钟信号记录多项式内插器的输出样本起止时间。
样本时钟发生装置可以通过NCO的进位输出提供。NCO最好还包括用于允许选择至少Nc、Nf和一个样本时钟信号频率之一的选择装置。多相FIR内插器最好有一个等于2Nc的相数。例如Nc可以等于4，因而相数等于16。
FIR内插器还有一个用于钟控FIR内插器的输出样本的输入端、多项式内插器最好也有一个用于钟控多项式内插器的输入样本的输入端。因而，NCO还包括一个用于生成到用于钟控FIR内插器的输出样本的输入端和到用于钟控多项式内插器的输入样本的输入端两者的中间时钟信号的中间时钟装置。中间时钟装置可通过NCO的Nf小数部份的进位输出提供。
多项式内插器可以用例如说二次式内插器、双二次式内插器或三次式内插器之一提供。此外，两级重新抽样电路只要再与一个或多个混频器组合起来就可用在调制器电路中。
本发明包括一个可工作在输入数据速率的范围之内的重新抽样电路，所述重新抽样电路包括：
一个多相有限脉冲响应(FIR)内插器，它具一个样本输入端、一个控制输入端和一个样本输出端；
一个多项式内插器，它具有一个样本输入端连接到所述多相FIR内插器的样本输出端，所述多项式内插器还有一个控制输入端和一个样本输出端；以及
一个数字控制振荡器，它有一个用于接收频率控制字的输入端，和一个输出被配分给：连接到所述FIR内插器的所述控制输入端的Nc整数位和连接到所述多项式内插器的控制输入端的Nf小数位以允许工作在输入数据速率范围内。
本发明还包括一个调制器，调制器包括：
至少一个重新抽样电路，所述至少一个重新抽样电路包括：
一个多相有限脉冲响应(FIR)内插器，它有一个样本输入端、一个控制输入端和一个样本输出端，
一个多项式内插器，它有一个样本输入端连接到所述多相FIR内插器的样本输出端，所述多项式内插器还有一个控制输入端和一个样本输出端，以及
一个数字控制振荡器(NCO)，它有一个用于接收频率控制字的输入端，和一个输出被配分给：连接到所述多相FIR内插的控制输入端的Nc整数位与连接到所述多项式内插器的控制输入端的Nf小数位，以允许工作在输入数据速率的范围内；以及
至少一个连接到所述至少一个重新抽样电路的混频器。
本发明还包括一种用于控制可工作在输入数据速率范围内的重新抽样电路的方法，重新抽样电路包括一个具有一个样本输入端、一个控制输入端与一个样本输出端的多相有限脉冲响应(FIR)内插器和一个具有一个样本输入端连接到所述多相FIR内插器的样本输出端的多项式内插器，多项式内插器还有一个控制输入端和一个样本输出端；所述方法包括的步骤是：
提供一个具有一个用于接收频率控制字的输入端和一个输出端的数字控制振荡器(NCO)；以及
将NCO的输出配分给：连接到所述多相FIR内插器的控制输入端的Nc整数位和连接到所述多项式内插器的控制输入端的Nf小数位，以允许工作在输入数据速率范围内。
有利的是，用于控制可工作在输入数据速率范围的重新抽样电路的方法是通过并且最好是以包括一个多相FIR内插器和一个具有一个样本输入端连接到多相FIR内插器的样本输出端的多项式内插器的型式提供的。方法最好包括步骤：提供一个具有一个用于接收频率控制字的输入端和一个输出端的数字控制振荡器(NCO)；以及将NCO的输出配分给：连接到FIR内插器的控制输入端和Nc整数位和连接到多项式内插器的控制输入端的Nf小数位以允许工作在输入数据速率范围内。
现在参照附图用例子叙述本发明，在附图中：
图1是一个调制器的原理方框图，包括一个两级的重新抽样电路，以及
图2是重新抽样电路的原理方框图。
在图1所示的调制器10中包括一对NCO控制的重新抽样电路20。调制器10包括一个由I输入驱动的第一重新抽样电路20a和一个由Q输入驱动的第二重新抽样电路20b，这很容易为那些熟悉这一技术的人员所理解。重新抽样电路20a、20b的输出在所示实施例中耦合到相应的混频器21a、21b。混频器21a、21b由来自载波NCO24的相应的余弦波和正弦波驱动。所示微处理器25控制第一和第二重新抽样电路20a、20b的相应频率和起始相位以及用于混频级的载波NCO24的频率。混频器21a、21b的输出耦合到加法器23，加法器23的输出本身在所示实施例中又连接到一个数/模转换器27。
参照图2，NCO控制的重新抽样电路20包括一个多相有限脉冲响应(FIR)内插器30；一个具有一个样本输入端连接到多相FIR内插器的样本输出端的多项式内插器31；以及一个NCO32。NCO32具有一个输出被配分给：连接到FIR内插器30的滤波控制输入端的Nc整数位和连接到多项式内插器31的控制输入端的Nf小数位。FIR内插器30的控制输入端选择相位，并且多项式内插器31的控制输入端控制用于多项式内插器31的△X。
可以用在本发明的重新抽样电路中的一种市场买得到的NCO例如说可从本发明的受让人那里买到，版号为HSP45116A。一种市场上买得到的FIR滤波器或内插器，按照适用于本发明原则也可以例如说从本发明的受让人那里买到，型号为HSP43168/883。例如，HSP43168/833允许选择1至32个用户可编程序系数组，每个组由8个系数组成。有效的系数组可以转换为支持多相滤波或内插操作，那些熟悉这一技术的人员将不难明白用在重新抽样电路20中的其他可接受的NCO和FIR内插器电路的电路细节。
重新抽样电路20包括一个用于生成基准时钟信号的基准时钟33。NCO32最好再包括用于根据基准时钟信号生成一个样本时钟信号的样本时钟发生装置。FIR内插器30最好还有一个用于接收来自样本时钟发生装置的样本时钟信号的样本时钟输入端。此外，多项式内插器31最好也有一个用于基准时钟的输入端以便根据基准时钟信号记录多项式内插器31输出样本的起止时间。例如在本发明的一个实施例中，基准时钟可以等于50MHz左右。
样本时钟发生装置使用NCO的总进位作样本时钟信号。换句话说，样本时钟就是符号速率时钟并且是最低的速率时钟信号。NCO32最好也还包括一个用于允许选择最少是Nc、Nf和样本时钟信号频率之一的选择装置。多相FIR内插器30最好具有一个等于2Nc的相数。例如Nc可以等于4并且相数等于16。
FIR内插器30还有一个用于钟控内插器的输出样本的输入端，并且多项式内插器31最好还有一个用于钟控多项式内插器的输入样本的输入端。因此，NCO32最好还包括用于生成一个输至用于钟控来自FIR内插器30的输出样本的输入端和用于钟控多项式内插器31的输入样本的输入端两者的中间钟控信号的中间钟控装置。中间钟控装置可以由用于NCO32的Nf小数输出的进位输出提供。
多项式内插器31可以用例如说二次内插器、双二次内插器和三次内插器之一提供。此外，高次多项式内插器也可以使用。
双二次内插器包括：第一个二次系数发生装置，用于生成一个第一系数组，使第一个二次方程在X-1，X0和X1处分别适合输入样本Y0，Y1和Y2；和第二个二次系数发生装置，用于生成一个第二系数组，使第二个二次方程式在X0，X1和X2处分别适合输入样本Y1，Y2和Y3。双二次系数发生装置最好用于根据第一和第二系数组生成一个双二次系数组。输出装置最好根据双二次系数组生成生成一个用于X0和X1之间的内插值。双二次发生装置最好包括一个平均装置，用于根据第一第二系数组的平均值生成双二次系数组。平均装置最好生成由b0，b1和b2组成的双二次系数组，使得b0＝Y1，b1＝(-Y3+5Y2-3Y1-Y0)/4，和b2＝(Y3-Y2-Y1+Y0)/4。输出装置最好包括用于生成内插值Y(ΔX)＝b0+△X(b1+△Xb2)的装置。双二次内插器提供比单二次内插器更好的混淆抑制，而且系数的计算对双二次内插器仅比对单二次内插器稍微复杂一点。
工作于NCO32的控制之下的FIR内插器30和多项式内插器31相结合就提供了一种具有相对不复杂电路的两级重新抽样电路，它能够以集成电路形式容易地实现，这不难被那些熟悉这一技术的人员所理解。
NCO32可以看作是一个准确的时间相位信息发生器，这不难为那些熟悉这一技术的人员所理解。NCO32可以一种自然滚动的二进制累加器的形式实现。借助根据本发明的小数格式，NCO输出有一个累加器输入和输出位。若NCO32的输入是一个小数△，则NCO滚动或者进位频率就等于这同一个小数乘以NCO基准频率，也就是说，fout＝△×Frefclock。NCO32可以产生一个很大数字的频率(2N)。一般市场可买得到的NCO例如说有32位，因而能够合成差不多43亿个频率。
在任一基准时钟瞬间，NCO32输出(所有N位)表示合成输出的准确相数。时间相位具有一个2-N的分辨率。例如说，对于N＝32，其时间相位分辨率约等于一个周期的2.3e-10。NCO32的输出也可以通过移动二进制小数点格式化为一个整数如一个小数部份。这样做并不在任何意义上改变NCO32的特性，正像那些熟悉这一技术的人员所容易理解的一样。如果输出被配分给Nc整数位和Nf小数位，则时间相位分辨率等于2-(Nc+Nf)。Nc位可用于访问多相FIR内插器30并且Nf小数位可供多项式内插器31使用以生成一个基准时钟速率以精确输出样本。
NCO32的这一格式小数输出由于△X落在0到1-2-Nf的范围内而大大简化了多项式内插器31。因此，多相FIR内插器30执行总的整形功能，并且多项式内插器31则热行精细的整形功能。NCO32的进位输出用于钟控进入多相FIR内插器30的样本。累加器小数部份的进位输出可以如本说明性实施例所示那样钟控进入多项式内插器31的样本。
FIR内插器30中的相数等于2NC。FIR内插器也可以具有任意的样本间隔长度，并且一般说来可以像Nc，Nf和样本时钟频率一样是可编程序的，就像上面简要讨论的一样。
因此，这个FIR内插器30可用在NCO32能合成的任何数据速率，其限制就是小于2-Nc。这个限制是由多相步长等于单位长的要求造成的。若△大一些，则多相输出之间的相位会是大于1的某些整数，因而破坏了单位步长进入多项式内插器31的假设。例如，由75bps至100Mbs的输入数据速率都可为重新抽样电路20所容。
另外，可通过增加Nf来增加内插范围。电路模拟已经证明，具有平方根升余弦整形FIR内插器30的QPSK调制器的混叠图象(α＝0.35)对于具有Nc＝16，Nf＝16和符号间隔等于16的三次内插器31小于-100dBc。
本发明的一个方法缩影是用于控制可工作在输入数据速率的范围内的重新抽样电路20。重新抽样电路20的型式包括一个多相FIR内插器30和一个具有一个样本输入端连接到多相FIR内插器的滤波样本输出端的多项式内插器31。方法最好包括步骤：提供一个具有一个用于接收频率控制字的输入端和一个输出端的数字控制振荡器(NCO)32；以及将NCO的输出配分给：连接到FIR内插器的控制输入端的Nc整数位和连接到多项式内插器的控制输入端的Nf分数位以允许工作在输入数据速率范围内。
一种重新抽样电路包括一个多相有限脉冲响应(FIR)内插器；一个具有一个样本输入端连接到多相FIR内插器的样本输出端的多项式内插器；以及一个数字控制振荡器(NCO)，数字控制振荡器具有一个输出被配分给：连接到FIR内插器的控制输入端的Nc整数位和连接到多项式内插器的控制输入端的Nf小数位。电路还包括一个基准时钟。NCO包括一个用于根据基准时钟信号生成样本时钟信号的样本时钟发生器，并且FIR内插器还有一个用于接收来自样本时钟发生器的样本时钟信号的样本时钟输入端。此外，多项式内插器还有一个用于钟控其输出样本的输入端连接到基准时钟，以便根据基准时钟信号记录多项式内插器的输出样本的起止时间。

Claims (12)

1.一种可工作在输入数据速率的范围内的重新抽样电路，所述重新抽样电路包括：
一个多相有限脉冲响应(FIR)内插器，具有一个样本输入端、一个控制输入端和一个样本输出端；
一个多项式内插器，具有一个样本输入端连接到所述多相FIR内插器的样本输出端，所述多项式内插器还有一个控制输入端和一个样本输出端；以及
一个数字控制振荡器(NCO)，具有一个用于接收频率控制字的输入端，和一个输出被配分给：连接到所述FIR内插器的所述控制输入端的Nc整数位和连接到所述多项式内插器的控制输入端的Nf小数位以允许工作在输入数据速率的范围内。
2.权利要求1要求的重新抽样电路，其特征在于用于生成基准时钟信号的基准时钟；所述NCO还包括用于根据基准时钟信号生成一个样本时钟信号的样本时钟发生装置；以及所述多相FIR内插器还有一个用于接收来自所述样本时钟发生装置的样本时钟信号的样本时钟输入端，其中所述多项式内插器还有一个用于钟控所述多项式内插器的输出样本的输入端连接到所述基准时钟，以便根据基准时钟信号记录所述多项式内插器的输出样本的起止时间。
3.权利要求2要求的重新抽样电路，其中所述样本时钟发生装置包括所述NCO的总进位输出，所述NCO还包括用于允许至少选择Nc、Nf和样本时钟信号的频率之一的选择装置。
4.权利要求1至3的任一条要求的重新抽样电路，其中所述多相FIR内插器有一个等于2Nc的相数，并且最好是Nc＝4和相数等于16。
5.根据权利要求1要求的重新抽样电路，其中所述多相FIR内插器还有一个用于钟控所述多相FIR内插器的输出样本的输入端；所述多项式内插器还有一个用于钟控输至所述多项式内插器的输入样本的输入端；并且所述NCO还包括用于生成输至用于钟控所述多相FIR内插器的输出样本的输入端和输至用于钟控所述多项式内插器的输入样本的输入端两者的中间时钟信号的中间钟控装置，并且所述中间钟控装置包括所述NCO用于Nf小数位的进位输出端。
6.一种重新抽样电路，包括：
一个多相有限脉冲响应(FIR)内插器，具有一个样本输入端、一个控制输入端和一个样本输出端；以及
一个数字控制振荡器(NCO)，具有一个用于接收频率控制字的输入端，和一个输出被配分给：连接到所述多相FIR内插器的控制输入端的Nc整数位和Nf小数位，并且包括一个用于生成基准时钟信号的基准时钟；所述NCO还包括用于根据基准时钟信号生成一个样本时钟信号的样本时钟发生装置；所述多相FIR内插器还有一个用于接收来自所述样本时钟发生装置的样本时钟信号的样本时钟输入端，其中所述样本时钟发生装置使用所述NCO的总进位输出。
7.权利要求6要求的重新抽样电路，其中所述NCO还包括用于允许至少选择Nc、Nf和样本时钟信号频率之一的选择装置，并且所述多H相FIR内插器具有一个等于2Nc的相数。
8.一种调制器，包括：
至少一个重新抽样电路，所述至少一个重新抽样电路包括：
一个多相有限脉冲响应(FIR)内插器，具有一个样本输入端、一个控制输入端和一个样本输出端；
一个多项式内插器，具有一个样本输入端连接到所述多相FIR内插器的样本输出端，所述多项式内插器还有一个控制输入端和一个样本输出端，以及
一个数字控制振荡器(NCO)，具有一个用于接收频率控制字的输入端，和一个输出被配分给：连接到所述多相FIR内插器的控制输入端的Nc整数位和连接到所述多项式内插器的控制输入端的Nf小数位以允许工作在输入数据速率范围内；以及
至少一个连接到所述至少一个重新抽样电路的混频器。
9.权利要求8要求的调制器，包括一个用于生成一个基准时钟信号的基准时钟，所述NCO还包括用于根据基准时钟信号生成一个样本时钟信号的样本时钟发生装置；并且其中所述多相FIR内插器还包括一个用于接收来自所述样本时钟发生装置的样本时钟信号的样本时钟输入端，所述多项式内插器还有一个用于连接到所述基准时钟的输入端钟控所述多项式内插器的输出样本以便根据基准时钟信号记录所述多项式内插器的输出样本的起止时间，其中所述样本时钟发生装置包括所述NCO的一个总进位输出端，并且所述NOC还包括用于允许至少选择Nc、Nf和样本时钟信号的频率之一的选择装置。
10.权利要求8或9要求的调制器，其中所述多相FIR内插器具有等于2Nc的相数，并且Nc等于4和相数等于16。
11.一种用于控制可工作在输入数据速率范围内的重新抽样电路的方法，重新抽样电路包括一个多相有限脉冲响应(FIR)内插器，它有一个样本输入端、一个控制输入端和一个样本输出端；以及一个多项式内插器，它具有一个样本输入端连接到所述多相FIR内插器的样本输出端，多项式内插器还有一个控制输入端和一个样本输出端；所述方法包括的步骤是：
提供一个数字控制振荡器(NCO)，它具有一个用于接收频率控制字的输入端和一个输出端；以及
将NCO的输出配分给：连接到所述多相FIR内插器的控制输入端的Nc整数位和连接到所述多项式内插器的控制输入端的Nf小数位以允许工作在输入数据速率范围之内。
12.权利要求11要求的方法，包括的步骤是：
生成一个基准时钟信号；
使用NCO生成基于基准时钟信号的样本时钟信号；以及
在多相FIR内插器接收样本时钟信号，并且还包括根据基准时钟信号钟控多项式内插器的输出样本的步骤，其中生成样本时钟信号的步骤包括使用NCO的总进位输出生成样本时钟信号的步骤和选出至少Nc、Nf和样本时钟信号的频率之一的步骤，其中配分步骤包括将输出配分使得2Nc等于多相FIR内插器的相数。
CN98104209A 1997-01-10 1998-01-08 重新抽样电路,使用该电路的调制器与控制该电路的方法 Expired - Fee Related CN1122367C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US781334 1997-01-10
US08/781,334 US5764113A (en) 1997-01-10 1997-01-10 Re-sampling circuit and modulator using same
US781,334 1997-01-10

Publications (2)

Publication Number Publication Date
CN1192609A true CN1192609A (zh) 1998-09-09
CN1122367C CN1122367C (zh) 2003-09-24

Family

ID=25122391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98104209A Expired - Fee Related CN1122367C (zh) 1997-01-10 1998-01-08 重新抽样电路,使用该电路的调制器与控制该电路的方法

Country Status (6)

Country Link
US (1) US5764113A (zh)
EP (1) EP0853383A3 (zh)
JP (1) JP3982594B2 (zh)
KR (1) KR100484710B1 (zh)
CN (1) CN1122367C (zh)
TW (1) TW405319B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104539261A (zh) * 2014-12-08 2015-04-22 北京遥测技术研究所 一种任意采样率转换的内插滤波处理方法
CN109150287A (zh) * 2018-08-28 2019-01-04 西安空间无线电技术研究所 一种基于等帧频传输的非相干时钟域管理方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949695A (en) * 1997-01-10 1999-09-07 Harris Corporation Interpolator using a plurality of polynomial equations and associated methods
US5978823A (en) * 1997-01-27 1999-11-02 Hitachi America, Ltd. Methods and apparatus for implementing and controlling a digital modulator
US6421396B1 (en) 1997-04-16 2002-07-16 Broadcom Corporation Variable rate modulator
US6144712A (en) * 1997-10-09 2000-11-07 Broadcom Corporation Variable rate modulator
US6128357A (en) * 1997-12-24 2000-10-03 Mitsubishi Electric Information Technology Center America, Inc (Ita) Data receiver having variable rate symbol timing recovery with non-synchronized sampling
US6563862B1 (en) * 1998-10-21 2003-05-13 Thomson Licensing Sa Digital variable symbol rate modulation
US6584145B1 (en) * 1999-06-02 2003-06-24 Level One Communications, Inc. Sample rate converter
US6252453B1 (en) * 2000-01-20 2001-06-26 Advanced Micro Devices, Inc. Device and method for signal resampling between phase related clocks
US7023939B2 (en) * 2001-03-07 2006-04-04 Tioga Technologies Inc. Multi-channel digital modem
FR2822322A1 (fr) * 2001-03-13 2002-09-20 Koninkl Philips Electronics Nv Modulateur numerique
WO2003069772A2 (en) * 2002-02-15 2003-08-21 Koninklijke Philips Electronics N.V. Digital modulator
DE60227968D1 (de) 2002-12-24 2008-09-11 St Microelectronics Belgium Nv Fraktionaler Zeitbereichinterpolator
US7164713B2 (en) * 2002-12-24 2007-01-16 Realtek Semiconductor Corp. Interpolating root nyquist filter for variable rate modulator
US7543009B2 (en) 2002-12-24 2009-06-02 Stmicroelectronics Belgium Nv Fractional fourier transform convolver arrangement
US6774822B1 (en) * 2003-01-09 2004-08-10 Process Control Corporation Method and systems for filtering unwanted noise in a material metering machine
US7764758B2 (en) * 2003-01-30 2010-07-27 Lsi Corporation Apparatus and/or method for variable data rate conversion
US7564892B1 (en) * 2003-06-30 2009-07-21 Nxp B.V. Satellite transcoder
US7848303B2 (en) 2003-06-30 2010-12-07 Nxp B.V. Satellite multi-choice switch system
US7196642B2 (en) 2005-08-24 2007-03-27 Seiko Epson Corporation Circuitry and method for sampling audio data
US20070061390A1 (en) * 2005-09-09 2007-03-15 Leo Bredehoft Interpolator using splines generated from an integrator stack seeded at input sample points
US7831004B2 (en) * 2006-06-13 2010-11-09 Panasonic Corporation Synchronous detecting circuit
US8384464B1 (en) * 2010-04-14 2013-02-26 Mobius Semiconductor, Inc. Low jitter clock interpolator
EP3964176A1 (en) 2011-06-21 2022-03-09 Twelve, Inc. Prosthetic heart valve devices
WO2014027570A1 (ja) * 2012-08-13 2014-02-20 三菱電機株式会社 信号生成装置
JP7139675B2 (ja) * 2018-04-27 2022-09-21 セイコーエプソン株式会社 リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置
TWI783867B (zh) * 2022-02-08 2022-11-11 瑞昱半導體股份有限公司 具有重新取樣機制的訊號傳輸裝置及方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4756008A (en) * 1986-03-03 1988-07-05 Hitachi, Ltd. Digitized quadrature phase shift keying modulator
IT1259013B (it) * 1992-07-27 1996-03-11 Alcatel Italia Sistema demodulatore completamente digitale per segnalazioni qam in collegamenti di piccola capacita'
US5513209A (en) * 1993-02-26 1996-04-30 Holm; Gunnar Resampling synchronizer of digitally sampled signals
JPH07162383A (ja) * 1993-12-07 1995-06-23 Hitachi Denshi Ltd Ｆｍステレオ放送装置
US5412352A (en) * 1994-04-18 1995-05-02 Stanford Telecommunications, Inc. Modulator having direct digital synthesis for broadband RF transmission
US5425057A (en) * 1994-04-25 1995-06-13 Paff; Thomas M. Phase demodulation method and apparatus using asynchronous sampling pulses
US5600379A (en) * 1994-10-13 1997-02-04 Yves C. Faroudia Television digital signal processing apparatus employing time-base correction
US5588025A (en) * 1995-03-15 1996-12-24 David Sarnoff Research Center, Inc. Single oscillator compressed digital information receiver

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104539261A (zh) * 2014-12-08 2015-04-22 北京遥测技术研究所 一种任意采样率转换的内插滤波处理方法
CN104539261B (zh) * 2014-12-08 2017-08-29 北京遥测技术研究所 一种任意采样率转换的内插滤波处理方法
CN109150287A (zh) * 2018-08-28 2019-01-04 西安空间无线电技术研究所 一种基于等帧频传输的非相干时钟域管理方法
CN109150287B (zh) * 2018-08-28 2020-11-10 西安空间无线电技术研究所 一种基于等帧频传输的非相干时钟域管理方法

Also Published As

Publication number Publication date
TW405319B (en) 2000-09-11
KR100484710B1 (ko) 2005-08-17
EP0853383A2 (en) 1998-07-15
EP0853383A3 (en) 2000-08-23
JP3982594B2 (ja) 2007-09-26
JPH10285124A (ja) 1998-10-23
US5764113A (en) 1998-06-09
CN1122367C (zh) 2003-09-24
KR19980070433A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
CN1122367C (zh) 重新抽样电路,使用该电路的调制器与控制该电路的方法
JP3337424B2 (ja) デジタル・フィルタ
CA1193014A (en) Direct digital to digital sampling rate conversion method and apparatus
US5978420A (en) Methods and apparatus for implementing a digital modulator
CN1161921C (zh) 数字解调器的符号定时恢复电路
US5600678A (en) Programmable digital modulator and methods of modulating digital data
US4782324A (en) Digital signal synthesizer
US6944250B2 (en) Variable rate modulator
EP0935339B1 (en) Versatile signal generator
US5949695A (en) Interpolator using a plurality of polynomial equations and associated methods
CN113376585B (zh) 一种高分辨率脉冲信号合成装置
CN1697324B (zh) 传输信号去抖动的实现方法及其装置
US6915318B2 (en) Interpolator
EP1198065A1 (en) Digital-analog converter and method, and data interpolation device and method
US4792916A (en) Digital signal processing device working with continuous bit streams
CN1192508C (zh) 代码信号的微同步的装置
US6476750B1 (en) Over-sampling A/D, D/A converter
CN116961648A (zh) 一种基于多相滤波器的高速自适应重采样方法
KR100548362B1 (ko) 고차 오버 샘플링 파형 정형 필터
WO2001082541A2 (en) Signal generating method and apparatus using sequential memory banks
JPH11122079A (ja) 標本化周波数変換装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030924

Termination date: 20140108