CN118280727A - 多层电子组件 - Google Patents

多层电子组件 Download PDF

Info

Publication number
CN118280727A
CN118280727A CN202310809425.6A CN202310809425A CN118280727A CN 118280727 A CN118280727 A CN 118280727A CN 202310809425 A CN202310809425 A CN 202310809425A CN 118280727 A CN118280727 A CN 118280727A
Authority
CN
China
Prior art keywords
electrode layer
thin film
disposed
base electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310809425.6A
Other languages
English (en)
Inventor
金圣洙
罗在永
任珍亨
李汀苑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN118280727A publication Critical patent/CN118280727A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层电子组件。根据本公开的实施例的多层电子组件包括：主体，包括介电层和内电极；以及外电极，包括连接到所述内电极的基体电极层、设置在所述基体电极层上的薄膜电极层以及设置在所述薄膜电极层上的镀层，其中，所述基体电极层的平均厚度可大于或等于1μm且小于或等于3μm，并且所述薄膜电极层的平均厚度可大于或等于300nm且小于或等于800nm。

Description

多层电子组件
本申请要求于2022年12月29日在韩国知识产权局提交的第10-2022-0188990号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件。
背景技术
多层陶瓷电容器(MLCC，一种多层电子组件)是安装在各种电子产品(诸如成像装置(包括液晶显示器(LCD)或等离子体显示面板(PDP))、计算机、智能手机或移动电话)中的任意一种的印刷电路板上用于在其中充电或从其放电的片式电容器。
这样的多层陶瓷电容器具有小尺寸，实现高电容，并且容易安装在电路板上，因此可用作各种电子装置的组件。随着各种电子装置(诸如计算机和移动装置)中的每个具有减小的尺寸和较高的输出，对具有减小的尺寸和较高的电容的多层陶瓷电容器的需求不断增加。此外，随着多层陶瓷电容器在用于汽车的电子部件中的应用增加，需要多层陶瓷电容器在各种环境下具有高可靠性。
为了实现多层陶瓷电容器的小型化和高电容，需要通过使外电极的体积最小化来改善多层陶瓷电容器的每单位体积的电容。
当外电极薄薄地形成以使外电极的体积最小化时，可能存在细小的空隙，从而水分、镀液等可能渗透到主体中，并且可能存在可靠性会劣化的忧虑。
因此，需要一种能够在使外电极的体积最小化的同时改善可靠性的方法。
发明内容
本公开的一方面在于提供一种具有优异可靠性的多层电子组件。
本公开的一方面在于提供一种具有改善的每单位体积电容的多层电子组件。
然而，本发明的目的不限于以上内容，并且在描述本公开的具体实施例的过程中将更容易理解。
根据本公开的一方面，一种多层电子组件可包括：主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上并连接到所述第一内电极的第一基体电极层、设置在所述第一基体电极层上的第一薄膜电极层和设置在所述第一薄膜电极层上的第一镀层；以及第二外电极，包括设置在所述第四表面上并连接到所述第二内电极的第二基体电极层、设置在所述第二基体电极层上的第二薄膜电极层和设置在所述第二薄膜电极层上的第二镀层，其中，所述第一基体电极层的平均厚度和所述第二基体电极层的平均厚度可大于或等于1μm且小于或等于3μm，并且所述第一薄膜电极层的平均厚度和所述第二薄膜电极层的平均厚度可大于或等于300nm且小于或等于800nm。
根据本公开的另一方面，一种多层电子组件可包括：主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上并连接到所述第一内电极的第一基体电极层和设置为覆盖所述第一基体电极层的第一镀层；以及第二外电极，包括设置在所述第四表面上并连接到所述第二内电极的第二基体电极层和设置为覆盖所述第二基体电极层的第二镀层，其中，第一薄膜电极层设置在所述第一基体电极层与所述第一镀层之间，且所述第一薄膜电极层的两个相对端设置在所述第二表面的延长线与所述第一表面的延长线之间，并且第二薄膜电极层设置在所述第二基体电极层与所述第二镀层之间，且所述第二薄膜电极层的两个相对端设置在所述第二表面的延长线与所述第一表面的延长线之间。
附图说明
通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征及优点将被更清楚地理解。
图1示意性示出了根据本公开的实施例的多层电子组件的立体图。
图2是沿着图1的线I-I'截取的示意性截面图。
图3是沿着图1的线II-II'截取的示意性截面图。
图4是示意性示出图1的主体的分解立体图。
图5是图2的区域K1的放大图。
图6是图2的区域K2的放大图。
图7示意性示出了根据本公开的变型示例的多层电子组件的在第一方向和第二方向上的截面。
图8示意性示出了根据本公开的另一变型示例的多层电子组件的在第一方向和第二方向上的截面。
图9是用扫描电子显微镜(SEM)扫描的测试编号1的外电极的图像。
图10是用扫描电子显微镜(SEM)扫描的测试编号2的外电极的图像。
图11是用扫描电子显微镜(SEM)扫描的测试编号3的外电极的图像。
图12是用扫描电子显微镜(SEM)扫描的测试编号4的外电极的图像。
图13是用扫描电子显微镜(SEM)扫描的测试编号5的外电极的图像。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。然而，本公开可以以许多不同的形式例示，并且不应被解释为局限于本文阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分传达本公开的范围。因此，为了清楚地描述，可夸大附图中的要素的形状和尺寸，并且附图中由相同的附图标记指示的要素是相同的要素。
在附图中，将省略不相关的描述以清楚地描述本公开，并且为了清楚地表示多个层和区域，可放大厚度。将使用相同的附图标记来描述在相同构思的范围内具有相同功能的相同要素。在整个说明书中，除非另有特别说明，否则术语“包括”或“包含”将被理解为包括所描述的要素但不排除其他要素。
在附图中，第一方向可指层叠方向或厚度(T)方向，第二方向可指长度(L)方向，第三方向可指宽度(W)方向。
多层电子组件
图1示意性示出了根据本公开的实施例的多层电子组件的立体图。
图2是沿着图1的线I-I'截取的示意性截面图。
图3是沿着图1的线II-II'截取的示意性截面图。
图4是示意性示出图1的主体的分解立体图。
图5是图2的区域K1的放大图。
图6是图2的区域K2的放大图。
在下文中，将参照图1至图6描述根据本公开中的实施例的多层电子组件100。另外，将描述多层陶瓷电容器(下文中称为“MLCC”)作为多层电子组件的示例，但是本公开不限于此，并且本公开还可应用于各种多层电子组件，诸如电感器、压电元件、变阻器、热敏电阻器等。
根据本公开的一方面，多层电子组件100可包括：主体110，包括介电层111以及在第一方向上交替设置的第一内电极121和第二内电极122，且介电层介于第一内电极121和第二内电极122之间，主体具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面和第二表面并在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面至第四表面并在第三方向上彼此相对的第五表面5和第六表面6；第一外电极131，包括设置在第三表面上并连接到第一内电极121的第一基体电极层131a、设置在第一基体电极层131a上的第一薄膜电极层131b和设置在第一薄膜电极层上的第一镀层131c；以及第二外电极132，包括设置在第四表面上并连接到第二内电极122的第二基体电极层132a、设置在第二基体电极层132a上的第二薄膜电极层132b和设置在第二薄膜电极层上的第二镀层132c。根据本公开的实施例，第一基体电极层131a的平均厚度和第二基体电极层132a的平均厚度可大于或等于1μm且小于或等于3μm，并且第一薄膜电极层的平均厚度和第二薄膜电极层的平均厚度可大于或等于300nm且小于或等于800nm。
为了实现多层陶瓷电容器的小型化和高电容，需要通过使外电极的体积最小化来改善多层陶瓷电容器的每单位体积的电容。外电极通常由基体电极层和设置在基体电极层上的镀层组成，并且当基体电极层的厚度形成为薄至小于或等于3μm以使外电极层的体积最小化时，基体电极层可能具有细小的空隙(例如，在基体电极层的在第一方向和第二方向上的截面中可看到该空隙)。水分、镀液等可能通过这样的空隙渗透到主体中，并且存在可靠性会劣化的忧虑。
另一方面，根据本公开的实施例，即使当基体电极层131a和132a的平均厚度小于或等于3μm时，通过在基体电极层131a和132a上设置大于或等于300nm的薄膜电极层131b和132b，也可防止水分、镀液等渗透到主体中，从而可改善多层电子组件100的可靠性，并且可提高每单位体积的电容。
在下文中，将描述包括在根据本公开的实施例的多层电子组件100中的每个组件。
主体110具有交替堆叠在其中的介电层111与内电极121和122。
主体110不限于特定形状，并且如图1中所示，主体110可具有六面体形状或类似于六面体形状的形状。因为包括在主体110中的陶瓷粉末颗粒在烧结主体的工艺中收缩，所以主体110不具有拥有完美直线的六面体形状。然而，主体110可大体上具有六面体的形状。
主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并在第三方向上彼此相对的第五表面5和第六表面6。
在实施例中，主体110可具有连接第一表面和第三表面的1-3拐角(C1-3)、连接第一表面和第四表面的1-4拐角(C1-4)、连接第二表面和第三表面的2-3拐角(C2-3)以及连接第二表面和第四表面的2-4拐角(C2-4)，并且1-3拐角和2-3拐角可具有随着接近第三表面向主体110的在第一方向上的中央收缩的形式，1-4拐角和2-4拐角可具有随着接近第四表面向主体110的在第一方向上的中央收缩的形式。
由于边缘区域没有设置与介电层111叠置的内电极121和/或122，因此可能由于内电极121和122的厚度而形成台阶差，使得当相对于第一表面1观察时，将第一表面1连接到第三表面3至第六表面6的拐角可具有向主体110的在第一方向上的中央收缩的形状，和/或当相对于第二表面2观察时，将第二表面2连接到第三表面3至第六表面6的拐角可具有向主体110的在第一方向上的中央收缩的形状。可选地，由于在主体110的烧结工艺期间的收缩行为，当相对于第一表面1观察时，将第一表面1连接到第三表面3至第六表面6的拐角可具有向主体110的在第一方向上的中央收缩的形状，和/或当相对于第二表面2观察时，将第二表面2连接到第三表面3至第六表面6的拐角可具有向主体110的在第一方向上的中央收缩的形状。可选地，当通过执行附加工艺使将主体110的相应表面彼此连接的拐角圆化以防止碎裂缺陷等时，将第一表面1连接到第三表面3至第六表面6的拐角和/或将第二表面2连接到第三表面3至第六表面6的拐角可具有圆化形状。
拐角可包括连接第一表面1和第三表面3的1-3拐角、连接第一表面1和第四表面4的1-4拐角、连接第二表面2和第三表面3的2-3拐角以及连接第二表面2和第四表面4的2-4拐角。另外，拐角可包括连接第一表面1和第五表面5的1-5拐角、连接第一表面1和第六表面6的1-6拐角、连接第二表面2和第五表面5的2-5拐角以及连接第二表面2和第六表面6的2-6拐角。主体110的第一表面至第六表面可以是整体平坦的表面，并且非平坦区域可以是拐角。在下文中，每个表面的延长线可指基于每个表面的平坦部分延伸的线。
此外，当通过层叠印刷有用于形成内电极121和122的导电膏的陶瓷生片以获得层叠体、切割层叠体以使内电极121和122暴露于电容形成部Ac的在第三方向(宽度方向)上的两个侧表面，并且在电容形成部Ac的在第三方向(宽度方向)上的两个侧表面上层叠单个介电层或者两个或更多个介电层来形成边缘部114和115以抑制由内电极121和122形成的台阶差时，将第一表面1连接到第五表面5和第六表面6的部分以及将第二表面2连接到第五表面5和第六表面6的部分可不具有上述收缩形式。
形成主体110的多个介电层111可处于烧结状态，并且相邻的介电层111可彼此一体化，使得在不使用扫描电子显微镜(SEM)的情况下，它们之间的边界可能无法区分。
根据本公开的实施例，用于形成介电层111的原材料没有特别限制，只要可用其获得足够的静电电容即可。例如，用于形成介电层111的原材料可以是钛酸钡(BaTiO3)基材料、铅复合钙钛矿基材料、钛酸锶(SrTiO3)基材料等。钛酸钡基材料可包括BaTiO3基陶瓷粉末，并且BaTiO3基陶瓷粉末可以是例如BaTiO3或者其中钙(Ca)、锆(Zr)等部分固溶在BaTiO3中的(Ba1-xCax)TiO3(0<x<1)、Ba(Ti1-yCay)O3(0<y<1)、(Ba1-xCax)(Ti1-yZry)O3(0<x<1，0<y<1)或Ba(Ti1-yZry)O3(0<y<1)等。
另外，根据本公开的目的，介电层111的原材料可包括添加到粉末颗粒(诸如钛酸钡(BaTiO3)粉末颗粒等)的各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等。
此外，介电层111的平均厚度不需要特别限制。
通常，当介电层形成为薄的以具有小于0.6μm的平均厚度时，其可能易受由渗透到主体中的水分、镀液等引起的可靠性劣化的影响。
然而，根据本公开的实施例，即使当基体电极层131a和132a的平均厚度小于或等于3μm时，通过在基体电极层131a和132a上设置大于或等于300nm的薄膜电极层131b和132b，也可防止水分、镀液等渗透到主体中，使得即使当多个介电层111中的至少一个的平均厚度td小于或等于0.35μm时，也可确保优异的可靠性。
因此，当多个介电层111中的至少一个的平均厚度td小于或等于0.35μm时，根据本公开的可靠性改善效果可更加显著。
介电层111的平均厚度td可表示在第一方向上设置在第一内电极121与第二内电极122之间的介电层111的平均厚度。
介电层111的平均厚度可从通过用放大倍率为10000的扫描电子显微镜(SEM)扫描主体110的在长度方向和厚度方向(L-T方向)上的截面而获得的图像来测量。更具体地，可通过从扫描的图像测量一个介电层的在长度方向上的30个等间隔点处的厚度来测量和计算平均厚度。可在电容形成部Ac中指定具有相等间隔的该30个点。此外，如果通过将平均厚度测量扩展到10个介电层来测量平均厚度，则可使介电层的平均厚度更一般化。
主体110可包括：电容形成部Ac，设置在主体110中并包括设置为彼此相对的第一内电极121和第二内电极122且介电层111介于第一内电极121与第二内电极122之间，并且在电容形成部Ac中形成有电容；以及覆盖部112和113，形成在电容形成部Ac的在第一方向上的上方和下方。
另外，电容形成部Ac是用于对电容器的电容形成有贡献的部分，并且可通过重复层叠多个第一内电极121和多个第二内电极122且使介电层111介于它们之间来形成。
覆盖部112和113可包括设置在电容形成部Ac的在第一方向上的上方的上覆盖部112和设置在电容形成部Ac的在第一方向上的下方的下覆盖部113。
上覆盖部112和下覆盖部113可通过分别在电容形成部Ac的在厚度方向上的上表面和下表面上层叠单个介电层或者两个或更多个介电层来形成，并且上覆盖部112和下覆盖部113可用于基本上防止由于物理应力或化学应力而对内电极的损坏。
上覆盖部112和下覆盖部113不包括内电极，并且可包括与介电层111的材料相同的材料。
也就是说，上覆盖部112和下覆盖部113可包括陶瓷材料，例如，钛酸钡(BaTiO3)基陶瓷材料。
此外，覆盖部112和113的平均厚度不需要特别限制。然而，为了更容易地实现多层电子组件的小型化和高电容，覆盖部112和113的平均厚度tc可小于或等于15μm。
覆盖部112和113的平均厚度tc可表示覆盖部112和113的在第一方向上的平均尺寸，并且可以是通过在电容形成部Ac上方或下方在第二方向上具有相等间隔的五个点处对覆盖部112和113的在第一方向上测量的尺寸求平均而获得的值。
另外，边缘部114和115可设置在电容形成部Ac的侧表面上。
边缘部114和115可包括设置在电容形成部Ac的在宽度方向上的一个侧表面上的第一边缘部114和设置在电容形成部Ac的在宽度方向上的另一侧表面上的第二边缘部115。也就是说，边缘部114和115可设置在电容形成部Ac的在宽度方向上的两个侧表面上。
如图3中所示，边缘部114和115可表示在主体110的沿宽度-厚度(W-T)方向截取的截面中，第一内电极121和第二内电极122的两端与主体110的外表面之间的区域。
边缘部114和115可基本上用于防止由于物理应力或化学应力对内电极的损坏。
可通过将导电膏涂覆到陶瓷生片(要形成边缘部的地方除外)以形成内电极来形成边缘部114和115。
另外，为了抑制由内电极121和122引起的台阶差，可通过如下方式来形成边缘部114和115：层叠涂覆有用于内电极的导电膏的陶瓷生片以获得层叠体，切割层叠体以将内电极暴露于电容形成部Ac的在第三方向(宽度方向)上的两个侧表面，然后在电容形成部Ac的在第三方向(宽度方向)上的两个侧表面上层叠单个介电层或者两个或更多个介电层。
此外，边缘部114和115的平均厚度(在宽度方向上的尺寸)没有特别限制。然而，为了更容易地实现多层电子组件的小型化和高电容，边缘部114和115的平均厚度可小于或等于15μm。
边缘部114和115的平均厚度可表示边缘部114和115的在第三方向上的平均尺寸，并且边缘部114和115的平均厚度可以是在与电容形成部Ac对应的区域中通过对在第一方向上具有相等间隔的五个点处测量的边缘部114和115的尺寸求平均而获得的值。
因此，在实施例中，内电极121和122与第五表面和第六表面在第三方向上间隔开的区域的平均尺寸可分别小于或等于15μm。
内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置为彼此相对，且构成主体110的介电层介于第一内电极121与第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
第一内电极121可与第四表面4间隔开并通过第三表面3暴露，第二内电极122可与第三表面3间隔开并通过第四表面4暴露。第一外电极131可设置在主体的第三表面3上并连接到第一内电极121，第二外电极132可设置在主体的第四表面4上并连接到第二内电极122。
也就是说，第一内电极121不连接到第二外电极132，而连接到第一外电极131，第二内电极122不连接到第一外电极131，而连接到第二外电极132。因此，第一内电极121可形成为与第四表面4间隔开预定距离，第二内电极122可形成为与第三表面3间隔开预定距离。另外，第一内电极121和第二内电极122可与主体110的第五表面5和第六表面6间隔开。
在这种情况下，第一内电极121和第二内电极122可通过设置在中间的介电层111彼此电隔离。
主体110可通过如下方式形成：交替层叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片，然后烧结。
用于形成内电极121和122的材料没有特别限制，并且可使用具有优异导电性的材料作为用于形成内电极121和122的材料。例如，内电极121和122可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的一种或更多种。
此外，内电极121和122可通过在陶瓷生片上印刷用于内电极的导电膏来形成，该导电膏包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)以及它们的合金中的至少一种。用于印刷用于内电极的导电膏的方法可以是丝网印刷法或凹版印刷法，但本公开不限于此。
此外，内电极121和122的平均厚度不需要特别限制。
通常，当内电极形成为薄的以具有小于或等于0.6μm的平均厚度时，特别是当内电极的平均厚度小于或等于0.35μm时，其可能易受由渗透到主体中的水分、镀液等引起的可靠性劣化的影响。
然而，根据本公开的实施例，即使当基体电极层131a和132a的平均厚度小于或等于3μm时，通过在基体电极层131a和132a上设置大于或等于300nm的薄膜电极层131b和132b，也可防止水分、镀液等渗透到主体中，使得即使当多个内电极121和122中的至少一个的平均厚度te小于或等于0.35μm时，也可确保优异的可靠性。
因此，当多个内电极121和122中的至少一个的平均厚度te小于或等于0.35μm时，根据本公开的可靠性改善效果可更加显著，并且可更容易地实现多层电子组件的小型化和高电容。
内电极121和122的平均厚度te可表示内电极121和122的在第一方向上的平均尺寸。
内电极121和122的平均厚度可从通过用放大倍率为10000的扫描电子显微镜(SEM)扫描主体110的在长度方向和厚度方向(L-T方向)上的截面而获得的图像来测量。更具体地，可通过从扫描的图像测量一个内电极的在长度方向上的30个等间隔点处的厚度来测量和计算平均厚度。可在电容形成部Ac中指定具有相等间隔的该30个点。此外，如果通过将平均厚度测量扩展到10个内电极来测量平均厚度，则可使内电极的平均厚度更一般化。
外电极131和132可设置在主体110的第三表面3和第四表面4上。
外电极131和132可包括第一外电极131和第二外电极132，第一外电极131设置在主体110的第三表面3上并连接到第一内电极121，第二外电极132设置在主体110的第四表面4上并连接到第二内电极122。
此外，在本实施例中，描述了多层电子组件100具有两个外电极131和132的结构。然而，外电极131和132的数量和形状可根据内电极121和122的形状或任何其他目的而改变。
外电极131和132可包括连接到内电极121和122的基体电极层131a和132a、设置在基体电极层131a和132a上的薄膜电极层131b和132b以及设置在薄膜电极层131b和132b上的镀层131c和132c。第一外电极131可包括设置在第三表面3上并连接到第一内电极121的第一基体电极层131a、设置在第一基体电极层上的第一薄膜电极层131b和设置在第一薄膜电极层131b上的第一镀层131c，第二外电极132可包括设置在第四表面4上并连接到第二内电极122的第二基体电极层132a、设置在第二基体电极层上的第二薄膜电极层132b和设置在第二薄膜电极层132b上的第二镀层132c。
基体电极层131a和132a可用于将内电极121和122与外电极131和132电连接。另外，薄膜电极层131b和132b可用于防止水分、镀液等渗透到主体110中。
当基体电极层131a和132a形成得较厚时，在不形成单独的薄膜电极层131b和132b的情况下，可在一定程度上防止水分、镀液等渗透到主体中。然而，如在本公开中那样，当基体电极层131a和132a形成得较薄时，可能在基体电极层131a和132a中形成细小空隙，使得水分、镀液等可能渗透到主体110中。因此，根据本公开的实施例，通过在基体电极层131a和132a上形成薄膜电极层131b和132b，可防止水分、镀液等渗透到主体中。
第一基体电极层131a的平均厚度和第二基体电极层132a的平均厚度可大于或等于1μm且小于或等于3μm，并且第一薄膜电极层131b的平均厚度和第二薄膜电极层132b的平均厚度可大于或等于300nm且小于或等于800nm。
当第一基体电极层131a的平均厚度和第二基体电极层132a的平均厚度小于1μm时，外电极131和132与内电极121和122之间的连接性可能劣化，并且当第一基体电极层131a的平均厚度和第二基体电极层132a的平均厚度超过3μm时，可能难以使改善每单位体积电容的效果最大化。
当第一薄膜电极层131b的平均厚度和第二薄膜电极层132b的平均厚度小于300nm时，可能无法覆盖基体电极层131a和132a的细小空隙，从而可能存在通过薄膜电极层131b和132b的可靠性改善效果不足的忧虑，并且当第一薄膜电极层131b的平均厚度和第二薄膜电极层132b的平均厚度超过800nm时，基体电极层131a与薄膜电极层131b之间以及基体电极层132a与薄膜电极层132b之间的结合力可能减弱，使得在基体电极层131a与薄膜电极层131b之间以及在基体电极层132a与薄膜电极层132b之间可能发生剥离现象。当在基体电极层131a与薄膜电极层131b之间以及在基体电极层132a与薄膜电极层132b之间发生剥离现象时，防潮可靠性可能劣化。
第一基体电极层131a的平均厚度、第二基体电极层132a的平均厚度、第一薄膜电极层131b的平均厚度和第二薄膜电极层132b的平均厚度可从以下图像来测量：在抛光到多层电子组件的在第三方向上的中央以使多层电子组件的在第一方向和第二方向上的截面暴露之后使用扫描电子显微镜(SEM)扫描的图像。
具体地，第一基体电极层131a的平均厚度可在扫描的图像中在主体的在第一方向上的中央部分测量，并且可以是对在第一方向上等间隔的10个点处测量的第一基体电极层131a的在第二方向上的尺寸求平均的值。可以以相同的方式测量第二基体电极层132a的平均厚度、第一薄膜电极层131b的平均厚度和第二薄膜电极层132b的平均厚度。
在下文中，将基于第一外电极131进行描述，但是由于第二外电极132与第一外电极131在第二方向上具有对称关系，因此该描述可同样应用于第二外电极132。
基体电极层131a和132a可包括导电金属。包括在基体电极层131a和132a中的导电金属可使用任何材料形成，只要其具有导电性即可，并且可考虑电特性、结构稳定性等来确定特定材料。例如，包括在基体电极层131a和132a中的导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)以及它们的合金中的至少一种。作为更优选的示例，包括在基体电极层131a和132a中的导电金属可以是镍(Ni)，但是其实施例不限于此。
在实施例中，基体电极层131a和132a可包括导电金属和玻璃。包括在基体电极层131a和132a中的导电金属用于确保电连接，并且由于基体电极层131a和132a包括玻璃，因此可改善与主体110的结合力。
此外，形成基体电极层131a和132a的方法不需要特别限制，但是当使用浸渍法(常规的一般外电极形成方法)时，难以薄薄地形成基体电极层131a和132a。作为优选示例，可使用移印法(pad printing method)形成基体电极层131a和132a。移印法可指通过在支撑体上制造具有外电极膏的板然后将主体紧压到板而在主体的一个表面上形成基体电极层的方法。在这种情况下，利用外电极膏形成的板可包括导电金属和玻璃，并且可包括诸如粘合剂、有机溶剂等的成分。
在实施例中，在主体的在第一方向上的中央测量的第一基体电极层131a的在第二方向上的尺寸为t1，并且在第一内电极和第二内电极之中的在第一方向上的最外内电极处测量的第一基体电极层131a的在第二方向上的尺寸为t1'，t1'/t1可大于或等于0.8且小于或等于1.0。当通过移印法形成基体电极层131a和132a时，基体电极层131a和132a可具有均匀的厚度，并且可容易地将t1'/t1控制为大于或等于0.8且小于或等于1.0。
在实施例中，在第一薄膜电极层131b和第二薄膜电极层132b的在第一方向和第二方向上的截面中，第一薄膜电极层131b和第二薄膜电极层132b的由金属占据的面积比可大于或等于90％。因此，容易形成薄膜电极层131b和132b的上述厚度，从而可改善多层电子组件100的防潮可靠性，并可提高每单位体积的电容，并且基体电极层131a和132a的细小空隙可更容易被薄膜电极层131b和132b覆盖。更优选地，在第一薄膜电极层131b和第二薄膜电极层132b的在第一方向和第二方向上的截面中，第一薄膜电极层131b和第二薄膜电极层132b的由金属占据的面积比可大于或等于95％。也就是说，第一薄膜电极层131b和第二薄膜电极层132b可基本上利用金属形成。
形成第一薄膜电极层131b和第二薄膜电极层132b的方法没有特别限制，但是为了形成薄且致密的薄膜电极层131b和132b，可通过溅射法、原子层沉积法等形成薄膜电极层131b和132b。
在实施例中，第一薄膜电极层131b和第二薄膜电极层132b可以是溅射层。由于第一薄膜电极层131b和第二薄膜电极层132b是使用溅射法形成的溅射层，因此容易薄薄地形成薄膜电极层131b和132b，从而可改善多层电子组件的防潮可靠性并可提高每单位体积的电容，并且基体电极层131a和132a的细小空隙可更容易地被薄膜电极层覆盖。具体地，构成薄膜电极层131b和132b的金属可以以原子或离子状态释放并沉积在主体110上以形成薄膜电极层131b和132b。
形成薄膜电极层131b和132b的材料可以是任何材料，只要其具有导电性即可，并且可考虑基体电极层131a和132a的材料和电特性来确定特定材料。例如，薄膜电极层131b和132b可以是镍(Ni)、铜(Cu)、铬(Cr)、银(Ag)、金(Au)、铂(Pt)、钯(Pd)以及它们的合金中的至少一种。作为更优选的示例，薄膜电极层131b和132b可以是铜(Cu)、铬(Cr)和Ni-Cr中的一种，但是其实施例不限于此。
在实施例中，当在主体110的在第一方向上的中央测量的第一薄膜电极层131b的在第二方向上的尺寸为t2，并且在第一内电极和第二内电极之中的在第一方向上的最外内电极处测量的第一薄膜电极层131b的在第二方向上的尺寸为t2'时，t2'/t2可大于或等于0.9且小于或等于1.1。当通过溅射法形成薄膜电极层131b和132b时，薄膜电极层131b和132b可具有均匀的厚度，并且可容易地将t2'/t2控制为大于或等于0.9且小于或等于1.1。
在实施例中，在第一基体电极层131a的在第一方向和第二方向上的截面中，第一基体电极层131a可能包括至少一个空隙，并且第一薄膜电极层131b可设置为覆盖该空隙。因此，可防止水分、镀液等渗透到第一基体电极层131a的空隙中。当第一薄膜电极层131b的平均厚度太薄时，可能无法覆盖该空隙，并且第一薄膜电极层131b的一部分可能设置为截断(cut-off)的形式。
此外，第一镀层131c可设置为通过空隙中的第一薄膜电极层131b与第一基体电极层131a间隔开。
镀层131c和132c设置在薄膜电极层131b和132b上。第一外电极131可包括设置在第一薄膜电极层131b上的第一镀层131c，第二外电极132可包括设置在第二薄膜电极层132b上的第二镀层132c。
镀层131c和132c用于改善安装特性。镀层131c和132c的类型没有特别限制，并且可以是包括Ni、Sn、Pd以及它们的合金的镀层。
另外，附加镀层131d和132d可设置在镀层131c和132c上。第一外电极131可包括设置在第一镀层131c上的第一附加镀层131d，第二外电极132可包括设置在第二镀层132c上的第二附加镀层132d。作为优选示例，镀层131c和132c可以是Ni镀层，并且附加镀层131d和132d可以是Sn镀层或Pd镀层，但是其实施例不限于此。
在实施例中，第一镀层131c的平均厚度和第二镀层132c的平均厚度可大于或等于2μm且小于或等于7μm。因此，可容易地改善多层电子组件的安装特性。更优选地，第一镀层131c的平均厚度和第二镀层132c的平均厚度可大于或等于3μm且小于或等于5μm。
此外，第一附加镀层131d的平均厚度和第二附加镀层132d的平均厚度可大于或等于2μm且小于或等于7μm。更优选地，第一附加镀层131d的平均厚度和第二附加镀层132d的平均厚度可大于或等于3μm且小于或等于5μm。
此外，通常，外电极的电极层可具有比镀层厚的结构，但是根据本公开的实施例，基体电极层131a和132a的平均厚度与薄膜电极层131b和132b的平均厚度之和可小于镀层131c和132c的平均厚度与附加镀层131d和132d的平均厚度之和。因此，可进一步提高多层电子组件的每单位体积的电容。
因此，第一基体电极层131a的平均厚度与第一薄膜电极层131b的平均厚度之和可小于第一镀层131c的平均厚度与第一附加镀层131d的平均厚度之和。另外，第二基体电极层132a的平均厚度与第二薄膜电极层132b的平均厚度之和可小于第二镀层132c的平均厚度与第二附加镀层132d的平均厚度之和。
此外，第一基体电极层131a的平均厚度与第一薄膜电极层131b的平均厚度之和可小于第一镀层131c的平均厚度。另外，第二基体电极层132a的平均厚度与第二薄膜电极层132b的平均厚度之和可小于第二镀层132c的平均厚度。参照图6，在主体的在第一方向上的中央部分测量的第一基体电极层的厚度t1(例如，平均厚度)可小于第一镀层的厚度t3(例如，平均厚度)，并且可小于第一附加镀层的厚度t4(例如，平均厚度)。另外，在主体的在第一方向上的中央部分测量的第二基体电极层的平均厚度可小于第二镀层的平均厚度，并且可小于第二附加镀层的平均厚度。
在实施例中，基体电极层131a和132a可设置在第二表面2的延长线E2下方，并且可包括设置为延伸到第一表面1上的带部。第一基体电极层131a可设置在第二表面2的延长线E2下方，并且可包括设置为延伸到第一表面1上的第一带部，第二基体电极层132a可设置在第二表面2的延长线E2下方，并且可包括设置为延伸到第一表面1上的第二带部。
在这种情况下，第一基体电极层131a的一端可设置在连接第二表面和第三表面的2-3拐角(C2-3)上，第一基体电极层131a的另一端可设置在第一表面1上。第二基体电极层132a的一端可设置在连接第二表面和第四表面的2-4拐角(C2-4)上，第二基体电极层132a的另一端可设置在第一表面1上。
当基体电极层131a和132a设置在第二表面2的延长线E2下方时，可提高多层电子组件100的每单位体积的电容，并且当基体电极层131a和132a包括设置为延伸到第一表面1上的带部时，可容易地安装在基板上。此外，基体电极层的带部可通过在主体的第一表面1上单独地印刷导电膏来形成。
在实施例中，薄膜电极层131b和132b可设置在第二表面2的延长线E2与第一表面1的延长线E1之间。由于水分、镀液等的渗透可能容易发生在内电极从其暴露的表面中，因此薄膜电极层131b和132b可设置在第二表面2的延长线E2与第一表面1的延长线E1之间，并且薄膜电极层131b和132b可最小程度地设置，从而可改善多层电子组件100的防潮可靠性并可提高多层电子组件100的每单位体积的电容。
然而，其实施例不限于此，并且参照图7，图7示意性示出了根据本公开的变型示例的多层电子组件100'的在第一方向和第二方向中的截面，基体电极层131a'和132a'可设置在第二表面2的延长线E2下方，并且可包括设置为延伸到第一表面1上的带部，薄膜电极层131b'和132b'可设置在第二表面2的延长线E2下方，并且设置为覆盖带部。第一薄膜电极层131b'可设置在第二表面2的延长线E2下方，并且可设置为覆盖第一基体电极层131a'的第一带部，第二薄膜电极层132b'可设置在第二表面2的延长线E2下方，并且可设置为覆盖第二基体电极层132a'的第二带部。因此，可进一步改善防潮可靠性。另外，镀层131c'和132c'可设置为覆盖基体电极层131a'和132a'以及薄膜电极层131b'和132b'，并且外电极131'和132'可包括设置在镀层131c'和132c'上的附加镀层131d'和132d'。
此外，参照图8，图8示意性示出了根据本公开的另一变型示例的多层电子组件100”的在第一方向和第二方向上的截面，当基体电极层131a”和132a”设置在第二表面2的延长线E2与第一表面1的延长线E1之间时，可进一步提高多层电子组件100”的每单位体积的电容。因此，在实施例中，第一基体电极层131a”和第二基体电极层132a”可设置在第二表面2的延长线E2与第一表面1的延长线E1之间。
在这种情况下，第一薄膜电极层131b”和第二薄膜电极层132b”也可设置在第二表面2的延长线E2与第一表面1的延长线E1之间。然而，当镀层131c”和132c”以及附加镀层131d”和132d”形成为超出第二表面2的延长线E2和第一表面1的延长线E1时，外电极131”和132”可形成为超出第二表面2的延长线E2和第一表面1的延长线E1。
在这种情况下，第一基体电极层131a”的一端可设置在连接第二表面和第三表面的2-3拐角(C2-3)上，第一基体电极层131a”的另一端可设置在连接第一表面和第三表面的1-3拐角(C1-3)上。第二基体电极层132a”的一端可设置在连接第二表面2和第四表面4的2-4拐角(C2-4)上，第二基体电极层132a”的另一端可设置在连接第一表面1和第四表面4的1-4拐角(C1-4)上。
不需要限制多层电子组件100的尺寸。
然而，为了实现小型化和高电容，由于应通过减薄介电层和内电极来增加层叠层的数量，因此在尺寸为1005(长度×宽度，1.0mm×0.5mm)的多层电子组件中，改善可靠性和提高每单位体积电容的效果可变得更加显著。
因此，当多层电子组件100考虑制造误差、外电极的尺寸等而具有小于或等于1.1mm的长度和小于或等于0.55mm的宽度时，根据本公开的可靠性改善效果可更加显著。这里，多层电子组件100的长度可指多层电子组件100的在第二方向上的最大尺寸，多层电子组件100的宽度可指多层电子组件100的在第三方向上的最大尺寸。
(示例)
调整基体电极层131a和132a的平均厚度以及薄膜电极层131b和132b的平均厚度，并且评价在基体电极层131a和132a中是否出现空隙、薄膜电极层131b和132b是否覆盖空隙以及在薄膜电极层131b和132b中带测试是否有缺陷，并记录在下面的表1中。
通过移印法形成包含Ni和玻璃的基体电极层131a和132a。在测试编号1至3中，没有形成薄膜电极层，在测试编号4、5、7至11中，通过由溅射法沉积Cu而形成薄膜电极层，在测试编号6中，通过由溅射法沉积Ni-Cr而形成薄膜电极层。
在将每个测试编号的样品片抛光到样品片的在第三方向上的中央以使样品片的在第一方向和第二方向上的截面暴露之后，通过使用扫描电子显微镜(SEM)分析基体电极层131a和132a的平均厚度、薄膜电极层131b和132b的平均厚度、在基体电极层131a和132a中是否出现空隙以及空隙是否被薄膜电极层131b和132b覆盖。
关于空隙是否被薄膜电极层131b和132b覆盖，针对测试编号4至9中的每个制备50个样品片，将空隙未被薄膜电极层131b和132b覆盖使得Ni镀层连接到基体电极层的情况确定为有缺陷，从而记录有缺陷样品的数量。
关于防潮可靠性，针对每个测试编号制备40个样品片，在85℃的温度和85％的湿度的条件下对样品片执行步骤1至3，当绝缘电阻降至105Ω以下时，确定为有缺陷，并记录有缺陷样品的数量。在步骤1中，施加10V的电压1小时，在步骤2中，施加15V的电压1小时，在步骤3中，施加20V的电压2小时。
关于带测试缺陷，针对测试编号4至11中的每个制备10个样品片，将具有800gf/in的粘合强度的带粘附到薄膜电极层，然后将粘附到薄膜电极层的带分离，将薄膜电极层的一部分脱落的情况确定为有缺陷。
[表1]
*：比较示例
参照表1，在基体电极层的平均厚度为5μm的测试编号1的情况下，可确认在基体电极层中没有出现细小的空隙并且没有出现防潮可靠性缺陷。然而，在测试编号1的情况下，因为外电极的厚度变厚，所以每单位体积的电容降低。
参照图9至图11，图9至图11是用扫描电子显微镜(SEM)扫描的测试编号1至3的外电极的图像，在基体电极层的平均厚度为5μm的测试编号1中，没有出现空隙，在基体电极层的平均厚度为3μm的测试编号2中，出现空隙，在基体电极层的平均厚度为1μm的测试编号3中，出现比测试编号2中的空隙更多的空隙。因此，在测试编号2和3中，防潮可靠性劣化。
此外，在测试编号4中，薄膜电极层的平均厚度为200nm，没有覆盖空隙，使得防潮可靠性劣化。参照图12，图12是用扫描电子显微镜(SEM)扫描的测试编号4的外电极的图像，薄膜电极层(Cu溅射层)没有覆盖基体电极层(Ni移印层)的空隙，从而可确认Ni镀层和基体电极层(Ni移印层)在空隙中连接。
在测试编号5中，薄膜电极层的平均厚度为300nm，覆盖空隙，并且可确认防潮可靠性优异。参照图13，图13是用扫描电子显微镜(SEM)扫描的测试编号5的外电极的图像，可确认薄膜电极层(Cu溅射层)覆盖基体电极层(Ni移印层)的空隙，使得Ni镀层设置为与基体电极层(Ni移印层)的空隙间隔开。
在测试编号6中，使用Ni-Cr作为薄膜电极层的材料，并且薄膜电极层的平均厚度为300nm，覆盖空隙，因此可确认防潮可靠性优异。
在测试编号7至9中，薄膜电极层覆盖基体电极层的空隙，使得耐湿性优异。
然而，在其中薄膜电极层的平均厚度大于或等于1000nm的测试编号10和11的情况下，在带测试中出现缺陷，并且可确认防潮可靠性也较差。当薄膜电极层的平均厚度大于或等于1000nm时，基体电极层与薄膜电极层之间的结合力降低。
因此，可确认，当基体电极层的平均厚度小于或等于3μm时，薄膜电极层的平均厚度优选为大于或等于300nm且小于或等于800nm，以确保防潮可靠性。
如上所述，作为本公开的效果之一，可通过在基体电极层上设置薄膜电极层来改善多层电子组件的可靠性。
作为本公开的各种效果之一，可改善多层电子组件的每单位体积的电容。
尽管上面已经详细描述了本公开的实施例，但是本公开不受上述实施例和附图的限制，并且旨在由所附权利要求限制。因此，在权利要求中描述的本公开的技术精神的范围内，本领域技术人员可进行各种形式的替换、修改和改变，这些替换、修改和改变也落入本公开的范围内。
另外，本公开中使用的表述“实施例”不表示相同的实施例，而是被提供以强调和描述不同的独特特征。然而，上面呈现的实施例不排除与另一实施例的特征组合实现。例如，除非存在与另一实施例中的事项相矛盾的描述，否则即使在一个特定实施例中描述的事项没有在另一实施例中描述，也可理解为与另一实施例相关的描述。
本公开中使用的术语仅用于描述一个实施例，并不旨在限制本公开。在这种情况下，除非上下文另有明确说明，否则单数表述包括复数表述。
虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员来说将易于理解的是，在不脱离由所附权利要求限定的本公开的范围的情况下，可进行修改和变型。

Claims (21)

1.一种多层电子组件，包括：
主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上并连接到所述第一内电极的第一基体电极层、设置在所述第一基体电极层上的第一薄膜电极层和设置在所述第一薄膜电极层上的第一镀层；以及
第二外电极，包括设置在所述第四表面上并连接到所述第二内电极的第二基体电极层、设置在所述第二基体电极层上的第二薄膜电极层和设置在所述第二薄膜电极层上的第二镀层，
其中，所述第一基体电极层的平均厚度和所述第二基体电极层的平均厚度大于或等于1μm且小于或等于3μm，并且所述第一薄膜电极层的平均厚度和所述第二薄膜电极层的平均厚度大于或等于300nm且小于或等于800nm。
2.根据权利要求1所述的多层电子组件，其中，所述第一基体电极层和所述第二基体电极层包括导电金属和玻璃。
3.根据权利要求1所述的多层电子组件，其中，当在所述主体的在所述第一方向上的中央测量的所述第一基体电极层的在所述第二方向上的尺寸为t1，并且在所述第一内电极和所述第二内电极之中的在所述第一方向上的最外内电极处测量的所述第一基体电极层的在所述第二方向上的尺寸为t1'时，t1'/t1大于或等于0.8且小于或等于1.0。
4.根据权利要求1所述的多层电子组件，其中，在所述第一薄膜电极层和所述第二薄膜电极层的在所述第一方向和所述第二方向上的截面中，所述第一薄膜电极层和所述第二薄膜电极层的由金属占据的面积比大于或等于90％。
5.根据权利要求1所述的多层电子组件，其中，所述第一薄膜电极层和所述第二薄膜电极层是溅射层。
6.根据权利要求1所述的多层电子组件，其中，当在所述主体的在所述第一方向上的中央测量的所述第一薄膜电极层的在所述第二方向上的尺寸为t2，并且在所述第一内电极和所述第二内电极之中的在所述第一方向上的最外内电极处测量的所述第一薄膜电极层的在所述第二方向上的尺寸为t2'时，t2'/t2大于或等于0.9且小于或等于1.1。
7.根据权利要求1所述的多层电子组件，其中，在所述第一基体电极层的在所述第一方向和所述第二方向上的截面中，所述第一基体电极层包括至少一个空隙，并且
所述第一薄膜电极层覆盖所述至少一个空隙。
8.根据权利要求1所述的多层电子组件，其中，在所述第一基体电极层的在所述第一方向和所述第二方向上的截面中，所述第一基体电极层包括至少一个空隙，并且
所述第一镀层设置为通过所述至少一个空隙中的所述第一薄膜电极层与所述第一基体电极层间隔开。
9.根据权利要求1所述的多层电子组件，其中，所述第一外电极包括设置在所述第一镀层上的第一附加镀层，并且所述第二外电极包括设置在所述第二镀层上的第二附加镀层。
10.根据权利要求9所述的多层电子组件，其中，所述第一基体电极层的平均厚度与所述第一薄膜电极层的平均厚度之和小于所述第一镀层的平均厚度与所述第一附加镀层的平均厚度之和。
11.根据权利要求9所述的多层电子组件，其中，所述第一基体电极层的平均厚度小于所述第一镀层的平均厚度，并且小于所述第一附加镀层的平均厚度。
12.根据权利要求1所述的多层电子组件，其中，所述第一基体电极层的平均厚度与所述第一薄膜电极层的平均厚度之和小于所述第一镀层的平均厚度。
13.根据权利要求1所述的多层电子组件，其中，所述第一基体电极层设置在所述第二表面的延长线下方，并包括设置为延伸到所述第一表面上的第一带部，并且
所述第二基体电极层设置在所述第二表面的延长线下方，并包括设置为延伸到所述第一表面上的第二带部。
14.根据权利要求13所述的多层电子组件，其中，所述第一基体电极层的一端设置在连接所述第二表面和所述第三表面的拐角上，所述第一基体电极层的另一端设置在所述第一表面上，并且所述第二基体电极层的一端设置在连接所述第二表面和所述第四表面的拐角上，所述第二基体电极层的另一端设置在所述第一表面上。
15.根据权利要求13所述的多层电子组件，其中，所述第一薄膜电极层设置在所述第二表面的延长线下方并设置为覆盖所述第一带部，并且
所述第二薄膜电极层设置在所述第二表面的延长线下方，并设置为覆盖所述第二带部。
16.根据权利要求1所述的多层电子组件，其中，所述第一薄膜电极层和所述第二薄膜电极层设置在所述第二表面的延长线与所述第一表面的延长线之间。
17.根据权利要求1所述的多层电子组件，其中，所述第一基体电极层和所述第二基体电极层设置在所述第二表面的延伸线与所述第一表面的延长线之间。
18.根据权利要求17所述的多层电子组件，其中，所述第一基体电极层的一端设置在连接所述第二表面和所述第三表面的拐角上，所述第一基体电极层的另一端设置在连接所述第一表面和所述第三表面的拐角上，并且所述第二基体电极层的一端设置在连接所述第二表面和所述第四表面的拐角上，所述第二基体电极层的另一端设置在连接所述第一表面和所述第四表面的拐角上。
19.一种多层电子组件，包括：
主体，包括介电层以及在第一方向上交替设置的第一内电极和第二内电极，且所述介电层介于所述第一内电极与所述第二内电极之间，所述主体具有在所述第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并在第三方向上彼此相对的第五表面和第六表面；
第一外电极，包括设置在所述第三表面上并连接到所述第一内电极的第一基体电极层和设置为覆盖所述第一基体电极层的第一镀层；以及
第二外电极，包括设置在所述第四表面上并连接到所述第二内电极的第二基体电极层和设置为覆盖所述第二基体电极层的第二镀层，
其中，第一薄膜电极层设置在所述第一基体电极层与所述第一镀层之间，且所述第一薄膜电极层的两个相对端设置在所述第二表面的延长线与所述第一表面的延长线之间，并且
第二薄膜电极层设置在所述第二基体电极层与所述第二镀层之间，且所述第二薄膜电极层的两个相对端设置在所述第二表面的延长线与所述第一表面的延长线之间。
20.根据权利要求19所述的多层电子组件，其中，所述第一基体电极层的平均厚度和所述第二基体电极层的平均厚度大于或等于1μm且小于或等于3μm，并且所述第一薄膜电极层的平均厚度和所述第二薄膜电极层的平均厚度大于或等于300nm且小于或等于800nm。
21.根据权利要求19所述的多层电子组件，其中，所述第一基体电极层设置在所述第二表面的延长线下方，并包括设置为延伸到所述第一表面上的第一带部，并且
所述第二基体电极层设置在所述第二表面的延长线下方，并包括设置为延伸到所述第一表面上的第二带部。
CN202310809425.6A 2022-12-29 2023-07-03 多层电子组件 Pending CN118280727A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220188990A KR20240106267A (ko) 2022-12-29 2022-12-29 적층형 전자 부품
KR10-2022-0188990 2022-12-29

Publications (1)

Publication Number Publication Date
CN118280727A true CN118280727A (zh) 2024-07-02

Family

ID=91643393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310809425.6A Pending CN118280727A (zh) 2022-12-29 2023-07-03 多层电子组件

Country Status (4)

Country Link
US (1) US20240222025A1 (zh)
JP (1) JP2024095924A (zh)
KR (1) KR20240106267A (zh)
CN (1) CN118280727A (zh)

Also Published As

Publication number Publication date
US20240222025A1 (en) 2024-07-04
KR20240106267A (ko) 2024-07-08
JP2024095924A (ja) 2024-07-11

Similar Documents

Publication Publication Date Title
KR101474138B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
CN111354572B (zh) 电容器组件
CN112563026B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN108288544B (zh) 多层陶瓷电容器及安装有该多层陶瓷电容器的板
CN112185692B (zh) 电容器组件
CN112309718B (zh) 多层电子组件
US11735374B2 (en) Multi-layered ceramic electronic component
CN114551098A (zh) 多层电子组件
KR20190116171A (ko) 적층형 전자 부품
CN114678213A (zh) 多层电子组件
JP2022170666A (ja) 積層型電子部品及びその製造方法
CN118280727A (zh) 多层电子组件
US20230260706A1 (en) Multilayer electronic component
CN112242249B (zh) 多层陶瓷电子组件
EP4401104A2 (en) Multilayer electronic component
US20230215652A1 (en) Multilayer electronic component
US20230253156A1 (en) Multilayer electronic component
US20230215647A1 (en) Multilayer electronic component
US20240249885A1 (en) Multilayer ceramic electronic component
CN112242248B (zh) 多层陶瓷电子组件
CN116598140A (zh) 多层电子组件
CN118039358A (zh) 多层电子组件
CN118280720A (zh) 多层电子组件
CN118280719A (zh) 多层电子组件
JP2024096025A (ja) 積層型電子部品

Legal Events

Date Code Title Description
PB01 Publication