CN118263328A - 横向双扩散场效应晶体管、制作方法、芯片及电路 - Google Patents
横向双扩散场效应晶体管、制作方法、芯片及电路 Download PDFInfo
- Publication number
- CN118263328A CN118263328A CN202410669086.0A CN202410669086A CN118263328A CN 118263328 A CN118263328 A CN 118263328A CN 202410669086 A CN202410669086 A CN 202410669086A CN 118263328 A CN118263328 A CN 118263328A
- Authority
- CN
- China
- Prior art keywords
- region
- effect transistor
- field effect
- oxidation
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 82
- 238000009792 diffusion process Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 143
- 230000003647 oxidation Effects 0.000 claims abstract description 110
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 110
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 210000000746 body region Anatomy 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229920005591 polysilicon Polymers 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims description 49
- 238000005468 ion implantation Methods 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005019 vapor deposition process Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 41
- 239000004065 semiconductor Substances 0.000 abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 230000005684 electric field Effects 0.000 description 11
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000002513 implantation Methods 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002407 reforming Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Abstract
本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路,涉及半导体技术领域。晶体管包括:初始衬底、第一阱区、体区、漂移区、源极、漏极、栅极,横向双扩散场效应晶体管还包括:氧化介质区,形成于漂移区内,并被栅极延伸出的多晶硅覆盖,氧化介质区与覆盖在氧化介质区上面的多晶硅共同作为场板;其中,氧化介质区通过浅槽隔离工艺制成;氧化隔离区,氧化隔离区为条状构型,形成于体区与所述漂移区的交界处,自体区与漂移区交界处的中间区域向下延伸至所述第一阱区。通过本发明提供的晶体管,能够避免器件内部发生击穿,提高横向双扩散场效应晶体管的击穿电压,增强晶体管在高电压应用中的可靠性。
Description
技术领域
本发明涉及半导体技术领域,具体地,涉及一种横向双扩散场效应晶体管制作方法、一种横向双扩散场效应晶体管、一种芯片和一种电路。
背景技术
横向双扩散场效应晶体管(Lateral Double-Diffused MOSFET,LDMOS)作为一种横向功率器件,其电极均位于器件表面,易于通过内部连接实现与低压信号电路以及其它器件的单片集成,同时又具有耐压高、增益大、线性度好、效率高、宽带匹配性能好等优点,如今已被广泛应用于功率集成电路中,尤其是低功耗和高频电路。
现有技术中,为了提高击穿电压,通常利用热氧化工艺在衬底表面生长一层氧化物制作场板,以减小表面电场。但是这样只能避免表面的击穿发生,在距离衬底表面的深处仍旧会发生击穿,因此器件的击穿电压高。
发明内容
针对现有技术中器件内部容易发生击穿,击穿电压高的技术问题,本发明提供了一种横向双扩散场效应晶体管、一种横向双扩散场效应晶体管制作方法、一种芯片和一种电路,采用该横向双扩散场效应晶体管能够避免器件内部发生击穿,提高横向双扩散场效应晶体管的击穿电压,增强晶体管在高电压应用中的可靠性。
为实现上述目的,本发明第一方面提供一种横向双扩散场效应晶体管,包括:初始衬底、第一阱区、体区、漂移区、源极、漏极、栅极,所述横向双扩散场效应晶体管还包括:氧化介质区,形成于所述漂移区内,并被栅极延伸出的多晶硅覆盖,氧化介质区与覆盖在氧化介质区上面的多晶硅共同作为场板;其中,所述氧化介质区通过浅槽隔离工艺制成;氧化隔离区,所述氧化隔离区为条状构型,形成于所述体区与所述漂移区的交界处,自所述体区与所述漂移区交界处的中间区域向下延伸至所述第一阱区。
进一步地,所述氧化隔离区延伸至所述第一阱区的中间区域。
进一步地,所述体区具有第一导电类型的离子掺杂;所述横向双扩散场效应晶体管还包括:第二阱区,形成于所述初始衬底远离所述体区的一侧,第二阱区具有第一导电类型的离子掺杂。
进一步地,所述横向双扩散场效应晶体管还包括:第一保护环,形成于所述体区并贴近所述源极,具有第一导电类型的离子重掺杂;第二保护环,形成于所述第一阱区靠近所述漂移区一侧,具有第二导电类型的离子重掺杂;其中,所述第二导电类型与所述第一导电类型的离子掺杂种类不同;第三保护环,形成于所述第二阱区内,具有第一导电类型的离子重掺杂。
进一步地,所述横向双扩散场效应晶体管还包括:第一浅槽隔离,形成于所述漏极与所述第二保护环之间。
进一步地,所述横向双扩散场效应晶体管还包括:第二浅槽隔离,形成于所述第二保护环与所述第三保护环之间;多晶硅保护结构,形成于所述第二浅槽隔离表面。
进一步地,所述横向双扩散场效应晶体管还包括:氧化隔离结构,形成于所述初始衬底靠近所述第一阱区一侧,并自第二浅槽隔离底部向下延直至所述第一阱区下方。
进一步地,所述氧化隔离结构包括多个相互间隔的条状氧化隔离条。
本发明第二方面提供一种横向双扩散场效应晶体管制作方法,所述横向双扩散场效应晶体管制作方法包括:形成初始衬底,并在所述初始衬底内形成氧化隔离区,所述氧化隔离区为条状构型,形成于划定体区与划定漂移区的交界处,自划定体区与划定漂移区交界处的中间区域向下延伸至划定第一阱区;利用离子注入工艺形成第一阱区、体区和漂移区;利用浅槽隔离工艺在所述漂移区内形成氧化介质区;利用热氧化工艺和气相沉积工艺形成栅极;其中,栅极的多晶硅向漂移区延伸覆盖所述氧化介质区,氧化介质区与覆盖在氧化介质区上面的多晶硅共同作为场板;利用离子注入工艺形成源极和漏极。
进一步地,所述形成初始衬底,并在所述初始衬底内形成氧化隔离区,包括:提供一原始衬底,并通过刻蚀工艺在所述原始衬底形成氧化隔离区沟槽;利用化学气相沉积工艺填充所述氧化隔离区沟槽,形成所述氧化隔离区;在所述原始衬底表面粘接一层外接衬底,将所述原始衬底与所述外接衬底作为所述初始衬底。
进一步地,所述体区具有第一导电类型的离子掺杂;所述方法还包括:利用离子注入工艺,在所述初始衬底远离所述体区的一侧形成具有第一导电类型的离子掺杂的第二阱区。
进一步地,所述方法还包括:利用离子注入工艺,在所述体区并贴近所述源极处形成具有第一导电类型的离子重掺杂的第一保护环;利用离子注入工艺,在所述第一阱区靠近所述漂移区一侧形成具有第二导电类型的离子重掺杂的第二保护环;其中,所述第二导电类型与所述第一导电类型的离子掺杂种类不同;利用离子注入工艺,在所述第二阱区内形成具有第一导电类型的离子重掺杂的第三保护环。
进一步地,所述方法还包括:在所述漏极与所述第二保护环之间形成第一浅槽隔离。
进一步地,所述方法还包括:在形成所述第一浅槽隔离的同时,在所述第二保护环与所述第三保护环之间形成第二浅槽隔离;在所述第二浅槽隔离表面形成多晶硅保护结构。
进一步地,所述方法还包括:在形成所述氧化隔离区的同时形成氧化隔离结构;其中,所述氧化隔离结构形成于所述初始衬底靠近所述第一阱区一侧,并自第二浅槽隔离底部向下延直至所述第一阱区下方。
本发明第三方面提供一种芯片,该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路,该电路包括上文所述的横向双扩散场效应晶体管。
通过本发明提供的技术方案,本发明至少具有如下技术效果:
本发明的横向双扩散场效应晶体管包括:初始衬底、第一阱区、体区、漂移区、源极、漏极、栅极。在漂移区内形成有通过浅槽隔离工艺制成氧化介质区,氧化介质区被由栅极延伸出的多晶硅覆盖,氧化介质区与覆盖在氧化介质区上面的多晶硅共同作为场板。氧化介质区形成于衬底内,能够分散晶体管表面与中间区域的电场,防止器件表面与中间区域的击穿。在体区与漂移区的交界处形成有氧化隔离区,氧化隔离区为条状构型,由体区与漂移区交界处的中间区域向下延伸至第一阱区。能够避免器件内部体区与漂移区交界处的电子-空穴对的移动,缓解电流急剧上升,避免击穿。通过本发明提供的横向双扩散场效应晶体管,能够避免器件内部发生击穿,提高横向双扩散场效应晶体管的击穿电压,增强晶体管在高电压应用中的可靠性。
本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本发明实施例,但并不构成对本发明实施例的限制。在附图中:
图1为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的原始衬底的结构示意图;
图2为本发明实施例提供的横向双扩散场效应晶体管制作方法中在形成的氧化隔离区沟槽和氧化隔离结构的沟槽的结构示意图;
图3为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的氧化隔离区和氧化隔离结构的结构示意图;
图4为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的初始衬底的结构示意图;
图5为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的第一阱区、第二阱区、体区和漂移区的结构示意图;
图6为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的氧化介质区、第一浅槽隔离和第二浅槽隔离的结构示意图;
图7为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的栅极、场板和多晶硅保护结构的结构示意图;
图8为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的横向双扩散场效应晶体管的结构示意图;
图9为本发明实施例提供的横向双扩散场效应晶体管制作方法中形成的横向双扩散场效应晶体管的结构示意图;
图10为本发明实施例提供的横向双扩散场效应晶体管制作方法的流程图。
附图标记说明
1-原始衬底;2-氧化隔离区;3-氧化隔离结构;4-第一阱区;5-漂移区;6-体区;7-第二阱区;8-氧化介质区;9-第一浅槽隔离;10-第二浅槽隔离;11-栅极;12-多晶硅保护结构;13-第一保护环;14-第三保护环;15-源极;16-漏极;17-第二保护环。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明实施例,并不用于限制本发明实施例。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
在本发明中,在未作相反说明的情况下,使用的方位词如“上、下、顶、底”通常是针对附图所示的方向而言的或者是针对竖直、垂直或重力方向上而言的各部件相互位置关系描述用词。
下面将参考附图并结合实施例来详细说明本发明。
请参考图8,本发明实施例第一方面提供一种横向双扩散场效应晶体管,该横向双扩散场效应晶体管包括:初始衬底、第一阱区4、体区6、漂移区5、源极15、漏极16、栅极11,所述横向双扩散场效应晶体管还包括:氧化介质区8,形成于所述漂移区5内,并被栅极11延伸出的多晶硅覆盖,氧化介质区8与覆盖在氧化介质区8上面的多晶硅共同作为场板;其中,所述氧化介质区8通过浅槽隔离工艺制成;氧化隔离区2,所述氧化隔离区2为条状构型,形成于所述体区6与所述漂移区5的交界处,自所述体区6与所述漂移区5交界处的中间区域向下延伸至所述第一阱区4。
具体地,本发明实施方式中,横向双扩散场效应晶体管包括:初始衬底、体区6和漂移区5相邻形成在第一阱区4内,源极15形成于体区6内,漏极16形成于漂移区5内,栅极11形成于体区6表面。氧化介质区8通过浅槽隔离技术形成于漂移区5内,由栅极11延伸出的多晶硅覆盖在氧化介质区8的表面,氧化介质区8与覆盖在上的多晶硅构成场板结构。氧化介质区8形成于初始衬底内,能够降低晶体管表面的电场,防止器件表面的击穿。
在体区6与漂移区5的交界处形成有氧化隔离区2,氧化隔离区2从体区6与漂移区5交界处的中间区域向下延伸至第一阱区4,氧化隔离区2为条状构型。由于体区6和漂移区5为不同类型的掺杂,在器件施加的电压达到一定程度时体区6和漂移区5中的电子和空穴在电场的作用下获得足够的能量,与半导体中的原子发生碰撞,产生更多的电子-空穴对。这些电子-空穴对在电场的作用下继续移动,进一步撞击原子,形成连锁反应,导致电流急剧上升,发生击穿。氧化隔离区2能够阻止电子-空穴对在初始衬底内部的体区6与漂移区5交界处的移动,缓解电流急剧上升,避免击穿。并且,氧化隔离区2的击穿电压高,其击穿电场强度为10MV/cm,不会引起雪崩击穿。
通过本发明提供的横向双扩散场效应晶体管,能够避免器件内部发生击穿,提高横向双扩散场效应晶体管的击穿电压,增强晶体管在高电压应用中的可靠性。
进一步地,氧化隔离区2的横向宽度介于0.5-1.5微米。如果横向宽度过大,则会增加晶体管的横向宽度,继而增加晶体管的面积,提高器件的功耗,并伴随发热量的增加,降低开关速度,影响器件的集成度;如果横向宽度过薄则会降低击穿电压。
进一步地,氧化隔离区2延伸至第一阱区4的中间区域,由于第一阱区4需要外接电压,氧化隔离区2延伸至第一阱区4的中间区域不会将第一阱区4隔断,左侧的第一阱区4能够与右侧的第一阱区4一同通过第二保护环17外接电压。因此左侧的第一阱区4不需要再单独外接电压,简化晶体管的制作步骤,降低制造成本,提高制作效率。
进一步地,所述体区6具有第一导电类型的离子掺杂;所述横向双扩散场效应晶体管还包括:第二阱区7,形成于所述初始衬底远离所述体区6的一侧,第二阱区7具有第一导电类型的离子掺杂。
具体地,本发明实施方式中,在初始衬底远离所述体区6的一侧,形成有第二阱区7,第二阱区7与体区6相同均具有第一导电类型的离子掺杂。第二阱区7能够提高器件的耐压性能,当晶体管受到外界电压的影响时,第二阱区7可以有效地阻止电压的进一步升高,保护晶体管不受损坏。
进一步地,所述横向双扩散场效应晶体管还包括:第一保护环13,形成于所述体区6并贴近所述源极15,具有第一导电类型的离子重掺杂;第二保护环17,形成于所述第一阱区4靠近所述漂移区5一侧,具有第二导电类型的离子重掺杂;其中,所述第二导电类型与所述第一导电类型的离子掺杂种类不同;第三保护环14,形成于所述第二阱区7内,具有第一导电类型的离子重掺杂。
具体地,本发明实施方式中,横向双扩散场效应晶体管内还形成有保护环,第一保护环13形成在体区6内,且紧贴源极15设置,具有第一导电类型离子重掺杂。第一保护环13能够对横向双扩散场效应晶体管进行电压保护。同时还能吸附场效应晶体管导通时从漂移区5流入体区6的载流子,减少载流子在体区6内聚集,避免横向双扩散场效应晶体管内寄生的三极管导通,提高横向双扩散场效应晶体管的击穿电压。
在第一阱区4靠近漂移区5一侧形成有第二保护环17,第二保护环17为第二导电类型离子重掺杂。在第二阱区7内形成有第一导电类型离子重掺杂的第三保护环14。第二保护环17和第三保护环14能够外接电压,对横向双扩散场效应晶体管进行电压保护。
进一步地,所述横向双扩散场效应晶体管还包括:第一浅槽隔离9,形成于所述漏极16与所述第二保护环17之间。该第一浅槽隔离9用于进行隔离。
进一步地,所述横向双扩散场效应晶体管还包括:第二浅槽隔离10,形成于所述第二保护环17与所述第三保护环14之间;多晶硅保护结构12,形成于所述第二浅槽隔离10表面。
具体地,本发明实施方式中,第二保护环17具有第二导电类型重掺杂,第三保护环14具有第一导电类型重掺杂,当第二保护环17与第三保护环14施加的电压过高的时候,第二保护环17与第三保护环14之间会击穿。为了避免击穿,在第二保护环17与第三保护环14之间形成第二浅槽隔离10,对第二保护环17与第三保护环14进行隔离,同时在第二浅槽隔离10表面形成多晶硅保护结构12,第二浅槽隔离10和多晶硅保护结构12能够分散晶体管在该处的表面电场,防止第二保护环17与第三保护环14之间的击穿。晶体管能够承受更高的电压而不发生电介质击穿,增强了晶体管在高电压应用中的可靠性。
根据本发明提供的横向双扩散场效应晶体管,能够防止第二保护环17与第三保护环14之间的击穿,提高器件的击穿电压,增强了晶体管在高电压应用中的可靠性。
进一步地,所述横向双扩散场效应晶体管还包括:氧化隔离结构3,形成于所述初始衬底靠近所述第一阱区4一侧,并自第二浅槽隔离10底部向下延直至所述第一阱区4下方。
具体地,本发明实施方式中,第一阱区4和初始衬底具有不同的导电类型,可以形成PN结,在第一阱区4和初始衬底施加的电压达到一定程度时,第一阱区4和初始衬底内的电子和空穴在电场的作用下获得足够的能量,与半导体中的原子发生碰撞,产生更多的电子-空穴对。这些电子-空穴对在电场的作用下继续移动,进一步撞击原子,形成连锁反应,导致电流急剧上升,发生击穿。第二浅槽隔离10和多晶硅保护结构12虽然能够降低初始衬底表面的电场,防止表面击穿,但是在初始衬底内部仍旧会发生击穿。为了避免初始衬底内部与第一阱区4之间的击穿,在第一阱区4与第二阱区7之间,初始衬底靠近漂移区5一侧形成氧化隔离结构3,氧化隔离结构3不与第二浅槽隔离10接触,氧化隔离结构3由第二浅槽隔离10底部向下延直至第一阱区4下方。氧化隔离结构3能够阻止电子-空穴对在第一阱区4与初始衬底和第二阱区7之间的移动,缓解电流急剧上升,避免击穿,提高击穿电压,减小漏极16与保护环14之间的距离,缩小器件尺寸。氧化隔离结构3的宽度介于1-2微米之间,如果横向宽度过大,则会增加晶体管的横向宽度,继而增加晶体管的面积,提高器件的功耗,并伴随发热量的增加,降低开关速度,影响器件的集成度;如果横向宽度过薄则会降低击穿电压。
进一步地,氧化隔离结构3在初始衬底内紧贴第一阱区4设置,这样能够进一步增强晶体管的抗击穿能力,提高击穿电压,减小晶体管横向宽度,缩小晶体管面积。
根据本发明提供的横向双扩散场效应晶体管,能够避免第一阱区和衬底在器件内部发生击穿,提高横向双扩散场效应晶体管的击穿电压,增强晶体管在高电压应用中的可靠性。
进一步地,所述氧化隔离结构3包括多个相互间隔的条状氧化隔离条。
如图9所示,具体地,本发明实施方式中,氧化隔离结构3包括多个相互间隔的条状氧化隔离条。这样设置能够提高氧化隔离结构3的阻隔效果,提高器件的击穿电压。
请参考图10,本发明第二方面提供一种横向双扩散场效应晶体管制作方法,所述横向双扩散场效应晶体管制作方法包括:S101:形成初始衬底,并在所述初始衬底内形成氧化隔离区2,所述氧化隔离区2为条状构型,形成于划定体区6与划定漂移区5的交界处,自划定体区6与划定漂移区5交界处的中间区域向下延伸至划定第一阱区4;S102:利用离子注入工艺形成第一阱区4、体区6和漂移区5;S103:利用浅槽隔离工艺在所述漂移区5内形成氧化介质区8;S104:利用热氧化工艺和气相沉积工艺形成栅极11;其中,栅极11的多晶硅向漂移区5延伸覆盖所述氧化介质区8,氧化介质区8与覆盖在氧化介质区8上面的多晶硅共同作为场板;S105:利用离子注入工艺形成源极15和漏极16。
首先执行步骤S101:形成初始衬底,并在所述初始衬底内形成氧化隔离区2,所述氧化隔离区2为条状构型,形成于划定体区6与划定漂移区5的交界处,由划定体区6与划定漂移区5交界处的中间区域向下延伸至划定第一阱区4。
进一步地,所述形成初始衬底,并在所述初始衬底内形成氧化隔离区2,包括:提供一原始衬底1,并通过刻蚀工艺在所述原始衬底1形成氧化隔离区2沟槽;利用化学气相沉积工艺填充所述氧化隔离区2沟槽,形成所述氧化隔离区2;在所述原始衬底1表面粘接一层外接衬底,将所述原始衬底1与所述外接衬底作为所述初始衬底。
进一步地,所述方法还包括:在形成所述氧化隔离区2的同时形成氧化隔离结构3;其中,所述氧化隔离结构3形成于所述初始衬底靠近所述第一阱区4一侧,并自第二浅槽隔离10底部向下延直至所述第一阱区4下方。
具体地,本发明实施方式中,提供的横向双扩散场效应晶体管即可以为N型横向双扩散场效应晶体管,也可以为P型横向双扩散场效应晶体管。当该横向双扩散场效应晶体管为N型横向双扩散场效应晶体管时,第一掺杂类型为P型,第二掺杂类型为N型;当该横向双扩散场效应晶体管为P型横向双扩散场效应晶体管时,第一掺杂类型为N型,第二掺杂类型为P型,本发明对此不作限制,下文本实施例中仅以N型横向双扩散场效应晶体管为例进行说明。
先提供图1所示的P型原始衬底1,在原始衬底1表面生长一层薄的氧化层。然后在氧化层表面涂覆一层光刻胶,对光刻胶进行曝光和显影形成刻蚀窗口,通过刻蚀窗口对原始衬底1进行干法刻蚀,形成如图2所示的氧化隔离区2和氧化隔离结构3的沟槽。去除光刻胶,化学气相沉积二氧化硅介质,将二氧化硅填充在氧化隔离区2和氧化隔离结构3的沟槽内,形成如图3所示的氧化隔离区2和氧化隔离结构3。氧化隔离区2为条状构型,形成于划定体区6与划定漂移区5的交界处,由划定体区6与划定漂移区5交界处的中间区域向下延伸至划定第一阱区4。氧化隔离结构3形成于初始衬底靠近所述第一阱区4一侧,并由第二浅槽隔离10底部向下延直至第一阱区4下方。请参考图4,化学机械抛光去除原始衬底1表面的二氧化硅。然后在原始衬底1表面粘接一片P型外接衬底,然后对外接衬底进行减薄处理,将原始衬底1与外接衬底作为初始衬底。
进一步地,氧化隔离区2伸入至划定的第一阱区4底部,这样氧化隔离区2能够与氧化隔离结构3同时制作,采用一致的深度,简化刻蚀氧化隔离区2和氧化隔离结构3沟槽的步骤,需要一次刻蚀即可形成氧化隔离区2和氧化隔离结构3沟槽。
接着执行步骤S102:利用离子注入工艺形成第一阱区4、体区6和漂移区5。
进一步地,所述体区6具有第一导电类型的离子掺杂;所述方法还包括:利用离子注入工艺,在所述初始衬底远离所述体区6的一侧形成具有第一导电类型的离子掺杂的第二阱区7。
如图5所示,具体地,本发明实施方式中,在初始衬底表面热氧化一层薄的二氧化硅层,形成牺牲氧化层,然后在牺牲氧化层上形成光刻胶层,对光刻胶层进行曝光、显影,形成注入窗口,通过注入窗口对初始衬底进行N型高能离子注入,形成N型第一阱区4。然后再形成光刻胶层,对光刻胶层进行曝光、显影,形成注入窗口,通过注入窗口对第一阱区4进行N型高能离子注入,形成漂移区5。接着,再形成光刻胶层,对光刻胶层进行曝光、显影,形成注入窗口,通过注入窗口对第一阱区4进行P型高能离子注入,形成体区6。接着,再形成光刻胶层,对光刻胶层进行曝光、显影,形成注入窗口,通过注入窗口对初始衬底远离体区6的一侧进行P型高能离子注入,形成第二阱区7。高温退火,去除初始衬底表面的牺牲氧化层。
接着执行步骤S103:利用浅槽隔离工艺在所述漂移区5内形成氧化介质区8。
进一步地,所述方法还包括:在所述漏极16与所述第二保护环17之间形成第一浅槽隔离9。
进一步地,所述方法还包括:在形成所述第一浅槽隔离9的同时,在所述第二保护环17与所述第三保护环14之间形成第二浅槽隔离10;在所述第二浅槽隔离10表面形成多晶硅保护结构12。
具体地,本发明实施方式中,在初始衬底表面再次氧化一层厚的二氧化硅,气相沉积氮化硅,进行光刻,干法刻蚀氮化硅和二氧化硅,干法刻蚀初始衬底,在漂移区5内形成氧化介质区8的沟槽,在划定漏极16和划定第二保护环17之间形成第一浅槽隔离9的沟槽,在划定第二保护环17与划定第三保护环14之间形成第二浅槽隔离10的沟槽。高密度等离子体化学气相沉积二氧化硅介质,高温退火,化学机械抛光去除表面的二氧化硅介质,湿法去除氮化硅和厚的二氧化硅,形成如图6所示的氧化介质区8、第一浅槽隔离9和第二浅槽隔离10。
接着执行步骤S104:利用热氧化工艺和气相沉积工艺形成栅极11;其中,栅极11的多晶硅向漂移区5延伸覆盖所述氧化介质区8,氧化介质区8与覆盖在氧化介质区8上面的多晶硅共同作为场板。
如图7所示,具体地,本发明实施方式中,在初始衬底表面进行热氧化,形成一层薄的氧化层,体区6上的氧化层作为栅氧。低压化学气相沉积一层N型重掺杂的多晶硅,在多晶硅上形成光刻胶,对光刻胶进行刻蚀形成刻蚀窗口,通过刻蚀窗口对多晶硅进行刻蚀,保留部分氧化介质区8上的多晶硅,体区6与漂移区5相邻位置表面的多晶硅,以及第二浅槽隔离10表面的多晶硅。与漂移区5相邻的体区6表面的多晶硅和下方的栅氧构成栅极11,氧化介质区8与其上的多晶硅构成场板。由于氧化介质区8形成于初始衬底内,能够分散晶体管表面与中间区域的电场,防止器件表面与中间区域的击穿。第二浅槽隔离10和多晶硅保护结构12能够分散晶体管在该处的表面电场,防止第二保护环17与第三保护环14之间的击穿。晶体管能够承受更高的电压而不发生电介质击穿,增强了晶体管在高电压应用中的可靠性。
最后执行步骤S105:利用离子注入工艺形成源极15和漏极16。
进一步地,所述方法还包括:利用离子注入工艺,在所述体区6并贴近所述源极15处形成具有第一导电类型的离子重掺杂的第一保护环13;利用离子注入工艺,在所述第一阱区4靠近所述漂移区5一侧形成具有第二导电类型的离子重掺杂的第二保护环17;其中,所述第二导电类型与所述第一导电类型的离子掺杂种类不同;利用离子注入工艺,在所述第二阱区7内形成具有第一导电类型的离子重掺杂的第三保护环14。
具体地,本发明实施方式中,请参考图8,在初始衬底表面热氧化一层薄的二氧化硅层,形成牺牲氧化层,然后在牺牲氧化层上形成光刻胶层,对光刻胶层进行曝光、显影,形成注入窗口,通过注入窗口对初始衬底进行N型重掺杂离子注入,在体区6形成源极15,在漂移区5形成漏极16,在第一阱区4靠近漂移区5一侧形成有第二保护环17。去除光刻胶,然后再重新形成光刻胶层,对光刻胶层进行曝光、显影,形成注入窗口,通过注入窗口对体区6和第二阱区7进行P型重掺杂离子注入,在体区6贴近源极15一侧形成具有第一导电类型离子重掺杂的第一保护环13,在第二阱区7内形成具有第一导电类型离子重掺杂的第三保护环14,对横向双扩散场效应晶体管进行电压保护。高温退火,去除初始衬底表面的牺牲氧化层。N型重掺杂离子的注入剂量大于P型重掺杂离子的注入剂量,N型重掺杂离子的注入能量小于P型重掺杂离子的注入能量。
本发明第三方面提供一种芯片,该芯片包括上文所述的横向双扩散场效应晶体管。
本发明第四方面提供一种电路,该电路包括上文所述的横向双扩散场效应晶体管。
以上结合附图详细描述了本发明的优选实施方式,但是,本发明并不限于上述实施方式中的具体细节,在本发明的技术构思范围内,可以对本发明的技术方案进行多种简单变型,这些简单变型均属于本发明的保护范围。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合,为了避免不必要的重复,本发明对各种可能的组合方式不再另行说明。
此外,本发明的各种不同的实施方式之间也可以进行任意组合,只要其不违背本发明的思想,其同样应当视为本发明所公开的内容。
Claims (17)
1.一种横向双扩散场效应晶体管,包括:初始衬底、第一阱区、体区、漂移区、源极、漏极、栅极,其特征在于,所述横向双扩散场效应晶体管还包括:
氧化介质区,形成于所述漂移区内,并被栅极延伸出的多晶硅覆盖,氧化介质区与覆盖在氧化介质区上面的多晶硅共同作为场板;其中,所述氧化介质区通过浅槽隔离工艺制成;
氧化隔离区,所述氧化隔离区为条状构型,形成于所述体区与所述漂移区的交界处,自所述体区与所述漂移区交界处的中间区域向下延伸至所述第一阱区。
2.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述氧化隔离区延伸至所述第一阱区的中间区域。
3.根据权利要求1所述的横向双扩散场效应晶体管,其特征在于,所述体区具有第一导电类型的离子掺杂;
所述横向双扩散场效应晶体管还包括:
第二阱区,形成于所述初始衬底远离所述体区的一侧,第二阱区具有第一导电类型的离子掺杂。
4.根据权利要求3所述的横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管还包括:
第一保护环,形成于所述体区并贴近所述源极,具有第一导电类型的离子重掺杂;
第二保护环,形成于所述第一阱区靠近所述漂移区一侧,具有第二导电类型的离子重掺杂;其中,所述第二导电类型与所述第一导电类型的离子掺杂种类不同;
第三保护环,形成于所述第二阱区内,具有第一导电类型的离子重掺杂。
5.根据权利要求4所述的横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管还包括:
第一浅槽隔离,形成于所述漏极与所述第二保护环之间。
6.根据权利要求4所述的横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管还包括:
第二浅槽隔离,形成于所述第二保护环与所述第三保护环之间;
多晶硅保护结构,形成于所述第二浅槽隔离表面。
7.根据权利要求6所述的横向双扩散场效应晶体管,其特征在于,所述横向双扩散场效应晶体管还包括:
氧化隔离结构,形成于所述初始衬底靠近所述第一阱区一侧,并自第二浅槽隔离底部向下延直至所述第一阱区下方。
8.根据权利要求7所述的横向双扩散场效应晶体管,其特征在于,所述氧化隔离结构包括多个相互间隔的条状氧化隔离条。
9.一种横向双扩散场效应晶体管制作方法,其特征在于,所述横向双扩散场效应晶体管制作方法包括:
形成初始衬底,并在所述初始衬底内形成氧化隔离区,所述氧化隔离区为条状构型,形成于划定体区与划定漂移区的交界处,自划定体区与划定漂移区交界处的中间区域向下延伸至划定第一阱区;
利用离子注入工艺形成第一阱区、体区和漂移区;
利用浅槽隔离工艺在所述漂移区内形成氧化介质区;
利用热氧化工艺和气相沉积工艺形成栅极;其中,栅极的多晶硅向漂移区延伸覆盖所述氧化介质区,氧化介质区与覆盖在氧化介质区上面的多晶硅共同作为场板;
利用离子注入工艺形成源极和漏极。
10.根据权利要求9所述的横向双扩散场效应晶体管制作方法,其特征在于,所述形成初始衬底,并在所述初始衬底内形成氧化隔离区,包括:
提供一原始衬底,并通过刻蚀工艺在所述原始衬底形成氧化隔离区沟槽;
利用化学气相沉积工艺填充所述氧化隔离区沟槽,形成所述氧化隔离区;
在所述原始衬底表面粘接一层外接衬底,将所述原始衬底与所述外接衬底作为所述初始衬底。
11.根据权利要求9所述的横向双扩散场效应晶体管制作方法,其特征在于,所述体区具有第一导电类型的离子掺杂;
所述方法还包括:
利用离子注入工艺,在所述初始衬底远离所述体区的一侧形成具有第一导电类型的离子掺杂的第二阱区。
12.根据权利要求11所述的横向双扩散场效应晶体管制作方法,其特征在于,所述方法还包括:
利用离子注入工艺,在所述体区并贴近所述源极处形成具有第一导电类型的离子重掺杂的第一保护环;
利用离子注入工艺,在所述第一阱区靠近所述漂移区一侧形成具有第二导电类型的离子重掺杂的第二保护环;其中,所述第二导电类型与所述第一导电类型的离子掺杂种类不同;
利用离子注入工艺,在所述第二阱区内形成具有第一导电类型的离子重掺杂的第三保护环。
13.根据权利要求12所述的横向双扩散场效应晶体管制作方法,其特征在于,所述方法还包括:
在所述漏极与所述第二保护环之间形成第一浅槽隔离。
14.根据权利要求13所述的横向双扩散场效应晶体管制作方法,其特征在于,所述方法还包括:
在形成所述第一浅槽隔离的同时,在所述第二保护环与所述第三保护环之间形成第二浅槽隔离;
在所述第二浅槽隔离表面形成多晶硅保护结构。
15.根据权利要求14所述的横向双扩散场效应晶体管制作方法,其特征在于,所述方法还包括:
在形成所述氧化隔离区的同时形成氧化隔离结构;其中,所述氧化隔离结构形成于所述初始衬底靠近所述第一阱区一侧,并自第二浅槽隔离底部向下延直至所述第一阱区下方。
16.一种芯片,其特征在于,该芯片包括权利要求1-8中任一项所述的横向双扩散场效应晶体管。
17.一种电路,其特征在于,该电路包括权利要求1-8中任一项所述的横向双扩散场效应晶体管。
Publications (1)
Publication Number | Publication Date |
---|---|
CN118263328A true CN118263328A (zh) | 2024-06-28 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9748229B2 (en) | Semiconductor device | |
US8981470B2 (en) | Semiconductor device and manufacturing method of the same | |
US20120241854A1 (en) | Semiconductor device and method for manufacturing same | |
JP2009043966A (ja) | 半導体装置及びその製造方法 | |
KR20030064753A (ko) | 반도체 장치 및 반도체 장치의 형성 방법 | |
CN102769037A (zh) | 减少表面电场的结构及横向扩散金氧半导体元件 | |
US9443943B2 (en) | Semiconductor device and fabrication method thereof | |
CN115528117B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN115064582B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN117542880B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
KR20180090928A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
JP2016004847A (ja) | 半導体装置及びその製造方法 | |
US10615079B2 (en) | Semiconductor device and method for manufacturing the same | |
US20210104614A1 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
US11239358B2 (en) | Semiconductor structure with isolation structures in doped region and fabrication method thereof | |
CN115642182B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN114373800B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
KR20170114703A (ko) | 게이트 전극 구조물 및 이를 포함하는 고전압 반도체 소자 | |
US20220216331A1 (en) | Semiconductor device and method for designing thereof | |
CN118263328A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN115881778B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN115863397B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN115911100B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
CN118248738A (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
KR102030463B1 (ko) | 레터럴 타입의 전력 반도체 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication |