CN118232840A - 频率生成装置及其操作方法 - Google Patents
频率生成装置及其操作方法 Download PDFInfo
- Publication number
- CN118232840A CN118232840A CN202311728927.2A CN202311728927A CN118232840A CN 118232840 A CN118232840 A CN 118232840A CN 202311728927 A CN202311728927 A CN 202311728927A CN 118232840 A CN118232840 A CN 118232840A
- Authority
- CN
- China
- Prior art keywords
- control voltage
- frequency
- processor
- oscillator circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 230000032683 aging Effects 0.000 claims abstract description 59
- 230000002159 abnormal effect Effects 0.000 claims description 6
- 238000009499 grossing Methods 0.000 claims 1
- 239000013078 crystal Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000003679 aging effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 235000019800 disodium phosphate Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种频率生成装置及其操作方法。频率生成装置包括振荡器电路以及处理器电路。振荡器电路用以生成时钟信号，以及依据控制电压调整时钟信号的时钟频率。处理器电路耦接振荡器电路，用以生成控制电压。处理器电路从振荡器电路读取振荡器电路的频率老化率值以及控制电压斜率，计算频率老化率值以及控制电压斜率所对应的控制电压调整率值，以及基于控制电压调整率值去补偿控制电压。或是，处理器电路从振荡器电路读取控制电压调整率值，以及基于控制电压调整率值去补偿控制电压。
Description
技术领域
本发明涉及一种电子电路，且特别涉及一种频率生成装置及其操作方法。
背景技术
诸如温补晶振(temperature compensated crystal oscillator，TCXO)、恒温晶振(oven controlled crystal oscillator，OCXO)等振荡器电路在同步网络应用(synchronization network applications)中扮演重要的角色。锁相回路(phase lockedloop，PLL)可以依照全球导航卫星***(Global Navigation Satellite System，GNSS)信号或其他外部参考时钟信号去锁定TCXO或OCXO的振荡频率，以满足同步网络应用的同步要求。以GNSS信号或其他外部参考时钟信号去锁定TCXO或OCXO的振荡频率的情况，即所谓经调节状态(disciplined state)。
在外部参考时钟信号(例如，GNSS信号)丢失的情况下，TCXO或OCXO的振荡频率即进入所谓的保持状态(holdover state)。在保持状态中，本地TCXO或OCXO的作用是确保同步过程(synchronization process)仍然满足基于温度、时间(老化)等频率稳定性的网络要求。然而，TCXO和OCXO的振荡频率可能会随时间变化，这通常称为老化。这种老化效应导致更短的保持时间(holdover time)。TCXO和OCXO的频率老化无可避免。如何在TCXO(或OCXO)老化的情况下仍然能确保在保持状态中的保持时间可以满足同步网络应用的同步要求，是本技术领域的诸多技术课题之一。
发明内容
本发明提供一种频率生成装置及其操作方法，以对振荡器电路生成的时钟信号进行频率老化补偿。
在根据本发明的实施例中，上述的频率生成装置包括振荡器电路以及处理器电路。振荡器电路用以生成时钟信号，以及依据控制电压调整时钟信号的时钟频率。处理器电路耦接振荡器电路，用以生成控制电压。其中，处理器电路从振荡器电路读取振荡器电路的频率老化率值(frequency aging rate value)以及控制电压斜率(control voltageslope)，计算频率老化率值以及控制电压斜率所对应的控制电压调整率值(controlvoltage regulation rate value)，以及基于控制电压调整率值去补偿控制电压。或是，处理器电路从振荡器电路读取控制电压调整率值，以及基于控制电压调整率值去补偿控制电压。
在根据本发明的实施例中，上述的操作方法包括：由频率生成装置的处理器电路生成控制电压；由处理器电路从频率生成装置的振荡器电路读取振荡器电路的频率老化率值以及控制电压斜率；由处理器电路计算频率老化率值以及控制电压斜率所对应的控制电压调整率值；由处理器电路基于控制电压调整率值去补偿控制电压；由振荡器电路生成时钟信号；以及由振荡器电路依据控制电压调整时钟信号的时钟频率。
在根据本发明的实施例中，上述的操作方法包括：由频率生成装置的处理器电路生成控制电压；由处理器电路从频率生成装置的振荡器电路读取该振荡器电路的控制电压调整率值；由处理器电路基于控制电压调整率值去补偿控制电压；由振荡器电路生成时钟信号；以及由振荡器电路依据控制电压调整时钟信号的时钟频率。
基于上述，在本发明的一些实施例中，所述振荡器电路存储了自己的频率老化率值以及控制电压斜率。处理器电路可以基于振荡器电路所提供的频率老化率值以及控制电压斜率去计算适用于这个振荡器电路的控制电压调整率值，然后基于控制电压调整率值去补偿施加于这个振荡器电路的控制电压，以进行频率老化补偿。或是，在本发明的另一些实施例中，所述振荡器电路存储了与自己的频率老化率值相关联的控制电压调整率值。处理器电路可以基于振荡器电路所提供的控制电压调整率值去补偿施加于这个振荡器电路的控制电压，以进行频率老化补偿。
附图说明
图1是依照本发明的一实施例的一种频率生成装置的电路方块(circuit block)示意图。
图2是依照本发明的一实施例的一种频率生成装置的操作方法的流程示意图。
图3是依照本发明的一实施例所绘示，控制电压对时钟信号的时钟频率的关系曲线示意图。
图4是依照本发明的一实施例所绘示，振荡器电路的频率老化曲线示意图。
图5是依照本发明的一实施例所绘示，振荡器电路的控制电压调整率值曲线示意图。
图6是依照本发明的另一实施例的一种频率生成装置的操作方法的流程示意图。
图7是依照本发明的一实施例所绘示，处理器电路与振荡器电路的电路方块示意图。
图8是依照本发明的另一实施例所绘示，处理器电路的电路方块示意图。
图9是依照本发明的又一实施例所绘示，处理器电路的电路方块示意图。
附图标记说明
10：同步器
100：频率生成装置
110：处理器电路
111：处理器
112：数字模拟转换器(DAC)
113：内存
114：滤波器
120：振荡器电路
121：非挥发性内存
122：接口电路
123：振荡器
Fout：时钟信号
Fref：外部参考时钟信号
Rfa：频率老化率值
S210～S250、S610～S640：步骤
Vc：控制电压
Vc1：控制值
Vc2：模拟电压
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。
在本案说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。本案说明书全文(包括权利要求)中提及的“第一”、“第二”等用语是用以命名组件(element)的名称，或区别不同实施例或范围，而并非用来限制组件数量的上限或下限，亦非用来限制组件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的组件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。
图1是依照本发明的一实施例的一种频率生成装置100的电路方块(circuitblock)示意图。在经调节状态(disciplined state)中，亦即在外部参考时钟信号Fref没有丢失的情况下，频率生成装置100可以基于外部参考时钟信号Fref生成时钟信号Fout给同步器(Synchronizer)10。依照实际设计，在一些实施例中，同步器10可以包括锁相回路(phase locked loop，PLL)以及/或是其他同步电路。同步器10可以依照外部参考时钟信号Fref去锁定频率生成装置100的时钟信号Fout的振荡频率，以满足同步网络应用的同步要求。基于不同的应用环境，外部参考时钟信号Fref可以包括全球导航卫星***(GlobalNavigation Satellite System，GNSS)信号、由IEEE 1588定义的精确时间协议(PrecisionTime Protocol，PTP)信号、同步以太网(Synchronous Ethernet，SyncE)信号或是其他同步信号(synchronization signal)。
在实际应用情境中，外部参考时钟信号Fref的时钟频率有可能发生异常(abnormal)。所谓异常的含意包括，外部参考时钟信号Fref(例如，GNSS信号)丢失。举例来说，频率生成装置100可以接收外部参考时钟信号Fref的时钟频率，然后比较外部参考时钟信号Fref的时钟频率与某一个设定频率，以判断外部参考时钟信号Fref的时钟频率是否异常。所述设定频率可以依照实际设计以及/或是应用要求加以决定。举例来说，所述设定频率为基于外部参考时钟信号Fref的时钟频率。
当外部参考时钟信号Fref丢失时，同步器10可以依靠本地振荡器(频率生成装置100)所生成的时钟信号Fout持续地进行同步。这种状态称为“保持状态(holdoverstate)”。理想上，频率生成装置100的时钟信号Fout在保持状态中仍然满足频率稳定性等网络要求。然而实际上，在未采取任何补偿操作的情况下，时钟信号Fout的振荡频率可能会随时间变化，这通常称为频率老化。下述诸实施例将说明，如何在振荡器老化的情况下对时钟信号Fout的振荡频率进行老化补偿。
图2是依照本发明的一实施例的一种频率生成装置的操作方法的流程示意图。请参照图1与图2。频率生成装置100包括处理器电路110以及振荡器电路120。处理器电路110耦接振荡器电路120。在步骤S210中，处理器电路110可以生成控制电压Vc给振荡器电路120。在步骤S220中，处理器电路110可以从振荡器电路120读取振荡器电路120的频率老化率值(frequency aging rate value)Rfa以及控制电压斜率(control voltage slope)Svc。其中，所述频率老化率值Rfa相关于时钟信号Fout于某一个预想时间点的预测频率变化率，以及所述控制电压斜率Svc表示控制电压Vc对时钟信号Fout的时钟频率的关系曲线的斜率。
图3是依照本发明的一实施例所绘示，控制电压Vc对时钟信号Fout的时钟频率的关系曲线示意图。图3的横轴表示控制电压Vc，纵轴表示时钟信号Fout的时钟频率。测试平台可以对振荡器电路120实施量测，以绘示出图3所示控制电压Vc对时钟信号Fout的时钟频率的关系曲线，然后将此关系曲线的斜率(控制电压斜率Svc)预先写入在振荡器电路120内部的非挥发性内存(non-volatile memory)。
振荡器电路120的所述频率老化率值Rfa相关于时钟信号Fout于某一个预想时间点的预测频率变化率。所述预想时间点可以依照实际设计以及/或是应用要求来决定。举例来说(但不限于此)，所述频率老化率值Rfa可以包括时钟信号Fout于第3500天的预测频率变化率。
图4是依照本发明的一实施例所绘示，振荡器电路120的频率老化曲线示意图。图4的横轴表示经过时间(elapsed time)，单位为天。图4的纵轴表示时钟信号Fout的时钟频率的改变量(频率变化率)，单位为ppb。测试平台可以在一段时间中(例如几天或几周)多次量测振荡器电路120的时钟信号Fout的频率，以计算出时钟信号Fout在不同时间点的多个经量测频率变化率(例如图4所示曲线左上部所示粗线即为经量测频率变化率)。举例来说，在一些实施例中，测试平台可以计算任两个相邻时点所量测到的两个频率的差值作为一个经量测频率变化率。或者，在另一些实施例中，测试平台可以对不同时点所量测到的多个频率进行差分计算，然后以差分计算结果(多个差分值)作为经量测频率变化率。
接下来，测试平台可以藉由使用预测模型与这些经量测频率变化率去预测时钟信号Fout在不同时点的多个预测频率变化率(例如图4所示曲线除了左上部外的其余部分所示细线即为预测频率变化率)。在一些实施例中，这些预测频率变化率可以视为时钟信号Fout的时钟频率在不同时点的差分值。在一些实施例中，测试平台可以藉由使用预测模型与这些经量测频率变化率去预测时钟信号Fout在某一个预想时间点的一个预测频率变化率，然后以此预测频率变化率作为所述频率老化率值Rfa。所述预想时间点可以依照实际设计以及/或是应用要求来决定。举例来说(但不限于此)，所述频率老化率值Rfa可以包括时钟信号Fout于第3500天的预测频率变化率。测试平台可以将振荡器电路120的此预测频率变化率预先写入在振荡器电路120内部的非挥发性内存。
请参照图1与图2。在步骤S230中，处理器电路110可以计算频率老化率值Rfa以及控制电压斜率Svc所对应的控制电压调整率值(control voltage regulation ratevalue)Rreg。举例来说，处理器电路110可以计算所述频率老化率值Rfa以及所述控制电压斜率Svc的商作为所述控制电压调整率值Rreg，亦即Rreg＝Rfa/Svc。
图5是依照本发明的一实施例所绘示，振荡器电路120的控制电压调整率值曲线示意图。图5的横轴表示经过时间。图5的纵轴表示控制电压Vc。在图4所示频率老化曲线中不同时点的预测频率变化率分别除以在图3所示中不同控制电压Vc的时钟频率可以获得多个控制电压调整率值，进而依照这些控制电压调整率值绘制出图5所示控制电压调整率值曲线。
请参照图1与图2。在步骤S240中，处理器电路110可以基于控制电压调整率值Rreg去补偿控制电压Vc。此外，处理器电路110可以接收外部参考时钟信号Fref的时钟频率，然后比较外部参考时钟信号Fref的时钟频率与某一个设定频率，以判断外部参考时钟信号Fref的时钟频率是否异常。所述设定频率可以依照实际设计以及/或是应用要求加以决定。举例来说，所述设定频率为基于外部参考时钟信号Fref的时钟频率。
在步骤S250中，振荡器电路120可以生成时钟信号Fout，以及振荡器电路120依据控制电压Vc调整时钟信号Fout的时钟频率。处理器电路110可以记录在振荡器电路120掉电前控制电压Vc的当时电压电平。在振荡器电路120复电后，处理器电路110以经预先存储的所述当时电压电平作为初始控制电压电平。
基于上述，振荡器电路120存储了自己的频率老化率值Rfa以及控制电压斜率Svc。处理器电路110可以基于振荡器电路120所提供的频率老化率值Rfa以及控制电压斜率Svc去计算适用于这个振荡器电路120的控制电压调整率值Rreg，然后基于控制电压调整率值Rreg去补偿施加于这个振荡器电路120的控制电压Vc，以进行频率老化补偿。
依照不同的设计需求，在一些实施例中，上述处理器电路110的实现方式可以是硬件(hardware)电路。在另一些实施例中，处理器电路110的实现方式可以是固件(firmware)、软件(software，即程序)或是前述二者的组合形式。在又一些实施例中，处理器电路110的实现方式可以是硬件、固件、软件中的多者的组合形式。
以硬件形式而言，上述处理器电路110可以实现于集成电路(integratedcircuit)上的逻辑电路。举例来说，处理器电路110的相关功能可以被实现于一或多个控制器、微控制器(Microcontroller)、微处理器(Microprocessor)、特殊应用集成电路(Application-specific integrated circuit，ASIC)、数字信号处理器(digital signalprocessor，DSP)、场可程序逻辑门阵列(Field Programmable Gate Array，FPGA)及/或其他处理单元中的各种逻辑区块、模块和电路。处理器电路110的相关功能可以利用硬件描述语言(hardware description languages，例如Verilog HDL或VHDL)或其他合适的编程语言来实现为硬件电路，例如集成电路中的各种逻辑区块、模块和电路。
以软件形式及/或固件形式而言，上述处理器电路110的相关功能可以被实现为编程码(programming codes)。例如，利用一般的编程语言(programming languages，例如C、C++或汇编语言)或其他合适的编程语言来实现处理器电路110。所述编程码可以被记录/存放在“非临时的计算机可读取介质(non-transitory computer readable medium)”中。在一些实施例中，所述非临时的计算机可读取介质例如包括半导体内存以及(或是)存储装置。所述半导体内存包括记忆卡、只读存储器(Read Only Memory，ROM)、闪存(FLASHmemory)、可程序设计的逻辑电路或是其他半导体内存。所述存储装置包括带(tape)、碟(disk)、硬盘(hard disk drive，HDD)、固态硬盘(Solid-state drive，SSD)或是其他存储装置。电子设备(例如计算机、中央处理器(Central Processing Unit，CPU)、控制器、微控制器或微处理器)可以从所述非临时的计算机可读取介质中读取并执行所述编程码，从而实现处理器电路110的相关功能。或者，所述编程码可以经由任意传输介质(例如通信网路或广播电波等)而提供给所述电子设备。所述通信网路例如是因特网(Internet)、有线通信(wired communication)网络、无线通信(wireless communication)网络或其它通信介质。
图6是依照本发明的另一实施例的一种频率生成装置的操作方法的流程示意图。请参照图1与图6。在步骤S610中，处理器电路110可以生成控制电压Vc给振荡器电路120。在步骤S620中，处理器电路110可以从振荡器电路120读取振荡器电路120的控制电压调整率值Rreg。在步骤S630中，处理器电路110可以基于控制电压调整率值Rreg去补偿控制电压Vc。在步骤S640中，振荡器电路120可以生成时钟信号Fout，以及振荡器电路120可以依据控制电压Vc调整时钟信号Fout的时钟频率。图6所示步骤S610、S620、S630与S640可以参照图2所示步骤S210、S240与S250的相关说明并且加以类推，故不再赘述。处理器电路110可以记录在振荡器电路120掉电前控制电压Vc的当时电压电平。在振荡器电路120复电后，处理器电路110以经预先存储的所述当时电压电平作为初始控制电压电平。
基于上述，振荡器电路120存储了与自己的频率老化率值Rfa相关联的控制电压调整率值Rreg。处理器电路110可以基于振荡器电路120所提供的控制电压调整率值Rreg去补偿施加于这个振荡器电路120的控制电压Vc，以进行频率老化补偿。
图7是依照本发明的一实施例所绘示，处理器电路110与振荡器电路120的电路方块示意图。图7所示同步器10、频率生成装置100、处理器电路110与振荡器电路120可以参照图1的相关说明，故不再赘述。在图7所示实施例中，振荡器电路120包括非挥发性内存(non-volatile memory)121、接口电路122以及振荡器123。依照实际设计以及/或是应用要求，振荡器123可以是晶体振荡器(crystal oscillator)、表面声波(Surface Acoustic Wave，SAW)振荡器、微机电***(Microelectromechanical Systems，MEMS)振荡器或是其他振荡器。振荡器123可以包括压控晶体振荡器(voltage controlled crystal oscillator，VCXO)、温补晶振(temperature compensated crystal oscillator，TCXO)、恒温晶振(ovencontrolled crystal oscillator，OCXO)或是其他振荡器。
在一些实施例中，非挥发性内存121可以提供振荡器123的频率老化率值Rfa以及控制电压斜率Svc。接口电路122耦接至非挥发性内存121。接口电路122可以从非挥发性内存121读取频率老化率值Rfa以及控制电压斜率Svc，以及将振荡器123的频率老化率值Rfa以及控制电压斜率Svc提供给处理器电路110。在另一些实施例中，非挥发性内存121可以提供振荡器123的控制电压调整率值Rreg。接口电路122可以从非挥发性内存121读取控制电压调整率值Rreg，以及将振荡器123的控制电压调整率值Rreg提供给处理器电路110。振荡器123耦接至处理器电路110，以接收控制电压Vc。振荡器123可以依据控制电压Vc生成时钟信号Fout。
在图7所示实施例中，处理器电路110包括处理器111以及数字模拟转换器(Digital to Analog Converter，DAC)112。处理器电路110可以接收外部参考时钟信号Fref的时钟频率，然后比较外部参考时钟信号Fref的时钟频率与某一个设定频率，以判断外部参考时钟信号Fref的时钟频率是否异常。所述设定频率可以依照实际设计以及/或是应用要求加以决定。举例来说，所述设定频率为基于外部参考时钟信号Fref的时钟频率。
处理器111耦接至振荡器电路120。在一些实施例中，处理器111可以从振荡器电路120读取振荡器123的频率老化率值Rfa以及控制电压斜率Svc，然后处理器111可以计算频率老化率值Rfa以及控制电压斜率Svc的商作为振荡器123的控制电压调整率值Rreg。在另一些实施例中，处理器111可以从振荡器电路120读取振荡器123的控制电压调整率值Rreg。处理器111可以使用振荡器123的控制电压调整率值Rreg去补偿控制值Vc1。
数字模拟转换器112耦接至处理器111，以接收控制值Vc1。数字模拟转换器112可以将控制值Vc1转换为控制电压Vc给振荡器电路120。基于上述，数字模拟转换器112可以将经补偿的控制电压Vc提供给振荡器123，以对时钟信号Fout的时钟频率进行频率老化补偿。
图8是依照本发明的另一实施例所绘示，处理器电路110的电路方块示意图。图8所示同步器10、频率生成装置100、处理器电路110与振荡器电路120可以参照图1的相关说明，图8所示振荡器电路120可以参照图7所示振荡器电路120的相关说明，故不再赘述。在图8所示实施例中，处理器电路110包括处理器111、数字模拟转换器(DAC)112以及内存113。图8所示处理器111以及数字模拟转换器112可以参照图7所示处理器111以及数字模拟转换器112的相关说明，故不再赘述。
在图8所示实施例中，内存113耦接至处理器111。处理器111可以将在振荡器电路120掉电前控制电压Vc的当时电压电平记录在内存113。在振荡器电路120复电后，处理器111可以用被记录在内存113的所述当时电压电平作为初始控制电压电平。
图9是依照本发明的又一实施例所绘示，处理器电路110的电路方块示意图。图9所示同步器10、频率生成装置100、处理器电路110与振荡器电路120可以参照图1的相关说明，图9所示振荡器电路120可以参照图7所示振荡器电路120的相关说明，故不再赘述。在图9所示实施例中，处理器电路110包括处理器111、数字模拟转换器(DAC)112、内存113以及滤波器114。图9所示处理器111、数字模拟转换器112以及内存113可以参照图8所示处理器111、数字模拟转换器112以及内存113的相关说明，故不再赘述。
在图9所示实施例中，数字模拟转换器112可以将控制值Vc1转换为模拟电压Vc2。滤波器114耦接至数字模拟转换器112，以接收模拟电压Vc2。滤波器114可以平滑所述模拟电压Vc2，以生成控制电压Vc给振荡器电路120。
综上所述，在一些实施例中，所述振荡器电路120存储了自己的振荡器123的频率老化率值Rfa以及控制电压斜率Svc。处理器电路110可以基于振荡器电路120所提供的频率老化率值Rfa以及控制电压斜率Svc去计算适用于这个振荡器123的控制电压调整率值Rreg。在另一些实施例中，所述振荡器电路120存储了与自己的振荡器123的频率老化率值Rfa相关联的控制电压调整率值Rreg，而处理器电路110可以从振荡器电路120取得与振荡器123相关的控制电压调整率值Rreg。无论如何，处理器电路110可以基于控制电压调整率值Rreg去补偿施加于这个振荡器123的控制电压Vc，以对时钟信号Fout的时钟频率进行频率老化补偿。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (20)
1.一种频率生成装置，其特征在于，所述频率生成装置包括：
振荡器电路，用以生成时钟信号，以及依据控制电压调整所述时钟信号的时钟频率；以及
处理器电路，耦接所述振荡器电路，用以生成所述控制电压，其中，
所述处理器电路从所述振荡器电路读取所述振荡器电路的频率老化率值以及控制电压斜率，计算所述频率老化率值以及所述控制电压斜率所对应的控制电压调整率值，以及基于所述控制电压调整率值去补偿所述控制电压；或是
所述处理器电路从所述振荡器电路读取所述控制电压调整率值，以及基于所述控制电压调整率值去补偿所述控制电压。
2.根据权利要求1所述的频率生成装置，其特征在于，所述频率老化率值相关于所述时钟信号于预想时间点的预测频率变化率，以及所述控制电压斜率表示所述控制电压对所述时钟频率的关系曲线的斜率。
3.根据权利要求2所述的频率生成装置，其特征在于，所述预测频率变化率为藉由预测模型所预测，以及所述预测频率变化率为所述时钟信号的所述时钟频率的差分值。
4.根据权利要求1所述的频率生成装置，其特征在于，所述处理器电路被配置为记录在所述振荡器电路掉电前所述控制电压的当时电压电平，以及在所述振荡器电路复电后所述处理器电路以所述当时电压电平作为初始控制电压电平。
5.根据权利要求1所述的频率生成装置，其特征在于，所述振荡器电路包括：
非挥发性内存，用以提供所述频率老化率值以及所述控制电压斜率；
接口电路，耦接至所述非挥发性内存，用以从所述非挥发性内存读取所述频率老化率值以及所述控制电压斜率，以及将所述频率老化率值以及所述控制电压斜率提供给所述处理器电路；以及
振荡器，耦接至所述处理器电路，用以依据所述控制电压生成所述时钟信号。
6.根据权利要求1所述的频率生成装置，其特征在于，所述处理器电路包括：
处理器，耦接至所述振荡器电路，其中所述处理器使用所述控制电压调整率值去补偿控制值；以及
数字模拟转换器，耦接至所述处理器以接收所述控制值，用以将所述控制值转换为所述控制电压给所述振荡器电路。
7.根据权利要求6所述的频率生成装置，其特征在于，所述处理器从所述振荡器电路读取所述频率老化率值以及所述振荡器电路的控制电压斜率，所述控制电压斜率表示所述控制电压对所述时钟频率的关系曲线的斜率，所述频率老化率值相关于所述时钟信号于预想时间点的预测频率变化率，所述处理器计算所述频率老化率值以及所述控制电压斜率的商作为所述控制电压调整率值，以及所述处理器基于所述控制电压调整率值去补偿所述控制值。
8.根据权利要求6所述的频率生成装置，其特征在于，所述处理器从所述振荡器电路读取所述控制电压调整率值，以及所述处理器基于所述控制电压调整率值去补偿所述控制值。
9.根据权利要求6所述的频率生成装置，其特征在于，所述处理器电路更包括：
内存，耦接至所述处理器，其中所述处理器将在所述振荡器电路掉电前所述控制电压的当时电压电平记录在所述内存，以及在所述振荡器电路复电后所述处理器以所述当时电压电平作为初始控制电压电平。
10.根据权利要求1所述的频率生成装置，其特征在于，所述处理器电路包括：
处理器，耦接至所述振荡器电路，用以从所述振荡器电路读取所述频率老化率值以及所述控制电压斜率或是从所述振荡器电路读取所述控制电压调整率值，其中所述处理器使用所述控制电压调整率值去补偿控制值；
数字模拟转换器，耦接至所述处理器以接收所述控制值，用以将所述控制值转换为模拟电压；以及
滤波器，耦接至所述数字模拟转换器以接收所述模拟电压，用以平滑所述模拟电压以生成所述控制电压给所述振荡器电路。
11.一种频率生成装置的操作方法，其特征在于，所述操作方法包括：
由所述频率生成装置的处理器电路生成控制电压；
由所述处理器电路从所述频率生成装置的振荡器电路读取所述振荡器电路的频率老化率值以及控制电压斜率；
由所述处理器电路计算所述频率老化率值以及所述控制电压斜率所对应的控制电压调整率值；
由所述处理器电路基于所述控制电压调整率值去补偿所述控制电压；
由所述振荡器电路生成时钟信号；以及
由所述振荡器电路依据所述控制电压调整所述时钟信号的时钟频率。
12.根据权利要求11所述的操作方法，其特征在于，所述频率老化率值相关于所述时钟信号于预想时间点的预测频率变化率，以及所述控制电压斜率表示所述控制电压对所述时钟频率的关系曲线的斜率。
13.根据权利要求12所述的操作方法，其特征在于，所述预测频率变化率为藉由预测模型预测，以及所述预测频率变化率为所述时钟信号的所述时钟频率的差分值。
14.根据权利要求11所述的操作方法，其特征在于，所述操作方法更包括：
由所述处理器电路记录在所述振荡器电路掉电前所述控制电压的当时电压电平；以及
在所述振荡器电路复电后，由所述处理器电路以所述当时电压电平作为初始控制电压电平。
15.根据权利要求11所述的操作方法，其特征在于，所述操作方法更包括：
由所述处理器电路接收外部参考时钟信号的时钟频率；
由所述处理器电路比较所述外部参考时钟信号的所述时钟频率与设定频率，以判断所述外部参考时钟信号的所述时钟频率是否异常；以及
由所述振荡器电路根据所述控制电压调整所述时钟信号的所述时钟频率。
16.根据权利要求15所述的操作方法，其特征在于，所述设定频率为基于所述外部参考时钟信号的所述时钟频率。
17.一种频率生成装置的操作方法，其特征在于，所述操作方法包括：
由所述频率生成装置的处理器电路生成控制电压；
由所述处理器电路从所述频率生成装置的振荡器电路读取所述振荡器电路的控制电压调整率值；
由所述处理器电路基于所述控制电压调整率值去补偿所述控制电压；
由所述振荡器电路生成时钟信号；以及
由所述振荡器电路依据所述控制电压调整所述时钟信号的时钟频率。
18.根据权利要求17所述的操作方法，其特征在于，所述操作方法更包括：
由所述处理器电路记录在所述振荡器电路掉电前所述控制电压的当时电压电平；以及
在所述振荡器电路复电后，由所述处理器电路以所述当时电压电平作为初始控制电压电平。
19.根据权利要求17所述的操作方法，其特征在于，所述操作方法更包括：
由所述处理器电路接收外部参考时钟信号的时钟频率；
由所述处理器电路比较所述外部参考时钟信号的所述时钟频率与设定频率，以判断所述外部参考时钟信号的所述时钟频率是否异常；以及
由所述振荡器电路根据所述控制电压调整所述时钟信号的所述时钟频率。
20.根据权利要求19所述的操作方法，其特征在于，所述设定频率为基于所述外部参考时钟信号的所述时钟频率。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US18/083,589 | 2022-12-19 | ||
| US18/083,589 US20240201726A1 (en) | 2022-12-19 | 2022-12-19 | Frequency generating device and operation method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118232840A true CN118232840A (zh) | 2024-06-21 |
Family
ID=91473704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311728927.2A Pending CN118232840A (zh) | 2022-12-19 | 2023-12-15 | 频率生成装置及其操作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20240201726A1 (zh) |
| CN (1) | CN118232840A (zh) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10305489B2 (en) * | 2016-01-06 | 2019-05-28 | Seiko Epson Corporation | Circuit device, oscillator, electronic apparatus, and vehicle |
-
2022
- 2022-12-19 US US18/083,589 patent/US20240201726A1/en active Pending
-
2023
- 2023-12-15 CN CN202311728927.2A patent/CN118232840A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20240201726A1 (en) | 2024-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102391323B1 (ko) | 시간 동기화 디바이스, 전자 디바이스, 시간 동기화 시스템 및 시간 동기화 방법 | |
| JP4403454B2 (ja) | トラッキングアナログ−デジタル変換器を備えるアナログ遅延固定ループ及びアナログ位相固定ループ | |
| JP5681399B2 (ja) | タイミング・モジュールのホールドオーバのための内蔵自己検査のシステム及び方法 | |
| US6472943B1 (en) | Oscillating circuit and method for calibrating same | |
| US8076960B2 (en) | Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter | |
| US7692499B2 (en) | Digitally compensated highly stable holdover clock generation techniques using adaptive filtering | |
| US3882412A (en) | Drift compensated phase lock loop | |
| US9979406B2 (en) | High-reliability holdover method and topologies | |
| JP4648380B2 (ja) | 分数周波数シンセサイザ | |
| WO2007062577A1 (fr) | Boucle a phase asservie et methode d'amelioration de precision d'horloge | |
| EP3232278B1 (en) | Calibration method and apparatus for high tdc resolution | |
| CN109412588A (zh) | 晶振频率驯服方法、装置、电子设备及存储介质 | |
| JPH11271476A (ja) | 基準周波数発生装置 | |
| WO2011157025A1 (zh) | 一种控制晶振输出时钟的方法及装置 | |
| JP2006121171A (ja) | 周波数補正機能付きクロック供給装置 | |
| JP2012242190A (ja) | 基準信号発生装置及び基準信号発生方法 | |
| CN109474276B (zh) | 一种cpt原子钟频率同步控制方法及*** | |
| EP2438679B1 (en) | Frequency offset correction | |
| US7688151B2 (en) | Aging compensation method and control module for an oscillator circuit device | |
| CN118232840A (zh) | 频率生成装置及其操作方法 | |
| CN103152033A (zh) | 时钟产生装置及其方法以及数据传送方法 | |
| CN114902562A (zh) | 使用普通振荡器生成温度稳定的时钟的电路和方法 | |
| CN102082658B (zh) | 一种提高目的时钟频率稳定度的方法及装置 | |
| JP2007013878A (ja) | 同期式発振装置及び同期式発振方法 | |
| RU150424U1 (ru) | Термокомпенсированный кварцевый генератор для синхронизации систем радиосвязи |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination |