CN118201188A - 芯片承载件以及薄膜覆晶封装结构 - Google Patents
芯片承载件以及薄膜覆晶封装结构 Download PDFInfo
- Publication number
- CN118201188A CN118201188A CN202310126835.0A CN202310126835A CN118201188A CN 118201188 A CN118201188 A CN 118201188A CN 202310126835 A CN202310126835 A CN 202310126835A CN 118201188 A CN118201188 A CN 118201188A
- Authority
- CN
- China
- Prior art keywords
- chip
- flexible circuit
- chip carrier
- pins
- circuit substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title description 7
- 239000010409 thin film Substances 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 79
- 229910000679 solder Inorganic materials 0.000 claims abstract description 26
- 238000005452 bending Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 2
- 239000002861 polymer material Substances 0.000 claims description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- BVKZGUZCCUSVTD-UHFFFAOYSA-L Carbonate Chemical compound [O-]C([O-])=O BVKZGUZCCUSVTD-UHFFFAOYSA-L 0.000 description 1
- 239000004721 Polyphenylene oxide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000012994 photoredox catalyst Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000570 polyether Polymers 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
一种芯片承载件以及薄膜覆晶封装结构,所述芯片承载件包括可挠式线路基板以及固定件。可挠式线路基板用以接合芯片。可挠式线路基板具有至少两个贯孔,并包括可挠式衬底、多个第一引脚以及第一防焊层。可挠式衬底具有相对的第一表面与第二表面。第一引脚设置于可挠式衬底的第一表面。第一引脚自芯片接合区内向外延伸至外引脚区内。固定件通过至少两个贯孔固定于可挠式线路基板。固定件设置于可挠式衬底的第一表面与第二表面的至少其中一者之上并沿着第一方向延伸。固定件的杨氏模数大于所述可挠式线路基板的杨氏模数。
Description
技术领域
本发明涉及一种芯片承载件以及薄膜覆晶封装结构。
背景技术
卷带自动接合(tape automatic bonding,TAB)封装技术常被用于显示装置的驱动芯片的封装,其中薄膜覆晶(Chip on film,COF)封装便是常见的一种应用卷带自动接合技术的封装结构。薄膜覆晶封装主要是以覆晶方式使芯片通过导电凸块接合于可挠式线路基板的引脚。随着产品功能需求升级及封装技术的进展,可挠式线路基板的引脚数量越来越多且分布越来越密集,甚至由单面设置引脚发展到双面皆设置引脚。
实务上,可挠式线路基板可能因为多种原因而发生翘曲(warpage)、形变等现象。举例来说,因可挠式衬底、线路图案(例如引脚)以及防焊层等组成材料的热膨胀系数差异,可能造成可挠式线路基板因热应力而产生翘曲的现象。或者,当可挠式线路基板的相对两个表面上设置的引脚数量及分布不均匀时,也可能导致可挠式线路基板出现翘曲、形变等状况。如图5所示,可挠式线路基板FC’因发生翘曲现象而在宽度方向上呈现U曲线或倒U曲线的弯曲,这样的弯曲可能造成后续的内引脚接合工艺(接合芯片)与外引脚接合工艺(接合面板或印刷电路板)对位困难,进而导致电性接合不良等问题。
发明内容
本发明提供一种芯片承载件以及薄膜覆晶封装结构,可以避免芯片承载件出现翘曲、变形的问题。
本发明的至少一实施例提供一种芯片承载件。芯片承载件包括可挠式线路基板以及固定件。可挠式线路基板用以接合芯片。可挠式线路基板具有至少两个贯孔,并包括可挠式衬底、多个第一引脚以及第一防焊层。可挠式衬底具有相对的第一表面与第二表面。芯片接合区与外引脚区位于第一表面,且沿着第一方向延伸。第一引脚设置于可挠式衬底的第一表面。第一引脚自芯片接合区内向外延伸至外引脚区内。第一防焊层局部覆盖第一引脚,并暴露出芯片接合区及外引脚区。固定件通过至少两个贯孔固定于可挠式线路基板。固定件设置于可挠式衬底的第一表面与第二表面的至少其中一者之上并沿着第一方向延伸。固定件的杨氏模数大于可挠式线路基板的杨氏模数。
本发明的至少一实施例提供一种薄膜覆晶封装结构。薄膜覆晶封装结构包括上述的芯片承载件以及芯片。芯片设置于芯片接合区内且电性连接第一引脚。
基于上述,通过在可挠式线路基板上设置杨氏模数相对较大的固定件,可将可挠式线路基板撑平,并提升可挠式线路基板的结构强度,以有效改善可挠式线路基板的翘曲、形变等问题。
附图说明
图1A是依照本发明的一实施例的一种芯片承载件的上视示意图;
图1B是沿着图1A的线A-A’的剖面示意图;
图2是依照本发明的一实施例的一种薄膜覆晶封装结构的上视示意图;
图3是依照本发明的一实施例的另一种芯片承载件的剖面示意图;
图4A是依照本发明的一实施例的一种固定件的立体示意图;
图4B是依照本发明的一实施例的另一种固定件的立体示意图;
图5是一种出现翘曲问题的可挠式线路基板的上视示意图。
具体实施方式
图1A是依照本发明的一实施例的一种芯片承载件10的上视示意图。图1B是沿着图1A的线A-A’的剖面示意图。
请参考图1A与图1B,芯片承载件10包括可挠式线路基板FC以及第一固定件F1。可挠式线路基板FC用以接合芯片。可挠式线路基板FC包括可挠式衬底100、多个第一引脚110以及第一防焊层120。在一些实施例中,可挠式线路基板FC还包括多个第二引脚130以及第二防焊层140。
可挠式衬底100具有相对的第一表面102与第二表面104。第一引脚110以及第一防焊层120设置于第一表面102上,而第二引脚130以及第二防焊层140设置于第二表面104上。在一些实施例中,第二引脚130通过贯穿可挠式衬底100的导电通孔(未示出)而电性连接至位于第一表面102的导线或引脚。在一些实施例中,可挠式衬底100的材质例如包括聚乙烯对苯二甲酸酯(polyethylene terephthalate,PET)、聚酰亚胺(Polyimide,PI)、聚醚(polyethersulfone,PES)、碳酸脂(polycarbonate,PC)或其他适合的可挠性材料。
可挠式衬底100包括位于第一表面102的芯片接合区102a与外引脚区102b、102c,且芯片接合区102a与外引脚区102b、102c沿着第一方向E1延伸。在本实施例中,可挠式衬底100包括相对的第一侧边SW1以及第二侧边SW2,其中外引脚区102b以及外引脚区102c分别位于第一侧边SW1以及第二侧边SW2。须说明的是,当可挠式线路基板FC以卷带传输方式完成封装工艺后,将沿着预定切割线CL裁切形成单分的薄膜覆晶封装结构,而第一侧边SW1以及第二侧边SW2为可挠式线路基板FC的预定切割线CL的相对两个边。
第一引脚110自芯片接合区102a内向外延伸至外引脚区102b和/或外引脚区102c内。第一引脚110在外引脚区102b和/或外引脚区102c内系沿着第一方向E1相邻排列。
第一防焊层120局部覆盖第一引脚110,并暴露出芯片接合区102a以及外引脚区102b、102c。第二防焊层140局部覆盖第二引脚130。图1A省略示出了被第一防焊层120所覆盖的第一引脚110的具体线路布局。在此须说明的是,第一引脚110以及第二引脚130的线路布局可以依照实际需求而进行调整。
在一些实施例中,可挠式线路基板FC具有预定弯折区BR。预定弯折区BR指的是可挠式线路基板FC在完成封装后被接合至其他电子装置(例如显示面板)时,形成弯折的区域。举例来说,将可挠式线路基板FC所形成的薄膜覆晶封装结构接合至显示面板的正面后,弯折可挠式线路基板FC的预定弯折区BR以将薄膜覆晶封装结构从显示面板的正面弯折至显示面板的背面。换句话说,在未将薄膜覆晶封装结构接合至显示面板之前,预定弯折区BR是尚未弯折的状态。
在本实施例中,预定弯折区BR位于芯片接合区102a与外引脚区102b之间,并沿着第一方向E1延伸。在一些实施例中,预定弯折区BR也可能位于芯片接合区102a与外引脚区102c之间。预定弯折区BR的位置与范围可以依照实际需求而进行调整。
请参考图1B,可挠式线路基板FC具有至少两个贯孔TH1,在本实施例中,贯孔TH1贯穿可挠式衬底100、第一防焊层120以及第二防焊层140。在本实施例中,贯孔TH1不重叠于第一引脚110以及第二引脚130。换句话说,贯孔TH1会避开第一引脚110以及第二引脚130设置。在本实施例中,贯孔TH1设置于前述预定弯折区BR中。
第一固定件F1通过至少两个贯孔TH1而固定于可挠式线路基板FC。第一固定件F1设置于可挠式衬底100的第一表面102与第二表面104的至少其中一者之上,并沿着第一方向E1延伸。在本实施例中,第一固定件F1设置于可挠式衬底100的第一表面102之上。更具体而言,第一固定件F1设置于第一防焊层120上。
第一固定件F1位于芯片接合区102a与外引脚区102b之间。第一固定件F1不重叠于预定弯折区BR的边缘,以避免第一固定件F1阻碍可挠式线路基板FC弯折的准确性。在一些实施例中,第一固定件F1位于预定弯折区BR中。在一些实施例中,第一固定件F1的宽度W1小于预定弯折区BR的宽度W2。
在一些实施例中,第一固定件F1包括支撑部S1、两个卡榫部T1以及两个扣合部B1。支撑部S1设置于可挠式衬底100的第一表面102与第二表面104的其中一者之上,并沿着第一方向E1延伸。在本实施例中,支撑部S1设置于覆盖第一表面102的第一防焊层120上。
两个卡榫部T1分别连接支撑部S1的两端,且分别穿过两个贯孔TH1。两个扣合部B1分别连接两个卡榫部S1,且扣住可挠式线路基板FC。在本实施例中,扣合部B1被弯折而抵住第二防焊层140的外表面。在一些实施例中,在将第一固定件F1固定于可挠式线路基板FC之前,卡榫部S1与扣合部B1彼此平行。在将第一固定件F1穿过可挠式线路基板FC的贯孔TH1后,弯折第一固定件F1超过贯孔TH1的末端部分,以形成扣合部B1。
在一些实施例中,扣合部B1往外弯折,使扣合部B1往远离支撑部S1的方向延伸。例如在图1B中,左边的扣合部B1往左弯折,右边的扣合部B1往右弯折,藉此可减少扣合部B1与第一引脚110及第二引脚130重叠的部分,以避免扣合部B1对第一引脚110及第二引脚130发生挤压等不良影响。然而,本发明对于扣合部B1弯折的方向并不加以限制,在其他实施例中,扣合部B1也可以往内弯折,例如左边的扣合部B1往右弯折,右边的扣合部B1往左弯折。
在本实施例中,第一固定件F1的杨氏模数大于可挠式线路基板FC的杨氏模数。换句话说,相较于可挠式线路基板FC,第一固定件F1具有较高的刚性且较不容易发生形变。因此,设置第一固定件F1于可挠式线路基板FC上,可以通过较不易形变的第一固定件F1将可挠式线路基板FC撑平,并提升可挠式线路基板FC的结构强度,以有效改善可挠式线路基板FC的翘曲、形变等问题。在一些实施例中,第一固定件F1的材料包括金属材料、高分子材料或其他合适的材料。
图2是依照本发明的一实施例的一种薄膜覆晶封装结构1的上视示意图。在此必须说明的是,图2的实施例沿用图1A和图1B的实施例的元件标号与部分内容,其中采用相同或近似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,在此不赘述。
图2的薄膜覆晶封装结构1与图1A和图1B的芯片承载件10的主要差异在于:薄膜覆晶封装结构1更包括芯片20以及第二固定件F2。
请参考图2,芯片20设置于芯片接合区102a内,且电性连接第一引脚110。在一些实施例中,芯片20还通过导电通孔(未示出)而电性连接至第二引脚130。在一些实施例中,芯片20通过凸块(未示出)而电性连接至第一引脚110,且底部填充胶(未示出)填充于芯片20与可挠式线路基板FC之间,以保护电路接点。
芯片承载件10包括可挠式线路基板FC、第一固定件F1以及第二固定件F2,其中第一固定件F1与第二固定件F2皆位于芯片接合区102a与外引脚区102b之间,且第二固定件F2位于第一固定件F1与芯片接合区102a之间。在一些实施例中,第一固定件F1以及第二固定件F2可以分别位于芯片接合区102a与外引脚区102b之间以及芯片接合区102a与外引脚区102c之间。第一固定件F1的宽度W1等于或不等于第二固定件F2的宽度W3。在一些实施例中,第一固定件F1的宽度W1小于第二固定件F2的宽度W3。
在一些实施例中,第二固定件F2包括支撑部S2、两个卡榫部T2以及两个扣合部B2。支撑部S2设置于可挠式衬底100的第一表面102与第二表面104的其中一者之上,并沿着第一方向E1延伸。在本实施例中,第二固定件F2与第一固定件F1相同,也是通过两个贯孔(请参考图1B)而固定于可挠式线路基板FC,且设置于可挠式衬底100的第一表面102上,并沿着第一方向E1延伸。更具体而言,第二固定件F2设置于第一防焊层120上。
第二固定件F2是采用与第一固定件F1相同的结构及材料,且第二固定件F2的支撑部S2、卡榫部T2以及扣合部B2采用类似第一固定件F1的支撑部S1、卡榫部T1以及扣合部B1的设置方式,因此,关于支撑部S2、卡榫部T2以及扣合部B2的设置方式请参考图1A与图1B的实施例,于此不再赘述。
在本实施例中,在可挠式线路基板FC上同时设置第一固定件F1与第二固定件F2,藉此在多个不同的区域加强可挠式线路基板FC的结构强度,以更有效避免可挠式线路基板FC发生翘曲、形变等问题。在本实施例中,于可挠式线路基板FC上设置两个固定件(即第一固定件F1与第二固定件F2),但本发明不以此为限。实际上,可挠式线路基板FC上的固定件的数量与位置可根据可挠式线路基板FC中的线路配置空间及结构特性做选择。
图3是依照本发明的一实施例的另一种芯片承载件10a的剖面示意图。在此必须说明的是,图3的实施例沿用图1A和图1B的实施例的元件标号与部分内容,其中采用相同或近似的标号来表示相同或近似的元件,并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例,在此不赘述。
图3的芯片承载件10a与图1B的芯片承载件10的差异在于:芯片承载件10a的第一固定件F1设置于可挠式衬底100的第二表面104之上。更具体而言,第一固定件F1设置于第二防焊层140上。
在本实施例中,支撑部S1设置于覆盖第二表面104的第二防焊层140上。两个卡榫部T1分别连接支撑部S1的两端,且分别穿过两个贯孔TH1。两个扣合部B1分别连接两个卡榫部S1,且扣住可挠式线路基板FC。在本实施例中,扣合部B1被弯折而抵住第一防焊层120的外表面。
图4A是依照本发明的一实施例的一种固定件的立体示意图。图4B是依照本发明的一实施例的另一种固定件的立体示意图。请参考图4A,在本实施例中,固定件Fa的支撑部S、两个卡榫部T以及两个扣合部B具有相同的宽度W1。请参考图4B,在本实施例中,固定件Fb的支撑部S的宽度W1大于两个卡榫部T以及两个扣合部B的宽度W4。在此须说明的是,前述任一实施例中的第一固定件和/或第二固定件可以采用如图4A和/或图4B所示的固定件Fa、Fb的结构。
在本实施例中,由于固定件Fa、Fb是将卡榫部T以及扣合部B穿过可挠式线路基板的贯孔后,弯折扣合部B使固定件Fa、Fb固定于可挠式线路基板,卡榫部T以及扣合部B的宽度须视可挠式线路基板上可配置贯孔的空间作适当的调整。如图4B所示,在本实施例中,卡榫部T以及扣合部B的宽度W4较支撑部S的宽度W1小,其对应的可挠式线路基板的贯孔的尺寸也会较小,因此,可挠式线路基板在空间配置上可有较大的弹性。
综上所述,通过在可挠式线路基板上设置杨氏模数相对较大的固定件,可将可挠式线路基板撑平,并提升可挠式线路基板的结构强度,以有效改善可挠式线路基板的翘曲、形变等问题。
Claims (10)
1.一种芯片承载件,包括:
可挠式线路基板,用以接合芯片,所述可挠式线路基板具有至少两个贯孔,并包括:
可挠式衬底,具有相对的第一表面与第二表面,其中芯片接合区与外引脚区位于所述第一表面,且沿着第一方向延伸;
多个第一引脚,设置于所述可挠式衬底的所述第一表面,所述多个第一引脚自所述芯片接合区内向外延伸至所述外引脚区内;以及
第一防焊层,局部覆盖所述多个第一引脚,并暴露出所述芯片接合区及所述外引脚区;以及
固定件,通过所述至少两个贯孔固定于所述可挠式线路基板,所述固定件设置于所述可挠式衬底的所述第一表面与所述第二表面的至少其中一者之上,并沿着所述第一方向延伸,其中所述固定件的杨氏模数大于所述可挠式线路基板的杨氏模数。
2.根据权利要求1所述的芯片承载件,其中所述至少两个贯孔贯穿所述可挠式衬底与所述第一防焊层且不重叠于所述多个第一引脚。
3.根据权利要求1所述的芯片承载件,其中所述可挠式线路基板还包括多个第二引脚与第二防焊层,设置于所述可挠式衬底的所述第二表面,所述第二防焊层局部覆盖所述多个第二引脚。
4.根据权利要求3所述的芯片承载件,其中所述至少两个贯孔贯穿所述可挠式衬底、所述第一防焊层及所述第二防焊层,且所述至少两个贯孔不重叠于所述多个第一引脚与所述多个第二引脚。
5.根据权利要求1所述的芯片承载件,其中所述固定件位于所述芯片接合区与所述外引脚区之间。
6.根据权利要求1所述的芯片承载件,其中所述可挠式线路基板具有预定弯折区,位于所述芯片接合区与所述外引脚区之间并沿着所述第一方向延伸,所述固定件不重叠于所述预定弯折区的边缘。
7.根据权利要求1所述的芯片承载件,其中所述固定件包括:
一支撑部,设置于所述可挠式衬底的所述第一表面与所述第二表面的其中一者之上并沿着所述第一方向延伸;
两个卡榫部,分别连接所述支撑部的两端,且分别穿过所述至少两个贯孔;以及
两个扣合部,分别连接所述两个卡榫部,且扣住所述可挠式线路基板。
8.根据权利要求7所述的芯片承载件,其中所述两个扣合部往远离所述支撑部的方向延伸。
9.根据权利要求1所述的芯片承载件,其中所述固定件的材料包括金属材料或高分子材料。
10.一种薄膜覆晶封装结构,包括:
如权利要求1至9任一项所述的芯片承载件;以及
芯片,设置于所述芯片接合区内,且电性连接所述多个第一引脚。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111147921A TWI847426B (zh) | 2022-12-14 | 晶片承載件以及薄膜覆晶封裝結構 | |
TW111147921 | 2022-12-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118201188A true CN118201188A (zh) | 2024-06-14 |
Family
ID=91397139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310126835.0A Pending CN118201188A (zh) | 2022-12-14 | 2023-02-17 | 芯片承载件以及薄膜覆晶封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118201188A (zh) |
-
2023
- 2023-02-17 CN CN202310126835.0A patent/CN118201188A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7329597B2 (en) | Semiconductor chip and tab package having the same | |
KR100765478B1 (ko) | 구멍이 형성된 테이프 배선기판과, 그를 이용한 테이프패키지 및 평판 표시 장치 | |
JP4068635B2 (ja) | 配線基板 | |
US20040183959A1 (en) | Liquid crystal display device having flexible substrates | |
KR100399379B1 (ko) | 반도체 장치와 그의 제조 방법, 액정 모듈 및 그의 탑재방법 | |
US20040242027A1 (en) | Integrated circuit device and wiring board | |
KR101061278B1 (ko) | Cof 기판 | |
US7906374B2 (en) | COF packaging structure, method of manufacturing the COF packaging structure, and method for assembling a driver IC and the COF packaging structure thereof | |
CN118201188A (zh) | 芯片承载件以及薄膜覆晶封装结构 | |
US6867482B2 (en) | Tape carrier type semiconductor device, method for manufacturing the same, and flexible substrate | |
JP3189270B2 (ja) | 接着方法 | |
TWI847426B (zh) | 晶片承載件以及薄膜覆晶封裝結構 | |
US6407447B1 (en) | Tape carrier package | |
US8068345B2 (en) | Electronic device | |
US20080063789A1 (en) | Tape substrate having reinforcement layer for tape packages | |
US7667305B2 (en) | Semiconductor device | |
KR102508828B1 (ko) | Cof 패키지 | |
KR100589459B1 (ko) | 테이프 캐리어 패키지 및 그 제조 방법_ | |
TWI804103B (zh) | 薄膜覆晶封裝結構 | |
KR102250825B1 (ko) | Cof 패키지 | |
CN109192738B (zh) | 电子装置 | |
KR20240074391A (ko) | Cof 패키지 용 필름 이송 장치 | |
US20050253234A1 (en) | Semiconductor package and method of fabricating the same | |
KR20230040450A (ko) | 반도체 패키지 및 그의 제조 방법 | |
KR20060127455A (ko) | 테이프 캐리어 패키지용 테이프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination |