CN1181668A - 移动通信装置的接收电路 - Google Patents

移动通信装置的接收电路 Download PDF

Info

Publication number
CN1181668A
CN1181668A CN97119107.7A CN97119107A CN1181668A CN 1181668 A CN1181668 A CN 1181668A CN 97119107 A CN97119107 A CN 97119107A CN 1181668 A CN1181668 A CN 1181668A
Authority
CN
China
Prior art keywords
clock
control counter
signal
sequence control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97119107.7A
Other languages
English (en)
Other versions
CN1130052C (zh
Inventor
堀本昌志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1181668A publication Critical patent/CN1181668A/zh
Application granted granted Critical
Publication of CN1130052C publication Critical patent/CN1130052C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0225—Varying the frequency of the oscillations by electronic means the means being associated with an element comprising distributed inductances and capacitances

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

提供一种对位时钟进行同步校正,进行高精度通信的移动通信装置的接收电路。在动作时钟产生电路7中使用了程序控制计数器8。解调器3从接收到的数字信号产生再生时钟。解调器3检测独特字并输出与位时钟同步的检测信号。设置有判定检测信号与再生时钟相位超前/滞后的比较器4和按时钟计数计算位时钟和再生时钟的相位偏差的计数器5。根据比较器4的判定结果和计数器5的计数值改变程序控制计数器8的分频比。

Description

移动通信装置的接收电路
本发明涉及一种使用于PHS(Personal Handyphon System)等的中继站以及终端中的移动通信的接收电路。
作为移动通信，PHS的基地站、中继站和终端之间的关系如图7所示。在PHS基地站61与终端63之间如箭头R所示进行双向无线通信。基地站61例如设置在电话亭等上，通过ISDN线路进行通信。终端63设置在室内等地，当通信困难时，在建筑物的窗上等处设置中继站62。通过中继站62的介入，如箭头S、T所示在基地站61与终端63之间进行双向通信。
现有的中继站62的大致构成如图8所示。接收天线64接收的PHS信号由高频电路(RF)放大，然后送至解调器66。解调器66将信号解调，输出接收数据(RDATA)以及384KHz的再生时钟(RCLK)。然后将接收数据(RDATA)以及再生时钟(RCLK)送到下一级处理部(未图示)。
解调器66需要时钟(MCLK)使其动作，为此，设有温度补偿型晶体振荡器(以下简称“TCXO”)67。TCXO 67输出19.2MHz的时钟(MCLK)。时钟(MCLK)被送到动作时钟产生电路68。
由动作时钟产生电路68给解调器66输出时钟(MCLK)。并且，在动作时钟产生电路68中通过将时钟(MCLK)进行1/50分频产生384KHz的位时钟(BCLK)。通过将时钟(MCLK)进行1/9600分频产生200Hz的帧同步时钟(FSYNC)。
位时钟(BCLK)和帧同步时钟(FSYNC)送到上述的下一级处理部(未图示)。在该处理部(未图示)，利用位时钟(BCLK)和帧同步时钟(FSYNC)处理接收数据(RDATA)，由此得到如图9所示的信号波形图。
但是，在图7中，基地站61和中继站62分别由独立的时钟驱动。在中继站62中再生时钟(RCLK)由从基地站61的接收信号产生，而位时钟(BCLK)由TCXO 67的时钟(MCLK)分频后产生。
在中继站62中TCXO 67有误差时，再生时钟(RCLK)和位时钟(BCLK)将产生误差。由此误差，有可能引起数据错误。另外即使再生时钟(RCLK)和位时钟(BCLK)的频率一致，也可能产生相位偏差，这时，由于相位偏差后进行信号处理，所以对终端63而言，基地站6 1和中继站62的信号有差别。而对终端63而言，基地站61和中继站62的信号以没有差别为好。
本发明的目的正是为了解决这样的课题，在中继站62中对位时钟(BCLK)进行同步校正，提供一种高精度移动通信装置的接收电路。
为了达到上述目的，本发明的第一构成是在包括有接收数字信号的接收部、解调所述数字信号后输出接收数据的解调器，以及从晶体振荡器输出的时钟产生用于所述接收数据处理的位时钟的动作时钟产生电路，在这样的接收电路中，所述动作时钟产生电路内设有程序控制计数器，所述程序控制计数器将所述晶体振荡器输出的时钟分频后产生所述位时钟，所述解调器从所述数字信号产生再生时钟，并通过检测所述数字信号所包含的特定符号的方法输出与所述位时钟同步的检测信号，设置有判定所述检测信号与所述再生时钟相位的超前/滞后的比较器，和利用所述检测信号以所述晶体振荡器输出的时钟为单位计数计算所述位时钟与所述再生时钟的相位差的计数器，根据所述比较器的判定结果和所述计数器的计数值改变所述程序控制计数器的分频比。
这样的构成中，数字信号由接收部接收，由解调器将该数字信号解调，然后由解调器输出接收数据。而且，解调器产生再生时钟，由动作时钟生成电路产生位时钟。位时钟在处理接收数据时使用。通过检测数字信号所包含的特定符号的方法，输出与位时钟同步的检测信号。然后，由比较器判定检测信号与再生时钟相位的超前/滞后。由计数器计数计算位时钟和再生时钟相位的偏差。根据比较器的判定结果和计数值改变程序控制计数器的分频比。这样，位时钟将得到与再生时钟同步的校正。
本发明的第二构成是在第一构成中，所述特定的符号为独特字，使其与在所述动作时钟产生电路中通过分频所述晶体振荡器输出的时钟产生的帧同步时钟同步，来改变所述程序控制计数器的分频比。
这样的构成中，检测独特字时，根据检测方法输出检测信号，然后由计数器按晶体振荡器输出的时钟计数计算相位差。使其与动作时钟产生电路产生的帧同步时钟同步，改变程序控制计数器的分频比。这样，按帧同步时钟的时序进行同步校正。
本发明的第三构成是在第二构成中，所述晶体振荡器输出的时钟为19.2MHz，所述程序控制计数器将所述晶体振荡器输出的时钟进行1/n(式中，n＝1，2…34)分频，从所述程序控制计数器输出的信号进行1/5分频产生位时钟，从所述程序控制计数器输出的信号进行1/9600分频产生所述帧同步时钟。
这样的构成中，晶体振荡器输出19.2MHz的时钟，由程序控制计数器进行1/n分频。没有进行同步校正时，为1/10分频。然后在进行1/5分频产生384KHz的位时钟。将程序控制计数器输出的信号进行1/9600分频产生200Hz的帧同步时钟。同步校正时，改变程序控制计数器的分频比。即使改变分频比也会保持帧同步时钟和位时钟的同步关系。
本发明的第四构成是在第一至三构成中的任何一项中，接收电路使用于介于PHS基地站与终端之间，中继所述数字信号的中继站中。
这样的构成中，中继站中进行信号处理时使用的位时钟与基地站送来的信号是同步的，为此，对终端而言，中继站和基地站的信号没有区别，即使介入了中继站，也能进行高精度信号中继。
下面对附图作简单说明。
图1为表示本发明一实施方案的中继站的PHS接收电路的方框图。
图2为表示PHS通信数据的结构图。
图3为表示同步校正处理的流程图。
图4为表示说明评价同步相位偏差的波形图。
图5为表示位时钟超前时同步校正状况的波形图。
图6为表示位时钟滞后时同步校正状况的波形图。
图7为表示PHS的基地站、中继站及终端的关系图。
图8为表示现有中继站的方框图。
图9为表示现有中继站信号的波形图。
下面是符号说明。
1--天线，2--高频电路，3--解调器，4--比较器，5--计数器，6--温度补偿型晶体振荡器，7--动作时钟产生电路，8--程序控制计数器，9--分频器，10--上升沿检测电路，11--分频器，  62--中继站。
下面，参照附图1-图6，说明本发明一实施方案。移动通信以PHS为例。
图1为表示本实施方案的中继站大致的方框图。PHS的数字信号由天线1接收，接收的数字信号由高频电路(RF)2进行放大，然后将其信号送到解调器3。
解调器3将信号解调，然后从解调器3输出接收数据(RDATA)和384KHz的再生时钟(RCLK)。而且，解调器3检测包含在信号中的独特字(后面将叙述)，并输出独特字检测OK信号(UWDET)。独特字检测OK信号是与位时钟(BCLK)同步的信号。
下面说明独特字。PHS的通信数据结构如图2所示。如图2(a)所示，一帧的长度K为5ms，一帧数据由8个时隙组成，每个时隙的长度L为625μs。在图7所示的基地站61中，各个时隙的顺序为送信1-送信4、接收1-接收4。由此进行4信道的多重通信。一时隙为625μs，包含240比特的信息。因此位时钟为384KHz。各个时隙除包含控制字符和数据以外，还包含称为独特字的符号。
在图1中，温度补偿型晶体振荡器(TCXO)6输出19.2MHz的时钟(MCLK)信号。时钟(MCLK)信号被送到动作时钟产生电路7。送到动作时钟产生电路7的时钟(MCLK)信号首先由程序控制计数器8分频，然后由分频器11进行1/5分频产生位时钟(BCLK)信号。
而且，程序控制计数器8的输出信号由分频器9进行1/9600分频。然后由上升沿检测电路10使位时钟(BCLK)信号的上升沿和帧同步时钟(FSYNC)的上升沿一致。由此产生帧同步时钟(FSYNC)信号。
将独特字检测OK信号(UWDET)、再生时钟(RCLK)、帧同步时钟(FSYNC)输入到比较器4，比较器4在独特字检测OK信号(UWDET)的上升沿处，比较再生时钟(RCLK)和帧同步时钟(FSYNC)。由此判定再生时钟(RCLK)和帧同步时钟(FSYNC)的相位的超前/滞后。其判断结果输出到程序控制计数器8。
由比较器4输出再生时钟(RCLK)和帧同步时钟(FSYNC)，并输入到计数器5。计数器5利用独特字检测OK信号(UWDET)的上升沿，位时钟(BCLK)和再生时钟(RCLK)的偏差以时钟(MCLK)的脉冲数计数。然后计数结果与帧同步时钟(FSYNC)同步后，输出到程序控制计数器8。由程序控制计数器8调整分频比后进行同步校正。
超前/滞后的判定和相位偏差的检测按如下进行。图4为表示信号的一例的波形图。独特字检测OK信号(UWDET)与位时钟(BCLK)同步输出。位时钟(BCLK)相对于再生时钟(RCLK)滞后时，在独特字检测OK信号(UWDET)的上升沿的时刻t，再生时钟(RCLK)如图4中的(a)所示处于高电平(以下以H表示)。
从时刻t到再生时钟(RCLK)成为低电平(以下以L表示)为止的期间A以时钟(MCLK)计数，因此位时钟(BCLK)的滞后的偏差为25-(A的计数值)。
另一方面，位时钟(BCLK)相对于再生时钟(RCLK)超前时，如图4中的(b)所示，在时刻t再生时钟(RCLK)为L状态。从时刻t到再生时钟(RCLK)处于H为止的期间B以时钟(MCLK)计数.因此，超前的偏差为B的计数值。
下面，同步校正处理的流程图如图3所示。处理一开始，首先在第S1步由比较器4(参见图1)检测独特字检测OK信号(UWDET)的上升沿。如果检测不到，处理转到第S7步，19.2MHz的时钟(MCLK)在初段的程序控制计数器8进行1/10分频处理，然后回到第S1步。
另一方面，在第S1步检测到独特字检测OK信号(UWDET)的上升沿。处理转到第S2步，判断再生时钟(RCLK)是否为低电平。
在第S2步，如果再生时钟(RCLK)为L，处理转到第S3步。这时，如上所述，表明位时钟(BCLK)超前于再生时钟(RCLK)。在第S3步，判断再生时钟(RCLK)是否为H。
在第S3步，如果再生时钟(RCLK)不为H，处理转到第S4步，19.2MHz的时钟(MCLK)的上升沿由计数器5(参见图1)进行计数。并将计数值n保存。在第S3步，直到再生时钟(RCLK)变为H以前，一直由第S4步进行计数。
在第S3步，如果再生时钟(RCLK)变为H，处理转到第S5步。在第S5步，检测帧同步时钟(FSYNC)的上升沿。如果检测不到帧同步时钟(FSYNC)的上升沿，就要循环进行第S5步的处理，直到检测出帧同步时钟(FSYNC)的上升沿为止
第S5步，如果检测出帧同步时钟(FSYNC)的上升沿，处理转到第S6步。在第S6步，利用计数值n，将19.2MHz的时钟(MCLK)在初段的程序控制计数器8(参见图1)仅仅进行一次1/(10+n)分频处理。然后在第S7步，由程序控制计数器8将时钟(MCLK)进行1/10分频处理，然后回到第S1步。
在第S2步，再生时钟(RCLK)为H时，处理从第S2步进到第S8步，这时位时钟(BCLK)滞后于再生时钟(RCLK)。在第S8步，判定再生时钟(RCLK)是否为L。
在第S8步，如果再生时钟(RCLK)不为L，处理进到第S9步，19.2MHz的时钟(MCLK)的上升沿由计数器5(参见图1)进行计数，并保存计数值n。然后回到第S8步，直到再生时钟(RCLK)变为L以前，一直由第S9步进行计数。
在第S8步，如果再生时钟(RCLK)变为L，处理进到第S10步。在第S10步，判断计数值n是否在16至25的范围内。如果计数值n不在16至25的范围内，处理进到第S11步，n设置为25。这就象刚打开电源的瞬间一样，送来的是不恰当的信号不能进行校正，因此不进行同步校正。然后处理进到第S12步。
另一方面，当计数值n在16至25的范围内时，处理直接进到第S12步。在第S12步，检测帧同步时钟(FSYNC)的上升沿。如果检测不到，就要循环进行第S12步的处理，直到检测出上升沿为止。如果检测出帧同步时钟(FSYNC)的上升沿，处理进到第S13步。
在第S13步，利用计数值n，将19.2MHz的时钟(MCLK)在初段的程序控制计数器8(参见图1)仅仅进行一次1/{10-(25-n)}分频处理。然后在第S7步，由程序控制计数器8将时钟(MCLK)进行1/10分频处理。
在第S10步，计数值n限制在16至25的范围内。位时钟(BCLK)和再生时钟(RCLK)之间的相位差，即使考虑到TCXO 6的误差，最大也只能到9，所以进行同步校正是足够的范围。而且，与帧同步时钟(FSYNC)同步进行校正，可以防止由于温度的影响晶体振荡器所产生的误差和由于相位差累计而变大。
图5和图6为表示校正状况的信号波形图。图5为表示位时钟(BCLK)超前于再生时钟(RCLK)时的例子的信号波形图。如果在时刻t0处独特字检测OK信号(UWDET)上升，如上所述，计数计算位时钟(BCLK)和再生时钟(RCLK)的相位差，并保存计数值n。
此后，如果在时刻t1处帧同步时钟(FSYNC)上升，程序控制计数器8(参见图1)的分频比被变更，为此，在时间间隔E内仅延长与计数值n相对应的时间，因此，在时刻t2处位时钟(BCLK)与再生时钟(RCLK)的相位变成一致。
另一方面，图6为表示位时钟(BCLK)滞后于再生时钟(RCLK)时的例子的信号波形图。如果在时刻t0处独特字检测OK信号(UWDET)上升，开始以时钟(MCLK)计数计算位时钟(BCLK)和再生时钟(RCLK)的相位差，并保存计数值n。
此后，如果在时刻t3处帧同步时钟(FSYNC)上升，程序控制计数器8(参见图1)的分频比被变更，为此，在时间间隔F内仅缩短由计数值n导出的相位差的时间，因此，在时刻t4处位时钟(BCLK)与再生时钟(RCLK)的相位变成一致。另外，程序控制计数器8(参见图1)的分频比变更后，帧同步时钟(FSYNC)也同时调整时间。
这样，在图7中，由PHS基地站61送来的信号就在中继站62由同步后的位时钟(BCLK)进行处理。因此，在中继站62可以得到与基地站61相同的数据传送时钟的频率和相位。因而，可以进行高精度通信。另外，对于终端63而言，PHS基地站61和中继站62在信号上没有区别，即使设置了中继站62也不会发生数据错误。
另外，在图7中，由一台中继站62与PHS基地站61和终端63进行通信，即使是多段设置中继站62，信号经过多个中继站62进行通信的***，各个中继站62与PHS基地站61的时钟的相位是一致的，因此不会引起数据错误，可以进行高精度通信。
而且，在终端63(参见图7)中也可以设置如图1所示的PHS接收电路，这时，由于在终端63处能够获得与基地站61相同的传送时钟的频率和相位，可以进行高精度通信。
本发明权利要求1的效果为：使用程序控制计数器可以改变分频比，使位时钟的相位与再生时钟的相位保持一致，为此，由接收电路进行信号处理时与送来的信号的传送时钟同步进行处理，这样可以消除由晶体振荡器的误差等原因引起的数据错误。
本发明权利要求2的效果为：独特字检测时判别相位的超前与滞后，计算相位差；此后，依据帧同步时钟的时间，改变程序控制计数器的分频比使相位一致；这样进行合适的同步校正，不使相位差累计变大。
本发明权利要求3的效果为：19.2MHz的时钟由程序控制计数器进行1/n分频；由程序控制计数器输出的信号进行1/5分频，产生384KHz的位时钟；另外，进行1/9600分频产生200Hz的帧同步时钟；分频比可变使得位时钟与帧同步时钟同时得到校正。
本发明权利要求4的效果为：使用PHS中继站，可以使中继站进行与基地站同步的信号处理，因此，对于终端而言，基地站与中继站的信号没有区别，即使介入有中继站也不会使通信的精度劣化。

Claims (4)

1.一种移动通信装置的接收电路，包括有接收数字信号的接收部、解调所述数字信号后输出接收数据的解调器以及从晶体振荡器输出的时钟产生用于所述接收数据处理的位时钟的动作时钟产生电路，其特征是所述动作时钟产生电路内设有程序控制计数器，所述程序控制计数器将所述晶体振荡器输出的时钟分频后产生所述位时钟，所述解调器从所述数字信号产生再生时钟，并通过检测所述数字信号所包含的特定符号的方法输出与所述位时钟同步的检测信号，设置有判定所述检测信号与所述再生时钟相位的超前/滞后的比较器和利用所述检测信号以所述晶体振荡器输出的时钟为单位计数计算所述位时钟与所述再生时钟的相位差的计数器，根据所述比较器的判定结果和所述计数器的计数值改变所述程序控制计数器的分频比。
2.根据权利要求1所述的移动通信装置的接收电路，其特征是所述的特定符号为独特字，使其与在所述动作时钟产生电路中通过分频与所述晶体振荡器输出的时钟产生的帧同步时钟同步，来改变所述程序控制计数器的分频比。
3.根据权利要求2所述的移动通信装置的接收电路，其特征是所述晶体振荡器输出的时钟为19.2MHz，所述程序控制计数器将所述晶体振荡器输出的时钟进行1/n(式中，n＝1，2…34)分频，从所述程序控制计数器输出的信号进行1/5分频产生位时钟，从所述程序控制计数器输出的信号进行1/9600分频产生所述帧同步时钟。
4.根据权利要求1-3中任何一项所述的移动通信装置的接收电路，其特征是接收电路使用于介于PHS基地站与终端之间，中继所述数字信号的中继站中。
CN97119107.7A 1996-10-16 1997-10-07 移动通信装置的接收电路 Expired - Fee Related CN1130052C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP27332196A JP3976362B2 (ja) 1996-10-16 1996-10-16 移動体通信の受信回路
JP273321/96 1996-10-16
JP273321/1996 1996-10-16

Publications (2)

Publication Number Publication Date
CN1181668A true CN1181668A (zh) 1998-05-13
CN1130052C CN1130052C (zh) 2003-12-03

Family

ID=17526259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97119107.7A Expired - Fee Related CN1130052C (zh) 1996-10-16 1997-10-07 移动通信装置的接收电路

Country Status (3)

Country Link
US (1) US5946358A (zh)
JP (1) JP3976362B2 (zh)
CN (1) CN1130052C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100347984C (zh) * 2003-06-09 2007-11-07 株式会社东芝 采样频率变换装置及采样频率变换方法
CN109314567A (zh) * 2016-06-10 2019-02-05 At&T知识产权部有限合伙公司 中继器以及与其一起使用的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2912347B1 (ja) * 1998-04-28 1999-06-28 日本電気アイシーマイコンシステム株式会社 自営用ｐｈｓ親機システムにおけるｉｓｄｎ網とのクロック同期補正方法および回路
WO2005067252A1 (ja) * 2004-01-07 2005-07-21 Matsushita Electric Industrial Co., Ltd. データ受信装置
JP4347746B2 (ja) * 2004-05-26 2009-10-21 Ｏｋｉセミコンダクタ株式会社 同期補正回路
JP4506330B2 (ja) * 2004-07-26 2010-07-21 パナソニック電工株式会社 同期制御方法およびこの同期制御方法を使用した同期信号出力装置
CN112088311A (zh) 2018-03-15 2020-12-15 株式会社日立高新技术 自动分析装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2597689B1 (fr) * 1986-04-22 1988-06-10 Trt Telecom Radio Electr Dispositif pour la recuperation de rythme convenant notamment pour un systeme de transmission d'informations utilisant dans un sens de transmission le principe dit d'a.m.r.t.
ES2090964T3 (es) * 1992-02-19 1996-10-16 Werner Henze Desmodulador para señales de datos de radio.
SE501156C2 (sv) * 1993-04-21 1994-11-28 Ellemtel Utvecklings Ab Referenssignal sammansatt av klocksignal och synkroniseringssignal, anordning och förfarande för synkronisering m.h.a. referenssignal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100347984C (zh) * 2003-06-09 2007-11-07 株式会社东芝 采样频率变换装置及采样频率变换方法
CN109314567A (zh) * 2016-06-10 2019-02-05 At&T知识产权部有限合伙公司 中继器以及与其一起使用的方法

Also Published As

Publication number Publication date
JPH10126329A (ja) 1998-05-15
JP3976362B2 (ja) 2007-09-19
CN1130052C (zh) 2003-12-03
US5946358A (en) 1999-08-31

Similar Documents

Publication Publication Date Title
CN1263317C (zh) 用于补偿通信网络中延迟的***及方法
US6556640B1 (en) Digital PLL circuit and signal regeneration method
US5319679A (en) Method and apparatus for recovering data from a radio signal
CN1061186C (zh) 用于曼彻斯特编码fm信号的解码器
CN1440509A (zh) 补偿本地振荡器频率误差的方法和设备
CN1710908A (zh) 基于设备互联协议组的双向传递时间信息的方法
CN1130052C (zh) 移动通信装置的接收电路
EP0199448B1 (en) Frequency and phase error determination apparatus
CN101090311B (zh) Gps定时脉冲失效后产生维持时钟输出的方法和***
CN1140369A (zh) 适于蜂窝数字分组数据应用的gmsk-已调信号的快速捕获
EP0789465A1 (en) Method and apparatus for clock recovery
CN113541940B (zh) 一种用于量子密钥分发的时间同步方法
CN1879373A (zh) 用于确定频偏误差的设备以及基于该设备的接收机
CN1835389B (zh) 一种可以消除数控振荡器频率误差的方法及相位累加器
JP2912097B2 (ja) 判断指向クロック回復システムを変更するための方法及び装置
US6317441B1 (en) Method and apparatus for synchronizing slot receiving data
JP2002526963A (ja) クロック信号周波数を追従調整するための周波数検出方法および該方法を実施するための周波数検出回路
CN1149757C (zh) 接收电平测定***
CN1297092C (zh) 起停同步式通信电路
CN1233111A (zh) 用多数决定法的过采样型时钟恢复电路
CN1860720A (zh) 用于***之间的网络同步的时钟传输设备
CN1925364A (zh) 一种用于td－scdma***的频率同步方法及使用该方法的装置
CN1143456C (zh) 脉冲串信号接收的方法和装置
CN113163506B (zh) 一种基于循环偏移实Chirp信号的随机接入方法
US6625463B1 (en) Synchronization of super frames in an integrated services digital broadcasting for satellites ISDB-S system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031203

Termination date: 20091109