背景技术
许多接收机需要能够使接收机检测前同步码或某些分界符的检测装置。这在发射机和接收机以异步方式工作的通信***中特别重要。因为接收机不了解什么时候预计信号具有有效载荷(此处也称为信号突发),所以一般将接收机能够检测的前同步码或起始分界符放在有效负荷的前面。
尤其前同步码相位非常短(只有4个比特)的蓝牙通信***,需要在信号突发开始时十分快速地安排用于接收机的程序。在蓝牙应用中,信息以分组的形式传输。一个蓝牙分组具有一个存取码,而存取码具有四个比特的前同步码、64个比特的“同步字”、四个比特的报尾。此存取码在随机有效载荷数据(加上报头)的前面。“同步字”只有涉及接收设备的无线连接才有。即,接收设备明白通过(经由接收机下游处理电路内的相关电路)将同步字与连接的独特字反向相关,在其天线接收的分组是否正被发送给该接收设备(或另一接收设备)。
接收信号通常表现出一些频偏,而这对于接收机可靠地解调包括同步字的分组造成了困难。这意味着在若干微秒中,频偏应当至少在同步字之前被大致地去除掉,并且同时,码元时钟信号的边缘应当大致放置接近于接收到的码元的中间。
为了快速消除蓝牙GFSK调制天线信号中的频偏,通常实施MaxMin
DC提取电路。除这个MaxMin检测之外,一般采用泄漏(leakage)机制来降低噪音的效应。
已知的前同步码检测方案,例如常规模拟蓝牙解调器中使用的MaxMin检测方案,不能非常好地适于数字式实现。若干种前同步码检测方案要求接收机装备有指示信号突发的专用触发信号。而相应的接收机结构也很复杂。
重要的是,前面的噪音不使所需的前同步码设置过程降级(degrade)。在现有技术的蓝牙接收机中使用的MaxMin算法,通常由于前面的噪音而失败。失败这里意味着分组差错率(PER)非常高。如果在存取码中存在过多的比特误差,则接收的分组被认为是分组误差而被拒绝。
如果假设正在接收低的天线输入信号,则低S/N比尤其使对搜索的前同步码序列(例如,“1010”)的定位恶化。在该情况下,接收机前端的噪音使所需信号降级。
基于MaxMin算法的已知蓝牙方法的另一不利之处在于,补偿可能取决于潜在的错误历史值。由于该原因,在激活常规蓝牙接收机之后但在信号突发之前的频率解调信号,将产生用于MaxMin算法的错误的初始值,并且甚至已知泄漏概念的使用,要么减慢偏移量的计算,要么急剧地降低精确度。
本发明的一个目的在于提供一种改进的设备,允许快速和可靠地检测例如在FSK或DFSK通信中使用的前同步码,并且估计和/或消除偏移。
本发明的另一目的在于提供一种包括这种改进设备的改进接收机。
附图说明
现将通过示例参照附图更加详细地描述本发明,其中:
图1是GFSK接收机前端和后端的示意图;
图2是根据本发明的GFSK接收机后端的示意图;
图3A是根据本发明的第一快速偏移补偿单元的示意图;
图3B是根据本发明的第二快速偏移补偿单元的示意图;
图4是根据本发明的第三快速偏移补偿单元的示意图;
图5是根据本发明图4的减法器A和B的一个可能实现的示意图;
图6是说明具有蓝牙前同步码的FSK和GFSK天线信号的示意图表;
图7是说明图6中GFSK天线信号的理想I和Q信号的示意图表;
图8是说明由接收机的多相滤波器引起的失真I和Q信号的示意图表;
图9是说明具有限带噪声和150kHz频偏的失真I和Q信号的示意图表;
图10是说明具有限带噪声的LIF GFSK信号的示意图表;
图11是说明根据本发明的快速偏移补偿单元的输入信号的示意图表,该信号以下称为数字编码的频率解调信号(demod_1p2);
图12是说明与检测到的峰值和满足第一标准的时间点的相关性的示意图表;
图13是说明数字编码的频率解调信号(demod_1p2)和满足第一标准与第二标准的时间内周期的示意图表;
图14是说明数字编码的频率解调信号(demod_1p2)和限幅器阈值信号的示意图表。
具体实施方式
根据本发明的蓝牙无线电接收机10被设计用于GFSK解调,结合图1和2进行描述。如图1所示的相应蓝牙接收机10一般包括具有天线滤波器12和低噪声放大器(LNA)13的模拟前端部分11。直接从RF向LIF(低中频,这里IF=1MHz)转换的正交混频器14,正好跟在低噪声放大器13的后面。正交混频器14输出端的基带I和Q信号(IMIX, OUT和QMIX,OUT)被馈送给多相滤波器15,而多相滤波器15的输出端I_NZIF和Q_NZIF被连接至接收机后端块16。接收机10从前端部分11直到比较器17都是模拟的。后端块16从比较器17之后都是数字的。天线滤波器12输入端12.1的天线信号V天线,例如可以是2.5GHz的信号。正交混频器14输出端的基带I和Q信号(IMIX,OUT和QMIX,OUT)可以具有大约1MHz的平均频率。
接收机10的后端块16(也称为解调器)在图2中示出。它包括两个用作限制器的比较器17。每个比较器17具有不同的输入端。这两个比较器17确定实际的信号I_NZIF和Q_NZIF(其中,x(t)=I_NZIF(t)+jQ_NZIF(t))在复平面的哪个象限。这通过将信号I_NZIF和Q_NZIF中的每一个与零进行比较来完成。从一个象限向下一个象限的每次转移,在X-OR门18的输入侧产生输出信号的边缘(称为受限制的I_NZIF和Q_NZIF信号)。X-OR门18重组受限制的I_NZIF和Q_NZIF信号。触发器19使门输出端18.1的组合信号与时钟信号clk26同步。在本例中,26MHz的信号(clk26)用作使组合信号与26MHz同步的时钟信号。移位寄存器21用作延迟块。它提供触发器输出端19.1的组合及同步信号10倍Ts的延迟。采用具有反相输出的另一X-OR门22,以便倍增(multiply)来自触发器19输出端19.1的组合及同步信号的延迟信号。完成这个工作,以便从组合同步信号中提取频率信息。为了对X-OR门22的输出信号求平均而采用低通滤波器23(LP)。有限脉冲响应(FIR)滤波器可以用作低通滤波器23。例如,滤波器23可以具有32个抽头(tap)。也可以采用具有64个抽头的滤波器。
在低通滤波器23的输出总线23.1,提供表示频率信息的数字信号demod_1p。在本例中,总线23.1宽为9个比特(9比特分辨率)。采用加法器24,以便从信号demod_1p中减去数字值138(对应于IF=1000KHz)。这允许将中心频率设成零。在加法器的输出总线24.1,可以获得数字编码的频率解调信号demod_1p2。此频率解调信号demod_1p2被馈送入快速偏移补偿块20,这体现了本发明的核心。
后端块16还可以包括减少任何剩余偏移的慢速偏移补偿块29,其后面是用作零阈值限幅器的比较器29.1以及时钟恢复单元29.2,而时钟恢复单元29.2从慢速偏移补偿块29输出端29.4所提供的信号demod_soc中提取比特时钟。使用触发器29.3来提供表示被传输的信息的比特(存取码、报头、以及有效载荷)。触发器29.3输出的比特称为RxData。
后端块16从基带I和Q信号I_NZIF与Q_NZIF中提取数据比特(或码元)。为了在I_NZIF和Q_NZIF信号中得到充足的零交叉,采用了LIF结构。例如0的中频将导致更少的零交叉,因此基于比较器17的限制器概念应该不再可用。就处理范围和灵敏度而言,前者结构具有很大的优点:整个后端电路在I和Q比较器17之后完全是数字的。
对基带I_NZIF和Q_NZIF信号使用简单比较器17的概念的缺陷在于可获得的信息的减少。因为天线信号V天线的幅度信息在比较器17之后不再可获得,所以尤其具有前同步码的突发信号的开始相当难于正确定位。
图3A中示出了快速偏移补偿块20的第一实施例的细节。设备20允许确定数字编码的频率解调信号demod_1p2的频偏误差,并允许消除该误差。快速偏移补偿块20包括输入端24.1,用于接收频率解调信号demod_1p2。该信号由用于执行相关的数字装置25处理,并由用于执行最小量-最大量估计的数字装置26处理。为了确定频率解调信号demod_1p2是否同时满足相关性标准和最小量-最大量标准,设备20还包括数字处理装置27、28。这些数字处理装置27、28计算频率解调信号demod_1p2的当前偏移,并且如果两个标准都满足,则消除该当前偏移。只有当相关性标准和最小量-最大量标准同时满足时才消除该偏移。为此,ok_crit1信号和ok_crit2信号分别经由连接27.1和27.2被馈送给数字处理装置27。在输出总线20.1提供频偏降低了或消除了频偏的输出信号demod_foc。
图3B中示出了快速偏移补偿块20的第二实施例的细节。如图3B示意性所示,快速偏移补偿块20还可以借助于微处理器41来实现,而微处理器41具有关联的ROM 42、RAM 43、总线46、并行输入端口44和并行输出端口45。快速偏移补偿的功能由存储在ROM 42中的程序代码来控制,其用代码块42.1、42.2和42.3示意性地表示。代码块42.1在被处理器41执行时促使施加相关性标准,而代码块42.2在被处理器41执行时促使施加最小量-最大量标准。如果两个标准都满足,则代码块42.3促使处理器41确定当前偏移并消除它。在输出端20.1提供频偏降低了的输出信号demod_foc。
图4中示出了第三实施例的更多细节。图4示出了设备20的可能实现细节。设备20包括用于执行相关的数字装置35。这些装置35包括相关器35.1、峰值检测器35.2和比较器35.3。相关器35.1连续运行,并且对其馈送可作为数字编码信号来获得的解调信号demod_1p2(参照图11),其中fs=26MHz,相当于每比特/码元26个采样(注意,本例中Tbit=26Ts)。解调信号demod_1p2的振幅分辨率是9比特。该相关通过将解调信号demod_1p2与500kHz的限时(时间窗口相当于2周期=4μsec)正弦波信号相乘并在4倍的Tbit上被积分来完成。在提供相关性值(参照图12的实线)的4μsec(前同步码相位的持续时间)上对最终的乘积求积分。在输出线35.4提供相关输出。采用具有后续比较器35.3的峰值检测器35.3,以便识别潜在的“1010”序列,检测连续运行的相关性输出在输出线35.4上超过某一值(threshold_1)的所有峰值(参照图12,其中垂直的虚线表示出比较器输出信号ok_crit1为逻辑“1”的时间内所有点)。比较器35.3输出端35.5的输出信号ok_crit1是偏移存储器37.2的输入控制信号,并且指示满足用于序列“1010”的第一标准。输出信号ok_crit1变成逻辑“1”或逻辑“0”取决于此,即比较器输入端的峰值是否超过threshold_1。如果比较器输入端的峰值不超过threshold_1,则它们不被视为用于前同步码检测的潜在候选。
设备20(参照图4)包括(滑动)平均值检测器37.1,其使用与相关器35.1相同的时间窗口、即4μsec,连续地产生解调信号demod_1p2的平均值。该平均值在输出端37.3提供。如果翻滚或滑动的时间窗口包含“1010”的序列(即满足第一和第二标准),则平均值相当于偏移误差加上此时间窗口中噪声的平均值。噪声越高,所确定的偏移量的精确度越低。
存在减法器A 36.1和B 36.2,其具有后续的比较器36.3、36.4。如导言中已经提及的,对于“1010”序列的可靠检测,仅有相关性是不够的。该相关器35.1与峰值检测器35.2和比较器35.3一起,有时为非“1010”序列提供o.k.信号(ok_crit1)。例如,具有比所搜索的序列更大的信号摆动的序列“1110”可以产生与第二码元一般齐的大相关性值=1,因此可以导致错误的解释(参照13的水平虚线)。
为了挑选出这种“错误的”检测,通过进行两次减法来选择第二标准,以便将(相关性时窗口中的)全部四个接收码元与对应的幅度进行比较。在图5示出了一种可能的实现5。如果差sub_A和sub_B超过某个值,即称为threshold_2,则比较器36.3、36.4产生两个附加的o.k.信号,这两个信号被指定为ok_crit2A和ok_crit2B。这两个附加的o.k.信号也被施加给偏移寄存器37.2,如图4所示。比较器36.3、36.4可以通过调节threshold_2来调整。
偏移寄存器37.2被初始化为零,并且始终即在预突发(preburst)和存取码相位期间,如果所有标准(相关性和正与负波之间的某些距离)都满足,则用来自平均值检测器37.1的值更新。偏移量的更新程序导致前者值的总松散,并且具有立即除去在预突发相位期间计算的错误值的优点。这个值是反映接收噪声的随机数(参照图14,具有更新的偏移值),并且与频偏误差完全无关。在激活来自接收机10基带部分的控制信号以及指示存取码的末端(end_of_access_code)之后,偏移寄存器37.2中的值被冻结,直到信号突发的末端。end_of_access_code可以施加给偏移寄存器37.2的输入端37.4。偏移寄存器37.2是寄存器,并且在该输出端37.3提供的平均值被立刻移入该寄存器。
采用偏移补偿器38,以便从解调信号demod_1p2中连续地减去存储在偏移寄存器37.2中的该值。称为信号demod_foc的结果,从大的频偏误差中被释放出。该信号demod_foc仍然包括若干噪声。这个剩余的小误差可以在后续的慢速偏移补偿块29中被降低,如图2所示。
在图5中示出了门电平的一个可能实现,而该门电平具有减法器50A和B的触发器。减法器50可以包括一系列延迟单元50.1。输入信号demod_1p2被逐步地延迟。输出信号sub_A通过从稍后的信号中减去延迟信号之一来提供。输出信号sub_B通过从另一信号中减去延迟信号中的另一个来提供。
设备20的构建块可以使用专用的逻辑电路来实现,或者它们可以使用微处理器或数字信号处理器(DSP)来实现,如有关的图3A、3B和4所述。然而,用微处理器或DSP来实现的缺点在于,与基于逻辑电路的实现相比,它们消耗更多的功率与面积。
用于最小量-最大量估计的数字装置26或36,确定第一对最小量与最大量之间的距离是否大于threshold_2值。如果第二对最小量与最大量之间的距离也大于threshold_2值,则满足第二标准(称为最小量-最大量标准)。
只有当最小量-最大量标准和相关性标准两个都满足时,才检测有效的前同步码,计算并减去频偏。
模拟的理想天线信号V天线,即没有噪声和没有失真的信号,在图6中说明。椭圆线60中示出了前同步码相位。图6中示出了FSK信号(虚线曲线)和GFSK信号(实线曲线)。这两个调制方案之间的唯一差别在于,在GFSK的情况下,采用高斯滤波器来平滑信号,以便限制它的谱宽。这称为脉冲整形。
在图7,示出了用于图6中信号的理想I和Q信号。在信号突发到达前,信号IMIX,OUT和QMIX,OUT等于零。I(t)信号被表示为实线曲线,而Q(t)信号被表示为虚线曲线。功率在图7中也用单独的曲线表示出。
在图8,示出了两个限带的I和Q信号。在图8描绘了由于多相滤波器15造成的失真。
在图9,示出了具有限带噪声的两个限带的I和Q信号。
在图10示出了从天线信号V天线中导出的标准的IF GFSK信号。该信号在本例中具有150kHz的频偏,如水平虚线100所示。标称中心频率IF为1000kHz,如水平实线101所示。
在图11,示出了在低通滤波后的解调信号demod_1p2。根据本发明,该信号demod_1p2用作数字设备的输入信号。标称中心频率IF为1000kHz,如水平线101所示。在多对最小量-最大量之间确定第一差值102和第二差值103,如所示。
图12借助于垂直虚线指示满足第一标准-所谓的相关性标准-的那些时间点。这些时间点借助于与正弦波的相关性被选出,如上所述。如从图12变得明显的,存在许多似乎指示前同步码序列末端的潜在候选。相关性值如图12中实线所示。
图13用于说明和解释用于最小量-最大量估计的数字装置26或36的操作。图13中的水平实线,相当于满足第一标准并且sub_A和sub_B值(参照图4)大于threshold_2的时间窗口。图13中的水平虚线指示因为不满足第二标准(最小量-最大量标准)而被挑选出的无效偏移值。
在图14,偏移寄存器37.2的输出被表示为实线103。
除解调来自输入的GFSK调制信号(天线信号V天线)的码元的主要任务之外,某些信号处理是必须的,例如时钟恢复和频偏补偿。如果两个通信方的参考频率之间存在失配,则产生频偏,在解调信号demod_1p中导致不需要的DC分量。
为了降低成本和功耗,将在未来的蓝牙***中使用数字解调器。相应的数字式实现的接收机后端的主要论点是使用已知的MaxMin算法的快速频偏补偿。有时,计算的偏移量是非常不正确的(或全部是错误的),导致高分组差错率。因为只有4个码元的前同步码相位非常短,所以需要非常快速地安排用于接收机的程序。另外,不知道前同步码序列的准确开始,因此(在激活接收机部分之后,但在突发之前)解调的频率信号产生用于MaxMin算法的错误初始值。这些错误起因于包含巨大频率幅度的(在信号突发之前的)噪声信号。即使使用(在某个时间之后)降低错误初始值影响的已知泄漏概念,也无法满足PER的要求。
根据本发明,用于频偏补偿的设备非常适于与数字解调器结合使用,就像图1和2中所述的那个设备。本发明这里提议:允许使用频率解调信号而不用精确知道信号突发的开始,在非常短的时间内确定大致的偏移。简单选择的接收机结构(参照图1和2)使用比较器代替ADC将模拟的I和Q信号转换成数字域,从天线信号中提取频率信息。
如上所述,所提议的用于快速偏移补偿的数字设备基于相关器。如果天线信号中出现对应于蓝牙前同步码相位的序列“1010”,则频偏值立即被计算并从该信号中减去。为了增加正确检测的可靠性,如上所述,两个标准必须满足。除最小相关值外,正和负半波的峰值必须具有某个距离。每当两个标准都满足(即,电路已经检测到对应的序列)时,偏移误差都被重新计算并被减去。
本发明的另一优点在于,关于前同步码相位实际定位的知识,也允许改进接收机的时钟恢复。一旦使用根据本发明的数字设备检测到前同步码,则输入的接收信号的大致相位信息也是可以得到的,其可以用来初始化数字锁相环(DPLL)。
本发明可以用于使用频移键控(FSK)调制方案的所有通信标准,例如DECT、Pager和蓝牙标准。然而,例如,DECT应用中偏移计算的速度要求比蓝牙宽松,这是由于前同步码相位更长(DECT具有16个前同步码码元),因此,可以应用更简单的方法,其中仅检验相关性标准。在本发明的DECT实现中,除该相关性标准之外,不必应用最小量-最大量标准。
例如,本发明可被用于移动电话及其他移动设备中。
在已经阐述了本发明优选实施例的附图与说明书中,尽管使用了专用术语,但就此给出的描述只采用了一般性且描述性意义上的专业词汇,而并非为了限制。