CN118156155A - 三维封装结构及其形成方法 - Google Patents

Abstract

本发明涉及一种三维封装结构及其形成方法。所述三维封装结构的形成方法包括如下步骤：形成第一重布线层，第一重布线层包括第一表面和第二表面；贴装功能芯片至第一重布线层的第一表面上，功能芯片与第一重布线层电连接；贴装有源芯片至所述第一重布线层的第二表面上，有源芯片与第一重布线层电连接，有源芯片包括第三表面和第四表面，第三表面朝向第二表面，一导电连接结构至少位于有源芯片内；形成至少塑封有源芯片的第一塑封层；去除部分的第一塑封层，暴露导电连接结构。本发明简化了三维封装结构的制造工艺，降低了三维封装结构的制造难度，改善了所述三维封装结构的性能。

Description

三维封装结构及其形成方法

技术领域

本发明涉及集成电路技术领域，尤其涉及一种三维封装结构及其形成方法。

背景技术

目前，半导体集成电路(IC)产业已经经历了指数式增长。IC材料和设计中的技术进步已经产生了数代IC，其中，每代IC都比前一代IC具有更小和更复杂的电路。在IC发展的过程中，功能密度(即每一芯片面积上互连器件的数量)普遍增加，几何尺寸(即使用制造工艺可以产生的最小部件)不断减小。

在封装结构中，为了确保功能芯片与封装基板之间稳定的电连接，通常会在功能芯片与封装基板之间设置桥接芯片，形成2.5D封装结构。所述桥接芯片通常与功能芯片键合连接，但是，大规模的芯片与芯片之间的键合技术尚未成熟。而且，由于在三维封装结构的制程工艺中，是先在形成有重布线层的载体上连接桥接芯片，在塑封桥接芯片之后，然后再在桥接芯片背离重布线层的表面通过铜柱键合连接功能芯片。但是，上述工艺制程由于塑封桥接芯片的塑封材料与载体之间的热膨胀系数的差异，会使得塑封体出现翘曲等形变，从而影响后续有源芯片与功能芯片之间连接的稳定性和可靠性，最终影响封装结构整体的性能和制造良率。另外，由于所述桥接芯片多采用无源芯片，所形成的封装结构仅为2.5D封装，从而限制了封装结构性能的进一步提升。

因此，如何改善封装结构的性能，并简化封装结构的制造工艺，提高封装结构的制造良率，是当前亟待解决的技术问题。

发明内容

本发明提供一种三维封装结构及其形成方法，用于改善封装结构的性能，并简化封装结构的制造工艺，提高封装结构的制造良率。

根据一些实施例，本发明提供了一种三维封装结构的形成方法，包括如下步骤：

形成第一重布线层，所述第一重布线层包括第一表面和与所述第一表面相对的第二表面；

贴装功能芯片至所述第一重布线层的所述第一表面上，所述功能芯片与所述第一重布线层电连接；

贴装有源芯片至所述第一重布线层的所述第二表面上，所述有源芯片与所述第一重布线层电连接，所述有源芯片包括第三表面和与所述第三表面相对的第四表面，所述第三表面朝向所述第二表面，一导电连接结构至少位于所述有源芯片内；

形成至少塑封所述有源芯片的第一塑封层；

去除部分的所述第一塑封层，暴露所述导电连接结构。

在一些实施例中，贴装有源芯片至所述第一重布线层的所述第二表面上之前，还包括如下步骤：

于所述第一重布线层的所述第一表面上形成包覆所述功能芯片的第二塑封层。

在一些实施例中，所述功能芯片包括正面和与所述正面相对的背面，所述功能芯片的正面朝向所述第一重布线层的所述第一表面；贴装有源芯片至所述第一重布线层的所述第二表面上之前，还包括如下步骤：

去除部分的所述第二塑封层，暴露所述功能芯片的背面；

形成覆盖于所述功能芯片的背面上的散热层。

在一些实施例中，贴装有源芯片至所述第一重布线层的所述第二表面上之前，还包括如下步骤：

形成第一导电连接柱于所述第一重布线层的所述第二表面上，所述第一导电连接柱电连接所述第一重布线层。

在一些实施例中，贴装有源芯片至所述第一重布线层的所述第二表面上的具体步骤包括：

提供有源芯片，所述有源芯片包括第三表面和与所述第三表面相对的第四表面；

形成焊接层于所述有源芯片的所述第三表面上；

以所述焊接层朝向所述第二表面的方向连接所述有源芯片至所述第一重布线层的所述第二表面上，所述焊接层电连接所述第一重布线层和所述有源芯片。

在一些实施例中，所述导电连接结构包括位于所述有源芯片的所述第四表面上的第一导电凸块，所述第一塑封层包覆所述第一导电凸块；暴露所述导电连接结构的具体步骤包括：

采用研磨工艺去除部分的所述第一塑封层，暴露所述第一导电凸块。

在一些实施例中，所述导电连接结构包括位于所述有源芯片内的第二导电凸块；暴露所述导电连接结构的具体步骤包括：

采用研磨工艺去除部分的所述第一塑封层和部分的所述有源芯片，暴露所述第二导电凸块。

在一些实施例中，暴露所述导电连接结构之后，还包括如下步骤：

提供第二重布线层；

电连接暴露的所述导电连接结构与所述第二重布线层，所述有源芯片位于所述第一重布线层与所述第二重布线层之间；

于所述第二重布线层背离所述有源芯片的表面上形成引出导电凸块，所述引出导电凸块电连接所述第二重布线层。

根据另一些实施例，本发明还提供了一种三维封装结构，包括：

第一重布线层，所述第一重布线层包括第一表面和与所述第一表面相对的第二表面；

功能芯片，位于所述第一重布线层的所述第一表面上，且所述功能芯片与所述第一重布线层电连接；

有源芯片，包括第三表面和与所述第三表面相对的第四表面，所述有源芯片贴装于所述第一重布线层的所述第二表面上，且所述第三表面朝向所述第二表面，一导电连接结构至少位于所述有源芯片内；

第一塑封层，塑封所述有源芯片，且所述导电连接结构暴露于所述第一塑封层背离所述第一重布线层的表面。

在一些实施例中，还包括：

第二塑封层，位于所述第一重布线层的所述第一表面上，且所述第二塑封层至少包覆所述功能芯片。

在一些实施例中，所述功能芯片包括正面和与所述正面相对的背面，所述功能芯片的正面朝向所述第一重布线层的所述第一表面，所述功能芯片的背面暴露于所述第二塑封层的表面；所述三维封装结构还包括：

散热层，覆盖于所述功能芯片的背面上。

在一些实施例中，所述有源芯片的所述第三表面上具有焊接层，所述焊接层焊接于所述第一重布线层的所述第二表面上，且所述焊接层电连接所述第一重布线层和所述有源芯片。

在一些实施例中，所述导电连接结构包括位于所述有源芯片的所述第四表面上的第一导电凸块，所述第一导电凸块的底面暴露于所述第一塑封层的表面；所述三维封装结构还包括：

第二重布线层，位于所述有源芯片背离所述第一重布线层的一侧，且所述第一导电凸块与所述第二重布线层电连接。

在一些实施例中，所述导电连接结构包括位于所述有源芯片内的第二导电凸块，所述第二导电凸块的底面暴露于所述有源芯片的所述第四表面；所述三维封装结构还包括：

第二重布线层，位于所述有源芯片背离所述第一重布线层的一侧，且所述第二导电凸块与所述第二重布线层电连接。

本发明一些实施例提供的三维封装结构及其形成方法，通过形成第一重布线层来电连接功能芯片和有源芯片，无需直接键合连接功能芯片和有源芯片，从而简化了封装结构的制造工艺，降低了封装结构的制造难度。本发明在将功能芯片贴装于所述第一重布线层的所述第一表面之后，再将所述有源芯片贴装于所述第一重布线层的所述第二表面上，从而避免了贴装所述有源芯片的工艺对所述功能芯片造成的影响，减少了封装结构内部出现翘曲等形变的概率，改善了封装结构的性能。本发明采用桥接芯片的工艺来形成所述有源芯片，且所述有源芯片可以作为桥接芯片，一导电连接结构至少位于所述有源芯片内，且所述导电连接结构暴露于塑封所述有源芯片的第一塑封层的表面，使得电源信号和其他电信号(例如控制电信号)能够通过所述导电连接结构传输至所述有源芯片，从而形成三维封装结构，实现了对封装结构性能的有效改善。本发明另一些实施例通过在所述有源芯片的第三表面上设置焊接层，通过所述焊接层连接所述有源芯片至所述第一重布线层的所述第二表面上，避免了有源芯片上的铜柱直接与第一重布线层键合而导致的键合难度大的问题，从而进一步简化了封装结构的制造工艺，降低了封装结构的制造难度。而且，所述焊接层还能够作为应力释放层，缓解了所述第一重布线层与所述有源芯片之间的应力，从而进一步改善了封装结构的性能。

附图说明

附图1是本发明具体实施方式中三维封装结构的形成方法流程图；

附图2-附图13是本发明具体实施方式在形成三维封装结构的过程中主要的工艺结构示意图。

具体实施方式

下面结合附图对本发明提供的三维封装结构及其形成方法的具体实施方式做详细说明。

本具体实施方式提供了一种三维封装结构的形成方法，附图1是本发明具体实施方式中三维封装结构的形成方法流程图，附图2-附图13是本发明具体实施方式在形成三维封装结构的过程中主要的工艺结构示意图。如图1-图13所示，所述三维封装结构的形成方法，包括如下步骤：

步骤S11，形成第一重布线层21，所述第一重布线层21包括第一表面211和与所述第一表面211相对的第二表面212，如图2所示；

步骤S12，贴装功能芯片30至所述第一重布线层21的所述第一表面211上，所述功能芯片30与所述第一重布线层21电连接，如图3所示；

步骤S13，贴装有源芯片80至所述第一重布线层21的所述第二表面212上，所述有源芯片80与所述第一重布线层21电连接，所述有源芯片80包括第三表面801和与所述第三表面801相对的第四表面802，所述第三表面801朝向所述第二表面212，一导电连接结构至少位于所述有源芯片80内，如图8所示；

步骤S14，形成至少塑封所述有源芯片80的第一塑封层90，如图9所示；

步骤S15，去除部分的所述第一塑封层90，暴露所述导电连接结构，如图10或者图13所示。

在一些实施例中，贴装功能芯片30至所述第一重布线层21的所述第一表面211上的具体步骤包括：

提供功能芯片30，所述功能芯片30包括正面301和与所述正面301相对的背面302；

键合连接所述功能芯片30至所述第一重布线层21的所述第一表面211上，所述功能芯片30的正面朝向所述第一重布线层21的所述第一表面211。

举例来说，可以在载体20上形成所述第一重布线层21。在一示例中，所述第一重布线层21包括第一绝缘材料层和位于所述第一绝缘材料层内的高密度的第一电路走线22。所述功能芯片30不仅可以包括有源器件，也可以包括无源器件。本具体实施方式中所述的有源器件是指需要外部提供能源才能正常工作的电子器件。在一示例中，所述功能芯片30的所述正面301上设置有键合凸块31。所述功能芯片30倒装于所述第一重布线层21的所述第一表面211上，即所述功能芯片30的所述正面301上的所述键合凸块31键合连接于所述第一重布线层21的所述第一表面211上，从而无需进行打线工艺，进一步降低了所述三维封装结构的制造难度。在键合所述功能芯片30至所述第一重布线层21上时，由于所述载体20对所述第一重布线层21的支撑作用，避免了贴装所述功能芯片30至所述第一重布线层21的过程中所述第一重布线层21出现翘曲等形变，从而有助于进一步改善所述三维封装结构的性能。在一示例中，所述功能芯片30的数量为多个，且多个所述功能芯片30沿垂直于所述第一表面211的方向排布或者沿平行于所述第一表面211的方向排布。多个所述功能芯片30的结构可以相同，也可以不同，从而进一步扩展所述三维封装结构的功能。

在一些实施例中，贴装有源芯片80至所述第一重布线层21的所述第二表面212上之前，还包括如下步骤：

于所述第一重布线层21的所述第一表面211上形成包覆所述功能芯片30的第二塑封层40，如图4所示。

在一些实施例中，所述功能芯片包括正面和与所述正面相对的背面，所述功能芯片的正面朝向所述第一重布线层的所述第一表面；贴装有源芯片80至所述第一重布线层21的所述第二表面212上之前，还包括如下步骤：

去除部分的所述第二塑封层40，暴露所述功能芯片30的背面302，如图5所示；

形成覆盖于所述功能芯片30的背面302上的散热层60，如图6所示。

在一示例中，在将所述功能芯片30贴装于所述第一重布线层21的所述第一表面211上之后，可以在所述功能芯片30的所述正面301与所述第一重布线层21的所述第一表面211之间填充第一粘合剂(图中未示出)，以增强所述功能芯片30与所述第一重布线层21之间的连接强度。之后，去除所述载体20，并采用环氧模塑料(Epoxy Molding Compound，EMC)塑封所述功能芯片30，形成位于所述第一重布线层21的所述第一表面211上的所述第二塑封层40，如图4所示。之后，采用研磨工艺去除部分的所述第二塑封层40，暴露所述功能芯片30的所述背面302。接着，沉积金属材料于所述第二塑封层40背离所述第一重布线层21的表面上，形成所述散热层60，并使得所述散热层60至少覆盖所述功能芯片30的所述背面302。通过在所述功能芯片30的所述背面302上设置所述散热层60，有助于增强所述功能芯片30的散热性能，并减少了所述功能芯片30产生的热量向所述第一重布线层21传递，从而增强了所述三维封装结构整体的散热能力。在一示例中，所述散热层60为单层结构，以简化所述三维封装结构的制造工艺。在另一示例中，所述散热层60为多层结构，以进一步增强所述散热层60的散热性能。

在另一示例中，也可以不在所述功能芯片30的所述正面301与所述第一重布线层21的所述第一表面211之间填充第一粘合剂，而是采用所述第二塑封层40直接塑封所述键合凸块31，以进一步简化所述三维封装结构的制造工艺。

在一些实施例中，贴装有源芯片80至所述第一重布线层21的所述第二表面212上之前，还包括如下步骤：

形成第一导电连接柱70于所述第一重布线层21的所述第二表面212上，所述第一导电连接柱70电连接所述第一重布线层21，如图7所示。

在一些实施例中，贴装有源芯片80至所述第一重布线层21的所述第二表面212上的具体步骤包括：

提供有源芯片80，所述有源芯片80包括第三表面801和与所述第三表面801相对的第四表面802；

形成焊接层82于所述有源芯片80的所述第三表面801上；

以所述焊接层82朝向所述第二表面212的方向连接所述有源芯片80至所述第一重布线层21的所述第二表面212上，所述焊接层82电连接所述第一重布线层21和所述有源芯片80，如图8所示。

在一些实施例中，所述导电连接结构包括位于所述有源芯片80的所述第四表面802上的第一导电凸块81，所述第一塑封层90包覆所述第一导电凸块81；暴露所述导电连接结构的具体步骤包括：

采用研磨工艺去除部分的所述第一塑封层90，暴露所述第一导电凸块81，如图9所示。

在一些实施例中，暴露所述导电连接结构之后，还包括如下步骤：

提供第二重布线层100；

电连接暴露的所述导电连接结构与所述第二重布线层100，所述有源芯片80位于所述第一重布线层21与所述第二重布线层100之间；

于所述第二重布线层100背离所述有源芯片80的表面上形成引出导电凸块101，所述引出导电凸块101电连接所述第二重布线层100，如图10所示。

本具体实施方式中所述的有源芯片80是指需要外部提供能源才能正常工作的芯片。本具体实施方式中所述的导电连接结构至少位于所述有源芯片80内是指，在沿垂直于所述有源芯片80的所述第四表面802的方向上，所述导电连接结构的至少部分自所述有源芯片80的所述第四表面延伸至所述有源芯片80的内部。举例来说，可以采用沉积工艺和光刻工艺于所述第一重布线层21的所述第二表面212形成多个所述第一导电连接柱70，且所述第一导电连接柱70与所述第一重布线层21电连接，用于将所述第一重布线层21中的电信号引出或者向所述第一重布线层21传输控制信号。当所述有源芯片80的厚度较薄时，所述导电连接结构可以包括位于所述有源芯片80的所述第三表面801上的第三导电凸块、位于所述有源芯片80的所述第四表面802上的所述第一导电凸块81和位于所述有源芯片80内部的第二导电连接柱，所述第二导电连接柱至少与所述第一导电凸块81电连接。在一示例中，所述第二导电连接柱贯穿所述有源芯片80。之后，在所述第三导电凸块上涂敷焊料，形成所述焊接层82。接着，将所述焊接层82焊接于所述第一重布线层21的所述第二表面212上。由于通过所述焊接层82将所述有源芯片80电连接于所述第一重布线层21的所述第二表面212上，避免了有源芯片上的铜柱直接与第一重布线层键合而导致的键合难度大(例如铜柱直接与所述第一重布线层键合对准难度较大)的问题，从而进一步简化了三维封装结构的制造工艺，降低了三维封装结构的制造难度。而且，所述焊接层还能够作为应力释放层，平衡所述有源芯片80与所述第一重布线层21键合过程中产生的应力，避免了键合应力在所述第一重布线层21与所述有源芯片80内的聚集，从而进一步改善了所述三维封装结构的性能。接着，在所述第一重布线层21的所述第二表面212与所述有源芯片80的所述第三表面之间填充第二粘合剂(图中未示出)，以增强所述有源芯片80与所述第一重布线层21之间的连接强度，且所述第二粘合剂也能有助于缓解由于所述第一重布线层21与所述有源芯片80之间的热膨胀系数不匹配而产生的应力。在其他实施例中，也可以不设置所述第二粘合剂。之后，采用环氧模塑料等塑封料塑封所述有源芯片80和所述第一导电连接柱70，形成位于所述第一重布线层21的所述第二表面212上的所述第一塑封层90。通过在所述第一重布线层21的相对两侧分别形成所述第二塑封层40和所述第一塑封层90，可以平衡所述第一重布线层21相对两侧的应力，减小了所述第一重布线层21发生形变的概率，从而进一步改善了所述三维封装结构的性能。另外，由于在形成所述第一塑封层90之前，已经完成了所述功能芯片30的贴装和塑封工艺，避免了形成所述第一塑封层90的工艺对所述功能芯片30贴装的影响，从而实现了对所述三维封装结构的性能的进一步改善。

在形成所述第一塑封层90之后，可以通过研磨工艺去除部分的所述第一塑封层90，从而暴露所述第一导电凸块81的底面(即所述第一导电凸块81背离所述第一重布线层21的表面)和所述第一导电连接柱70的底面(即所述第一导电连接柱70背离所述第一重布线层21的表面)。通过研磨工艺暴露所述第一导电凸块81和所述第一导电连接柱70之后，键合连接所述第一导电凸块81和所述第二重布线层100以及所述第一导电连接柱70和所述第二重布线层100。由于已经通过研磨工艺暴露了所述第一导电凸块81和所述第一导电连接柱70，从而能够减小所述第一塑封层90的翘曲对所述有源芯片80与所述第二重布线层100电连接的影响，实现了对所述三维封装结构性能的进一步改进。之后，可以采用电镀工艺在所述第二重布线层100背离所述有源芯片80的表面上形成引出导电凸块101，所述引出导电凸块101电连接所述第二重布线层100，如图10所示。

本具体实施方式中采用所述有源芯片80连接所述第二重布线层100和所述第一重布线层21，即采用所述有源芯片80作为封装结构中的桥接芯片，并通过暴露于所述第一塑封层90的所述导电连接结构向所述有源芯片80传输电源信号和其他控制信号，相较于传统的采用无源芯片作为桥接芯片的2.5D封装方式，本具体实施方式采用桥接芯片的工艺来形成有源芯片，实现了三维(3D)封装，从而有助于提高封装结构的封装密度，改善封装结构的性能。在一示例中，所述有源芯片80可以为SRAM(Static Random Access Memory，静态随机存储器)。在另一示例中，所述有源芯片80可以包括低功率电路(例如输入/输出电路)、集成有稳压器的电源开关等。

在另一些实施例中，所述导电连接结构包括位于所述有源芯片80内的第二导电凸块110；暴露所述导电连接结构的具体步骤包括：

去除部分的所述第一塑封层90和部分的所述有源芯片80，暴露所述第二导电凸块110，如图12所示。

举例来说，当所述有源芯片80的厚度较厚时，所述有源芯片80可以包括芯片本体和覆盖于所述芯片本体上的钝化层。所述有源芯片80的所述芯片本体中设置有第二导电凸块110(例如，所述第二导电凸块110贯穿所述芯片本体)，所述钝化层位于所述芯片本体背离所述第一重布线层21的表面上。在一示例中，在将所述有源芯片80贴装于所述第一重布线层21的所述第二表面212(如图11所示)之后，可以采用环氧模塑料等塑封料多次塑封所述有源芯片80和所述第一导电连接柱70，以确保所述有源芯片80和所述第一导电连接柱70能够被充分塑封。之后，可以通过研磨工艺去除部分的所述第一塑封层90和有源芯片80中的所述钝化层，从而暴露所述第二导电凸块110的底面(即所述第二导电凸块110背离所述第一重布线层21的表面)和所述第一导电连接柱70的底面(即所述第一导电连接柱70背离所述第一重布线层21的表面)，如图12所示。接着，键合连接所述第二导电凸块110和所述第二重布线层100以及所述第一导电连接柱70和所述第二重布线层100。之后，可以采用电镀工艺在所述第二重布线层100背离所述有源芯片80的表面上形成引出导电凸块101，所述引出导电凸块101电连接所述第二重布线层100，如图13所示。

本具体实施方式还提供了一种三维封装结构，本具体实施方式提供的三维封装结构可以采用如图1-图13所示的三维封装结构的形成方法形成。所述三维封装结构的示意图可以参见图10和图13。如图2-图13所示，所述三维封装结构，包括：

第一重布线层21，所述第一重布线层21包括第一表面211和与所述第一表面211相对的第二表面212；

功能芯片30，位于所述第一重布线层21的所述第一表面211上，且所述功能芯片30与所述第一重布线层21电连接；

有源芯片80，包括第三表面801和与所述第三表面801相对的第四表面802，所述有源芯片80贴装于所述第一重布线层21的所述第二表面212上，且所述第三表面801朝向所述第二表面212，一导电连接结构至少位于所述有源芯片80内；

第一塑封层90，塑封所述有源芯片80，且所述导电连接结构暴露于所述第一塑封层90背离所述第一重布线层21的表面。

本具体实施方式采用桥接芯片的工艺来形成所述有源芯片80，且所述有源芯片80可以作为桥接芯片，所述导电连接结构至少位于所述有源芯片80内，且所述导电连接结构暴露于塑封所述有源芯片80的第一塑封层90的表面，使得电源信号和其他电信号(例如控制电信号)能够通过所述导电连接结构传输至所述有源芯片80，从而形成三维封装结构，实现了对封装结构性能的有效改善。

在一些实施例中，所述功能芯片30包括正面301和与所述正面301相对的背面302，所述功能芯片30键合连接于所述第一重布线层21的所述第一表面211上，且所述功能芯片30的正面朝向所述第一重布线层21的所述第一表面211。本具体实施方式中，所述功能芯片30倒装于所述第一重布线层21的所述第一表面211上，从而无需进行打线工艺，进一步降低了所述三维封装结构的制造难度。

在一些实施例中，所述三维封装结构还包括：

第二塑封层40，位于所述第一重布线层21的所述第一表面211上，且所述第二塑封层40至少包覆所述功能芯片30。

在一些实施例中，所述功能芯片包括正面和与所述正面相对的背面，所述功能芯片的正面朝向所述第一重布线层的所述第一表面，所述功能芯片30的背面302暴露于所述第二塑封层40的表面；所述三维封装结构还包括：

散热层60，覆盖于所述功能芯片30的背面302上，以增强所述功能芯片30以及所述三维封装结构整体的散热性能。

在一些实施例中，所述有源芯片80的所述第三表面801上具有焊接层82，所述焊接层82焊接于所述第一重布线层21的所述第二表面212上，且所述焊接层82电连接所述第一重布线层21和所述有源芯片80。本具体实施方式通过所述焊接层82将所述有源芯片80连接于所述第一重布线层21的所述第二表面212上，避免了有源芯片上的铜柱直接与第一重布线层键合而导致的键合难度大的问题，从而简化了三维封装结构的制造工艺，降低了三维封装结构的制造难度。而且，所述焊接层82还能够作为应力释放层，缓解了所述第一重布线层21与所述有源芯片80之间的应力，从而进一步改善了所述三维封装结构的性能。

在一些实施例中，所述导电连接结构包括位于所述有源芯片80的所述第四表面802上的第一导电凸块81，所述第一导电凸块81的底面暴露于所述第一塑封层90的表面；所述三维封装结构还包括：

第二重布线层100，位于所述有源芯片80背离所述第一重布线层21的一侧，且所述第一导电凸块81与所述第二重布线层100电连接。

在一些实施例中，所述导电连接结构包括位于所述有源芯片80内的第二导电凸块110，所述第二导电凸块110的底面暴露于所述有源芯片80的所述第四表面802；所述三维封装结构还包括：

第二重布线层100，位于所述有源芯片80背离所述第一重布线层21的一侧，且所述第二导电凸块100与所述第二重布线层100电连接。

本具体实施方式一些实施例提供的三维封装结构及其形成方法，通过形成第一重布线层来电连接功能芯片和有源芯片，无需直接键合连接功能芯片和有源芯片，从而简化了封装结构的制造工艺，降低了封装结构的制造难度。本具体实施方式在将功能芯片贴装于所述第一重布线层的所述第一表面之后，再将所述有源芯片贴装于所述第一重布线层的所述第二表面上，从而避免了贴装所述有源芯片的工艺对所述功能芯片造成的影响，减少了封装结构内部出现翘曲等形变的概率，改善了封装结构的性能。本具体实施方式采用桥接芯片的工艺来形成所述有源芯片，且所述有源芯片可以作为桥接芯片，一导电连接结构至少位于所述有源芯片内，且所述导电连接结构暴露于塑封所述有源芯片的第一塑封层的表面，使得电源信号和其他电信号(例如控制电信号)能够通过所述导电连接结构传输至所述有源芯片，从而形成三维封装结构，实现了对封装结构性能的有效改善。本具体实施方式另一些实施例通过在所述有源芯片的第三表面上设置焊接层，通过所述焊接层连接所述有源芯片至所述第一重布线层的所述第二表面上，避免了有源芯片上的铜柱直接与第一重布线层键合而导致的键合难度大的问题，从而进一步简化了封装结构的制造工艺，降低了封装结构的制造难度。而且，所述焊接层还能够作为应力释放层，缓解了所述第一重布线层与所述有源芯片之间的应力，从而进一步改善了封装结构的性能。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (14)

1.一种三维封装结构的形成方法，其特征在于，包括如下步骤：

形成第一重布线层，所述第一重布线层包括第一表面和与所述第一表面相对的第二表面；

贴装功能芯片至所述第一重布线层的所述第一表面上，所述功能芯片与所述第一重布线层电连接；

贴装有源芯片至所述第一重布线层的所述第二表面上，所述有源芯片与所述第一重布线层电连接，所述有源芯片包括第三表面和与所述第三表面相对的第四表面，所述第三表面朝向所述第二表面，一导电连接结构至少位于所述有源芯片内；

形成至少塑封所述有源芯片的第一塑封层；

去除部分的所述第一塑封层，暴露所述导电连接结构。

2.根据权利要求1所述的三维封装结构的形成方法，其特征在于，贴装有源芯片至所述第一重布线层的所述第二表面上之前，还包括如下步骤：

于所述第一重布线层的所述第一表面上形成包覆所述功能芯片的第二塑封层。

3.根据权利要求2所述的三维封装结构的形成方法，其特征在于，所述功能芯片包括正面和与所述正面相对的背面，所述功能芯片的正面朝向所述第一重布线层的所述第一表面；贴装有源芯片至所述第一重布线层的所述第二表面上之前，还包括如下步骤：

去除部分的所述第二塑封层，暴露所述功能芯片的背面；

形成覆盖于所述功能芯片的背面上的散热层。

4.根据权利要求1所述的三维封装结构的形成方法，其特征在于，贴装有源芯片至所述第一重布线层的所述第二表面上之前，还包括如下步骤：

形成第一导电连接柱于所述第一重布线层的所述第二表面上，所述第一导电连接柱电连接所述第一重布线层。

5.根据权利要求1所述的三维封装结构的形成方法，其特征在于，贴装有源芯片至所述第一重布线层的所述第二表面上的具体步骤包括：

提供有源芯片，所述有源芯片包括第三表面和与所述第三表面相对的第四表面；

形成焊接层于所述有源芯片的所述第三表面上；

以所述焊接层朝向所述第二表面的方向连接所述有源芯片至所述第一重布线层的所述第二表面上，所述焊接层电连接所述第一重布线层和所述有源芯片。

6.根据权利要求1所述的三维封装结构的形成方法，其特征在于，所述导电连接结构包括位于所述有源芯片的所述第四表面上的第一导电凸块，所述第一塑封层包覆所述第一导电凸块；暴露所述导电连接结构的具体步骤包括：

采用研磨工艺去除部分的所述第一塑封层，暴露所述第一导电凸块。

7.根据权利要求1所述的三维封装结构的形成方法，其特征在于，所述导电连接结构包括位于所述有源芯片内的第二导电凸块；暴露所述导电连接结构的具体步骤包括：

采用研磨工艺去除部分的所述第一塑封层和部分的所述有源芯片，暴露所述第二导电凸块。

8.根据权利要求1所述的三维封装结构的形成方法，其特征在于，暴露所述导电连接结构之后，还包括如下步骤：

提供第二重布线层；

电连接暴露的所述导电连接结构与所述第二重布线层，所述有源芯片位于所述第一重布线层与所述第二重布线层之间；

于所述第二重布线层背离所述有源芯片的表面上形成引出导电凸块，所述引出导电凸块电连接所述第二重布线层。

9.一种三维封装结构，其特征在于，包括：

第一重布线层，所述第一重布线层包括第一表面和与所述第一表面相对的第二表面；

功能芯片，位于所述第一重布线层的所述第一表面上，且所述功能芯片与所述第一重布线层电连接；

有源芯片，包括第三表面和与所述第三表面相对的第四表面，所述有源芯片贴装于所述第一重布线层的所述第二表面上，且所述第三表面朝向所述第二表面，一导电连接结构至少位于所述有源芯片内；

第一塑封层，塑封所述有源芯片，且所述导电连接结构暴露于所述第一塑封层背离所述第一重布线层的表面。

10.根据权利要求9所述的三维封装结构，其特征在于，还包括：

第二塑封层，位于所述第一重布线层的所述第一表面上，且所述第二塑封层至少包覆所述功能芯片。

11.根据权利要求10所述的三维封装结构，其特征在于，所述功能芯片包括正面和与所述正面相对的背面，所述功能芯片的正面朝向所述第一重布线层的所述第一表面，所述功能芯片的背面暴露于所述第二塑封层的表面；所述三维封装结构还包括：

散热层，覆盖于所述功能芯片的背面上。

12.根据权利要求9所述的三维封装结构，其特征在于，所述有源芯片的所述第三表面上具有焊接层，所述焊接层焊接于所述第一重布线层的所述第二表面上，且所述焊接层电连接所述第一重布线层和所述有源芯片。

13.根据权利要求9所述的三维封装结构，其特征在于，所述导电连接结构包括位于所述有源芯片的所述第四表面上的第一导电凸块，所述第一导电凸块的底面暴露于所述第一塑封层的表面；所述三维封装结构还包括：

第二重布线层，位于所述有源芯片背离所述第一重布线层的一侧，且所述第一导电凸块与所述第二重布线层电连接。

14.根据权利要求9所述的三维封装结构，其特征在于，所述导电连接结构包括位于所述有源芯片内的第二导电凸块，所述第二导电凸块的底面暴露于所述有源芯片的所述第四表面；所述三维封装结构还包括：

第二重布线层，位于所述有源芯片背离所述第一重布线层的一侧，且所述第二导电凸块与所述第二重布线层电连接。