CN118041330A - 一种基于带隙的上电复位电路 - Google Patents
一种基于带隙的上电复位电路 Download PDFInfo
- Publication number
- CN118041330A CN118041330A CN202410444085.6A CN202410444085A CN118041330A CN 118041330 A CN118041330 A CN 118041330A CN 202410444085 A CN202410444085 A CN 202410444085A CN 118041330 A CN118041330 A CN 118041330A
- Authority
- CN
- China
- Prior art keywords
- pmos tube
- tube
- pmos
- gate
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000007547 defect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开一种基于带隙的上电复位电路,属于集成电路领域,包括带隙电路、电流镜和电流比较器。带隙电路产生了稳定且精确的复位信号,克服了传统上电复位电路长时间上电以及快速掉电时,无法正确产生复位信号的缺点。钳制开关和RC低通滤波器的加入,确保电路受到干扰时不会产生错误的复位信号。整体结构利用最基本的带隙电路、电流比较器以及反相器,便可产生可靠的复位信号,电路结构简单而实用。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种基于带隙的上电复位电路。
背景技术
POR(上电复位)电路用来给芯片提供上电复位信号。在电源上电稳定之前,POR输出复位信号使芯片处于复位状态。在电源稳定后,复位信号被释放,芯片可以进入正常工作模式。Bandgap(带隙)电路是最基本的电路模块之一,大多数芯片都集成Bandgap电路,它可以为芯片提供稳定的、与电源电压无关的基准电压。
传统的POR电路利用电容采样电源电压的变化,但当电源上升时间较长时,可能无法产生复位脉冲,且当电源快速掉电时,电容上存储的电荷无法快速释放,将会导致复位失效,使电路无法正常工作。因此,亟需设计一个可靠的POR电路,使芯片能够进入正确的工作状态。
发明内容
本发明的目的在于提供一种基于带隙的上电复位电路,以解决背景技术中的问题。
为解决上述技术问题,本发明提供了一种基于带隙的上电复位电路,包括:
带隙电路,为芯片提供稳定的、与电源电压无关的基准电压;
电流镜,用于镜像复制输入基准电流,输出电流的大小与输入基准电流成比例;
电流比较器,比较两个输入电流的大小,并输出逻辑高电平或者逻辑低电平;其中,
所述带隙电路包括第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、运算放大器、第一PMOS管、第二PMOS管、第三PMOS管、第一电阻和第二电阻;
第一PMOS管的源端、第二PMOS管的源端和第三PMOS管的源端均接电源电压VDD,第一PMOS管的栅端、第二PMOS管的栅端和第三PMOS管的栅端互联;
第一PMOS管的漏端连接运算放大器的负输入端,第二PMOS管的漏端连接运算放大器的正输入端,运算放大器的输出端同时连接第一PMOS管的栅端和第二PMOS管的栅端;
第一三极管的发射极连接第一PMOS管的漏端,第二三极管的发射极通过第一电阻连接第二PMOS管的漏端;第一三极管的基极和集电极均接地,第二三极管的基极和集电极均接地;第三三极管的发射极通过第二电阻接第三PMOS管的漏端,第三三极管的基极和集电极均接地。
在一种实施方式中,所述电流镜包括第四PMOS管、第六PMOS管、第七NMOS管和第八NMOS管;
第四PMOS管的栅端连接第三PMOS管的栅端,源端连接电源电压VDD,漏端连接第六PMOS管的源端;第六PMOS管的漏端连接第七NMOS管的漏端,第七NMOS管的源端连接第八NMOS管的漏端,第八NMOS管的源端接地;
第六PMOS管的栅端和第七NMOS管的栅端互联。
在一种实施方式中,所述电流比较器包括第五PMOS管、第九NMOS管和反相器;
第五PMOS管的栅端连接第四PMOS管的栅端,源端连接电源电压VDD,漏端同时连接反相器的输入端和第九NMOS管的漏端;
第九NMOS管的栅端同时连接第八NMOS管的栅端和漏端,第九NMOS管的源端接地。
在一种实施方式中,所述基于带隙的上电复位电路还包括低通滤波器,由第零电阻和第零电容构成;所述第零电阻的第一端连接第三PMOS管的漏端,所述第零电容的第一端接地;所述第零电阻的第二端和所述第零电容的第二端共同连接第六PMOS管的栅端和第七NMOS管的栅端。
在一种实施方式中,所述电流镜具有钳制功能,所述第六PMOS管和所述第七NMOS管为钳制开关。
在一种实施方式中,所述第四PMOS管和所述第五PMOS管的宽长比相同,所述第九NMOS管和所述第八NMOS管的宽长比大于1。
本发明提供的一种基于带隙的上电复位电路,带隙电路产生了稳定且精确的复位信号,克服了传统上电复位电路长时间上电以及快速掉电时,无法正确产生复位信号的缺点。钳制开关和RC低通滤波器的加入,确保电路受到干扰时不会产生错误的复位信号。整体结构利用最基本的带隙电路、电流比较器以及反相器,便可产生可靠的复位信号,电路结构简单而实用。
附图说明
图1是本发明提供的一种基于带隙的上电复位电路结构示意图。
图2是基于带隙电路的上电复位电路上电仿真图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种基于带隙的上电复位电路作进一步详细说明。根据下面说明,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种基于带隙的上电复位电路,其结构如图1所示,其中三极管Q1、Q2、Q3、电阻R1、R2、运算放大器A1、PMOS管M1、PMOS管M2和PMOS管M3构成带隙电路,产生的基准电压为:
(1)
VBE1、VBE2、VBE3分别是三极管Q1、Q2、Q3的基极-集电极电压,其中|VBE1-VBE2|的温度系数为正,VBE3温度系数为负,调整R2/R1的值,可使基准电压VBG的温度系数近似为零。采用硅材料CMOS工艺时,VBG的电压约为1.2V。
PMOS管M4、PMOS管M6、NMOS管M7和NMOS管M8为具有钳制功能的电流镜,PMOS管M6和NMOS管M7为钳制开关。PMOS管M5、NMOS管M9和反相器I1构成电流比较器,反相器I1也可以是施密特触发器。PMOS管M4和PMOS管M5的宽长比相同,NMOS管M9和NMOS管M8的宽长比之比例k>1。
电源电压VDD上电时,上电复位电路产生复位信号的过程如图2所示:
具体的工作过程如下:
当VBG<Vgs7+Vgs8时,其中Vgs7和Vgs8分别是NMOS管M7的栅源电压和NMOS管M8的栅源电压;NMOS管M7关闭,NMOS管M8以及NMOS管M9没有电流,A点电压被PMOS管M5拉高,电流比较器输出为低;
当VDD<VBG+Vgs6时,其中VBG~1.2V,Vgs6是PMOS管M6的源栅电压;PMOS管M6关闭,NMOS管M8以及NMOS管M9没有电流,A点电压被PMOS管M5拉高,电流比较器输出为低;
当VBG>Vgs7+Vgs8且VDD>VBG+Vgs6时,其中VBG~1.2V,Vgs7和Vgs8分别是NMOS管M7的栅源电压和NMOS管M8的栅源电压,Vgs6是PMOS管M6的源栅电压;钳制开关PMOS管M6和NMOS管M7导通,NMOS管M8以及NMOS管M9有导通电流。若流过PMOS管M5的电流I(M5)=I,流过NMOS管M9的电流I(M9)>I,A点电压被NMOS管M9拉低,电流比较器输出为高。
其中,电阻R0和电容C0构成一阶低通滤波器,VBG0为低通滤波之前的带隙基准电压,低通滤波后为VBG。一阶低通滤波器既可以稳定基准电压,也可以产生一定的延时,使得基准电压VBG0稳定一段时间后,上电复位电路输出才变为高。
本发明提供的一种基于带隙的上电复位电路,可以利用带隙产生稳定的、与电源电压无关且精确的复位信号参考电平,整体电路稳定且可靠。钳制开关NMOS管M7保证当基准电压未达到正常时,上电复位电路输出始终为低。钳制开关PMOS管M6保证当电源上电过慢或者电源电压过低时,上电复位电路输出始终为低。电阻R0、电容C0组成的低通滤波器既可以稳定基准电压,也可以产生延时,使基准电压稳定一段时间后上电复位电路的输出才变为高,帮助提高上电复位电路的稳定性和可靠性,从而保证整体电路能够正确的产生复位信号。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (6)
1.一种基于带隙的上电复位电路,其特征在于,包括:
带隙电路,为芯片提供稳定的、与电源电压无关的基准电压;
电流镜,用于镜像复制输入基准电流,输出电流的大小与输入基准电流成比例;
电流比较器,比较两个输入电流的大小,并输出逻辑高电平或者逻辑低电平;其中,
所述带隙电路包括第一三极管、第二三极管、第三三极管、第一电阻、第二电阻、运算放大器、第一PMOS管、第二PMOS管、第三PMOS管、第一电阻和第二电阻;
第一PMOS管的源端、第二PMOS管的源端和第三PMOS管的源端均接电源电压VDD,第一PMOS管的栅端、第二PMOS管的栅端和第三PMOS管的栅端互联;
第一PMOS管的漏端连接运算放大器的负输入端,第二PMOS管的漏端连接运算放大器的正输入端,运算放大器的输出端同时连接第一PMOS管的栅端和第二PMOS管的栅端;
第一三极管的发射极连接第一PMOS管的漏端,第二三极管的发射极通过第一电阻连接第二PMOS管的漏端;第一三极管的基极和集电极均接地,第二三极管的基极和集电极均接地;第三三极管的发射极通过第二电阻接第三PMOS管的漏端,第三三极管的基极和集电极均接地。
2.如权利要求1所述的基于带隙的上电复位电路,其特征在于,所述电流镜包括第四PMOS管、第六PMOS管、第七NMOS管和第八NMOS管;
第四PMOS管的栅端连接第三PMOS管的栅端,源端连接电源电压VDD,漏端连接第六PMOS管的源端;第六PMOS管的漏端连接第七NMOS管的漏端,第七NMOS管的源端连接第八NMOS管的漏端,第八NMOS管的源端接地;
第六PMOS管的栅端和第七NMOS管的栅端互联。
3.如权利要求2所述的基于带隙的上电复位电路,其特征在于,所述电流比较器包括第五PMOS管、第九NMOS管和反相器;
第五PMOS管的栅端连接第四PMOS管的栅端,源端连接电源电压VDD,漏端同时连接反相器的输入端和第九NMOS管的漏端;
第九NMOS管的栅端同时连接第八NMOS管的栅端和漏端,第九NMOS管的源端接地。
4.如权利要求3所述的基于带隙的上电复位电路,其特征在于,所述基于带隙的上电复位电路还包括低通滤波器,由第零电阻和第零电容构成;所述第零电阻的第一端连接第三PMOS管的漏端,所述第零电容的第一端接地;所述第零电阻的第二端和所述第零电容的第二端共同连接第六PMOS管的栅端和第七NMOS管的栅端。
5.如权利要求2所述的基于带隙的上电复位电路,其特征在于,所述电流镜具有钳制功能,所述第六PMOS管和所述第七NMOS管为钳制开关。
6.如权利要求3所述的基于带隙的上电复位电路,其特征在于,所述第四PMOS管和所述第五PMOS管的宽长比相同,所述第九NMOS管和所述第八NMOS管的宽长比大于1。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410444085.6A CN118041330B (zh) | 2024-04-15 | 2024-04-15 | 一种基于带隙的上电复位电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410444085.6A CN118041330B (zh) | 2024-04-15 | 2024-04-15 | 一种基于带隙的上电复位电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN118041330A true CN118041330A (zh) | 2024-05-14 |
CN118041330B CN118041330B (zh) | 2024-07-02 |
Family
ID=90986262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410444085.6A Active CN118041330B (zh) | 2024-04-15 | 2024-04-15 | 一种基于带隙的上电复位电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118041330B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09270686A (ja) * | 1996-02-01 | 1997-10-14 | Fujitsu Ltd | パワーオン・リセット回路 |
CN106155160A (zh) * | 2015-03-31 | 2016-11-23 | 成都锐成芯微科技有限责任公司 | 一种具有高电源抑制比特性和自启动电路的带隙基准电路 |
CN108733114A (zh) * | 2017-04-24 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 带隙基准和上电复位的复合功能电路及电子*** |
US10193545B1 (en) * | 2017-08-28 | 2019-01-29 | Silicon Laboratories Inc. | Power-on reset system for secondary supply domain |
CN110739943A (zh) * | 2019-09-09 | 2020-01-31 | 广州粒子微电子有限公司 | 一种带温度补偿的复位电路 |
CN113110678A (zh) * | 2021-04-21 | 2021-07-13 | 湖南融创微电子有限公司 | 基于低电源电压bandgap高可靠的启动电路及控制方法 |
CN214591359U (zh) * | 2020-09-30 | 2021-11-02 | 深圳市汇顶科技股份有限公司 | 上电复位电路 |
US20220077783A1 (en) * | 2020-09-09 | 2022-03-10 | Cypress Semiconductor Corporation | Regulator architecture with load dependent biasing and inrush current control |
US20220103168A1 (en) * | 2020-09-30 | 2022-03-31 | Shenzhen GOODIX Technology Co., Ltd. | Power-on reset circuit |
CN115421549A (zh) * | 2021-06-01 | 2022-12-02 | 上海艾为电子技术股份有限公司 | 自偏置带隙基准电路及其控制方法、电源电路及电子设备 |
WO2023130499A1 (zh) * | 2022-01-10 | 2023-07-13 | 中国科学技术大学 | 一种带隙基准电路 |
CN117353262A (zh) * | 2023-10-23 | 2024-01-05 | 紫光同芯微电子有限公司 | 一种电源箝位电路、io接口及集成电路芯片 |
-
2024
- 2024-04-15 CN CN202410444085.6A patent/CN118041330B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09270686A (ja) * | 1996-02-01 | 1997-10-14 | Fujitsu Ltd | パワーオン・リセット回路 |
CN106155160A (zh) * | 2015-03-31 | 2016-11-23 | 成都锐成芯微科技有限责任公司 | 一种具有高电源抑制比特性和自启动电路的带隙基准电路 |
CN108733114A (zh) * | 2017-04-24 | 2018-11-02 | 中芯国际集成电路制造(上海)有限公司 | 带隙基准和上电复位的复合功能电路及电子*** |
US10193545B1 (en) * | 2017-08-28 | 2019-01-29 | Silicon Laboratories Inc. | Power-on reset system for secondary supply domain |
CN110739943A (zh) * | 2019-09-09 | 2020-01-31 | 广州粒子微电子有限公司 | 一种带温度补偿的复位电路 |
US20220077783A1 (en) * | 2020-09-09 | 2022-03-10 | Cypress Semiconductor Corporation | Regulator architecture with load dependent biasing and inrush current control |
CN214591359U (zh) * | 2020-09-30 | 2021-11-02 | 深圳市汇顶科技股份有限公司 | 上电复位电路 |
US20220103168A1 (en) * | 2020-09-30 | 2022-03-31 | Shenzhen GOODIX Technology Co., Ltd. | Power-on reset circuit |
CN113110678A (zh) * | 2021-04-21 | 2021-07-13 | 湖南融创微电子有限公司 | 基于低电源电压bandgap高可靠的启动电路及控制方法 |
CN115421549A (zh) * | 2021-06-01 | 2022-12-02 | 上海艾为电子技术股份有限公司 | 自偏置带隙基准电路及其控制方法、电源电路及电子设备 |
WO2023130499A1 (zh) * | 2022-01-10 | 2023-07-13 | 中国科学技术大学 | 一种带隙基准电路 |
CN117353262A (zh) * | 2023-10-23 | 2024-01-05 | 紫光同芯微电子有限公司 | 一种电源箝位电路、io接口及集成电路芯片 |
Non-Patent Citations (2)
Title |
---|
YANFEI LIN: "A Temperature-Compensated Power-on-Reset Circuit in 40nm CMOS", 2019 IEEE INTERNATIONAL CONFERENCE ON ELECTRON DEVICES AND SOLID-STATE CIRCUITS (EDSSC), 8 July 2019 (2019-07-08) * |
许长喜: "低压低功耗CMOS带隙电压基准及启动电路设计", 半导体学报, no. 10, 8 October 2005 (2005-10-08) * |
Also Published As
Publication number | Publication date |
---|---|
CN118041330B (zh) | 2024-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110212902B (zh) | 一种上电复位电路 | |
CN100427908C (zh) | 对电源电压和温度变化不敏感的温度检测电路 | |
US5063342A (en) | Temperature threshold sensing circuit | |
CN112039507B (zh) | 一种高精度上电复位和低功耗掉电复位电路 | |
CN103427812B (zh) | 一种上电复位电路及其方法 | |
CN108052154A (zh) | 一种无运放高阶低温漂带隙基准电路 | |
JP2008219486A (ja) | パワーオン検知回路 | |
CN111585550B (zh) | 过压保护用电流比较电路 | |
WO2022143301A1 (zh) | 上电复位电路、集成电路以及电子设备 | |
CN111812388B (zh) | 一种固定电压差检测电路 | |
CN110989760B (zh) | 基于带隙基准电压的检测电路及带隙基准电压电路 | |
CN109976438A (zh) | 带隙基准电压的启动电路 | |
US20240192718A1 (en) | Low noise bandgap reference architecture | |
WO2023103748A1 (zh) | 一种低压检测电路 | |
CN112000162A (zh) | 一种带隙基准电压源 | |
CN118041330B (zh) | 一种基于带隙的上电复位电路 | |
CN116430102B (zh) | 一种宽输入电压范围的电压检测电路 | |
CN116505925B (zh) | 带温度补偿的低功耗上下电复位电路及复位装置 | |
CN111953330A (zh) | 一种与温度无关的低功耗上电复位电路 | |
CN210428232U (zh) | 带隙基准电压的启动电路 | |
CN110739943A (zh) | 一种带温度补偿的复位电路 | |
US11705902B2 (en) | Supply voltage detecting circuit and circuit system using the same | |
Katyal et al. | A self-biased current source based power-on reset circuit for on-chip applications | |
CN114610108A (zh) | 偏置电流生成电路 | |
CN114726352A (zh) | 半导体器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |