CN118014092A - 确定函数分类的量子计算方法、量子线路、设备及介质 - Google Patents

Abstract

本申请涉及一种确定函数分类的量子计算方法，包括以下步骤：S1，初始化n+1个|0>态的量子比特；S2，对前n个量子比特依次执行RZ门、RY门和RZ门操作；S3，对第n+1个量子比特依次执行X门和H门操作；S4，对依次执行RZ门、RY门和RZ门操作后的前n个量子比特和依次执行X门和H门操作后的第n+1个量子比特输入酉矩阵操作门执行布尔函数对应的量子酉操作；S5，对执行布尔函数对应的量子酉操作后的前n个量子比特重复执行步骤S2；S6，测量执行步骤S5后的前n个量子比特并统计前n个量子比特中全0态的量子比特的概率P₀；S7，基于概率P₀的大小，确定布尔函数的类型。本申请通过训练确定RZ门和/或RY门的最佳旋转角度参数，使得分类准确率为100%。

Description

确定函数分类的量子计算方法、量子线路、设备及介质

技术领域

本申请涉及一种量子计算技术领域，特别地涉及一种确定函数分类的量子计算方法、量子线路、设备及介质。

背景技术

量子算法是一种基于量子力学原理执行计算的新型算法，它利用量子比特（Qubit）作为信息的基本单位，通过量子叠加、量子纠缠和量子干涉等特性来解决一些经典算法难以有效解决的问题。在某些情况下，量子算法具有经典算法无法比拟的优势和潜力。例如，著名的量子算法有解决整数质因数分解问题的Shor算法，以及解决无序数据库搜索问题的Grover算法等。

Deutsch-Jozsa问题是量子计算中的一个承诺问题。对于一个布尔函数f:{0,1}^n→{0,1}，承诺它要么是常值函数（所有自变量的函数值相等），要么是平衡函数（一半自变量的函数值为0，另一半自变量的函数值为1）。Deutsch-Jozsa问题的目标是尽可能少地利用量子线路（Oracle）查询布尔函数的函数值，来判定布尔函数是常值函数还是平衡函数。针对该问题，经典确定性算法需要查询2^(n-1)+1次，而著名的量子算法Deutsch-Jozsa算法，只需查询一次Oracle，即可实现对布尔函数的精确分类。相比于经典确定性算法，Deutsch-Jozsa算法在查询复杂度上实现了超指数加速。

但是，由于量子计算机的纠错机制尚未得到充分实现，量子线路中存在噪声和误差，因此，解决布尔函数二分类问题的准确率不高。另外，目前的量子计算机还比较昂贵和复杂，所需的硬件要求较高，限制其在解决Deutsch-Jozsa问题方面的应用范围。

发明内容

针对现有技术中存在的技术问题，本申请提出了一种确定函数分类的量子计算方法，包括以下步骤：S1，初始化n+1个|0>态的量子比特；S2，对前n个量子比特依次执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作；S3，对第n+1个量子比特依次执行X门和H门操作；S4，对依次执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作后的前n个量子比特和依次执行X门和H门操作后的第n+1个量子比特输入所述酉矩阵操作门执行布尔函数对应的量子酉操作；S5，根据预设的次数，对执行布尔函数对应的量子酉操作后的前n个量子比特重复执行步骤S2；S6，测量执行步骤S5后的前n个量子比特并统计前n个所述量子比特中全0态的量子比特的概率P₀；S7，基于概率P₀的大小，确定布尔函数的类型。

如上所述的确定函数分类的量子计算方法，在对前n个量子比特依次执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作之后，所述量子计算方法还包括：对前n个量子比特中相邻的量子比特执行CNOT门操作。

如上所述的确定函数分类的量子计算方法，在确定布尔函数的类型之后，所述量子计算方法还包括：将所述RZ门和/或所述RY门的旋转角度初始化为0；根据计算得到的布尔函数的类型与实际类型，计算损失函数值；将损失函数值通过经典优化器计算得到优化后的RZ门和/或RY门的旋转角度参数值；将优化后的RZ门和/或RY门的旋转角度参数值代入量子线路中再次计算损失函数值，直至优化后的损失函数值收敛于设定阈值。

根据本申请的另一方面，提出一种确定函数分类的量子线路，包括：n路第一量子线路，其中，每路第一量子线路包括连续的RZ门、RY门和RZ门，或者连续的RZ门和RY门，或者RY门，用于对输入的前n个量子比特重复依次执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作，其中，n是大于或等于1的正整数；第二量子线路，包括X门和H门，用于对输入的第n+1个量子比特执行X门和H门操作；酉矩阵操作门，用于对经过所述n路第一量子线路和所述第二量子线路的前n个量子比特和第n+1个量子比特执行布尔函数对应的酉矩阵操作；n路第三量子线路，其中，每个第三量子线路包括连续的RZ门、RY门和RZ门，或者连续的RZ门和RY门，或者RY门，用于对所述酉矩阵操作门输出的前n个量子比特执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作；其中，所述RZ门和RY门的旋转角度参数经过经典优化器优化并固定于量子线路中。

如上所述的确定函数分类的量子线路，n路所述第一量子线路还包括n-1个CNOT门，用于对前n个量子比特执行相邻比特的CNOT门操作。

如上所述的确定函数分类的量子线路，所述第一量子线路与所述第三量子线路的结构一致。

根据本申请的另一方面，提出一种电子设备，包括处理器以及存储有计算机程序指令的存储器；所述处理器执行所述计算机程序指令时实现如上所述的确定函数分类的量子计算方法。

根据本申请的另一方面，提出一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现如上所述的确定函数分类的量子计算方法。

本申请基于有效的HEA设计一种量子线路，其可以灵活设置RZ门、RY门和RZ门或者RZ门和RY门或者RY门，上述门的设置和操作能够比较容易地映射至很多的量子硬件平台，只需执行单量子门和相邻量子比特间的CONT门，无须执行多量子门，易于通过物理实验实现，降低了对硬件特定性的依赖。另外，本申请通过训练获得RZ门和/或RY门的最佳旋转角度参数，使得分类准确率为100%，即实现了精确分类。

附图说明

下面，将结合附图对本申请的优选实施方式进行进一步详细的说明，其中：

图1是根据本申请一个实施例的确定函数分类的量子线路的结构示意图。

图2是根据本申请另一个实施例的基于变分量子算法量子线路的结构示意图。

图3是根据本申请另一个实施例的确定函数分类的量子线路的结构示意图。

图4是根据本申请另一个实施例的基于变分量子算法求解函数二分类问题的结构示意图。

图5是根据本申请另一个实施例的确定函数分类的量子线路的结构示意图。

图6是根据本申请的一个实施例确定函数分类的量子计算方法流程图。

图7是根据本申请一个实施例的变分量子算法中优化方法流程图。

图8是根据本申请的一个实施例现有方案量子线路的结构示意图。

图9是根据本申请的一个实施例初级方案量子线路的结构示意图。

图10是根据本申请的一个实施例一级方案量子线路的结构示意图。

图11是根据本申请的一个实施例二级方案量子线路的结构示意图。

图12是根据本申请的一个实施例三级方案量子线路的结构示意图。

图13是根据本申请的一个实施例最终方案量子线路的结构示意图。

图14是根据本申请的一个实施例优化最终方案量子线路的结构示意图。

图15是根据本申请的一个实施例分类准确率和最终损失值折线图。

图16是根据本申请的一个实施例可训练参数量、收敛回合和训练时长折线图。

图17是根据本申请的一个实施例训练轮数折线图。

图18是根据本申请的一个实施例D-J算法量子线路。

图19是根据本发明一个实施例的电子设备的结构原理框图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

硬件高效拟设（HardwareEfficientAnsatz,HEA）是一种用于量子计算的算法设计方法。HEA的目标是通过优化量子线路的结构和资源利用，提供高效的硬件实现方案。传统的量子算法设计通常依赖于抽象的数学模型和理论考虑，但在实际的量子硬件上实现这些算法往往面临着巨大的挑战，例如需要大量的量子门操作、高精度的控制和测量等。与传统方法相比，HEA考虑了实际量子***的物理特性和实现限制，并通过优化量子线路和编码方案的选择来减少资源和操作的需求。HEA方法的核心思想是在保持算法准确性的前提下，尽可能地减少所需的量子门操作次数和量子比特数量，从而降低硬件实现的复杂性和成本。通过使用HEA设计的量子算法，可以更加高效地利用可用的量子硬件资源，从而提高量子计算的性能和效率。

本申请以解决函数二分类问题为导向，从易于物理实验实现的角度采用HEA设计变分量子算法中的拟设量子线路。HEA可由多层量子线路构成，每层包含两部分：

（1）任意单量子比特门操作；

（2）产生量子纠缠的多量子比特门操作。

考虑到：

（3）CNOT门可以产生量子纠缠；

（4）任意单量子比特U门，可由任意两种旋转门组合实现，如

U=e^{i\alpha}RZ(\beta)RY(\gamma)RZ(\delta)；

其中\alpha,\beta,\gamma,\delta\inR。

基于上述论述，本申请构建了一种有效的HEA，提出一种基于硬件高效拟设的变分量子算法求解Deutsch-Jozsa问题的量子线路，如图1所示，量子线路100包括：n路第一量子线路110、第二量子线路120、酉矩阵操作门130和n路第三量子线路140。其中，n路第一量子线路110中每个第一量子线路包括连续的RZ门、RY门和RZ门，或者连续的RZ门和RY门，或者RY门，其用于对输入的前n个量子比特执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作，其中n是大于等于1的正整数。一路第二量子线路120包括X门和H门，其用于对输入的第n+1个量子比特执行X门和H门操作。酉矩阵操作门130用于对经过所述n路第一量子线路和所述第二量子线路的前n个量子比特和第n+1个量子比特执行布尔函数对应的酉矩阵操作。n路第三量子线路140中每个第三量子线路包括连续的RZ门、RY门和RZ门，或者连续的RZ门和RY门，或者RY门，其用于对所述酉矩阵操作门输出的前n个量子比特执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作。其中，所述RZ门和RY门的旋转角度参数经过经典优化器优化并固定于量子线路中。

本申请基于有效的HEA设计了一种求解函数二分类问题的量子线路。本申请的第一量子线路110和第三量子线路140中包括一个或多个RZ门和一个或多个RY门。其中RZ门和RY门是两种单量子比特旋转门，其分别作用于Bloch球上的Z轴和Y轴，用于在量子比特上执行旋转操作。具体旋转角度由RZ门和RY门中的旋转角度参数决定，例如图1中β₁、β₂、β₃……β_n即对应操作门中的旋转角度参数。其中，第一量子线路110和第三量子线路对应140结构一致即第一量子线路110和第三量子线路的路数和连接方式均相同。

酉矩阵操作门中每一个n变量的布尔函数可以由一个2ⁿ⁺¹×2ⁿ⁺¹的酉矩阵表示。酉矩阵操作门用于在n个输入量子比特和一个输出量子比特之间执行相应的布尔函数。由图1可知，本申请中的第一量子线路110和第三量子线路对应140中的RZ门和RY门中的旋转角度参数可以通过经典优化器优化确定可以实现对量子态的精确操作。这允许量子线路能够准确地执行特定的相位和旋转操作，有助于实现精确的量子算法。另外，本申请基于有效的HEA设计了一种量子线路，其可以灵活设置连续的RZ门、RY门和RZ门或者连续的RZ门和RY门或者RY门，上述门的设置和操作能够比较容易地映射至很多的量子硬件平台，易于硬件实现，降低了对硬件特定性的依赖。

如图1所示，第一量子线路110还包括n-1个CNOT门111，其设置在相邻的第一量子线路110之间；第三量子线路140还包括n-1个CNOT门141，其设置在相邻的第三量子线路141之间。CNOT门111和CNOT门141均用于依次执行相邻比特的CNOT门操作。CNOT门是一种常用的两比特门，它可以用来创建量子纠缠。当CNOT门作用在两个量子比特上时，它会将控制比特的状态传递给目标比特，并且在量子纠缠中起到关键的作用。在第一量子线路和第三量子线路中使用CNOT门操作能够生成多比特的纠缠态，同时保持量子比特之间的连接。

图2是根据本申请另一个实施例的确定函数分类的量子线路的结构示意图。如图2所示，量子线路200包括：n路第一量子线路210、一路第二量子线路220、酉矩阵操作门230和n路第三量子线路240。其中，n路第一量子线路210中每个第一量子线路包括连续的RZ门、RY门、RZ门和CNOT门211。n路第三量子线路240中每个第三量子线路包括连续的RZ门、RY门、RZ门和CNOT门241。第一量子线路210、第二量子线路220、酉矩阵操作门230、第三量子线路240、CNOT门211和CNOT门241的作用与图1中的相同，在此不再赘述。

由图2可知，第一量子线路210和第三量子线路240中均包括RZ门、RY门和RZ门，利用图2中的量子线路解决函数二分类问题，其分类准确率为100%，并且损失值非常低。损失值通常是衡量模型输出结果与实际目标之间差异的指标。它用于量化量子线路的性能。损失值越低，表示性能越好。虽然图2中的量子线路的分类准确率是100%，但是其量子线路中涉及的RZ门和RY门的数量较多。在每次分类计算之前，需要对每一个RZ门和RY门中的旋转角度参数进行训练优化。因为，量子线路200中涉及的可训练参数量较多，训练轮数（epoch）较多，训练时长较长。因此，本申请针对量子线路200中存在的问题，对其进行优化。优化后的量子线路参考图3-5。

图3是根据本申请另一个实施例的确定函数分类的量子线路的结构示意图。如图3所示，量子线路300包括：n路第一量子线路310、一路第二量子线路320、酉矩阵操作门330和n路第三量子线路340。其中，n路第一量子线路310中每个第一量子线路包括连续的RZ门、RY门和CNOT门311。n路第三量子线路340中每个第三量子线路包括连续的RZ门、RY门和CNOT门341。第一量子线路310、第二量子线路320、酉矩阵操作门330、第三量子线路340、CNOT门311和CNOT门341的作用与图1中的相同，在此不再赘述。

由图3可知，第一量子线路310和第三量子线路340中均包括连续的RZ门和RY门，利用图3中的量子线路解决函数二分类问题，其分类准确率为100%。与图2中的量子线路200相比较，图3中的量子线路分别去掉了第一量子线路310中的RZ门和第三量子线路340中的RZ门，降低了训练参数量，减少了训练轮数（epoch），缩短了训练时长。

图4是根据本申请另一个实施例的确定函数分类的量子线路的结构示意图。如图4所示，量子线路400包括：n路第一量子线路410、一路第二量子线路420、酉矩阵操作门430和n路第三量子线路440。其中，n路第一量子线路410中每个第一量子线路包括RY门。n路第三量子线路440中每个第三量子线路包括RY门和CNOT门411。第一量子线路410、第二量子线路420、酉矩阵操作门430、第三量子线路440和CNOT门411的作用与图1中的相同，在此不再赘述。

由图4可知，第一量子线路410和第三量子线路440中均包括RY门，利用图4中的量子线路解决函数二分类问题，其分类准确率为100%。与图3中的量子线路300相比较，图4中的量子线路分别去掉了第一量子线路410中的RZ门、第三量子线路440中的RZ门和第三量子线路440中的CNOT门，进一步降低了训练参数量，减少了训练轮数（epoch），缩短了训练时长。

图5是根据本申请另一个实施例的确定函数分类的量子线路的结构示意图。如图5所示，量子线路500包括：n路第一量子线路510、一路第二量子线路520、酉矩阵操作门530和n路第三量子线路540。其中，n路第一量子线路510中每个第一量子线路包括RY门。n路第三量子线路540中每个第三量子线路包括RY门。第一量子线路510、第二量子线路520、酉矩阵操作门530和第三量子线路540的作用与图1中的相同，在此不再赘述。

由图5可知，第一量子线路510和第三量子线路540中均包括RY门，利用图5中的量子线路解决函数二分类问题，其分类准确率为100%。与图4中的量子线路400相比较，图5中的量子线路分别去掉了第一量子线路510中的CNOT门，进一步降低了训练参数量，减少了训练轮数（epoch），缩短了训练时长。

图6是根据本申请的一个实施例确定函数分类的量子计算方法流程图。如图6所示：包括：

S1，初始化n+1个|0>态的量子比特；

S2，对前n个量子比特依次执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作；

S3，对第n+1个量子比特依次执行X门和H门操作；

S4，对依次执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作后的前n个量子比特和依次执行X门和H门操作后的第n+1个量子比特输入所述酉矩阵操作门执行布尔函数对应的量子酉操作；

S5，根据预设的次数，对执行布尔函数对应的量子酉操作后的前n个量子比特重复执行步骤S2；

S6，测量执行步骤S5后的前n个量子比特并统计前n个所述量子比特中全0态的量子比特的概率P₀；

S7，基于概率P₀的大小，确定布尔函数的类型。

其中，如果P₀大于0.5，则归类标签为“1”，如果P₀小于0.5，则归类标签为“0”。

利用本申请基于硬件高效拟设的变分量子算法的量子线路求解Deutsch-Jozsa问题的方法，通过将50个测试样本经由上述量子线路进行分类，发现可达到100%的分类准确率。

根据本申请的一个实施例，在初始化n+1个|0>态的量子比特之后，所述量子计算方法还包括以下步骤：

S11，分别对前n个量子比特依次执行RZ门和RY门操作；

S12，对依次执行RZ门和RY门操作后输出的n个量子比特中相邻的量子比特执行CNOT门操作；

S13，对第n+1个量子比特依次执行X门和H门操作；

S14，对依次执行RZ门和RY门操作后的前n个量子比特和依次执行X门和H门操作后的第n+1个量子比特输入所述酉矩阵操作门执行布尔函数对应的量子酉操作；

S15，根据预设的次数，对执行布尔函数对应的量子酉操作后的前n个量子比特重复执行步骤S11；

S16，测量重复执行步骤S11后的前n个量子比特并统计前n个所述量子比特中全0态的量子比特的概率P₀；

S17，基于概率P₀的大小，确定布尔函数的类型。

根据本申请的一个实施例，在初始化n+1个|0>态的量子比特之后，所述量子计算方法还包括以下步骤：

S21，分别对前n个量子比特执行RY门操作；

S22，对执行RY门操作后输出的n个量子比特中相邻的量子比特执行CNOT门操作；

S23，对第n+1个量子比特依次执行X门和H门操作；

S24，对执行RY门操作后的前n个量子比特和依次执行X门和H门操作后的第n+1个量子比特输入所述酉矩阵操作门执行布尔函数对应的量子酉操作；

S25，根据预设的次数，对执行布尔函数对应的量子酉操作后的前n个量子比特重复执行步骤S21；

S26，测量重复执行步骤S21后的前n个量子比特并统计前n个所述量子比特中全0态的量子比特的概率P₀；

S27，基于概率P₀的大小，确定布尔函数的类型。

根据本申请的一个实施例，在初始化n+1个|0>态的量子比特之后，所述量子计算方法还包括以下步骤：

S31，分别对前n个量子比特执行RY门操作；

S32，对第n+1个量子比特依次执行X门和H门操作；

S33，对执行RY门操作后的前n个量子比特和依次执行X门和H门操作后的第n+1个量子比特输入所述酉矩阵操作门执行布尔函数对应的量子酉操作；

S34，根据预设的次数，对执行布尔函数对应的量子酉操作后的前n个量子比特重复执行步骤S31；

S35，测量重复执行步骤S31后的前n个量子比特并统计前n个所述量子比特中全0态的量子比特的概率P₀；

S36，基于概率P₀的大小，确定布尔函数的类型。

图7是根据本申请一个实施例的变分量子算法中优化方法流程图。如图7所示：所述算法还包括

S201，将所述RZ门和/或RY门的旋转角度初始化为0；

S202，根据计算得到的布尔函数的类型与实际类型，计算损失函数值；

S203，将损失函数值通过经典优化器计算得到优化后的RZ门和/或RY门的旋转角度参数值；

S204，将优化后的RZ门和/或RY门的旋转角度参数值代入量子线路中再次计算损失函数值，直至优化后的损失函数值收敛于设定阈值。

量子线路中的旋转门（如RZ门和RY门）的性能通常依赖于其旋转角度。通过使用经典优化器调整这些旋转角度，可以最大程度地提高量子线路的性能，使其更适合执行特定任务。为了确保量子线路解决二分类问题的准确率，本申请利用RZ门和/或RY门的旋转角度参数优化方法即RZ门和/或RY门的旋转角度参数训练方法，得到最佳的旋转角度参数，以实现更好的分析性能。其中经典优化器可以是Adam优化器。

为了更清楚地说明本申请实施例可取得的优势，以下基于具体的例子，对本申请实施例的处理过程进行详细描述。本申请以n=4为例，检验本申请量子线路的分类准确率。进一步地，演示本申请量子线路在基础方案上简化量子线路硬件结构的过程，如此减少了可训练参数量，缩短了训练时长。本申请的数据集中共有150个数据样本，只采用前100个样本进行训练，后50个样本用于测试分类准确率。

一量子线路优化过程

图8是根据本申请的一个实施例现有方案量子线路的结构示意图。利用图8中的现有方案量子线路进行测试分类准确率和旋转角度参数训练。举例而言，第一行连续的R_Z门、R_Y门、R_Z门训练后的旋转角度参数分别为：3.15、3.77和1.65。测试分类准确率和旋转角度参数训练得到如下表1的实验结果。

表1：

结论：现有方案量子线路的分类准确率仅为55.19%，性能不佳。

图9是根据本申请的一个实施例初级方案量子线路的结构示意图。如图9所示，初级方案量子线路包括4路第一量子线路、1路第二量子联系、酉矩阵操作门和4路第三量子线路，其中第一量子线路和第三量子线路均包括连续的RZ门、RY门和RZ门。相邻第一量子线路之间设置有CNOT门，相邻第三量子线路之间设置有CNOT门。第一路第一量子线路与最后一路第一量子线路之间设置有CNOT环，第一路第三量子线路与最后一路第三量子线路之间设置有CNOT环。

变分量子算法的核心之一在于拟设线路的搭建。尽管有很多解题路线可供选择(如模仿D-J算法)，但本申请以解决函数二分类问题为导向，完全依赖变分量子算法进行探索。而在设计拟设线路时，在未知解信息的情况下，一种常用思路是从易于实验实现的角度出发，如采用硬件高效拟设（HEA，HardwareEfficientAnsatz）。基于上述思路，本申请设计了如图9所示的初级方案量子线路。初级方案量子线路进行测试分类准确率和旋转角度参数训练，得到如下表2的实验结果。

表2：

结论：相对于现有方案，初级方案的分类准确率提升至100%，也降低了最终损失值。

图10是根据本申请的一个实施例一级方案量子线路的结构示意图。如图10所示，一级方案量子线路在初级方案量子线路的基础上取消了CNOT环（如图10的方框所示）。因为CNOT环在线性拓扑结构的量子硬件上可能不容易实现，取消CNOT环有助于降低对量子硬件的要求。

一级方案量子线路进行测试分类准确率和旋转角度参数训练，得到如下表3的实验结果。

表3：

结论：相对于初级方案，一级方案的分类准确率为100%，也降低了训练时长。

图11是根据本申请的一个实施例二级方案量子线路的结构示意图。如图11所示，二级方案量子线路在一级方案量子线路的基础上减少两层RZ门（如图11的方框所示），能够降低深度，减少量子线路的参数量。二级方案量子线路进行测试分类准确率和旋转角度参数训练，得到如下表4的实验结果。

表4：

结论：相对于一级方案，二级方案的的可训练参数量减少了，提高了最终损失值，降低了训练时长。

图12是根据本申请的一个实施例三级方案量子线路的结构示意图。如图12所示，三级方案量子线路在二级方案量子线路的基础上再减少两层RZ门（如图12的方框所示），能够进一步降低深度，减少量子线路的参数量。三级方案量子线路进行测试分类准确率和旋转角度参数训练，得到如下表5的实验结果。

表5：

结论：相对于二级方案，三级方案的的可训练参数量减少了，仅为8个，降低了训练时长。

图13是根据本申请的一个实施例最终方案量子线路的结构示意图。考虑到最终对函数的分类的依据是末态是否存在全0态，而图13中的量子线路中最后的三个CNOT门（如图13的方框所示）并不会决定全0态的产生与否（反证法容易得证）。因此，进一步去掉第三量子线路中的CNOT门得到最终方案。最终方案量子线路进行测试分类准确率和旋转角度参数训练，得到如下表6的实验结果。

表6：

结论：相对于三级方案，最终方案的训练时长降低了。此外，经过训练后，量子线路中每个RY门的参数均收敛于π/2+kπ，其中k∈Z。

图14是根据本申请的一个实施例优化最终方案量子线路的结构示意图。在最终方案的基础上，本申请对最终方案进行了优化，去掉了第一量子线路中的CNOT门，并且将训练轮数降低至10得到优化最终方案。优化最终方案量子线路进行测试分类准确率和旋转角度参数训练，得到如下表7的实验结果。

表7：

结论：相比最终方案，优化后的最终方案的训练时长仅为2.86秒，进一步降低了训练时长。

二实验结果分析

根据表1-表7中的实验信息，得到图15-17的实验结果分析图。图15是根据本申请的一个实施例分类准确率和最终损失值折线图。图16是根据本申请的一个实施例可训练参数量、收敛回合和训练时长折线图。图17是根据本申请的一个实施例训练轮数折线图。

由图15-17比较可得，（1）除了现有方案，其他方案最终均可实现100%的分类准确率；（2）从初级方案到优化最终方案的优化过程中，可训练参数量及训练时长不断下降，最终可训练参数量仅为8个，训练时长只需2.86秒，优化效果明显。

三理论解释

由上述可知，在最终方案中，经过训练后，量子线路中每个RY门的参数均收敛于π/2+kπ，其中k∈Z。针对此现象给出解释，即量子门与态制备之间的关系以及求和对称性。

量子门与态制备之间的关系

量子门要求酉变换的“全过程性”，从而使酉变换适用于任意初态。例如，X门不仅要求能将|0>态制备到|1>态，还要求该制备过程必须是沿x轴的正向旋转π角度。这样可以保证X门不仅适用于X|0>→|1>，还适用于其他的量子态X（α|0>+β|1>）→α|1>+β|0>，其中，α，β∈C。

态制备只要求将指定的初态制备到指定的末态。例如，将|0>态制备为|1>态。态制备对中间的酉变换无要求，即具体是绕Bloch球x轴还是y轴甚至其他方式，态制备都不作要求。

因此，量子门与态制备之间的关系：量子门与态制备均可实现从初态变换到末态，但是，量子门明确了中间的酉变换，而态制备则对中间的酉变换无要求。

另一方面，已知D-J算法量子线路如图18所示。由于q₀至q₃的初始状态均为|0>，左侧线框中各H门的作用实际上是将q₀至q₃从|0>态变换为态，然后再输入到Oracle线路。换言之，只要能够令q₀至q₃向Oracle输入的状态为|1>态即可。

在本申请的最终方案的第一量子线路中，只需令每个RY（θ）门的旋转角度满足θ=π/2+kπ，即可实现制备|+>态的功能，即实现RY（π/2+kπ）|0>→|+>（忽略全局相位），从而完成态制备任务。同理，D-J算法量子线路中Oracle后的四个量子门，即图18右侧线框中的四个H门也可由四个旋转角度为θ=π/2±kπ的RY（θ）门替换，以将量子比特从|+>态制备为|0>态。

因此，从态制备|+>|0>的角度来看，RY（π/2+kπ）门和D-J线路中的H门时等效的，如下公式（1）所示：

（1）

求和对称性

虽然本申请的最终方案的中多了三个CNOT门，但是却依旧能够得到和D-J算法量子线路相同的结果，这是由求和对称性所引起。

对于四个初始状态均为|0>的量子比特，作用后，得到的量子态如公式2所示：

（2）

其中，α_i0，α_i1，α_i2，α_i3为复数，且满足

（3）

因此，U₁中的CNOT₂₃CNOT₁₂CNOT₀₁（下标中左边的数字表示控制比特，右边的数字表示目标比特）作用在式（2）的量子态上，得到的量子态为

(4)

也就是说，这三个CNOT对于均匀叠加态（即式（2）的量子态）“未起作用”，这是由于这三个CNOT门只变换了均匀叠加态中各量子态的求和顺序，根据求和对称性易知，该均匀叠加态并未发生变化。因此，虽然申请最终方案的中多了三个CNOT门，但是却依旧能够得到和D-J算法量子线路相同的结果。

由上述实验结果可知，本申请设计的全部量子线路的分类准确率均为100%。本申请设计的量子线路可训练参数量少，以最终方案量子线路为例，其仅包括8个RY门，即可训练参数量仅为8。本申请基于HEA 搭建量子线路，其中只需作用单量子比特门和相邻量子比特的 CNOT 门，易于硬件实现。另外，本申请的量子线路训练时长短，以优化最终方案量子线路为例，其训练轮数仅为10，训练时间只需2.86秒，相对于初级方案，训练时间降低了71%。

在另一方面，本发明还提供了一种电子设备，参见图19，图19是根据本发明一个实施例的电子设备的结构原理框图。如图19所示，所述电子设备包括处理器601以及存储有计算机程序指令的存储器602；所述处理器601执行所述计算机程序指令时实现前述实施例中的量子相位编码方法。

具体地，处理器601可以包括中央处理器（CPU）或图形处理器（GPU），或者特定集成电路（Application Specific Integrated Circuit ，ASIC），或者可以被配置成实施本发明实施例的一个或多个集成电路。存储器602可以包括用于数据或指令的存储器。举例来说，存储器602可以是以下至少一者：硬盘驱动器（Hard Disk Drive，HDD）、只读存储器（ROM），随机存取存储器（RAM）、软盘驱动器、闪存、光盘、磁光盘、磁带、通用串行总线（Universal Serial Bus，USB）驱动器或其他物理/有形的存储器存储设备。又如，存储器602包括可移除或不可移除（或固定）的介质。再如，存储器602可在综合网关容灾设备的内部或外部。存储器602可以是非易失性固态存储器。换句话说，通常存储器602包括编码有可执行指令的有形（非暂态）计算机可读存储介质（如存储器设备），其中存储的可执行指令被处理器601执行（如由一个或多个处理器执行）时，可实现本发明实施例中的量子相位编码方法。

在一个示例中，图19所示的电子设备还可包括通信接口603和总线610。其中，处理器601、存储器602、通信接口603通过总线610连接并完成相互间的通信。通信接口603主要用于实现电子设备中各模块、装置、单元和/或设备之间的通信。

总线610包括硬件、软件或两者皆有，可将在线数据流量计费设备的部件彼此耦接在一起。举例来说，总线可包括以下至少一者：加速图形端口（AGP）或其他图形总线、增强工业标准架构（EISA）总线、前端总线（FSB）、超传输（HT）互连、工业标准架构（ISA）总线、无限带宽互连、低引脚数（LPC）总线、存储器总线、微信道架构（MCA）总线、***组件互连（PCI）总线、PCI-Express（PCI-X）总线、串行高级技术附件（SATA）总线、视频电子标准协会局部（VLB）总线或其他合适的总线。总线610可包括一个或多个总线。尽管本发明实施例描述或示出了特定的总线，但本发明实施例可考虑任何合适的总线或互连方式。

在另一方面，本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现前述的量子相位编码方法。

以上示例性地描述了本发明实施例的方法和***的流程图和/或框图，并描述了相关的各个方面。应当理解，流程图和/或框图中的每个方框或其组合，可以由计算机程序指令实现，也可以由执行指定功能或动作的专用硬件来实现，还可由专用硬件和计算机指令的组合来实现。例如，这些计算机程序指令可被提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，以形成一种机器可使得经由这种处理器执行的这些指令使能对流程图和/或框图中的每个方框或其组合中指定的功能/动作的实现。这种处理器可以是通用处理器、专用处理器、特殊应用处理器或者现场可编程逻辑电路。

本发明实施例的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时，其可以例如是电子电路、专用集成电路（ASIC）、适当的固件、插件、功能卡等等；当以软件方式实现时，是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在存储器中，或者通过载波中携带的数据信号在传输介质或者通信链路上传送。代码段可以经由诸如因特网、内联网等的计算机网络被下载。

需说明，本发明并不局限于上文所描述或在图中示出的特定配置和处理。以上所述仅为本发明的具体实施方式，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，所描述的***、设备、模块或单元的具体工作过程，可以参考方法实施例中的对应过程，不需再赘述。应理解，本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种确定函数分类的量子计算方法，其特征在于，包括以下步骤：

S1，初始化n+1个|0>态的量子比特；

S2，对前n个量子比特依次执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作；

S3，对第n+1个量子比特依次执行X门和H门操作；

S4，对依次执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作后的前n个量子比特和依次执行X门和H门操作后的第n+1个量子比特输入酉矩阵操作门执行布尔函数对应的量子酉操作；

S5，根据预设的次数，对执行布尔函数对应的量子酉操作后的前n个量子比特重复执行步骤S2；

S6，测量执行步骤S5后的前n个量子比特并统计前n个所述量子比特中全0态的量子比特的概率P₀；

S7，基于概率P₀的大小，确定布尔函数的类型。

2.根据权利要求1所述的确定函数分类的量子计算方法，其特征在于，在对前n个量子比特依次执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作之后，所述量子计算方法还包括：

对前n个量子比特中相邻的量子比特执行CNOT门操作。

3.根据权利要求1或2所述的确定函数分类的量子计算方法，其特征在于，在确定布尔函数的类型之后，所述量子计算方法还包括：

将所述RZ门和/或所述RY门的旋转角度初始化为0；

根据计算得到的布尔函数的类型与实际类型，计算损失函数值；

将损失函数值通过经典优化器计算得到优化后的RZ门和/或RY门的旋转角度参数值；

将优化后的RZ门和/或RY门的旋转角度参数值代入量子线路中再次计算损失函数值，直至优化后的损失函数值收敛于设定阈值。

4.一种确定函数分类的量子线路，其特征在于，包括：

n路第一量子线路，其中，每路第一量子线路包括连续的RZ门、RY门和RZ门，或者连续的RZ门和RY门，或者RY门，用于对输入的前n个量子比特重复依次执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作，其中，n是大于或等于1的正整数；

第二量子线路，包括X门和H门，用于对输入的第n+1个量子比特执行X门和H门操作；

酉矩阵操作门，用于对经过所述n路第一量子线路和所述第二量子线路的前n个量子比特和第n+1个量子比特执行布尔函数对应的酉矩阵操作；

n路第三量子线路，其中，每个第三量子线路包括连续的RZ门、RY门和RZ门，或者连续的RZ门和RY门，或者RY门，用于对所述酉矩阵操作门输出的前n个量子比特执行RZ门、RY门和RZ门操作，或者RZ门和RY门操作，或者RY门操作；

其中，所述RZ门和RY门的旋转角度参数经过经典优化器优化并固定于量子线路中。

5.根据权利要求4所述的确定函数分类的量子线路，其特征在于，n路所述第一量子线路还包括n-1个CNOT门，用于对前n个量子比特执行相邻比特的CNOT门操作。

6.根据权利要求5所述的确定函数分类的量子线路，其特征在于，所述第一量子线路与所述第三量子线路的结构一致。

7.一种电子设备，其特征在于，包括处理器以及存储有计算机程序指令的存储器；所述处理器执行所述计算机程序指令时实现如权利要求1-3中任一项所述的确定函数分类的量子计算方法。

8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现如权利要求1-3中任一项所述的确定函数分类的量子计算方法。