CN116137536B - 稳定子校验线路构建方法、量子纠错解码方法及相关设备 - Google Patents

Abstract

本发明公开了一种量子纠错解码方法及相关设备，该方法包括：获取稳定子校验线路，所述稳定子校验线路包括数据比特、辅助比特和伴随比特，其产生的量子错误均来自高斯误差偏移信道；运行两次所述稳定子校验线路，得到每次运行后所述辅助比特的第一输出态和所述伴随比特的第二输出态；在基于每次运行后得到的所述第一输出态确定所述数据比特出错时，基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，以及对所述出错的数据比特纠错解码。采用本发明实施例可在数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道时，对出错的数据比特纠错解码。

Description

稳定子校验线路构建方法、量子纠错解码方法及相关设备

技术领域

本发明涉及量子计算技术领域，尤其涉及一种稳定子校验线路构建方法、量子纠错编码方法及相关设备。

背景技术

量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机因其具有相对普通计算机更高效的处理数学问题的能力，例如，能将破解RSA密钥的时间从数百年加速到数小时，故成为一种正在研究中的关键技术。

量子计算模拟是一个借助数值计算和计算机科学来仿真遵循量子力学规律的模拟计算，作为一个仿真程序，它依据量子力学的量子比特的基本定律， 利用计算机的高速计算能力，刻画量子态的时空演化。然而，在实际中量子比特非常容易受到噪声的影响，这极大限制了量子计算的发展，所以量子纠错解码是实现大规模量子计算的基本要求之一。在数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道时，如何对出错的数据比特纠错解码是一个需要解决的技术问题。

发明内容

本发明实施例提供一种稳定子校验线路构建方法、量子纠错编码方法及相关设备，用于在数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道时，对出错的数据比特纠错解码。

第一方面，本发明实施例提供一种量子纠错解码方法，包括：

获取稳定子校验线路，所述稳定子校验线路包括数据比特、辅助比特和伴随比特，所述数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道；

运行两次所述稳定子校验线路，得到每次运行后所述辅助比特的第一输出态和所述伴随比特的第二输出态；

在基于每次运行后得到的所述第一输出态确定所述数据比特出错时，基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，以及对所述出错的数据比特纠错解码。

可选的，所述基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，包括：

基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定第一条件误差概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述第二条件误差概率；

基于所述第一条件误差概率、所述第二条件误差概率和所述第二输出态确定所述出错的数据比特。

可选的，所述基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定第一条件误差概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述第二条件误差概率，包括：

基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定偏移量的第一概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述偏移量的第二概率；

基于所述第一概率确定第一条件误差概率，基于所述第二概率确定第二条件误差概率。

可选的，所述基于所述第一条件误差概率、所述第二条件误差概率和所述第二输出态确定所述出错的数据比特，包括：

构建两个二维受限晶格，所述二维受限晶格的顶点用于表示所述伴随比特，每个所述二维受限晶格对应运行一次所述稳定子校验线路；

分别基于每次运行后确定的所述第二输出态在两个所述二维受限晶格中确定报错的伴随比特对应的目标顶点；

将两个所述二维受限晶格中对应的所述目标顶点进行连接得到三维的受限晶格；

基于所述第一条件误差概率和所述第二条件误差概率为所述三维受限晶格中的边赋予权重值；

基于赋予权重值后的边对所述目标顶点进行两两配对，得到多种配对方式；

确定多种所述配对方式中的目标配对方式，以及基于所述目标配对方式确定出错的数据比特。

可选的，所述构建两个二维受限晶格，包括：

将两个颜色码的比特排布结构转化成两个对偶晶格；

分别移除两个所述对偶晶格中的预设颜色顶点以及所述预设颜色顶点关联的边和面，得到两个二维受限晶格。

可选的，所述方法还包括：

获取所述高斯误差偏移信道对应的第一酉算符、第二酉算符，以及获取第一纠错算符和第一CNOT门；

依次将所述第一酉算符对应的第一量子逻辑门添加到所述数据比特上，将所述第一纠错算符对应的第二量子逻辑门添加到所述数据比特和所述辅助比特上，将所述第一CNOT门添加到所述数据比特和所述伴随比特上，将所述第二酉算符对应的第三量子逻辑门添加到所述伴随比特上，得到稳定子校验线路。

可选的，所述第一纠错算符包括第二CNOT门、所述高斯误差偏移信道对应的第三酉算符和第二纠错算符，所述将所述第一纠错算符对应的第二量子逻辑门添加到所述数据比特和所述辅助比特上，包括：

将所述第二CNOT门添加到所述数据比特和所述辅助比特上，将所述第三酉算符对应的第四量子逻辑门添加到所述辅助比特上，以及将所述第二纠错算符添加到所述数据比特上。

可选的，若所述稳定子校验线路用于检验所述数据比特是否发生比特翻转，则所述数据比特为控制位，所述伴随比特为被控制位，所述数据比特和所述辅助比特均为第一数量；

若所述稳定子校验线路用于检验所述数据比特是否发生相位翻转，则所述数据比特为被控制位，所述伴随比特为控制位，所述数据比特和所述辅助比特均为第二数量；所述第一数量不等于所述第二数量。

第二方面，本发明实施例提供一种量子纠错解码装置，包括：

获取单元，用于获取稳定子校验线路，所述稳定子校验线路包括数据比特、辅助比特和伴随比特，所述数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道；

运行单元，用于运行两次所述稳定子校验线路，得到每次运行后所述辅助比特的第一输出态和所述伴随比特的第二输出态；

确定单元，用于在基于每次运行后得到的所述第一输出态确定所述数据比特出错时，基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，以及对所述出错的数据比特纠错解码。

可选的，在所述基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特方面，所述确定单元，具体用于：

基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定第一条件误差概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述第二条件误差概率；

基于所述第一条件误差概率、所述第二条件误差概率和所述第二输出态确定所述出错的数据比特。

可选的，在所述基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定第一条件误差概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述第二条件误差概率方面，所述确定单元具体用于：

基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定偏移量的第一概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述偏移量的第二概率；

基于所述第一概率确定第一条件误差概率，基于所述第二概率确定第二条件误差概率。

可选的，在所述基于所述第一条件误差概率、所述第二条件误差概率和所述第二输出态确定所述出错的数据比特方面，所述确定单元具体用于：

构建两个二维受限晶格，所述二维受限晶格的顶点用于表示所述伴随比特，每个所述二维受限晶格对应运行一次所述稳定子校验线路；

分别基于每次运行后确定的所述第二输出态在两个所述二维受限晶格中确定报错的伴随比特对应的目标顶点；

将两个所述二维受限晶格中对应的所述目标顶点进行连接得到三维的受限晶格；

基于所述第一条件误差概率和所述第二条件误差概率为所述三维受限晶格中的边赋予权重值；

基于赋予权重值后的边对所述目标顶点进行两两配对，得到多种配对方式；

确定多种所述配对方式中的目标配对方式，以及基于所述目标配对方式确定出错的数据比特。

可选的，在所述构建两个二维受限晶格方面，所述确定单元具体用于：

将两个颜色码的比特排布结构转化成两个对偶晶格；

分别移除两个所述对偶晶格中的预设颜色顶点以及所述预设颜色顶点关联的边和面，得到两个二维受限晶格。

可选的，所述获取单元还用于：

获取所述高斯误差偏移信道对应的第一酉算符、第二酉算符，以及获取第一纠错算符和第一CNOT门；

依次将所述第一酉算符对应的第一量子逻辑门添加到所述数据比特上，将所述第一纠错算符对应的第二量子逻辑门添加到所述数据比特和所述辅助比特上，将所述第一CNOT门添加到所述数据比特和所述伴随比特上，将所述第二酉算符对应的第三量子逻辑门添加到所述伴随比特上，得到稳定子校验线路。

可选的，所述第一纠错算符包括第二CNOT门、所述高斯误差偏移信道对应的第三酉算符和第二纠错算符，在所述将所述第一纠错算符对应的第二量子逻辑门添加到所述数据比特和所述辅助比特上方面，所述获取单元具体用于：

将所述第二CNOT门添加到所述数据比特和所述辅助比特上，将所述第三酉算符对应的第四量子逻辑门添加到所述辅助比特上，以及将所述第二纠错算符添加到所述数据比特上。

可选的，若所述稳定子校验线路用于检验所述数据比特是否发生比特翻转，则所述数据比特为控制位，所述伴随比特为被控制位，所述数据比特和所述辅助比特均为第一数量；

若所述稳定子校验线路用于检验所述数据比特是否发生相位翻转，则所述数据比特为被控制位，所述伴随比特为控制位，所述数据比特和所述辅助比特均为第二数量；所述第一数量不等于所述第二数量。

本发明的又一实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行以实现上述任一项所述的方法。

本发明的又一实施例提供了一种电子设备，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如上述任一项所述的方法中的步骤的指令。

可以看出，在本发明实施例中，在数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道时，获取包括数据比特、辅助比特和伴随比特的稳定子校验线路，运行两次稳定子校验线路，得到每次运行后辅助比特的第一输出态和伴随比特的第二输出态；在基于每次运行后得到的第一输出态确定数据比特出错时，基于数据比特的第一噪声参数、辅助比特的第二噪声参数、伴随比特的第三噪声参数和第二输出态确定出错的数据比特，以及对出错的数据比特纠错解码，从而实现了在数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道时，对出错的数据比特纠错解码。

本发明的这些方面或其他方面在以下实施例的描述中会更加简明易懂。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种量子纠错解码方法的计算机终端的硬件结构框图；

图2为本发明实施例提供的一种量子纠错解码方法的流程示意图；

图3为本发明实施例提供的一种用于检验所述数据比特是否发生比特翻转的稳定子校验线路图；

图4为本发明实施例提供的图3对应的第一纠错算符作用的量子线路图；

图5为本发明实施例提供的一种用于检验所述数据比特是否发生相位翻转的稳定子校验线路图；

图6为本发明实施例提供的图5对应的第一纠错算符作用的量子线路图；

图7为本发明实施例提供的一种8,8,4颜色码的比特布局图；

图8为本发明实施例提供的一种图7所示的颜色码的比特布局图对应的对偶晶格的示意图；

图9为本发明实施例提供的一种二维受限晶格的示意图；

图10为本发明实施例提供的一种三维受限晶格的示意图；

图11为本发明实施例提供的一种包含出错的数据比特的二维晶格的示意图；

图12为本发明实施例提供的一种量子纠错解码装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

以下分别进行详细说明。

本发明的说明书和权利要求书及所述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

本发明实施例首先提供了一种量子纠错解码方法，该方法可以应用于电子设备，如计算机终端，具体如普通电脑、量子计算机等。

下面以运行在计算机终端上为例对其进行详细说明。图1为本发明实施例提供的一种量子纠错解码方法的计算机终端的硬件结构框图。如图1所示，计算机终端可以包括一个或多个（图1中仅示出一个）处理器102（处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置）和用于存储基于量子线路的量子纠错解码方法的存储器104，可选地，上述计算机终端还可以包括用于通信功能的传输装置106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述计算机终端的结构造成限定。例如，计算机终端还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

存储器104可用于存储应用软件的软件程序以及模块，如本发明实施例中的量子纠错解码方法对应的程序指令/模块，处理器102通过运行存储在存储器104内的软件程序以及模块，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至计算机终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

传输装置106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括计算机终端的通信供应商提供的无线网络。在一个实例中，传输装置106包括一个网络适配器（Network Interface Controller，NIC），其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输装置106可以为射频（Radio Frequency，RF）模块，其用于通过无线方式与互联网进行通讯。

需要说明的是，真正的量子计算机是混合结构的，它包含两大部分：一部分是经典计算机，负责执行经典计算与控制；另一部分是量子设备，负责运行量子程序进而实现量子计算。而量子程序是由量子语言如QRunes语言编写的一串能够在量子计算机上运行的指令序列，实现了对量子逻辑门操作的支持，并最终实现量子计算。具体的说，量子程序就是一系列按照一定时序操作量子逻辑门的指令序列。

在实际应用中，因受限于量子设备硬件的发展，通常需要进行量子计算模拟以验证量子算法、量子应用等等。量子计算模拟即借助普通计算机的资源搭建的虚拟架构（即量子虚拟机）实现特定问题对应的量子程序的模拟运行的过程。通常，需要构建特定问题对应的量子程序。本发明实施例所指量子程序，即是经典语言编写的表征量子比特及其演化的程序，其中与量子计算相关的量子比特、量子逻辑门等等均有相应的经典代码表示。

量子线路作为量子程序的一种体现方式，也称量子逻辑电路，是最常用的通用量子计算模型，表示在抽象概念下对于量子比特进行操作的线路，其组成包括量子比特、线路（时间线）、以及各种量子逻辑门，最后常需要通过量子测量操作将结果读取出来。

不同于传统电路是用金属线所连接以传递电压信号或电流信号，在量子线路中，线路可看成是由时间所连接，亦即量子比特的状态随着时间自然演化，在这过程中按照哈密顿运算符的指示，一直到遇上逻辑门而***作。

一个量子程序整体上对应有一条总的量子线路，本发明所述量子程序即指该条总的量子线路，其中，该总的量子线路中的量子比特总数与量子程序的量子比特总数相同。可以理解为：一个量子程序可以由量子线路、针对量子线路中量子比特的测量操作、保存测量结果的寄存器及控制流节点（跳转指令）组成，一条量子线路可以包含几十上百个甚至千上万个量子逻辑门操作。量子程序的执行过程，就是对所有的量子逻辑门按照一定时序执行的过程。需要说明的是，时序即单个量子逻辑门被执行的时间顺序。

需要说明的是，经典计算中，最基本的单元是比特，而最基本的控制模式是逻辑门，可以通过逻辑门的组合来达到控制电路的目的。类似地，处理量子比特的方式就是量子逻辑门。使用量子逻辑门，能够使量子态发生演化，量子逻辑门是构成量子线路的基础，量子逻辑门包括单比特量子逻辑门，如Hadamard门(H门，阿达马门)、泡利-X门（X门）、泡利-Y门（Y门）、泡利-Z门（Z门）、RX门、RY门、RZ门等等；多比特量子逻辑门，如CNOT门、CR门、iSWAP门、Toffoli门等等。量子逻辑门一般使用酉矩阵表示，而酉矩阵不仅是矩阵形式，也是一种操作和变换。一般量子逻辑门在量子态上的作用是通过酉矩阵左乘以量子态右矢对应的矩阵进行计算。

在实际中量子比特非常容易受到噪声的影响，这极大限制了量子计算的发展，所以量子纠错解码是实现大规模量子计算的基本要求之一。在数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道时，如何对出错的数据比特纠错解码是一个需要解决的技术问题。

在介绍量子纠错解码之前，首先介绍一下经典纠错码的重复码。对于传送比特的信道，在信道中传输时会以一定的概率出现比特错误，比如将比特1翻转为0，或者将比特0翻转为1。为了提高传送信息的可信度，在传送1bit信息时，将要传送的信息重复多次在发送出去（信道编码），如下表所示，重复3次发送出去：

表1经典的比特信息编码表

接受者在接收到信道的信息后，必须判断接收到的信息是0还是1，这个时候只需要数一下接收到的信息中0和1的次数，并采用多数决定法解码，即次数多的以防决定信息是什么。例如接收到的信息为{000,001,010,100}中的某一个，就判断为0；若接收到的信息属于{011,101,110,111}，则判断该信息为1。通过这种方式可以极大的降低信息传送过程中发生错误的概率。

在量子计算中，量子比特的量子态为叠加态，例如，可能发生的错误包括比特翻转错误和相位翻转错误。比特翻转错误与经典的一样，即一个量子比特在信道传输后变成了/>，或者一个量子比特/>在信道传输后变成了/>。相位翻转错误即发送端发送的信息为/>，在接收端变成了/>。因此，在量子计算中，同样需要对量子比特进行纠错解码。

稳定子编码（StabilizerCode）是量子纠错码中常用的一种。在介绍稳定子编码之前，先引入泡利（Pauli）群，一维的Pauli群如下：

由单位算符和三个Pauli算符构成。n阶Pauli群则定义为n个以为Pauli的张量积：

Pauli算符有很多很好并且很直观的性质，这也导致了Pauli群有很多很好的性质。比如任意两个元素或者对易或者反对易，元素的本征值都只有两个，X对应比特翻转错误，Z对应相位翻转错误。

在得到一个量子***的哈密顿量的时候，受限要做的就是找对称性，得到一组完备力学量组CSCO。在稳定子编码中，从n阶Pauli群里挑出n-k个独立的两两对易的算符，由于其两两对易，因此他们具有共同本征态，并且这些算符在乘法意义下生成一个交换群/>称为稳定子。取+1共同本征态作为码空间，也就是说所有编码都必须在这些算符的作用下不变，这也就是稳定子名称的来源。

参见图2，图2为本发明实施例提供的一种量子纠错解码方法的流程示意图。

本实施例提供一种量子纠错解码方法，该方法包括：

步骤201：获取稳定子校验线路，所述稳定子校验线路包括数据比特、辅助比特和伴随比特，所述数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道；

其中，数据比特为表示数据的量子比特，辅助比特和伴随比特用于辅助对数据比特进行纠错，辅助比特和伴随比特可以携带错误的伴随信息。

其中，数据比特、辅助比特和伴随比特的数量基于所采用的纠错码的码距决定。纠错码表示对/>个比特进行编码得到/>个编码，码距/>衡量了合法的编码之间的比特的差异个数。只要错误的比特数小于或等于/>，那么错误就可以被监测到，而当错误的比特数小于/>就可以纠正。

其中，信道是指信号的传输媒质或渠道，作用是把携带有信息的信号从它的输入端传递到输出端。高斯误差偏移信道是指加权高斯白噪声（AWGN）信道。这种噪声假设为在整个信道带宽下功率谱密度（PDF）为常数，并且振幅符合高斯概率分布。

进一步的，所述方法还包括：

获取所述高斯误差偏移信道对应的第一酉算符、第二酉算符，以及获取第一纠错算符和第一CNOT门；

依次将所述第一酉算符对应的第一量子逻辑门添加到所述数据比特上，将所述第一纠错算符对应的第二量子逻辑门添加到所述数据比特和所述辅助比特上，将所述第一CNOT门添加到所述数据比特和所述伴随比特上，将所述第二酉算符对应的第三量子逻辑门添加到所述伴随比特上，得到稳定子校验线路。

进一步的，所述第一纠错算符包括第二CNOT门、所述高斯误差偏移信道对应的第三酉算符和第二纠错算符，所述将所述第一纠错算符对应的第二量子逻辑门添加到所述数据比特和所述辅助比特上，包括：

将所述第二CNOT门添加到所述数据比特和所述辅助比特上，将所述第三酉算符对应的第四量子逻辑门添加到所述辅助比特上，以及将所述第二纠错算符添加到所述数据比特上。

其中，数据比特上高斯误差偏移信道（Gaussianerrorshiftchannel）对应的第一酉算符用表示，伴随比特上高斯误差偏移信道对应的第二酉算符用/>表示，辅助比特上高斯误差偏移信道对应的第三酉算符用/>表示。第一纠错算符用EC表示，第二纠错算符用表示。

其中，来自高斯误差偏移信道产生的量子错误可以表示如下：

，

，

其中，为量子态的密度算符，/>为偏移量x的高斯分布函数，偏移量x可以为位置偏移量/>，也可以为动量偏移量/>，/>为量子比特的噪声参数，/>、/>分别为位置和动量算符，其具体形式分别如下：

，/>。

可以基于上述/>的表达式确定，只需将其中的参数替换为对应的量子比特（数据比特、伴随比特、辅助比特）的参数。

其中，第二纠错算符：

，

，

，

其中，和/>分别为用于检验所述数据比特是否发生相位翻转时辅助比特的第一输出态和用于检验所述数据比特是否发生比特翻转时辅助比特的第一输出态。

其中，第一酉算符、第三酉算符、第一纠错算符、第二纠错算符、第一CNOT门和第二CNOT门的数量与数据比特的数量相同，第二酉算符的数量与伴随比特的数量相同。

其中，若所述稳定子校验线路用于检验所述数据比特是否发生比特翻转，则所述数据比特为控制位，所述伴随比特为被控制位，所述数据比特和所述辅助比特均为第一数量；

若所述稳定子校验线路用于检验所述数据比特是否发生相位翻转，则所述数据比特为被控制位，所述伴随比特为控制位，所述数据比特和所述辅助比特均为第二数量；所述第一数量不等于所述第二数量。

本发明的一个实施例中所采用的的纠错码为8,8,4颜色码（colorcode）与GKP（Gottesman-Kitaev-Preskill）码级联的纠错码，码距为6（图中是6，实际可以扩大到任意偶数），一个伴随比特连接四个或八个数据比特，每个数据比特连接一个辅助比特。

如图3所示，图3为本发明实施例提供的一种用于检验所述数据比特是否发生比特翻转的稳定子校验线路图。为数据比特的量子态，/>（/>）为数据比特对应的辅助比特的量子态，/>为数据比特对应的伴随比特的量子态，其中，一个伴随比特连接四个数据比特，每个数据比特连接一个辅助比特，/>=1、2、3、4。数据比特上产生的量子错误来自高斯误差偏移信道，因此，每个数据比特均先被高斯误差偏移信道对应的酉算符/>作用，然后每个数据比特和其对应的辅助比特均被第一纠错算符EC作用，接着每个数据比特和伴随比特均被第一CNOT门作用，最后伴随比特被高斯误差偏移信道对应的酉算符/>作用，对伴随比特进行测量，可以得到伴随比特的第二测量态/>，其中数据比特为第一CNOT门中的控制位，伴随比特为第一CNOT门中的被控制位。

图4为本发明实施例提供的图3对应的第一纠错算符作用的量子线路图。先是第二CNOT门作用于数据比特及其对应的辅助比特，其中，数据比特为第二CNOT门的控制位，其对应的辅助比特为第二CNOT门的被控制位，然后第二纠错算符作用于数据比特，最后辅助比特被高斯误差偏移信道对应的酉算符/>作用，对辅助比特进行测量，可以得到辅助比特的第一测量态/>。

图5为本发明实施例提供的一种用于检验所述数据比特是否发生相位翻转的稳定子校验线路图。为数据比特的量子态，/>为数据比特对应的辅助比特的量子态，为数据比特对应的伴随比特的量子态，其中，一个伴随比特连接八个数据比特，每个数据比特连接一个辅助比特，/>=1、2、3、4、5、6、7、8。图6为本发明实施例提供的图5对应的第一纠错算符作用的量子线路图。量子比特上作用的量子逻辑门与图3和图4中类似，对伴随比特进行测量，可以得到伴随比特的第二测量态/>其中，数据比特为第一CNOT门中的被控制位，伴随比特为第一CNOT门中的控制位，对辅助比特进行测量，可以得到辅助比特的第一测量态/>，在此不在详述。

需要说明的是，这里也可以将图3至图6中作为数据比特对应的伴随比特的量子态，将/>为数据比特对应的辅助比特的量子态，其他的根据命名进行适应性修改。其他根据本实施例简单变换命名得到的线路与本量子线路实质相同，均在本发明所要求保护的范围之内。

步骤202：运行两次所述稳定子校验线路，得到每次运行后所述辅助比特的第一输出态和所述伴随比特的第二输出态；

其中，运行两次所述稳定子校验线路之前，还需要各量子比特进行初态制备，然后运行。数据比特的初态为获取得到的，辅助比特的初态和伴随比特的初态基于稳定子校验线路是用于检验数据比特是否发生比特翻转还是用于检验数据比特是否发生相位翻转去制备为或/>。

步骤203：在基于每次运行后得到的所述第一输出态确定所述数据比特出错时，基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，以及对所述出错的数据比特纠错解码。

具体的，基于所述第一输出态确定所述数据比特出错，可以是判断该第一输出态是否为未出错的量子态，若不是，则确定该数据比特出错，未出错的量子态可以根据量子线路确定。

其中，上述提及过为量子比特的噪声参数，该噪声参数由量子***决定，不同的量子***可以对应不同的量子比特的噪声参数。具体地，若量子比特的类型为数据比特，则数据比特的第一噪声参数为/>；若量子比特的类型为辅助比特，则辅助比特的第二噪声参数为/>；若量子比特的类型为伴随比特，则伴随比特的第三噪声参数为/>。

具体的，所述基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，包括：

基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定第一条件误差概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述第二条件误差概率；

基于所述第一条件误差概率、所述第二条件误差概率和所述第二输出态确定所述出错的数据比特。

进一步的，所述基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定第一条件误差概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述第二条件误差概率，包括：

基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定偏移量的第一概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述偏移量的第二概率；

基于所述第一概率确定第一条件误差概率，基于所述第二概率确定第二条件误差概率。

其中，偏移量的概率/>遵循高斯分布函数，基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定偏移量的第一概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述偏移量的第二概率，具体可以基于以下公式确定：

第一概率为：

/>

若所述稳定子校验线路中四个数据比特连接一个伴随比特，则第二概率为：

若所述稳定子校验线路中八个数据比特连接一个伴随比特，则第二概率为：

其中，偏移量可以为位置偏移量/>，也可以为动量偏移量/>。

其中，条件误差概率可以是逻辑泡利算符的条件误差概率/>，也可以是逻辑泡利算符/>的条件误差概率/>，若为逻辑泡利算符/>的条件误差概率/>，则其对应的稳定子校验线路用于检验所述数据比特是否发生比特翻转；若为逻辑泡利算符/>的条件误差概率/>，则其对应的稳定子校验线路用于检验所述数据比特是否发生相位翻转。

下面给出条件误差概率的具体确定方式，对于条件误差概率/>的具体确定方式可以参考/>的具体确定方式进行确定，这里不进行赘述。

基于所述第一概率确定第一条件误差概率，基于所述第二概率确定第二条件误差概率，具体可以是基于以下公式确定：

第一条件误差概率：

第二条件误差概率：

进一步的，所述基于所述第一条件误差概率、所述第二条件误差概率和所述第二输出态确定所述出错的数据比特，包括：

构建两个二维受限晶格，所述二维受限晶格的顶点用于表示所述伴随比特，每个所述二维受限晶格对应运行一次所述稳定子校验线路；

分别基于每次运行后确定的所述第二输出态在两个所述二维受限晶格中确定报错的伴随比特对应的目标顶点；

将两个所述二维受限晶格中对应的所述目标顶点进行连接得到三维的受限晶格；

基于所述第一条件误差概率和所述第二条件误差概率为所述三维受限晶格中的边赋予权重值；

基于赋予权重值后的边对所述目标顶点进行两两配对，得到多种配对方式；

确定多种所述配对方式中的目标配对方式，以及基于所述目标配对方式确定出错的数据比特。

具体的，所述构建两个二维受限晶格，包括：

将两个颜色码的比特排布结构转化成两个对偶晶格；

分别移除两个所述对偶晶格中的预设颜色顶点以及所述预设颜色顶点关联的边和面，得到两个二维受限晶格。

其中，颜色码（colorcode）可以是8,8,4的颜色码，其为红色的四边形、绿色的八边形和蓝色的八边形组成。8,8,4对偶晶格的参数可以为[72,4,6]。

举例说明，如图7所示，图7为本发明实施例提供的一种8,8,4颜色码的比特布局图。实心黑点表示数据比特，空白的正方形、横虚线的八边形和斜实线的八边形表示伴随比特。

将两个颜色码的比特排布结构转化成两个对偶晶格，如图8所示，图8为本发明实施例提供的一种图7所示的颜色码的比特布局图对应的对偶晶格的示意图。图8中，三角形的面为数据比特，顶点为伴随比特。图7只绘制了一个颜色码的比特布局图，图8只绘制了一个颜色码的比特布局图对应的对偶晶格的示意图，另外一个与上面两个相同。

将图8中的实心灰点（空白圆点）以及其关联的边和面移除，得到图9，即二维受限晶格。将两次运行后，根据运行结果绘制出的两个二维受限晶格连接起来即得到如图10所示的三维受限晶格。基于所述目标配对方式确定出错的数据比特，即图11中的灰色三角形，这里只给出了一个平面的示意图。

具体的，基于所述第一条件误差概率和所述第二条件误差概率为所述三维受限晶格中的边赋予权重值，例如可以为将第一次运行后确定的第一条件误差概率赋值给第一次运行后绘制的二维受限晶格的边，将第二次运行后确定的第一条件误差概率赋值给第二次运行后绘制的二维受限晶格的边，将第一次和第二次运行后的确定第二条件误差概率赋值给两个二维受限晶格之间连接的边。

具体的，目标配对方式为多种配对方式中计算出来的权重最小的配对方式；那么基于赋予权重值后的边对所述目标顶点进行两两配对，得到多种配对方式，以及确定多种所述配对方式中的目标配对方式可以采用最小权完美匹配（minimumweightperfectmatching，MWPM）算法和最短路径（Dijkstra）算法实现。

可以看出，在本发明实施例中，在数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道时，获取包括数据比特、辅助比特和伴随比特的稳定子校验线路，运行两次稳定子校验线路，得到每次运行后辅助比特的第一输出态和伴随比特的第二输出态；在基于每次运行后得到的第一输出态确定数据比特出错时，基于数据比特的第一噪声参数、辅助比特的第二噪声参数、伴随比特的第三噪声参数和第二输出态确定出错的数据比特，以及对出错的数据比特纠错解码，从而实现了在数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道时，对出错的数据比特纠错解码。

参见图12，图12为本发明实施例提供的一种量子纠错解码装置的结构示意图，与图2所述的流程相对应，所述装置包括：

获取单元1201，用于获取稳定子校验线路，所述稳定子校验线路包括数据比特、辅助比特和伴随比特，所述数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道；

运行单元1202，用于运行两次所述稳定子校验线路，得到每次运行后所述辅助比特的第一输出态和所述伴随比特的第二输出态；

确定单元1203，用于在基于每次运行后得到的所述第一输出态确定所述数据比特出错时，基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，以及对所述出错的数据比特纠错解码。

可选的，在所述基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特方面，所述确定单元1203，具体用于：

基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定第一条件误差概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述第二条件误差概率；

基于所述第一条件误差概率、所述第二条件误差概率和所述第二输出态确定所述出错的数据比特。

可选的，在所述基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定第一条件误差概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述第二条件误差概率方面，所述确定单元1203具体用于：

基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定偏移量的第一概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述偏移量的第二概率；

基于所述第一概率确定第一条件误差概率，基于所述第二概率确定第二条件误差概率。

可选的，在所述基于所述第一条件误差概率、所述第二条件误差概率和所述第二输出态确定所述出错的数据比特方面，所述确定单元具体1203用于：

构建两个二维受限晶格，所述二维受限晶格的顶点用于表示所述伴随比特，每个所述二维受限晶格对应运行一次所述稳定子校验线路；

分别基于每次运行后确定的所述第二输出态在两个所述二维受限晶格中确定报错的伴随比特对应的目标顶点；

将两个所述二维受限晶格中对应的所述目标顶点进行连接得到三维的受限晶格；

基于所述第一条件误差概率和所述第二条件误差概率为所述三维受限晶格中的边赋予权重值；

基于赋予权重值后的边对所述目标顶点进行两两配对，得到多种配对方式；

确定多种所述配对方式中的目标配对方式，以及基于所述目标配对方式确定出错的数据比特。

可选的，在所述构建两个二维受限晶格方面，所述确定单元1203具体用于：

将两个颜色码的比特排布结构转化成两个对偶晶格；

分别移除两个所述对偶晶格中的预设颜色顶点以及所述预设颜色顶点关联的边和面，得到两个二维受限晶格。

可选的，所述获取单元1201还用于：

获取所述高斯误差偏移信道对应的第一酉算符、第二酉算符，以及获取第一纠错算符和第一CNOT门；

依次将所述第一酉算符对应的第一量子逻辑门添加到所述数据比特上，将所述第一纠错算符对应的第二量子逻辑门添加到所述数据比特和所述辅助比特上，将所述第一CNOT门添加到所述数据比特和所述伴随比特上，将所述第二酉算符对应的第三量子逻辑门添加到所述伴随比特上，得到稳定子校验线路。

可选的，所述第一纠错算符包括第二CNOT门、所述高斯误差偏移信道对应的第三酉算符和第二纠错算符，在所述将所述第一纠错算符对应的第二量子逻辑门添加到所述数据比特和所述辅助比特上方面，所述获取单元1201具体用于：

将所述第二CNOT门添加到所述数据比特和所述辅助比特上，将所述第三酉算符对应的第四量子逻辑门添加到所述辅助比特上，以及将所述第二纠错算符添加到所述数据比特上。

可选的，若所述稳定子校验线路用于检验所述数据比特是否发生比特翻转，则所述数据比特为控制位，所述伴随比特为被控制位，所述数据比特和所述辅助比特均为第一数量；

若所述稳定子校验线路用于检验所述数据比特是否发生相位翻转，则所述数据比特为被控制位，所述伴随比特为控制位，所述数据比特和所述辅助比特均为第二数量；所述第一数量不等于所述第二数量。

本发明的又一实施例提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行以实现上述任一项所述的方法。

具体的，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：

获取稳定子校验线路，所述稳定子校验线路包括数据比特、辅助比特和伴随比特，所述数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道；

运行两次所述稳定子校验线路，得到每次运行后所述辅助比特的第一输出态和所述伴随比特的第二输出态；

在基于每次运行后得到的所述第一输出态确定所述数据比特出错时，基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，以及对所述出错的数据比特纠错解码。

具体的，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器（Read-Only Memory，简称为ROM）、随机存取存储器（Random Access Memory，简称为RAM）、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。

本申请的又一实施例提供了一种电子设备，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如上述任一项所述的方法中的步骤的指令。

具体的，上述电子装置还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。

具体的，在本实施例中，上述处理器可以被设置为通过计算机程序执行以下步骤：

获取稳定子校验线路，所述稳定子校验线路包括数据比特、辅助比特和伴随比特，所述数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道；

运行两次所述稳定子校验线路，得到每次运行后所述辅助比特的第一输出态和所述伴随比特的第二输出态；

在基于每次运行后得到的所述第一输出态确定所述数据比特出错时，基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，以及对所述出错的数据比特纠错解码。

以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (10)

1.一种稳定子校验线路构建方法，其特征在于，包括：

获取高斯误差偏移信道对应的第一酉算符、第二酉算符，以及获取第一纠错算符和第一CNOT门；所述第一纠错算符包括第二CNOT门、所述高斯误差偏移信道对应的第三酉算符和第二纠错算符；所述稳定子校验线路包括数据比特、辅助比特和伴随比特，所述数据比特、辅助比特和伴随比特上产生的量子错误均来自高斯误差偏移信道；

依次将所述第一酉算符对应的第一量子逻辑门添加到每一数据比特上，将所述第二CNOT门添加到所述每一数据比特和所述每一数据比特对应的辅助比特上，将所述第三酉算符对应的第四量子逻辑门添加到所述辅助比特上，以及将所述第二纠错算符添加到所述每一数据比特上；将所述第一CNOT门添加到所述每一数据比特和所述伴随比特上，将所述第二酉算符对应的第三量子逻辑门添加到所述伴随比特上，得到稳定子校验线路，其中，一个伴随比特连接多个数据比特，每个数据比特连接一个辅助比特；数据比特为第二CNOT门的控制位，其对应的辅助比特为第二CNOT门的被控制位。

2.一种量子纠错解码方法，其特征在于，包括：

获取如权利要求1构建的稳定子校验线路；

运行两次所述稳定子校验线路，得到每次运行后所述辅助比特的第一输出态和所述伴随比特的第二输出态；

在基于每次运行后得到的所述第一输出态确定所述数据比特出错时，基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，以及对所述出错的数据比特纠错解码。

3.根据权利要求2所述的方法，其特征在于，所述基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，包括：

基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定第一条件误差概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定第二条件误差概率；

基于所述第一条件误差概率、所述第二条件误差概率和所述第二输出态确定所述出错的数据比特。

4.根据权利要求3所述的方法，其特征在于，所述基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定第一条件误差概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定第二条件误差概率，包括：

基于所述数据比特的第一噪声参数和所述辅助比特的第二噪声参数确定偏移量的第一概率，以及基于所述辅助比特的第二噪声参数和所述伴随比特的第三噪声参数确定所述偏移量的第二概率；

基于所述第一概率确定第一条件误差概率，基于所述第二概率确定第二条件误差概率。

5.根据权利要求3所述的方法，其特征在于，所述基于所述第一条件误差概率、所述第二条件误差概率和所述第二输出态确定所述出错的数据比特，包括：

构建两个二维受限晶格，所述二维受限晶格的顶点用于表示所述伴随比特，每个所述二维受限晶格对应运行一次所述稳定子校验线路；

分别基于每次运行后确定的所述第二输出态在两个所述二维受限晶格中确定报错的伴随比特对应的目标顶点；

将两个所述二维受限晶格中对应的所述目标顶点进行连接得到三维的受限晶格；

基于所述第一条件误差概率和所述第二条件误差概率为所述三维受限晶格中的边赋予权重值；

基于赋予权重值后的边对所述目标顶点进行两两配对，得到多种配对方式；

确定多种所述配对方式中的目标配对方式，以及基于所述目标配对方式确定出错的数据比特。

6.根据权利要求5所述的方法，其特征在于，所述构建两个二维受限晶格，包括：

将两个颜色码的比特排布结构转化成两个对偶晶格；

分别移除两个所述对偶晶格中的预设颜色顶点以及所述预设颜色顶点关联的边和面，得到两个二维受限晶格。

7.根据权利要求2所述的方法，其特征在于，若所述稳定子校验线路用于检验所述数据比特是否发生比特翻转，则所述数据比特为控制位，所述伴随比特为被控制位，所述数据比特和所述辅助比特均为第一数量；

若所述稳定子校验线路用于检验所述数据比特是否发生相位翻转，则所述数据比特为被控制位，所述伴随比特为控制位，所述数据比特和所述辅助比特均为第二数量；所述第一数量不等于所述第二数量。

8.一种量子纠错解码装置，其特征在于，包括：

获取单元，用于获取如权利要求1构建的稳定子校验线路；

运行单元，用于运行两次所述稳定子校验线路，得到每次运行后所述辅助比特的第一输出态和所述伴随比特的第二输出态；

确定单元，用于在基于每次运行后得到的所述第一输出态确定所述数据比特出错时，基于所述数据比特的第一噪声参数、所述辅助比特的第二噪声参数、所述伴随比特的第三噪声参数和所述第二输出态确定出错的数据比特，以及对所述出错的数据比特纠错解码。

9.一种电子设备，其特征在于，包括处理器、存储器、通信接口，以及一个或多个程序，所述一个或多个程序被存储在所述存储器中，并且被配置由所述处理器执行，所述程序包括用于执行如权利要求1-7任一项所述的方法中的步骤的指令。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行以实现权利要求1-7任一项所述的方法。