CN117999863A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN117999863A
CN117999863A CN202280063259.3A CN202280063259A CN117999863A CN 117999863 A CN117999863 A CN 117999863A CN 202280063259 A CN202280063259 A CN 202280063259A CN 117999863 A CN117999863 A CN 117999863A
Authority
CN
China
Prior art keywords
insulator
oxide
conductor
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280063259.3A
Other languages
English (en)
Inventor
松崎隆德
大贯达也
国武宽司
方堂凉太
神保安弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN117999863A publication Critical patent/CN117999863A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/516Insulating materials associated therewith with at least one ferroelectric layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供一种具有新颖结构的半导体装置。该半导体装置包括具有第一电极及背栅极的晶体管以及具有一对电极的电容器,晶体管的背栅极与半导体之间有可具有铁电性的第一绝缘体。第一绝缘体隔着第二绝缘体与半导体重叠。晶体管的源极及漏极中的一个与第一电极电连接。晶体管的源极及漏极中的另一个与一对电极中的一个电连接。一对电极都与第一绝缘体接触并具有隔着第一绝缘体彼此重叠的区域。作为第一绝缘体,使用铁电体。

Description

半导体装置
技术领域
本发明的一个方式涉及一种半导体装置。
此外,本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。此外,本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition ofmatter)。
因此,作为根据本发明的一个方式的技术领域的例子,可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、信号处理装置、处理器、电子设备、***、它们的驱动方法、它们的制造方法、它们的检查方法或它们的使用方法等。
背景技术
近年来,对LSI、CPU、存储器(存储装置)等半导体装置进行开发。这些半导体装置用于计算机、便携式信息终端等各种电子设备。此外,根据运算处理执行时的暂时存储、数据的长期存储等用途,开发各种存储方式的存储器。作为典型的存储方式的存储器,可以举出DRAM、SRAM及闪存等。
此外,如非专利文献1所示,利用铁电体(ferroelectric)的存储器的研究开发活跃。此外,为了实现下一代铁电存储器,铁电性HfO2类材料的研究(非专利文献2)、关于铪氧化物薄膜的铁电性的研究(非专利文献3)、关于HfO2薄膜的铁电性的研究(非专利文献4)以及使用铁电体Hf0.5Zr0.5O2的FeRAM与CMOS的统合的实证(非专利文献5)等有关氧化铪的研究也活跃。
[先行技术文献]
[非专利文献]
[非专利文献1]T.S.Boescke,etal,“Ferroelectricityinhafniumoxide thinfilms”,APL99,2011
[非专利文献2]Zhen Fan,et al,“Ferroelectric HfO2-based materials fornext-generation ferroelectric memories”,JOURNAL OF ADVANCED DIELECTRICS,Vol.6,No.2,2016
[非专利文献3]Jun Okuno,et al,“SoC compatible 1T1C FeRAM memoryarraybased on ferroelectric Hf0.5Zr0.5O2”,VLSI 2020
[非专利文献4]Akira Toriumi,"Ferroelectric properties of thinHfO2films",the Japan Society ofApplied Physics,Vol.88,No.9,2019
[非专利文献5]T.Francois,etal,“DemonstrationofBEOL-compatibleferroelectric Hf0.5Zr0.5O2 scaled FeRAM co-integrated with 130nm CMOS forembeddedNVM applications”,IEDM 2019
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种新颖半导体装置。此外,本发明的一个方式的目的之一是提供一种占有面积小的半导体装置。此外,本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。此外,本发明的一个方式的目的之一是提供一种功耗低的半导体装置。此外,本发明的一个方式的目的之一是提供一种存储容量大的半导体装置。
注意,根据本发明的一个方式的目的不局限于上述列举的目的。上述列举的目的并不妨碍其他目的的存在。其他目的是指将在下面的记载中描述的上述以外的目的。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的目的。此外,本发明的一个方式并不需要实现所有的上述目的及其他目的。此外,本发明的一个方式实现上述列举的目的和其他目的中的至少一个。
解决技术问题的手段
本发明的一个方式是一种半导体装置,包括具有第一电极、第一绝缘体、第二绝缘体、栅极、背栅极及半导体的晶体管以及具有一对电极的电容器,背栅极具有隔着第一绝缘体及第二绝缘体与半导体重叠的区域,晶体管的源极及漏极中的一个与第一电极电连接,晶体管的源极及漏极中的另一个与一对电极中的一个电连接,一对电极都与第一绝缘体接触并具有隔着第一绝缘体彼此重叠的区域,并且第一绝缘体为铁电体。
本发明的另一个方式是一种半导体装置,包括被层叠的多个层以及贯穿多个层的第一电极,多个层都包括具有第一绝缘体、第二绝缘体、栅极、背栅极及半导体的晶体管以及具有一对电极的电容器,背栅极具有隔着第一绝缘体及第二绝缘体与半导体重叠的区域,晶体管的源极及漏极中的一个与第一电极电连接,晶体管的源极及漏极中的另一个与一对电极中的一个电连接,一对电极都与第一绝缘体接触并具有隔着第一绝缘体彼此重叠的区域,并且第一绝缘体为铁电体。
上述一对电极中的另一个及背栅极也可以设置在同一绝缘体上。此外,第一绝缘体优选包含铪、锆及氧。或者,第一绝缘体优选包含铝、钪及氮。第二绝缘体也可以包含硅及氧。
上述一对电极优选都包含钛及氮。上述半导体优选为氧化物半导体。上述半导体优选包含铟及锌中的至少一个以及氧。
发明效果
根据本发明的一个方式,可以提供一种新颖半导体装置。此外,根据本发明的一个方式,可以提供一种占有面积小的半导体装置。此外,根据本发明的一个方式,可以提供一种可靠性高的半导体装置。此外,根据本发明的一个方式,可以提供一种功耗低的半导体装置。此外,根据本发明的一个方式,可以提供一种存储容量大的半导体装置。
注意,本发明的一个方式的效果不局限于上述列举的效果。上述列举的效果并不妨碍其他效果的存在。因此,本发明的一个方式有时不具有上述列举的效果。其他效果是指将在下面的记载中描述的上述以外的效果。所属技术领域的普通技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的效果。此外,本发明的一个方式具有上述列举的效果和其他效果中的至少一个。
附图简要说明
图1A及图1B是示出半导体装置的结构例子的图。图1C及图1D是半导体装置的等效电路图。
图2A及图2B是示出半导体装置的结构例子的图。
图3A及图3B是示出半导体装置的结构例子的图。
图4A及图4B是示出半导体装置的结构例子的图。
图5A及图5B是示出半导体装置的结构例子的图。
图6A是示出半导体装置的结构例子的图。图6B及图6C是半导体装置的等效电路图。
图7A是示出半导体装置的结构例子的图。图7B是半导体装置的等效电路图。
图8A是示出半导体装置的结构例子的图。图8B是半导体装置的等效电路图。
图9A是示出半导体装置的结构例子的图。图9B是半导体装置的等效电路图。
图10A是说明存储单元的电路结构例子的图。图10B是示出滞后特性的一个例子的图表。图10C是示出存储单元的驱动方法例子的时序图。
图11A至图11C是示出存储装置的结构例子的图。
图12A是示出存储装置的结构例子的图。图12B是存储装置中的存储器串的示意图。
图13A是示出存储装置的结构例子的图。图13B是存储装置中的存储器串的示意图。
图14是示出存储装置的截面结构例子的图。
图15A是说明晶体结构的分类的图。图15B是说明CAAC-IGZO膜的XRD谱的图。图15C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图16A及图16B是根据本发明的一个方式的半导体装置的示意图。
图17A及图17B是示出电子构件的一个例子的立体图。
图18A至图18J是说明电子设备的一个例子的图。
图19A至图19E是说明电子设备的一个例子的图。
图20A至图20C是说明电子设备的一个例子的图。
实施发明的方式
下面,参照附图对实施方式进行说明。但是,所属技术领域的普通技术人员可以很容易地理解一个事实,就是实施方式可以以多个不同形式来实施,其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此,本发明不应该被解释为仅局限在以下所示的实施方式所记载的内容中。
在本说明书等中,半导体装置是指利用半导体特性的装置并是指包含半导体元件(晶体管、二极管、光电二极管等)的电路及具有该电路的装置等。此外,半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如,作为半导体装置的例子,有集成电路、具有集成电路的芯片、封装中容纳有芯片的电子构件。此外,存储装置、显示装置、发光装置、照明装置以及电子设备等本身是半导体装置,并且有时包括半导体装置。
在根据本说明书的附图等中,为便于清楚地说明,有时夸大表示大小、层的厚度或区域。因此,本发明不一定局限于附图中的大小或纵横比。此外,在附图中,示意性地示出理想的例子,因此本发明不局限于附图所示的形状或数值等。
注意,在实施方式中的发明的结构中,有时在不同的附图中共同使用相同的符号来表示相同的部分或具有相同功能的部分,而省略反复说明。此外,当表示具有相同功能的部分时有时使用相同的阴影线,而不特别附加符号。在立体图或俯视图等中,为了容易理解,有时省略部分构成要素的图示。
注意,有时在附图等中附上表示X方向(沿着X轴的方向)、Y方向(沿着Y轴的方向)以及Z方向(沿着Z轴的方向)的箭头。注意,在本说明书等中,“X方向”是指沿着X轴的方向,除了明确指出的情况以外,不区别其顺向及逆向。“Y方向”及“Z方向”也是同样的。此外,X方向、Y方向以及Z方向是彼此交叉的方向。更具体而言,X方向、Y方向以及Z方向是彼此正交的方向。在本说明书等中,有时将X方向、Y方向和Z方向中的一个称为“第一方向”。此外,有时将其他另一个称为“第二方向”。此外,有时将剩下的一个称为“第三方向”。
在本说明书等中,“第一”、“第二”、“第三”等序数词是为了避免构成要素的混淆而附加上的。因此,该序数词不限制构成要素的个数。此外,该序数词不限制构成要素的顺序。例如,本说明书等的一个实施方式中附有“第一”的构成要素有可能是在其他实施方式或权利要求书等中附有“第二”的构成要素。此外,例如,本说明书等的一个实施方式中附有“第一”的构成要素有可能在其他实施方式或权利要求书等中被省略。
在本说明书等中,为了方便起见,有时使用“上”、“下”、“上方”或“下方”等表示配置的词句以参照附图说明构成要素的位置关系。此外,构成要素的位置关系根据描述各结构的方向适当地改变。因此,不局限于说明书等中所说明的词句,根据情况可以适当地换词句。例如,如果是“位于导电体的上面的绝缘体”的表述,通过将所示的附图的方向旋转180度,则可以换称为“位于导电体的下面的绝缘体”。
此外,“上”及“下”这样的词句不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如,如果是“绝缘层A上的电极B”的表述,则不一定必须在绝缘层A上直接接触地形成有电极B,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
在本说明书等中,“重叠”等词句不限定构成要素的叠层顺序等的状态。例如,“与绝缘层A重叠的电极B”不局限于绝缘层A上形成有电极B的状态,还包括绝缘层A下形成有电极B的状态或绝缘层A的右侧(或左侧)形成有电极B的状态等。
在本说明书等中,“相邻”及“接近”等词句不限定构成要素直接接触的状态。例如,如果是“与绝缘层A相邻的电极B”的表述,则不一定必须是绝缘层A与电极B直接接触的情况,也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外,在本说明书等中,根据状况,可以互相调换“膜”和“层”等词句。例如,有时可以将“导电层”调换为“导电膜”。此外,有时可以将“绝缘膜”调换为“绝缘层”。此外,根据情况或状况,可以使用其他词句代替“膜”和“层”等词句。例如,有时可以将“导电层”或“导电膜”调换为“导电体”。此外,有时可以将“导电体”调换为“导电层”或“导电膜”。此外,例如有时可以将“绝缘层”或“绝缘膜”调换为“绝缘体”。此外,有时可以将“绝缘体”调换为“绝缘层”或“绝缘膜”。
注意,电压是指两个点电位之间的差,而电位是指某一个点静电场中的单位电荷所具有的静电能(电势能)。注意,一般而言,将某一点的电位与标准的电位(例如接地电位)之间的电位差简称为电位或电压,在许多情况下电位和电压是同义词。因此,在本说明书等中,除了特别指定的情况以外,既可将“电位”称为“电压”,又可将“电压”称为“电位”。
在本说明书等中,“电极”、“布线”、“端子”等的词句不在功能上限定其构成要素。例如,有时将“电极”用作“布线”的一部分,反之亦然。再者,“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。此外,例如,有时将“端子”用作“布线”或“电极”的一部分,反之亦然。再者,“端子”的词句包括多个“电极”、“布线”、“端子”等被形成为一体的情况等。因此,例如,“电极”可以为“布线”或“端子”的一部分,例如,“端子”可以为“布线”或“电极”的一部分。此外,“电极”、“布线”、“端子”等的词句有时被置换为“区域”等的词句。
在本说明书等中,根据情况或状况,可以互相调换“布线”、“信号线”及“电源线”等词句。例如,有时可以将“布线”调换为“信号线”。此外,例如有时可以将“布线”调换为“电源线”等。反之亦然,有时可以将“信号线”或“电源线”调换为“布线”。有时可以将“电源线”等调换为“信号线”等。反之亦然,有时可以将“信号线”等调换为“电源线”等。此外,根据情况或状况,可以将施加到布线的“电位”调换为“信号”等。反之亦然,有时可以将“信号”等调换为“电位”。
在本说明书等中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此,也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。此外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此,也包括该角度为85°以上且95°以下的状态。此外,“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书等中,除非特别叙述,计数值或计量值“同一”、“相同”、“相等”或“均匀”(包括这些词的同义词)等的情况包括±20%的变动作为误差。
在本说明书等中,在多个构成要素使用同一符号并且需要区分它们时,有时对符号附加“A”、“b”、“_1”、“[n]”、“[m,n]”等用于识别的符号。例如,有时将导电体242分为导电体242a和导电体242b而进行图示。
(实施方式1)
对根据本发明的一个方式的半导体装置10A进行说明。半导体装置10A包括晶体管100及包含铁电体的电容器110。图1A是半导体装置10A的俯视图。图1B是沿着图1A中的点划线A1-A2的部分的截面图,也是晶体管100的沟道长度方向的截面图。
图1C及图1D是半导体装置10A的等效电路图。在图1C中,晶体管100的源极和漏极中的一个与布线BL电连接,另一个与电容器110的一个电极电连接。晶体管100的栅极与布线WL电连接,背栅极与布线CL电连接。此外,电容器110的另一个电极与布线PL电连接。
此外,如图1D所示,也可以使晶体管100的背栅极与布线WL电连接。也就是说,也可以使晶体管100的栅极与背栅极电连接。
晶体管100可以被视为包括背栅极的顶栅型晶体管之一。背栅极的电位可以与栅极相等,也可以为接地电位(GND)或任意电位。此外,通过不与栅极联动而独立地控制背栅极的电位,可以控制晶体管的阈值电压。
栅极与背栅极以隔着半导体层的沟道形成区域彼此重叠的方式配置。栅极及背栅极由导电体形成,由此具有防止产生在晶体管外部的电场影响到形成沟道的半导体的功能(尤其是对静电等的电场遮蔽功能)。通过将背栅极形成为大于半导体的沟道形成区域,可以加强电场遮蔽功能。注意,通过将背栅极形成为大于半导体来覆盖整个半导体,可以进一步加强电场遮蔽功能。
此外,图2A是沿着图1A中的点划线A3-A4的部分的截面图,也是晶体管100的沟道宽度方向的截面图。此外,图2B是沿着图1A中的点划线A5-A6的部分的截面图。在图1A的俯视图中,为了明确起见,省略部分构成要素。
本发明的一个方式的半导体装置10A包括衬底(未图示)上的绝缘体212、绝缘体212上的绝缘体214、绝缘体214上的晶体管100及电容器110、晶体管100及电容器110上的绝缘体280、绝缘体280上的绝缘体282、绝缘体282上的绝缘体283、绝缘体283上的绝缘体274以及绝缘体283及绝缘体274上的绝缘体285。
绝缘体212、绝缘体214、绝缘体216、绝缘体280、绝缘体282、绝缘体283、绝缘体285及绝缘体274被用作层间膜。
此外,半导体装置10A包括与晶体管100电连接且用作插头的导电体240。此外,以与用作插头的导电体240的侧面接触的方式设置绝缘体241。此外,在绝缘体285及导电体240上设置与导电体240电连接且用作布线的导电体246。绝缘体283与绝缘体214的顶面的一部分、绝缘体216的侧面、绝缘体222的侧面、绝缘体275的侧面、绝缘体280的侧面及绝缘体282的侧面及顶面接触。
以与绝缘体280、绝缘体282、绝缘体283及绝缘体285的开口的内壁接触的方式设置绝缘体241,以与绝缘体241的侧面接触的方式设置导电体240。此外,作为绝缘体241,以与上述开口的内壁接触的方式设置有第一绝缘体且其内侧设置有第二绝缘体。此外,作为导电体240,以与绝缘体241的侧面接触的方式设置有第一导电体且其内侧设置有第二导电体。在此,导电体240的顶面的高度可以与绝缘体285在重叠于导电体246的区域中的的顶面的高度大致一致。
虽然在晶体管100中层叠有绝缘体241的第一绝缘体与绝缘体241的第二绝缘体,但是本发明不局限于此。例如,绝缘体241也可以具有单层结构或者三层以上的叠层结构。此外,虽然在晶体管100中层叠有导电体240的第一导电体与导电体240的第二导电体,但是本发明不局限于此。例如,导电体240也可以具有单层结构或者三层以上的叠层结构。在结构体具有叠层结构的情况下,有时按形成顺序赋予序数以进行区別。
如图1A、图1B、图2A及图2B所示,半导体装置10A包括绝缘体214上的绝缘体216、以嵌入绝缘体216中的方式配置的导电体205(导电体205a、导电体205b及导电体205c)、以嵌入绝缘体216中的方式配置的导电体206(导电体206a、导电体206b及导电体206c)、绝缘体216、导电体205及导电体206上的绝缘体222、绝缘体222上的绝缘体224、绝缘体224上的氧化物230a、氧化物230a上的氧化物230b、氧化物230b上的导电体242a、导电体242a上的导电体247a、导电体247a上的绝缘体271a、氧化物230b上的导电体242b、导电体242b上的导电体247b、导电体247b上的绝缘体271b、氧化物230b上的绝缘体252、绝缘体252上的绝缘体250、绝缘体250上的绝缘体254、位于绝缘体254上并与氧化物230b的一部分重叠的导电体260(导电体260a及导电体260b)以及配置在绝缘体222、绝缘体224、氧化物230a、氧化物230b、导电体242a、导电体242b、导电体247a、导电体247b、绝缘体271a及绝缘体271b上的绝缘体275。
此外,导电体205被用作布线CL,导电体206被用作布线PL。此外,导电体260被用作布线WL,导电体246被用作布线BL。
在此,如图1B及图2A所示,绝缘体252与绝缘体222的顶面、绝缘体224的侧面、氧化物230a的侧面、氧化物230b的侧面及顶面、导电体242(导电体242a及导电体242b)的侧面、导电体247(导电体247a及导电体247b)的侧面、绝缘体271(绝缘体271a及绝缘体271b)的侧面、绝缘体275的侧面、绝缘体280的侧面及绝缘体250的底面接触。
此外,以导电体260的顶面的高度与绝缘体254的最上部、绝缘体250的最上部、绝缘体252的最上部及绝缘体280的顶面的高度大致一致的方式配置。此外,绝缘体282与导电体260、绝缘体252、绝缘体250、绝缘体254和绝缘体280各自的顶面的至少一部分接触。
以下,有时将氧化物230a及氧化物230b统称为氧化物230。
在绝缘体280及绝缘体275中形成到达氧化物230b的开口。在该开口内设置绝缘体252、绝缘体250、绝缘体254及导电体260。此外,在晶体管100的沟道长度方向上,绝缘体271a、导电体247a及导电体242a与绝缘体271b、导电体247b及导电体242b间设置有导电体260、绝缘体252、绝缘体250及绝缘体254。绝缘体254具有与导电体260的侧面接触的区域及与导电体260的底面接触的区域。
氧化物230优选包括绝缘体224上的氧化物230a及氧化物230a上的氧化物230b。当在氧化物230b下包括氧化物230a时,可以抑制杂质从形成在氧化物230a的下方的结构物向氧化物230b扩散。
注意,在晶体管100中氧化物230具有氧化物230a及氧化物230b的两层叠层结构,但是本发明不局限于此。例如,氧化物230可以具有氧化物230b的单层或三层以上的叠层结构,也可以具有氧化物230a及氧化物230b分别具有叠层的结构。
导电体260被用作第一栅(也称为顶栅极)电极,导电体205被用作第二栅(也称为背栅极)电极。此外,绝缘体252、绝缘体250及绝缘体254被用作第一栅极绝缘体,绝缘体222及绝缘体224被用作第二栅极绝缘体。注意,有时将栅极绝缘体称为栅极绝缘层或栅极绝缘膜。此外,导电体242a被用作源极和漏极中的一个,导电体242b被用作源极和漏极中的另一个。
此外,氧化物230的与导电体260重叠的区域的至少一部分被用作沟道形成区域。在晶体管100中,导电体260及导电体205具有隔着绝缘体222、绝缘体224、氧化物230、绝缘体252、绝缘体250及绝缘体254彼此重叠的区域。
在此,图3A示出图1B中的沟道形成区域附近的放大图。通过对氧化物230b供应氧,氧化物230b中的氧空位减少,载流子浓度降低。另一方面,氧化物230b的与导电体接触的区域的载流子浓度变高,来被用作源极区域或漏极区域。因此,氧化物230b的导电体242a与导电体242b之间的区域被用作沟道形成区域。
因此,氧化物230b包括被用作晶体管100的沟道形成区域的区域230bc及用作源极区域或漏极区域的区域230ba及区域230bb。换言之,区域230bc设置在导电体242a与导电体242b间的区域中。区域230ba与导电体242a重叠,区域230bb与导电体242b重叠。区域230bc的至少一部分与导电体260重叠。
与区域230ba及区域230bb相比,其氧空位少或杂质浓度低,所以被用作沟道形成区域的区域230bc是载流子浓度低的高电阻区域。因此,区域230bc可以说是i型(本征)或实质上i型的区域。
此外,在被用作源极区域或漏极区域的区域230ba及区域230bb是如下区域:由于氧空位多或者氢、氮、金属元素等杂质的浓度高,因此载流子浓度提高,所以被低电阻化。就是说,区域230ba及区域230bb是比区域230bc载流子浓度高且电阻低的n型区域。
在此,被用作沟道形成区域的区域230bc的载流子浓度优选为1×1018cm-3以下,更优选低于1×1017cm-3,进一步优选低于1×1016cm-3,更优选的是低于1×1013cm-3,进一步优选的是低于1×1012cm-3。对被用作沟道形成区域的区域230bc的载流子浓度的下限值没有特别的限定,例如,可以将其设定为1×10-9cm-3
此外,也可以在区域230bc与区域230ba或区域230bb之间形成载流子浓度等于或低于区域230ba及区域230bb的载流子浓度且等于或高于区域230bc的载流子浓度的区域。换言之,该区域被用作区域230bc与区域230ba或区域230bb的接合区域。该接合区域的氢浓度有时等于或低于区域230ba及区域230bb的氢浓度且等于或高于区域230bc的氢浓度。此外,该接合区域的氧空位有时等于或少于区域230ba及区域230bb的氧空位且等于或多于区域230bc的氧空位。
注意,图3A示出区域230ba、区域230bb及区域230bc形成在氧化物230b中的例子,但是本发明不局限于此。例如,上述各区域也可以形成在氧化物230b和氧化物230a中。
在氧化物230中,有时难以明确地观察各区域的边界。在各区域中检测出的金属元素和氢及氮等杂质元素的浓度并不需要按每区域分阶段地变化,也可以在各区域中逐渐地变化。就是说,越接近沟道形成区域,金属元素和氢及氮等杂质元素的浓度越低即可。
优选在晶体管100中将被用作半导体的金属氧化物(以下,有时称为氧化物半导体)用于包含沟道形成区域的氧化物230(氧化物230a、氧化物230b)。
被用作半导体的金属氧化物的带隙优选为2eV以上,更优选为2.5eV以上。通过使用带隙较宽的金属氧化物,可以减小晶体管的关态电流(off-state current)。
例如,作为氧化物230优选使用包含铟、元素M及锌的In-M-Zn氧化物(元素M为选自铝、镓、钇、锡、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁等中的一种或多种)等的金属氧化物。此外,作为氧化物230也可以使用In-Ga氧化物、In-Zn氧化物或铟氧化物。
氧化物230优选具有化学组成互不相同的多个氧化物层的叠层结构。例如,用于氧化物230a的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对于主要成分的金属元素的元素M的原子个数比。此外,用于氧化物230a的金属氧化物中的元素M与In的原子个数比优选大于用于氧化物230b的金属氧化物中的元素M与In的原子个数比。通过采用这样的结构,可以抑制杂质及氧从形成在氧化物230a的下方的结构物向氧化物230b扩散。
在此,优选的是,用于氧化物230b的金属氧化物中的In与元素M的原子个数比大于用于氧化物230a的金属氧化物中的In与元素M的原子个数比。通过采用该结构,晶体管100可以得到高通态电流以及高频率特性。
此外,氧化物230a及氧化物230b除了氧以外还包含共同元素作为主要成分,所以可以降低氧化物230a与氧化物230b的界面的缺陷态密度。因为可以降低氧化物230a与氧化物230b的界面的缺陷态密度,所以界面散射给载流子传导带来的影响小,从而可以得到高通态电流。
具体而言,作为氧化物230a,使用In:M:Zn=1:3:4[原子个数比]或其附近的组成或者In:M:Zn=1:1:0.5[原子个数比]或其附近的组成的金属氧化物,即可。此外,作为氧化物230b,使用In:M:Zn=1:1:1[原子个数比]或其附近的组成、In:M:Zn=1:1:1.2[原子个数比]或其附近的组成、In:M:Zn=1:1:2[原子个数比]或其附近的组成或者In:M:Zn=4:2:3[原子个数比]或其附近的组成的金属氧化物,即可。注意,附近的组成包括所希望的原子个数比的±30%的范围。此外,作为元素M优选使用镓。此外,当作为氧化物230设置氧化物230b的单层时,作为氧化物230b也可以使用可用于氧化物230a的金属氧化物。
此外,在通过溅射法沉积金属氧化物时,上述原子个数比不局限于所沉积的金属氧化物的原子个数比,而也可以是用于金属氧化物的沉积的溅射靶材的原子个数比。
氧化物230b优选具有结晶性。尤其是,优选使用CAAC-OS(c-axis alignedcrystalline oxide semiconductor:c轴取向结晶氧化物半导体)作为氧化物230b。
CAAC-OS具有结晶性高的致密结构且是杂质及缺陷(例如,氧空位(VO)等)少的金属氧化物。尤其是,通过在形成金属氧化物后以金属氧化物不被多晶化的温度(例如,400℃以上且600℃以下)进行热处理,可以使CAAC-OS具有结晶性更高的致密结构。如此,通过进一步提高CAAC-OS的密度,可以进一步降低该CAAC-OS中的杂质或氧的扩散。
此外,在CAAC-OS中不容易观察明确的晶界,因此不容易发生起因于晶界的电子迁移率的下降。因此,包含CAAC-OS的金属氧化物的物理性质稳定。因此,具有CAAC-OS的金属氧化物具有耐热性且可靠性高。
此外,当作为氧化物230b使用CAAC-OS等具有结晶性的氧化物时,可以抑制源电极或漏电极从氧化物230b抽出氧。因此,即使进行热处理也可以减少氧从氧化物230b被抽出,所以晶体管100对制造工序中的高温度(所谓热积存:thermal budget)也很稳定。
在使用氧化物半导体的晶体管中,如果在氧化物半导体的形成沟道的区域中存在杂质及氧空位,电特性则容易变动,有时降低可靠性。此外,氧空位附近的氢形成氢进入氧空位中的缺陷(下面有时称为VOH)而可能会产生成为载流子的电子。因此,当在氧化物半导体的形成沟道的区域中包含氧空位时,晶体管会具有常开启特性(即使不对栅电极施加电压也存在沟道而在晶体管中电流流过的特性)。由此,在氧化物半导体的形成沟道的区域中,优选尽量减少杂质、氧空位及VOH。换言之,优选的是,氧化物半导体中的形成沟道的区域的载流子浓度降低且被i型化(本征化)或实质上被i型化。
相对于此,通过在氧化物半导体附近设置包含通过加热脱离的氧(以下也称为“过剩氧”)的绝缘体而进行热处理,可以从该绝缘体向氧化物半导体供应氧而减少氧空位及VOH。注意,在对源极区域或漏极区域供应过多的氧时,有可能引起晶体管100的通态电流下降或者场效应迁移率的下降。并且,在供应到源极区域或漏极区域的氧量在衬底面内有不均匀时,包括晶体管的半导体装置特性发生不均匀。
因此,优选的是,在氧化物半导体中,被用作沟道形成区域的区域230bc的载流子浓度得到降低且被i型化或实质上被i型化。另一方面,优选的是,被用作源极区域或漏极区域的区域230ba及区域230bb的载流子浓度高且被n型化。换言之,优选减少氧化物半导体的区域230bc的氧空位及VOH且区域230ba及区域230bb不被供应过多的氧。
于是,本实施方式以在氧化物230b上设置导电体242a及导电体242b的状态在含氧气氛下进行微波处理来减少区域230bc的氧空位及VOH。在此,微波处理例如是指使用包括利用微波生成高密度等离子体的电源的装置的处理。
通过在含氧气氛下进行微波处理,可以使用微波或RF等高频使氧气体等离子体化而使该氧等离子体作用。此时,也可以将微波或RF等高频照射到区域230bc。通过等离子体、微波等的作用,可以将区域230bc的VOH分开为氧空位(VO)和氢(H),可以将该氢从区域230bc去除而由氧填补该氧空位。由此,可以减少区域230bc中的氢浓度、氧空位及VOH而降低载流子浓度。
此外,当在含氧气氛下进行微波处理时,微波、RF等高频、氧等离子体等的作用被导电体242a及导电体242b遮蔽并不涉及于区域230ba及区域230bb。再者,可以通过覆盖氧化物230b及导电体242的绝缘体271及绝缘体280降低氧等离子体的作用。由此,在进行微波处理时在区域230ba及区域230bb中不发生VOH的减少以及过多的氧的供应,因此可以防止载流子浓度的降低。
此外,优选在沉积成为绝缘体252的绝缘膜之后或者在沉积成为绝缘体250的绝缘膜之后以含氧气氛进行微波处理。如此,通过经由绝缘体252或绝缘体250以含氧气氛进行微波处理,可以对区域230bc高效地注入氧。此外,通过以与导电体242的侧面及区域230bc的表面接触的方式配置绝缘体252,可以抑制区域230bc被注入不必要的氧,因此可以抑制导电体242的侧面的氧化。此外,可以抑制在沉积成为绝缘体250的绝缘膜时导电体242的侧面被氧化。
此外,作为注入到区域230bc中的氧,有氧原子、氧分子、氧自由基(也称为O自由基,包含不成对电子的原子或分子或者离子)等各种方式。注入到区域230bc中的氧可以为上述方式中的任一个或多个,尤其优选为氧自由基。此外,由于可以提高绝缘体252及绝缘体250的膜品质,晶体管100的可靠性得到提高。
如上所述,可以在氧化物半导体的区域230bc中选择性地去除氧空位及VOH而使区域230bc成为i型或实质上i型。并且,可以抑制对被用作源极区域或漏极区域的区域230ba及区域230bb供应过多的氧而保持导电性。由此,可以抑制晶体管100的电特性变动而抑制在衬底面内晶体管100的电特性不均匀。
通过采用上述结构,可以提供一种晶体管特性不均匀小的半导体装置。此外,可以提供一种可靠性良好的半导体装置。此外,可以提供一种具有良好的电特性的半导体装置。
此外,如图2A所示,在从晶体管100的沟道宽度的截面看时,也可以在氧化物230b的侧面与氧化物230b的顶面之间具有弯曲面。就是说,该侧面的端部和该顶面的端部也可以弯曲(也称为“圆形”)。
上述弯曲面的曲率半径优选大于0nm且小于与导电体242重叠的区域的氧化物230b的厚度或者小于不具有上述弯曲面的区域的一半长度。具体而言,上述弯曲面的曲率半径大于0nm且为20nm以下,优选为1nm以上且15nm以下,更优选为2nm以上且10nm以下。通过采用上述形状,可以提高绝缘体252、绝缘体250、绝缘体254及导电体260的氧化物230b的覆盖性。
此外,如图2A等所示,由于以与氧化物230的顶面及侧面接触的方式设置由氧化铝等形成的绝缘体252,氧化物230所包含的铟有时分布在氧化物230和绝缘体252的界面及其附近。因此,氧化物230的表面附近具有接近铟氧化物的原子个数比或者接近In-Zn氧化物的原子个数比。在如此氧化物230,尤其是氧化物230b的表面附近的铟的原子个数比较大时,可以提高晶体管100的场效应迁移率。
通过使氧化物230a及氧化物230b具有上述结构,可以降低氧化物230a与氧化物230b的界面的缺陷态密度。因此,界面散射对载流子传导带来的影响减少,从而晶体管100可以得到高通态电流及高频特性。
绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283、绝缘体285中的至少一个优选被用作抑制水、氢等杂质从衬底一侧或晶体管100的上方扩散到晶体管100的阻挡绝缘膜。因此,绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283、绝缘体285中的至少一个优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。此外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。
此外,在本说明书中,阻挡绝缘膜是指具有阻挡性的绝缘膜。在本说明书中,阻挡性是指抑制所对应的物质的扩散的功能(也可以说透过性低)。或者,是指俘获并固定所对应的物质(也称为吸杂)的功能。
作为绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285,优选使用具有抑制水、氢等杂质及氧的扩散的功能的绝缘体,例如可以使用氧化铝、氧化镁、氧化铪、氧化镓、铟镓锌氧化物、氮化硅或氮氧化硅等。例如,作为绝缘体212、绝缘体275及绝缘体283,优选使用氢阻挡性更高的氮化硅等。此外,例如,作为绝缘体214、绝缘体271、绝缘体282及绝缘体285,优选使用俘获并固定氢的性能高的氧化铝或氧化镁等。由此,可以抑制水、氢等杂质经过绝缘体212及绝缘体214从衬底一侧扩散到晶体管100一侧。或者,可以抑制水、氢等杂质从配置在绝缘体285的外方的层间绝缘膜等扩散到晶体管100一侧。或者,可以抑制包含在绝缘体224等中的氧经过绝缘体212及绝缘体214扩散到衬底一侧。或者,可以抑制含在绝缘体280等中的氧经过绝缘体282等向晶体管100的上方扩散。如此,优选采用由具有抑制水、氢等杂质扩散的功能及抑制氧扩散的功能的绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285围绕晶体管100的结构。
在此,作为绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285,优选使用具有非晶结构的氧化物。例如,优选使用AlOx(x是大于0的任意数)或MgOy(y是大于0的任意数)等金属氧化物。上述具有非晶结构的金属氧化物有时具有如下性质:氧原子具有悬空键而由该悬空键俘获或固定氢。通过将上述具有非晶结构的金属氧化物作为晶体管100的构成要素使用或者设置在晶体管100的周围,可以俘获或固定含在晶体管100中的氢或存在于晶体管100的周围的氢。尤其是,优选俘获或固定含在晶体管100中的沟道形成区域的氢。通过将具有非晶结构的金属氧化物作为晶体管100的构成要素使用或者设置在晶体管100的周围,可以制造具有良好特性的可靠性高的晶体管100及半导体装置。
此外,绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285优选具有非晶结构,但是也可以在其一部分形成多晶结构的区域。此外,绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285也可以具有层叠有非晶结构的层与多晶结构的层的多层结构。例如,也可以具有非晶结构的层上形成有多晶结构的层的叠层结构。
绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285的沉积例如可以利用溅射法。溅射法不需要作为沉积气体使用包含氢的分子,所以可以降低绝缘体212、绝缘体214、绝缘体271、绝缘体275、绝缘体282、绝缘体283及绝缘体285的氢浓度。作为沉积方法,除了溅射法以外还可以适当地使用化学气相沉积(CVD:ChemicalVaporDeposition)法、分子束外延(MBE:Molecular Beam Epitaxy)法、脉冲激光沉积(PLD:Pulsed Laser Deposition)法、原子层沉积(ALD:Atomic Layer Deposition)法等。
此外,有时优选降低绝缘体212、绝缘体275及绝缘体283的电阻率。例如,通过使绝缘体212、绝缘体275及绝缘体283的电阻率约为1×1013Ωcm,在半导体装置制造工序的利用等离子体等的处理中,有时绝缘体212、绝缘体275及绝缘体283可以缓和导电体205、导电体242、导电体260或导电体246的电荷积聚。绝缘体212、绝缘体275及绝缘体283的电阻率优选为1×1010Ωcm以上且1×1015Ωcm以下。
此外,绝缘体216、绝缘体274、绝缘体280及绝缘体285的介电常数优选比绝缘体214低。通过将介电常数低的材料用于层间膜,可以减少产生在布线之间的寄生电容。例如,作为绝缘体216、绝缘体274、绝缘体280及绝缘体285,适当地使用氧化硅、氧氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅或具有空孔的氧化硅等即可。
导电体205以与氧化物230及导电体260重叠的方式配置。在此,导电体205优选以嵌入形成在绝缘体216的开口中的方式设置。此外,导电体205的一部分有时嵌入绝缘体214中。
导电体205包括导电体205a及导电体205b。导电体205a以与该开口的底面及侧壁接触的方式设置。导电体205b以嵌入形成在导电体205a的凹部中的方式设置。在此,导电体205b的顶面的高度与导电体205a的顶面的高度及绝缘体216的顶面的高度大致一致。
在此,作为导电体205a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。或者,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
通过作为导电体205a使用具有降低氢的扩散的功能的导电材料,可以防止含在导电体205b中的氢等杂质通过绝缘体224等扩散到氧化物230。此外,通过作为导电体205a使用具有抑制氧的扩散的功能的导电材料,可以抑制导电体205b被氧化而导电率下降。作为具有抑制氧扩散的功能的导电材料,例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。因此,作为导电体205a使用单层或叠层的上述导电材料即可。例如,作为导电体205a使用氮化钛即可。
此外,作为导电体205b优选使用以钨、铜或铝为主要成分的导电材料。例如,作为导电体205b可以使用钨。此外,作为导电体205c优选使用与导电体205a同样的导电材料。例如,作为导电体205c使用氮化钛即可。
导电体205有时被用作第二栅电极。在此情况下,通过独立地改变施加到导电体205的电位而不使其与施加到导电体260的电位联动,可以控制晶体管100的阈值电压(Vth)。尤其是,通过对导电体205施加负电位,可以增大晶体管100的Vth而减少关态电流。由此,与不对导电体205施加负电位的情况相比,在对导电体205施加负电位的情况下,可以减少对导电体260施加的电位为0V时的漏极电流。
此外,导电体205的电阻率考虑上述施加到导电体205的电位设计,导电体205的厚度根据该电阻率设定。此外,绝缘体216的厚度与导电体205大致相同。在此,优选在导电体205的设计允许的范围内减少导电体205及绝缘体216的厚度。通过减少绝缘体216的厚度,可以降低含在绝缘体216中的氢等杂质的绝对量,所以可以减少该杂质扩散到氧化物230。
此外,如图1A所示,导电体205优选比氧化物230中不与导电体242a及导电体242b重叠的区域大。也就是说,优选比区域230bc大。尤其是,如图2A所示,导电体205优选延伸到氧化物230a及氧化物230b的沟道宽度方向的端部的外侧的区域。就是说,优选在氧化物230的沟道宽度方向的侧面的外侧,导电体205和导电体260隔着绝缘体重叠。通过具有上述结构,可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕氧化物230的沟道形成区域。在本说明书中,将由第一栅极及第二栅极的电场电围绕沟道形成区域的晶体管结构称为surrounded channel(S-channel)结构。
在本说明书等中,S-channel结构的晶体管是指由一对栅电极中的一方及另一方的电场电围绕沟道形成区域的晶体管的结构。此外,本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构,可以实现对短沟道效应的耐性得到提高的晶体管,换言之,可以实现不容易发生短沟道效应的晶体管。
通过晶体管100常关闭且使其具有上述S-Channel结构,可以电围绕沟道形成区域。由此,也可以说晶体管100具有GAA(GateAll Around:全环绕栅极)结构或LGAA(LateralGateAllAround:横向全环绕栅极)结构。通过使晶体管100具有S-Channel结构、GAA结构或LGAA结构,可以将形成在氧化物230与栅极绝缘体的界面或其附近的沟道形成区域设置在氧化物230的整个块体。因此,可以提高流过晶体管的电流密度,所以可以期待晶体管的通态电流或晶体管的场效应迁移率的提高。
此外,如图2A所示,将导电体205延伸来用作布线。但是,本发明不局限于此,也可以在导电体205下设置被用作布线的导电体。此外,不一定需要在每一个晶体管中设置一个导电体205。例如,在多个晶体管中可以共同使用导电体205。
注意,示出在晶体管100中作为导电体205层叠有导电体205a、导电体205b及导电体205c的结构,但是本发明不局限于此。例如,导电体205可以具有单层结构,也可以具有两层以上的叠层结构。
绝缘体222及绝缘体224被用作背栅极一侧的栅极绝缘体。
绝缘体222优选具有抑制氢(例如,氢原子、氢分子等中的至少一个)的扩散的功能。此外,绝缘体222优选具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能。例如,与绝缘体224相比,绝缘体222优选具有抑制氢和氧中的一方或双方的扩散的功能。
绝缘体222优选使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体,优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。或者,优选使用包含铪及锆的氧化物,例如使用铪锆氧化物。当使用这种材料形成绝缘体222时,绝缘体222被用作抑制氧从氧化物230释放到衬底一侧及氢等杂质从晶体管100的周围部扩散到氧化物230的层。因此,通过设置绝缘体222,可以抑制氢等杂质扩散到晶体管100的内侧,而可以抑制在氧化物230中生成氧空位。此外,可以抑制导电体205与绝缘体224及氧化物230所包含的氧起反应。
或者,例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇或氧化锆。或者,也可以对上述绝缘体进行氮化处理。此外,作为绝缘体222还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅而使用。
此外,作为绝缘体222,例如也可以以单层或叠层使用包含氧化铝、氧化铪、氧化钽、氧化锆、铪锆氧化物等所谓的high-k材料的绝缘体。当进行晶体管的微型化及高集成化时,由于栅极绝缘体的薄膜化,有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料,可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外,作为绝缘体222有时可以使用锆钛酸铅(PZT)、钛酸锶(SrTiO3)、(Ba,Sr)TiO3(BST)等介电常数高的物质。
此外,为了将电容器110用作铁电电容器,作为绝缘体222优选使用可具有铁电性的材料。
作为可具有铁电性的材料,例如优选使用氧化铪。或者,作为可具有铁电性的材料,可以使用氧化锆、HfZrOX(X为大于0的实数。以下简单地记作HfZrOx)等金属氧化物。或者,作为可具有铁电性的材料,可以使用对氧化铪添加元素J1(在此,元素J1为选自锆(Zr)、硅(Si)、铝(Al)、钆(Gd)、钇(Y)、镧(La)、锶(Sr)等中的一个或多个)的材料。
在此,可以适当地设定铪原子与元素J1的原子个数比。例如,可以将铪原子与锆原子的原子个数设定为1:1或其附近。或者,作为可具有铁电性的材料,可以使用对氧化锆添加元素J2(在此,元素J2为选自铪(Hf)、硅(Si)、铝(Al)、钆(Gd)、钇(Y)、镧(La)、锶(Sr)等中的一个或多个)的材料等。此外,可以适当地设定锆原子与元素J2的原子个数比,例如,可以将锆原子与元素J2的原子个数比设定为1:1或其附近。此外,作为可具有铁电性的材料,也可以使用钛酸铅(PbTiOX)、钛酸钡锶(BST)、钛酸锶、锆钛酸铅(PZT)、钽酸锶铋(SBT)、铁酸铋(BFO)、钛酸钡等具有钙钛矿结构的压电陶瓷。
此外,作为可具有铁电性的材料,可以使用氮化铝钪(Al1-aScaNb(a为大于0且小于0.5的实数,b为1或其附近的值。以下简单地记作AlScN))、Al-Ga-Sc氮化物、Ga-Sc氮化物等。此外,作为可具有铁电性的材料,可以使用包含元素M1、元素M2及氮的金属氮化物。在此,元素M1为选自铝(Al)、镓(Ga)、铟(In)等中的一个或多个。此外,元素M2为选自硼(B)、钪(Sc)、钇(Y)、镧系元素(镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钷(Pm)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)以及镥(Lu))、锕系元素(锕(Ac)至铹(Lr)的十五个元素)、钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)等中的一个或多个。此外,可以适当地设定元素M1与元素M2的原子个数比。此外,包含元素M1及氮的金属氧化物即便不包含元素M2也有时具有铁电性。此外,作为可具有铁电性的材料,可以使用对上述金属氮化物添加元素M3的材料。注意,元素M3为选自镁(Mg)、钙(Ca)、锶(Sr)、锌(Zn)、镉(Cd)等中的一个或多个。在此,可以适当地设定元素M1、元素M2与元素M3的原子个数比。注意,因为上述金属氮化物至少包含第13族元素和第15族元素的氮,所以有时将该金属氮化物称为第13族-第15族铁电体、第13族氮化物的铁电体等。
此外,作为可具有铁电性的材料,可以使用SrTaO2N、BaTaO2N等钙钛矿型氧氮化物、κ型氧化铝的GaFeO3等。
此外,作为可具有铁电性的材料,例如,可以使用由选自上述材料中的多个材料构成的混合物或化合物。此外,可具有铁电性的材料可以具有由选自上述材料中的多个材料构成的叠层结构。此外,上述材料的晶体结构或特性不仅因沉积条件也因各工序等而可能发生变化,所以在本说明书等中,呈现铁电性的材料不仅被称为铁电体,也被称为可具有铁电性的材料或赋予铁电性的材料。
作为可具有铁电性的材料,优选使用包含氧化铪的材料或包含氧化铪及氧化锆的材料(典型的是HfZrOx),由此即使被加工为几nm的薄膜也可具有铁电性。
或者,作为可具有铁电性的材料,优选使用氮化铝钪(AlScN),因为它可以通过溅射法形成从而可以降低膜中的杂质浓度或者可以形成致密的膜。在作为可具有铁电性的材料使用氮化铝钪(AlScN)时,可期望形成可靠性高的膜。
此外,可具有铁电性的材料的厚度可以为100nm以下、优选为50nm以下、更优选为20nm以下、进一步优选为10nm以下(典型的是,2nm以上且9nm以下)。例如,厚度优选为8nm以上且12nm以下。通过将可具有铁电性的材料的厚度设定为上述厚度,可以实现薄膜化和铁电性的呈现。通过进行薄膜化,可以将该铁电层夹在电容器的一对电极之间,并且可以将该电容器与被微型化了的晶体管等半导体元件组合来形成半导体装置。换言之,可以容易实现一种缩小占有面积的半导体装置。
此外,在本说明书等中,可具有铁电性的材料有时被称为铁电性材料。此外,在本说明书等中,形成为层状的可具有铁电性的材料有时被称为铁电层、金属氧化物膜或金属氮化物膜。此外,在本说明书等中,有时将包括铁电体层、金属氧化物膜或金属氮化物膜的装置称为铁电体器件。
此外,在作为可具有铁电性的材料使用HfZrOx时,优选使用ALD法尤其是使用热ALD法形成。此外,当通过热ALD法沉积可具有铁电性的材料时,优选作为前驱物使用不包含烃(Hydro Carbon,也称为HC)的材料。当可具有铁电性的材料包含氢和碳中的一方或双方时,可具有铁电性的材料的晶化有时被阻挡。因此,优选的是,如上所述,通过使用不包含烃的前驱物来降低可具有铁电性的材料中的氢和碳中的一方或双方的浓度。例如,作为不包含烃的前驱物可以举出氯类材料。此外,当作为可具有铁电性的材料使用包含氧化铪及氧化锆的材料(HfZrOx)时,作为前驱物使用HfCl4及/或ZrCl4即可。另一方面,也可以对可具有铁电性的材料添加用来控制极化状态的掺杂剂(典型的是硅、碳等)。在此情况下,作为添加碳作为掺杂剂的手段之一,也可以采用作为前驱物使用包含烃的材料的形成方法。
此外,当形成使用可具有铁电性的材料的膜时,通过彻底排除膜中的杂质,这里是指氢、烃和碳中的一个以上,可以形成高纯度本征的具有铁电性的膜。高纯度本征的具有铁电性的膜与后述实施方式所示的高纯度本征的氧化物半导体之间的制造工艺整合性非常高。因此,可以提供生产率高的半导体装置的制造方法。
此外,可具有铁电性的材料的杂质浓度优选低。尤其是,氢(H)及碳(C)的浓度越低越好。具体而言,可具有铁电性的材料的氢浓度优选为5×1020atoms/cm3以下、更优选为1×1020atoms/cm3以下。此外,可具有铁电性的材料的碳浓度优选为5×1019atoms/cm3以下、更优选为1×1019atoms/cm3以下。
此外,当作为可具有铁电性的材料使用HfZrOx时,优选通过热ALD法以具有1:1的组成的方式交替沉积氧化铪和氧化锆。
此外,当通过ALD法沉积可具有铁电性的材料时,作为氧化剂可以使用H2O或O3。注意,ALD法中的氧化剂不局限于此。例如,ALD法的氧化剂也可以包含选自O2、O3、N2O、NO2、H2O和H2O2中的任何一个或多个。
尤其是,当可具有铁电性的材料具有正交晶系晶体结构时呈现铁电性,所以是优选的。此外,可具有铁电性的材料也可以除了正交晶系晶体结构以外还具有其他晶体结构。例如,也可以除了正交晶系晶体结构以外还具有选自等轴晶系、四方晶系、正交晶系和单斜晶系中的任一个或多个晶体结构。此外,也可以在形成可具有铁电性的材料之前形成提高结晶性的层。例如,在作为可具有铁电性的材料使用HfZrOx时,提高结晶性的层可以使用如氧化铪或氧化锆等金属氧化物或者铪或锆。
此外,在作为可具有铁电性的材料使用AlScN时,优选具有六方晶系晶体结构。此外,也可以除了六方晶系晶体结构以外还具有其他晶体结构。作为提高结晶性的层,优选使用如氮化铝或氮化钪等金属氮化物或者铝或钪。
此外,也可以在形成可具有铁电性的材料之后形成提高结晶性的层。或者,作为可具有铁电性的材料也可以采用具有非晶结构和晶体结构的复合结构。
作为与氧化物230接触的绝缘体224,例如适当地使用氧化硅、氧氮化硅等即可。
此外,在晶体管100的制造工序中,热处理优选在氧化物230的表面露出的状态下进行。该热处理例如优选以100℃以上且600℃以下,更优选以350℃以上且550℃以下进行。热处理在氮气体或惰性气体气氛或者包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行。例如,热处理优选在氧气氛下进行。由此,对氧化物230供应氧,从而可以减少氧空位。热处理也可以在减压状态下进行。此外,也可以在氮气体或惰性气体的气氛下进行热处理,然后为了填补脱离的氧而在包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行热处理。此外,也可以在包含10ppm以上、1%以上或10%以上的氧化性气体的气氛下进行热处理,然后连续地在氮气体或惰性气体的气氛下进行热处理。
通过对氧化物230进行加氧化处理,可以由所供应的氧填补氧化物230中的氧空位。再者,氧化物230中残留的氢与被供给的氧发生反应而可以将氢以H2O的形态去除(脱水化)。由此,可以抑制残留在氧化物230中的氢与氧空位再结合而形成VOH。
此外,绝缘体222及绝缘体224也可以具有两层以上的叠层结构。此时,不局限于使用相同材料构成的叠层结构,也可以是使用不同材料构成的叠层结构。此外,绝缘体224也可以形成为岛状且与氧化物230a重叠。在此情况下,绝缘体275与绝缘体224的侧面及绝缘体222的顶面接触。
导电体242a及导电体242b与氧化物230b的顶面接触。导电体242a及导电体242b分别被用作晶体管100的源电极或漏电极。
作为导电体242(导电体242a及导电体242b)例如优选使用包含钽的氮化物、包含钛的氮化物、包含钼的氮化物、包含钨的氮化物、包含钽及铝的氮化物、包含钛及铝的氮化物等。在本发明的一个方式中,尤其优选采用包含钽的氮化物。此外,例如也可以使用氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。这些材料是不容易氧化的导电材料或者即使吸收氧也维持导电性的材料,所以是优选的。
注意,有时包含在氧化物230b等中的氢扩散到导电体242a或导电体242b。尤其是,当作为导电体242a及导电体242b使用包含钽的氮化物时,有时包含在氧化物230b等中的氢容易扩散到导电体242a或导电体242b,该扩散的氢与导电体242a或导电体242b所包含的氮键合。也就是说,有时包含在氧化物230b等中的氢被导电体242a或导电体242b吸收。
此外,优选在导电体242的侧面与导电体242的顶面之间不形成弯曲面。通过使导电体242不具有该弯曲面,如图2B所示,可以增大沟道宽度方向的截面上的导电体242的截面积。由此,增大导电体242的导电率,从而可以增大晶体管100的通态电流。
此外,当在导电体242a(导电体242b)与氧化物230b接触的状态下进行加热处理时,与导电体242a(导电体242b)重叠的区域的氧化物230b的薄层电阻有时降低。此外,有时载流子浓度增加。因此,可以使与导电体242a(导电体242b)重叠的区域的氧化物230b自对准地低电阻化。
导电体242优选使用具有压缩应力的导电膜来形成。由此,可以在区域230ba及区域230bb形成向拉抻方向扩展的应变(以下有时称为拉抻应变)。通过由拉伸应变稳定地形成VOH,可以使区域230ba及区域230bb成为稳定的n型区域。注意,导电体242所具有的压缩应力是缓和导电体242的压缩形状的应力,并且是具有从导电体242的中央部向端部的方向的向量的应力。
导电体242所具有的压缩应力的大小例如可以为500MPa以上,优选为1000MPa以上,更优选为1500MPa以上,进一步优选为2000MPa以上。注意,也可以制造在衬底上沉积用于导电体242的导电膜的样品,并根据该样品的应力测量值规定导电体242所具有的应力的大小。
由于电体242所具有的压缩应力的作用,在区域230ba及区域230bb分别形成应变。该应变是因导电体242所具有的压缩应力的作用各自向拉伸方向扩展的应变(拉伸应变)。在区域230ba及区域230bb具有CAAC结构时,该应变相当于向垂直于CAAC结构的c轴的方向的延伸。如后面所述,通过CAAC结构向垂直于该CAAC结构的c轴的方向延伸,在该应变中容易形成氧空位及VOH且容易得到氧空位及VOH稳定的结构。由此,区域230ba及区域230bb成为载流子浓度高且稳定的n型区域。
注意,以上对在氧化物230b中形成的应变进行了说明,但本发明不局限于此。有时在氧化物230a中也形成同样的应变。
在本实施方式中示出导电体242具有单层的结构,但本发明不局限于此,也可以采用两层以上的叠层结构。
导电体247具有与导电体242重叠的区域及延伸越过氧化物230的端部的区域。此外,如图1A、图1B及图2B所示,通过由导电体247覆盖导电体242的顶面及侧面以及氧化物230的侧面,可以降低晶体管的源极区域及漏极区域的电阻。
作为导电体247,可以使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。此外,可以使用氮化钛、氮化钽等包含氮的导电材料。此外,也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物等包含氧的导电材料。
此外,导电体247与导电体206隔着绝缘体222彼此重叠的区域被用作电容器110。此外,在该区域中,优选在绝缘体222上不设置绝缘体224。当作为铁电材料的绝缘体222与导电体247及导电体206接触时,在绝缘体222中容易发生极化。因此,作为导电体247优选使用容易在绝缘体222中产生极化的材料。例如,作为导电体247优选使用氮化钛。同样地,作为导电体206c优选使用容易在绝缘体222中产生极化的材料。例如,作为导电体206c优选使用氮化钛。
导电体206与导电体205可以在同一工序中同时形成。因此,可以形成电容器110而不增加半导体装置10A的叠层数及工序数。
绝缘体271a与导电体247a的顶面接触,绝缘体271b与导电体247b的顶面接触。绝缘体271优选被用作至少对氧具有阻挡性的绝缘膜。因此,绝缘体271优选具有抑制氧扩散的功能。例如,与绝缘体280相比,绝缘体271优选具有进一步抑制氧扩散的功能。作为绝缘体271,例如,可以使用氧化铝或氧化镁等绝缘体。
绝缘体275以覆盖绝缘体224、氧化物230a、氧化物230b、导电体242、导电体247及绝缘体271的方式设置。绝缘体275优选具有俘获并固定氢的功能。在此情况下,绝缘体275优选包括氮化硅或具有非晶结构的金属氧化物,例如,氧化铝或氧化镁等绝缘体。此外,例如,作为绝缘体275也可以使用氧化铝与该氧化铝上的氮化硅的叠层膜。
通过设置上述绝缘体271及绝缘体275,可以由对氧具有阻挡性的绝缘体包围导电体242。换言之,可以抑制包含在绝缘体224及绝缘体280中的氧扩散到导电体242中。由此,可以抑制包含在绝缘体224及绝缘体280中的氧导致导电体242直接被氧化使得电阻率增大而通态电流减少。
绝缘体252被用作栅极绝缘体的一部分。作为绝缘体252优选使用氧阻挡绝缘膜。作为绝缘体252使用可用于上述绝缘体282的绝缘体即可。作为绝缘体252优选使用包含铝和铪中的一方或双方的氧化物的绝缘体。作为该绝缘体,可以使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)、包含铪及硅的氧化物(硅酸铪)等。在本实施方式中,作为绝缘体252,使用氧化铝。此时,绝缘体252是至少包含氧及铝的绝缘体。
如图2A所示,绝缘体252以与氧化物230b的顶面及侧面、氧化物230a的侧面、绝缘体224的侧面及绝缘体222的顶面接触的方式设置。就是说,在沟道宽度方向的截面中氧化物230a、氧化物230b及绝缘体224的与导电体260重叠的区域被绝缘体252覆盖。因此,可以利用具有氧阻挡性的绝缘体252防止在进行热处理等时氧化物230a及氧化物230b中的氧脱离。因此,可以减少在氧化物230a及氧化物230b中形成氧空位。由此,可以减少形成在区域230bc中的氧空位及VOH。因此,可以提高晶体管100的电特性及可靠性。
此外,反之,即使绝缘体280及绝缘体250等包含过多的氧,也可以抑制该氧过度供应到氧化物230a及氧化物230b。因此,可以抑制区域230ba及区域230bb通过区域230bc被过度氧化而导致晶体管100的通态电流的下降或场效应迁移率的下降。
此外,如图1B所示,绝缘体252以与导电体242、导电体247、绝缘体271、绝缘体275及绝缘体280各自的侧面接触的方式设置。因此,可以减少导电体242的侧面被氧化而氧化膜形成在该侧面。因此,可以抑制晶体管100的通态电流的下降或场效应迁移率的下降。
此外,绝缘体252需要与绝缘体254、绝缘体250、导电体260一起设置在形成于绝缘体280等中的开口中。为了实现晶体管100的微型化,绝缘体252的厚度优选小。绝缘体252的厚度为0.1nm以上且5.0nm以下,优选为0.5nm以上且3.0nm以下,更优选为1.0nm以上且小于3.0nm。此时,绝缘体252的至少一部分是具有上述厚度的区域即可。此外,绝缘体252的厚度优选比绝缘体250的厚度小。此时,绝缘体252的至少一部分是厚度比绝缘体250小的区域即可。
为了如上所述以厚度较薄的方式沉积绝缘体252,优选利用ALD法沉积绝缘体252。ALD法有只利用热能使前驱物及反应物起反应的热ALD(ThermalALD)法、使用受到等离子体激发的反应物的PEALD(Plasma Enhanced ALD)法等。在PEALD法中,通过利用等离子体可以在更低温下进行沉积,所以有时是优选的。
此外,ALD法可以按层沉积原子,从而发挥能够沉积极薄的膜、能够对纵横比高的结构进行沉积、能够以针孔等的缺陷少的方式进行沉积、能够进行覆盖性优良的沉积及能够在低温下进行沉积等的效果。因此,可以在形成于绝缘体280等中的开口的侧面等以上述较小的厚度且高覆盖性沉积绝缘体252。
绝缘体250被用作栅极绝缘体的一部分。绝缘体250优选以与绝缘体252的顶面接触的方式配置。绝缘体250可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅等。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。此时,绝缘体250是至少包含氧及硅的绝缘体。
与绝缘体224同样,优选绝缘体250中的水、氢等杂质的浓度得到降低。绝缘体250的厚度优选为1nm以上且20nm以下,更优选为0.5nm以上且15.0nm以下。此时,绝缘体250的至少一部分是具有上述厚度的区域即可。
在本实施方式中,示出绝缘体250具有单层的结构,但是本发明不局限于此,也可以采用两层以上的叠层结构。例如,如图3B所示,绝缘体250也可以具有绝缘体250a与绝缘体250a上的绝缘体250b这两层的叠层结构。
如图3B所示,在使绝缘体250具有两层叠层结构的情况下,优选的是,下层的绝缘体250a使用容易使氧透过的绝缘体形成,而上层的绝缘体250b使用具有抑制氧的扩散的功能的绝缘体形成。通过采用这种结构,可以抑制包含在绝缘体250a中的氧扩散到导电体260。换言之,可以抑制对氧化物230供应的氧量的减少。此外,可以抑制因包含在绝缘体250a中的氧导致的导电体260的氧化。例如,绝缘体250a使用上述的能够用于绝缘体250的材料,绝缘体250b使用包含铝和铪中的一方或双方的氧化物的绝缘体,即可。作为该绝缘体,可以使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)、包含铪及硅的氧化物(硅酸铪)等。在本实施方式中,作为绝缘体250b,使用氧化铪。此时,绝缘体250b是至少包含氧及铪的绝缘体。此外,绝缘体250b的厚度为0.5nm以上且5.0nm以下,优选为1.0nm以上且5.0nm以下,更优选为1.0nm以上且3.0nm以下。此时,绝缘体250b的至少一部分是具有上述厚度的区域即可。
注意,当绝缘体250a使用氧化硅或氧氮化硅等时,绝缘体250b也可以使用相对介电常数高的high-k材料的绝缘材料形成。通过作为栅极绝缘体采用绝缘体250a及绝缘体250b的叠层结构,可以形成具有热稳定性且相对介电常数高的叠层结构。因此,可以在保持栅极绝缘体的物理厚度的同时降低在晶体管工作时施加的栅极电位。此外,可以减少被用作栅极绝缘体的绝缘体的等效氧化物厚度(EOT)。因此,可以提高绝缘体250的绝缘耐压。
绝缘体254被用作栅极绝缘体的一部分。作为绝缘体254优选使用氢阻挡绝缘膜。由此,可以防止包含在导电体260中的氢等杂质扩散到绝缘体250及氧化物230b。作为绝缘体254使用上述可用于绝缘体283的绝缘体即可。例如,作为绝缘体254使用利用PEALD法沉积的氮化硅即可。此时,绝缘体254是至少包含氮、硅的绝缘体。
此外,绝缘体254也可以还具有氧阻挡性。由此,可以抑制包含在绝缘体250中的氧扩散到导电体260。
此外,绝缘体254需要与绝缘体252、绝缘体250、导电体260一起设置在形成于绝缘体280等中的开口中。为了实现晶体管100的微型化,绝缘体254的厚度优选小。绝缘体254的厚度为0.1nm以上且5.0nm以下,优选为0.5nm以上且3.0nm以下,更优选为1.0nm以上且3.0nm以下。此时,绝缘体254的至少一部分是具有上述厚度的区域即可。此外,绝缘体254的厚度优选比绝缘体250的厚度小。此时,绝缘体254的至少一部分是厚度比绝缘体250小的区域即可。
此外,如图3B所示,在绝缘体250采用两层的叠层结构时,通过作为绝缘体250b使用氧化铪等具有抑制氢等杂质及氧的透过的功能的绝缘体,绝缘体250b可以兼具绝缘体254所具有的功能。在此情况下,通过采用不设置绝缘体254的结构,可以使半导体装置的制造工序简化,可以实现生产率的提高。
导电体260被用作晶体管100的第一栅电极。导电体260优选包括导电体260a以及配置在导电体260a上的导电体260b。例如,优选以包围导电体260b的底面及侧面的方式配置导电体260a。此外,如图1B及图2A所示,导电体260的顶面与绝缘体250的顶面大致对齐。虽然在图1B及图2A中导电体260具有导电体260a和导电体260b的两层结构,但是也可以具有单层结构或三层以上的叠层结构。
作为导电体260a优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子、铜原子等杂质的扩散的功能的导电材料。此外,优选使用具有抑制氧(例如,氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
此外,当导电体260a具有抑制氧的扩散的功能时,可以抑制绝缘体250所包含的氧使导电体260b氧化而导致导电率的下降。作为具有抑制氧扩散的功能的导电材料,例如可以使用钛、氮化钛、钽、氮化钽、钌、氧化钌等。
此外,由于导电体260还被用作布线,所以优选使用导电性高的导电体。例如,导电体260b可以使用钨、铜或铝为主要成分的导电材料。此外,导电体260b可以具有叠层结构,例如可以具有钛或氮化钛与上述导电材料的叠层结构。
此外,在晶体管100中,以嵌入形成于绝缘体280等的开口的方式自对准地形成导电体260。通过如此形成导电体260,可以在导电体242a和导电体242b之间的区域中无需对准并确实地配置导电体260。
此外,如图2A所示,在晶体管100的沟道宽度方向上,以绝缘体222的底面为基准,导电体260的导电体260不与氧化物230b重叠的区域的底面的高度优选比氧化物230b的底面的高度低。通过采用被用作栅电极的导电体260隔着绝缘体250等覆盖氧化物230b的沟道形成区域的侧面及顶面的结构,容易使导电体260的电场作用于氧化物230b的沟道形成区域整体。由此,可以提高晶体管100的通态电流及频率特性。以绝缘体222的底面为基准时的氧化物230a及氧化物230b不与导电体260重叠的区域的导电体260的底面的高度与氧化物230b的底面的高度之差为0nm以上且100nm以下,优选为3nm以上且50nm以下,更优选为5nm以上且20nm以下。
绝缘体280设置在绝缘体275上,在设置绝缘体250及导电体260的区域中形成开口。此外,绝缘体280的顶面也可以被平坦化。
优选的是,被用作层间膜的绝缘体280的介电常数低。通过将介电常数低的材料用于层间膜,可以减少产生在布线之间的寄生电容。绝缘体280例如优选使用与绝缘体216同样的材料形成。尤其是,氧化硅及氧氮化硅具有热稳定性,所以是优选的。或者,因为氧化硅、氧氮化硅、具有空孔的氧化硅等材料容易形成包含通过加热脱离的氧的区域,所以是特别优选的。
绝缘体280中的水、氢等杂质浓度优选得到降低。例如,作为绝缘体280适当地使用氧化硅、氧氮化硅等包含硅的氧化物即可。
绝缘体282优选被用作抑制水、氢等杂质从上方向绝缘体280扩散的阻挡绝缘膜且具有俘获氢等杂质的功能。此外,绝缘体282优选被用作抑制氧透过的阻挡绝缘膜。作为绝缘体282,使用具有非晶结构的金属氧化物,例如氧化铝等绝缘体即可。此时的绝缘体282是至少包含氧及铝的绝缘体。通过在夹在绝缘体212与绝缘体283的区域内设置与绝缘体280接触且具有俘获氢等杂质的功能的绝缘体282,可以俘获包含在绝缘体280等中的氢等杂质而将该区域内的氢量为一定的值。尤其是,绝缘体282优选使用具有非晶结构的氧化铝,因为有时能够更有效地俘获或固定氢。由此,可以制造特性良好且可靠性高的晶体管100及半导体装置10A。
作为绝缘体282,优选通过溅射法沉积氧化铝,更优选在包含氧气体的气氛下使用铝靶材通过脉冲DC溅射法沉积氧化铝。通过使用脉冲DC溅射法,可以使膜厚度分布更均匀而提高溅射速率及膜品质。在此,也可以对衬底施加RF(Radio Frequency:射频)功率。可以根据对衬底施加的RF功率的大小控制注入到绝缘体282的下层中的氧量。例如,RF功率越小注入到绝缘体282的下层中的氧量就越少,即使绝缘体282较薄该氧量也容易饱和。此外,RF功率越大注入到绝缘体282的下层中的氧量就越多。
作为RF功率,例如设定为0W/cm2以上且1.86W/cm2以下。换言之,可以根据形成绝缘体282时的RF功率而使氧量改变为适合于晶体管的特性的量并注入。因此,可以注入适合于提高晶体管的可靠性的量的氧。
此外,RF的频率优选为10MHz以上。典型的是13.56MHz。RF的频率越高,越可以减少对衬底造成的损伤。
在本实施方式中,示出绝缘体282具有单层的结构,但是本发明不局限于此,也可以采用两层以上的叠层结构。
绝缘体283被用作抑制水、氢等杂质从上方扩散到绝缘体280的阻挡绝缘膜。绝缘体283配置在绝缘体282上。作为绝缘体283,优选使用氮化硅或氮氧化硅等包含硅的氮化物。例如,作为绝缘体283使用通过溅射法沉积的氮化硅即可。通过使用溅射法沉积绝缘体283,可以形成密度高的氮化硅膜。此外,作为绝缘体283,也可以在通过溅射法沉积的氮化硅上还层叠通过PEALD法或CVD法沉积的氮化硅。
导电体240优选使用以钨、铜或铝为主要成分的导电材料。此外,导电体240也可以具有叠层结构。
当作为导电体240采用叠层结构时,作为配置在绝缘体285、绝缘体283、绝缘体282、绝缘体280、绝缘体275及绝缘体271附近的第一导电体优选使用具有抑制水、氢等杂质的透过的功能的导电材料。例如,优选使用钽、氮化钽、钛、氮化钛、钌、氧化钌等。可以以单层或叠层使用具有抑制水、氢等杂质的透过的功能的导电材料。此外,可以防止包含在绝缘体283的上方的层的水、氢等杂质通过导电体240混入到氧化物230。
作为绝缘体241,使用可用于绝缘体275等的阻挡绝缘膜即可。作为绝缘体241,例如可以使用氮化硅、氧化铝、氮氧化硅等绝缘体。因为绝缘体241与绝缘体283、绝缘体282及绝缘体271接触地设置,所以可以抑制包含在绝缘体280等中的水、氢等杂质经过导电体240混入氧化物230。尤其是,氮化硅的氢阻挡性高,所以是优选的。此外,可以防止绝缘体280所包含的氧被导电体240吸收。
在绝缘体241具有如图1B所示那样的叠层结构时,作为与绝缘体280等的开口的内壁接触的第一绝缘体以及其内侧的第二绝缘体优选组合使用氧阻挡绝缘膜和氢阻挡绝缘膜。
例如,作为第一绝缘体使用利用ALD法沉积的氧化铝且作为第二绝缘体使用利用PEALD法沉积的氮化硅即可。通过采用这样的结构,可以抑制导电体240的氧化,并且可以抑制氢进入导电体240中。
此外,也可以以与导电体240的顶面接触的方式配置被用作布线的导电体246。导电体246优选使用以钨、铜或铝为主要成分的导电材料。此外,该导电体可以具有叠层结构,例如,可以具有钛、氮化钛与上述导电材料的叠层结构。此外,该导电体也可以以嵌入形成于绝缘体的开口中的方式形成。
<变形例子1>
图4A及图4B示出作为半导体装置10A的变形例子的半导体装置10B。图4A是半导体装置10B的俯视图。图4B是沿着图4A中的点划线A1-A2的部分的截面图。
半导体装置10B具有从半导体装置10A去除导电体242的结构。通过不设置导电体242,可以减少半导体装置10B的制造工序,由此可以提高生产率。
<变形例子2>
图5A及图5B示出作为半导体装置10B的变形例子的半导体装置10C。图5A是半导体装置10C的俯视图。图5B是沿着图5A中的点划线A1-A2的部分的截面图。
图5所示的半导体装置10C具有从半导体装置10B去除绝缘体224的结构。通过不设置绝缘体224,可以缩短半导体装置10C的制造工序,由此可以提高半导体装置10C的生产率。在不设置绝缘体224的情况下,作为绝缘体222优选形成包含过剩氧的绝缘体。
<变形例子3>
两个半导体装置10A也可以共同使用一个布线BL。图6A是示出两个半导体装置10A(半导体装置10Aa及半导体装置10Ab)与一个布线BL连接的结构例子的截面图。图6B及图6C是图6A所示的截面结构例子的等效电路图。
半导体装置10Aa与布线WLa、布线PLa、布线CLa及布线BL电连接。半导体装置10Ab与布线WLb、布线PLb、布线CLb及布线BL电连接。通过采用两个半导体装置10A与一个布线BL电连接的结构,可以减小包括半导体装置10A的半导体装置的占有面积。
半导体装置10Aa中的导电体260与布线WLa电连接。此外,半导体装置10Aa中的导电体260有时被用作布线WLa的一部分。半导体装置10Aa所包括的导电体206与布线PLa电连接。此外,半导体装置10Aa中的导电体206有时被用作布线PLa的一部分。半导体装置10Aa中的导电体205与布线CLa电连接。此外,半导体装置10Aa中的导电体205有时被用作布线CLa的一部分。
半导体装置10Ab中的导电体260与布线WLb电连接。此外,半导体装置10Ab中的导电体260有时被用作布线WLb的一部分。半导体装置10Ab中的导电体206与布线PLb电连接。此外,半导体装置10Ab中的导电体206有时被用作布线PLb的一部分。半导体装置10Ab中的导电体205与布线CLb电连接。此外,半导体装置10Ab中的导电体205有时被用作布线CLb的一部分。
此外,在对布线PLa及布线PLb供应相同电位时,也可以使它们电连接。同样地,在对布线CLa及布线CLb供应相同电位时,也可以使它们电连接。
此外,如图6C所示,也可以使晶体管100的栅极与背栅极电连接。此时,不需要形成布线CL(布线CLa及布线CLb),所以对半导体装置的生产率的提高及占有面积的降低很有效。
<变形例子4>
通过层叠设置多个半导体装置10A,可以减小半导体装置10A的占有面积。例如,通过层叠设置两个半导体装置10A,每一个半导体装置10A的占有面积成为一半。
图7A是示出层叠三个半导体装置10A(半导体装置10A[1]、半导体装置10A[2]及半导体装置10A[3])的结构例子的截面图。图7B是图7A所示的截面结构例子的等效电路图。在图7A及图7B中,将形成在第一层、第二层及第三层中的半导体装置10A分别记作半导体装置10A[1]、半导体装置10A[2]及半导体装置10A[3]。此外,在本实施方式等中,有时将第一层、第二层及第三层分别称为“第一个层”、“第二个层”及“第三个层”。
半导体装置10A[1]与布线WL[1]、布线PL[1]、布线CL[1]及布线BL电连接。半导体装置10A[2]与布线WL[2]、布线PL[2]、布线CL[2]及布线BL电连接。半导体装置10A[3]与布线WL[3]、布线PL[3]、布线CL[3]及布线BL电连接。
半导体装置10A[1]中的导电体260与布线WL[1]电连接。此外,半导体装置10A[1]中的导电体260有时被用作布线WL[1]的一部分。半导体装置10A[1]中的导电体206与布线PL[1]电连接。此外,半导体装置10A[1]中的导电体206有时被用作布线PL[1]的一部分。半导体装置10A[1]中的导电体205与布线CL[1]电连接。此外,半导体装置10A[1]中的导电体205有时被用作布线CL[1]的一部分。
半导体装置10A[2]中的导电体260与布线WL[2]电连接。此外,半导体装置10A[2]中的导电体260有时被用作布线WL[2]的一部分。半导体装置10A[2]中的导电体206与布线PL[2]电连接。此外,半导体装置10A[2]中的导电体206有时被用作布线PL[2]的一部分。半导体装置10A[2]中的导电体205与布线CL[2]电连接。此外,半导体装置10A[2]中的导电体205有时被用作布线CL[2]的一部分。
半导体装置10A[3]中的导电体260与布线WL[3]电连接。此外,半导体装置10A[3]中的导电体260有时被用作布线WL[3]的一部分。半导体装置10A[3]中的导电体206与布线PL[3]电连接。此外,半导体装置10A[3]中的导电体206有时被用作布线PL[3]的一部分。半导体装置10A[3]中的导电体205与布线CL[3]电连接。此外,半导体装置10A[3]中的导电体205有时被用作布线CL[3]的一部分。
在图7A中,在半导体装置10A[1]上设置半导体装置10A[2],在半导体装置10A[2]上设置半导体装置10A[3]。此外,图7A所示的半导体装置10A[1]至半导体装置10A[3]都包括与导电体205及导电体206相同的层中的导电体207。导电体207可以通过与导电体205及导电体206相同的制造工序同时形成。
图7A所示的半导体装置10A[1]至半导体装置10A[3]都包括被用作插头的导电体240。注意,用作插头的导电体240的侧面没有设置绝缘体241。
图7A所示的半导体装置10A[1]至半导体装置10A[3]各自中的导电体240以贯穿绝缘体285、绝缘体283、绝缘体282、绝缘体280、绝缘体275、绝缘体271a、导电体247a、导电体242a、氧化物230、绝缘体224、绝缘体222、绝缘体214及绝缘体212的方式设置。因此,该导电体240与绝缘体285、绝缘体283、绝缘体282、绝缘体280、绝缘体275、绝缘体271a、导电体247a、导电体242a、氧化物230、绝缘体224及绝缘体222接触。关于半导体装置10A[1]及半导体装置10A[2],与绝缘体214及绝缘体212接触。
通过不设置绝缘体241,导电体240与导电体247a及导电体242a电连接。
此外,图7A所示的半导体装置10A[1]至半导体装置10A[3]各自中的导电体207通过半导体装置10A[1]至半导体装置10A[3]各自中的导电体240电连接。具体而言,在图7A中,半导体装置10A[1]中的导电体207通过半导体装置10A[1]中的导电体240电连接于半导体装置10A[2]中的导电体207。此外,半导体装置10A[2]中的导电体207通过半导体装置10A[2]中的导电体240电连接于半导体装置10A[3]中的导电体207。此外,半导体装置10A[3]中的导电体207通过半导体装置10A[3]中的导电体240电连接于用作布线BL的导电体246。
如此,图7A所示的半导体装置10A[1]至半导体装置10A[3]各自中的晶体管通过被用作贯穿电极的导电体240电连接于用作布线BL的导电体246。因此,导电体240也被用作布线BL或布线BL的一部分。
半导体装置10A[1]中的晶体管100的源极和漏极中的一个、半导体装置10A[2]中的晶体管100的源极和漏极中的一个及半导体装置10A[3]中的晶体管100的源极和漏极中的一个与布线BL电连接(参照图7B)。
通过多个半导体装置10A与一个布线BL电连接,即多个半导体装置10A共用一个布线BL,可以减小包括半导体装置10A的半导体装置的占有面积。此外,通过层叠设置多个半导体装置10A,可以减小半导体装置10A的占有面积。因此,可以进一步减小包括半导体装置10A的半导体装置的占有面积。
<变形例子5>
通过组合变形例子3及变形例子4,可以进一步减小单个半导体装置10A的占有面积。
图8A是示出多个半导体装置10A的叠层结构例子的截面图。图8B是图8A所示的结构例子的等效电路图。图8A及图8B示出以形成在同一平面上的两个半导体装置10A(半导体装置10Aa及半导体装置10Ab)为一组将一组半导体装置10A层叠设置三层(也称为“级”)的例子。
在图8A及图8B中,将第一个层中的半导体装置10Aa、半导体装置10Ab分别记作半导体装置10Aa[1]、半导体装置10Ab[1]。此外,将第二个层中的半导体装置10Aa、半导体装置10Ab分别记作半导体装置10Aa[2]、半导体装置10Ab[2]。此外,将第三个层中的半导体装置10Aa、半导体装置10Ab分别记作半导体装置10Aa[3]、半导体装置10Ab[3]。
此外,半导体装置10Aa[1]与布线WLa[1]、布线PLa[1]、布线CLa[1]及布线BL电连接。半导体装置10Ab[1]与布线WLb[1]、布线PLb[1]、布线CLb[1]及布线BL电连接。半导体装置10Aa[2]与布线WLa[2]、布线PLa[2]、布线CLa[2]及布线BL电连接。半导体装置10Ab[2]与布线WLb[2]、布线PLb[2]、布线CLb[2]及布线BL电连接。半导体装置10Aa[3]与布线WLa[3]、布线PLa[3]、布线CLa[3]及布线BL电连接。半导体装置10Ab[3]与布线WLb[3]、布线PLb[3]、布线CLb[3]及布线BL电连接。
通过采用图8A及图8B所示的结构,可以进一步减小包括半导体装置10A的半导体装置的占有面积。
<变形例子6>
在参照图8说明的变形例子5的结构中,通过在形成在第二个层以后的层中的晶体管100中不形成用作背栅极的导电体205而将下一层的晶体管100的栅极(导电体260)用作背栅极,可以减少半导体装置的制造工序。因此可以缩减半导体装置的制造成本。
图9A是示出多个半导体装置10A的叠层结构例子的截面图。图9B是图9A所示的结构例子的等效电路图。
在图9A中,在形成在第二个层中的晶体管100中,不形成导电体205、导电体206、绝缘体216、绝缘体214及绝缘体212,而在形成在第一个层中的导电体260及绝缘体280上形成第二个层的绝缘体222。
此外,第一个层的绝缘体280中形成有导电体261。形成在第一个层中的导电体261被用作形成在第二个层中的电容器110的另一个电极。第一个层的导电体261可以通过与第一个层的导电体260相同的工序同时形成。
此外,在图9A中,在形成在第三个层中的晶体管100中,不形成导电体205、导电体206、绝缘体216、绝缘体214及绝缘体212,而在形成在第二个层中的导电体260及绝缘体280上形成第三个层的绝缘体222。
此外,在第二个层的绝缘体280中形成有导电体261。形成在第二个层中的导电体261被用作形成在第三个层中的电容器110的另一个电极。第二个层的导电体261可以通过与第二个层的导电体260相同的工序同时形成。
此外,也可以在最上层不形成导电体261。或者,当在正上层中不形成电容器110时,也可以不形成导电体261。在图9A中,在第三个层中没有形成导电体261。
<半导体装置的构成材料>
以下,说明可用于半导体装置的构成材料。
<<衬底>>
作为形成半导体装置10(半导体装置10A、半导体装置10B及半导体装置10C)的衬底例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底,例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、树脂衬底等。
此外,作为半导体衬底,例如可以举出以硅或锗等为材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓构成的化合物半导体衬底等。并且,还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底,例如为SOI(Silicon OnInsulator;绝缘体上硅)衬底等。
作为导电体衬底,可以举出石墨衬底、金属衬底、合金衬底、导电树脂衬底等。或者,可以举出包含金属氮化物的衬底、包含金属氧化物的衬底等。此外,还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、设置有半导体或绝缘体的导电体衬底等。
或者,也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件,可以举出电容器、电阻器、开关元件、发光元件、存储元件等。
<<绝缘体>>
作为绝缘体,有具有绝缘性的氧化物、氮化物、氧氮化物、氮氧化物、金属氧化物、金属氧氮化物、金属氮氧化物等。
例如,当进行晶体管的微型化及高集成化时,由于栅极绝缘体的薄膜化,有时发生泄漏电流等的问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料,可以在保持物理厚度的同时实现晶体管工作时的低电压化。另一方面,通过将相对介电常数较低的材料用于被用作层间膜的绝缘体,可以减少产生在布线之间的寄生电容。因此,优选根据绝缘体的功能选择材料。
作为相对介电常数较高的绝缘体,可以举出氧化镓、氧化铪、氧化锆、含有铝及铪的氧化物、含有铝及铪的氧氮化物、含有硅及铪的氧化物、含有硅及铪的氧氮化物或者含有硅及铪的氮化物等。
作为相对介电常数较低的绝缘体,可以举出氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。
此外,通过使用具有抑制氢等杂质及氧的透过的功能的绝缘体围绕使用金属氧化物的晶体管,可以使晶体管的电特性稳定。作为具有抑制氢等杂质及氧的透过的功能的绝缘体,例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层。具体而言,作为具有抑制氢等杂质及氧的透过的功能的绝缘体,可以使用氧化铝、氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪、氧化钽等金属氧化物、氮化铝、氮氧化硅、氮化硅等金属氮化物。
此外,被用作栅极绝缘体的绝缘体优选为具有包含通过加热脱离的氧的区域的绝缘体。例如,通过采用具有包含通过加热脱离的氧的区域的氧化硅或者氧氮化硅接触于氧化物230的结构,可以填补氧化物230所包含的氧空位。
<<导电体>>
作为导电体,优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧等中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如,优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外,氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料,所以是优选的。此外,也可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化物。
此外,也可以层叠多个由上述材料形成的导电层。例如,也可以采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。此外,也可以采用组合包含上述金属元素的材料和包含氮的导电材料的叠层结构。此外,也可以采用组合包含上述金属元素的材料、包含氧的导电材料和包含氮的导电材料的叠层结构。
此外,在将氧化物用于晶体管的沟道形成区域的情况下,作为被用作栅电极的导电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况下,优选将包含氧的导电材料设置在沟道形成区域一侧。通过将包含氧的导电材料设置在沟道形成区域一侧,从该导电材料脱离的氧容易被供应到沟道形成区域。
尤其是,作为被用作栅电极的导电体,优选使用包含含在被形成沟道的金属氧化物中的金属元素及氧的导电材料。此外,也可以使用包含上述金属元素及氮的导电材料。例如,可以使用氮化钛、氮化钽等包含氮的导电材料。此外,也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有硅的铟锡氧化物。此外,也可以使用包含氮的铟镓锌氧化物。通过使用上述材料,有时可以俘获被形成沟道的金属氧化物所包含的氢。或者,有时可以俘获从外方的绝缘体等混入的氢。
<<金属氧化物>>
作为氧化物230,优选使用被用作半导体的金属氧化物(以下也称为“氧化物半导体”)。下面,对可用于根据本发明的氧化物230的金属氧化物进行说明。
在此考虑金属氧化物为包含铟、元素M及锌的In-M-Zn氧化物的情况。注意,元素M为铝、镓、钇或锡。作为可以应用于元素M的其他元素,有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁、钴等。注意,作为元素M有时也可以组合多个上述元素。尤其是,元素M优选为选自镓、铝和锡中的一种或多种。
尤其是,作为晶体管的半导体层,优选使用包含铟(In)、镓(Ga)及锌(Zn)的氧化物(也记为“IGZO”)。或者,作为晶体管的半导体层,也可以使用包含铟(In)、铝(Al)及锌(Zn)的氧化物(也记为“IAZO”)。或者,作为晶体管的半导体层,也可以使用包含铟(In)、铝(Al)、镓(Ga)及锌(Zn)的氧化物(“IAGZO”或“IGAZO”)。此外,有时将包含铟(In)、镓(Ga)及锌(Zn)的氧化物称为In-Ga-Zn氧化物。
此外,在本说明书等中,有时将包含氮的金属氧化物称为金属氧化物(metaloxide)。此外,也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
注意,在其他实施方式中更详细地说明可用于根据本发明的氧化物230的金属氧化物。
<<其他半导体材料>>
可以用于氧化物230的半导体材料不局限于上述金属氧化物。作为氧化物230,也可以使用具有带隙的半导体材料(不是零带隙半导体的半导体材料)。例如,优选将硅等单个元素的半导体、砷化镓等化合物半导体、被用作半导体的层状物质(也称为原子层物质、二维材料等)等用于半导体材料。特别是,优选将被用作半导体的层状物质用于半导体材料。
在此,在本说明书等中,层状物质是具有层状晶体结构的材料群的总称。层状晶体结构是由共价键或离子键形成的层通过如范德华力那样的比共价键及离子键弱的键合层叠的结构。层状物质在单位层中具有高导电性,即,具有高二维导电性。通过将被用作半导体并具有高二维导电性的材料用于沟道形成区域,可以提供通态电流高的晶体管。
作为层状物质,有石墨烯、硅烯、硫族化物等。硫族化物是包含氧族元素的化合物。此外,氧族元素是属于第16族的元素的总称,其中包括氧、硫、硒、碲、钋、鉝。此外,作为硫族化物,可以举出过渡金属硫族化物、第13族硫族化物等。
作为氧化物230,例如优选使用被用作半导体的过渡金属硫族化物。作为能够被用作氧化物230的过渡金属硫族化物,具体地可以举出硫化钼(典型的是MoS2)、硒化钼(典型的是MoSe2)、碲化钼(典型的是MoTe2)、硫化钨(典型的是WS2)、硒化钨(典型的是WSe2)、碲化钨(典型的是WTe2)、硫化铪(典型的是HfS2)、硒化铪(典型的是HfSe2)、硫化锆(典型的是ZrS2)、硒化锆(典型的是ZrSe2)等。
<半导体装置10的工作例子>
接着,说明半导体装置10(半导体装置10A、半导体装置10B及半导体装置10C)的工作例子。图10A示出半导体装置10的等效电路图。图10A所示的半导体装置10为包括一个晶体管M及一个电容器Cfe的DRAM型(1Tr1C型)的存储元件(存储单元)。
此外,电容器Cfe在两个电极间包含可具有铁电性的材料作为介电层。因此,半导体装置10被用作FeRAM(FerroelectricRandomAccess Memory:铁电随机存取存储器)。图10A所示的晶体管M相当于晶体管100,电容器Cfe相当于电容器110。
作为晶体管M的形成沟道的半导体层,可以使用各种半导体材料。例如,作为晶体管M的形成沟道的半导体层,可以单独或组合地使用单晶半导体、多晶半导体、微晶半导体或非晶半导体等。此外,作为半导体材料,例如可以使用硅或锗等。此外,也可以使用硅锗、碳化硅、砷化镓、氧化物半导体、氮化物半导体等化合物半导体。
尤其是,作为晶体管M优选使用OS晶体管。OS晶体管具有源极与漏极间的绝缘耐压性高的特性。因此,通过晶体管M使用OS晶体管,即使使晶体管M微型化也可以向晶体管M施加高电压。通过使晶体管M微型化,可以减小半导体装置10的占有面积。例如,图10A所示的半导体装置10的每一个的占有面积可以为SRAM(Static RandomAccessMemory)的每一个单元的占有面积的1/3至1/6。因此,可以以高密度配置半导体装置10。由此,可以实现存储容量大的存储装置。
在使用OS晶体管作为构成存储单元的晶体管的情况下,该存储单元可以被称为“OS存储器”。尤其是,有时将DRAM型的OS存储器称为DOSRAM(注册商标)。此外,有时将作为构成存储单元的晶体管使用OS晶体管的FeRAM称为FeDOSRAM。
布线WL被用作字线,通过控制布线WL的电位,可以控制晶体管M的开启状态及关闭状态。例如,在晶体管M为n沟道型晶体管的情况下,通过使布线WL的电位成为高电位,可以使晶体管M处于开启状态,通过使布线WL的电位成为低电位,可以使晶体管M处于关闭状态。
布线BL被用作位线,在晶体管M处于开启状态时布线BL的电位被供应到电容器Cfe的一个电极。
布线PL被用作板线。电容器Cfe的另一个电极通过布线PL被供应电位。
<滞后特性>
电容器Cfe所包括的铁电层具有滞后特性。图10B是示出该滞后特性的一个例子的图表。在图10B中,横轴表示施加到铁电层的电压。该电压例如可以为电容器Cfe的一个电极的电位与电容器Cfe的另一个电极的电位之差。
此外,在图10B中,纵轴表示铁电层的极化,在极化为正值时表示正电荷偏于电容器Cfe的一个电极一侧且负电荷偏于电容器Cfe的另一个电极一侧。另一方面,在极化为负值时表示正电荷偏于电容器Cfe的另一个电极一侧且负电荷偏于电容器Cfe的一个电极一侧。
此外,图10B的图表的横轴所示的电压也可以为电容器Cfe的另一个电极的电位与电容器Cfe的一个电极的电位之差。此外,图10B的图表的纵轴所示的极化也可以在正电荷偏于电容器Cfe的另一个电极一侧且负电荷偏于电容器Cfe的一个电极一侧时为正值,并且在正电荷偏于电容器Cfe的一个电极一侧且负电荷偏于电容器Cfe的另一个电极一侧时为负值。
如图10B所示,铁电层的滞后特性可以以曲线51及曲线52表示。将曲线51和曲线52的交点的电压作为VSP及-VSP。可以说,VSP和-VSP的极性不同。
在对铁电层施加-VSP以下的电压之后提高施加到铁电层的电压时,铁电层的极化根据曲线51增加。另一方面,在对铁电层施加VSP以上的电压之后降低施加到铁电层的电压时,铁电层的极化根据曲线52减少。因此,VSP及-VSP可以说是饱和极化电压。注意,有时例如将VSP称为第一饱和极化电压并将-VSP称为第二饱和极化电压。此外,在图10B中,第一饱和极化电压的绝对值和第二饱和极化电压的绝对值相等,但是也可以不同。
在此,将当在铁电层的极化根据曲线51变化的情况下铁电层的极化为“0”时施加到铁电层的电压记作Vc。此外,将当在铁电层的极化根据曲线52变化的情况下铁电层的极化为“0”时施加到铁电层的电压记作-Vc。Vc及-Vc可以说是矫顽电压。可以说Vc值和-Vc值是介于-VSP和VSP之间的值。注意,有时例如将Vc称为第一矫顽电压并将-Vc称为第二矫顽电压。此外,在图10B中第一矫顽电压的绝对值和第二矫顽电压的绝对值相等,但也可以不相等。
此外,不对铁电层施加电压时的极化的最大值称为“剩余极化Pr”,最小値称为“剩余极化-Pr”。此外,剩余极化Pr与剩余极化-Pr之差称为“剩余极化2Pr”。
如上所述那样,施加到电容器Cfe所包括的铁电层的电压可以以电容器Cfe的一个电极的电位和电容器Cfe的另一个电极的电位之差表示。此外,如上所述那样,电容器Cfe的另一个电极与布线PL电连接。因此,通过控制布线PL的电位,可以控制施加到电容器Cfe所包括的铁电层的电压。
说明用作存储单元的半导体装置10的驱动方法的一个例子。在以下说明中,施加到电容器Cfe的铁电层的电压表示电容器Cfe的一个电极的电位和电容器Cfe的另一个电极(布线PL)的电位之差。晶体管M是n沟道晶体管。
图10C是示出半导体装置10的驱动方法例子的时序图。图10C示出对半导体装置10写入2值的数字数据且从半导体装置10读出2值的数字数据的例子。具体而言,图10C示出如下例子:在时间T01至时间T02向半导体装置10写入数据“1”,在时间T03至时间T05进行读出及改写,在时间T11至时间T13进行读出并向半导体装置10写入数据“0”,在时间T14至时间T16进行读出及改写,并且在时间T17至时间T19进行读出并向半导体装置10写入数据“1”。
与布线BL电连接的读出放大器被供应Vref作为基准电位。在图10C等所示的读出工作中,在布线BL的电位高于Vref时通过位线驱动电路读出数据“1”。另一方面,在布线BL的电位低于Vref时通过位线驱动电路读出数据“0”。
在时间T01至时间T02,使布线WL的电位成为高电位。由此,晶体管M成为开启状态。此外,使布线BL的电位成为Vw。因为晶体管M成为开启状态,所以电容器Cfe的一个电极的电位成为Vw。并且,使布线PL的电位成为GND。因此,施加到电容器Cfe的铁电层的电压成为“Vw-GND”。从而,可以对半导体装置10写入数据“1”。由此,时间T01至时间T02可以说是进行写入工作的期间。
在此,Vw优选为VSP以上,例如优选相等于VSP。注意,在本说明书等中GND是接地电位,但是只要可以以满足本发明的一个方式的宗旨的方式驱动半导体装置10,GND就不一定需要为接地电位。例如,当第一饱和极化电压的绝对值和第二饱和极化电压的绝对值不同且第一矫顽电压的绝对值和第二矫顽电压的绝对值不同时,GND可以为接地之外的电位。
在时间T02至时间T03,使布线BL的电位及布线PL的电位成为GND。由此,施加到电容器Cfe的铁电层的电压成为0V。在时间T01至时间T02施加到电容器Cfe的铁电层的电压“Vw-GND”可以为VSP以上,由此在时间T02至时间T03,电容器Cfe的铁电层的极化量根据图10B所示的曲线52变化。由此,在时间T02至时间T03,电容器Cfe的铁电层中不发生极化反转。
使布线BL的电位及布线PL的电位成为GND,然后使布线WL的电位成为低电位。因此,晶体管M成为关闭状态。由此,写入工作结束,数据“1”保持在半导体装置10中。注意,如果电容器Cfe的铁电层中不发生极化反转,即施加到电容器Cfe的铁电层的电压为第二矫顽电压的-Vc以上,布线BL及布线PL的电位就可以为任意电位。
在时间T03至时间T04,使布线WL的电位成为高电位。由此,晶体管M成为开启状态。此外,使布线PL的电位成为Vw。通过使布线PL的电位成为Vw,施加到电容器Cfe的铁电层的电压成为“GND-Vw”。如上所述那样,在时间T01至时间T02施加到电容器Cfe的铁电层的电压为“Vw-GND”。因此,电容器Cfe的铁电层中发生极化反转。在极化反转中,电流流过布线BL,而布线BL的电位高于Vref。由此,位线驱动电路可以读出半导体装置10所保持的数据“1”。因此,时间T03至时间T04可以说是进行读出工作的期间。注意,虽然设想Vref高于GND且低于Vw,但例如也可以高于Vw。
因为上述读出是破坏读出,所以半导体装置10所保持的数据“1”消失。于是,在时间T04至时间T05,使布线BL的电位及布线PL的电位分别成为Vw及GND。因此,可以对半导体装置10改写数据“1”。由此,时间T04至时间T05可以说是进行改写工作的期间。
在时间T05至时间T11,使布线BL的电位及布线PL的电位成为GND。然后,使布线WL的电位成为低电位。由此,改写工作结束,数据“1”保持在半导体装置10中。
在时间T11至时间T12,使布线WL的电位及布线PL的电位分别成为高电位及Vw。因为半导体装置10保持数据“1”,所以布线BL的电位高于Vref,而半导体装置10所保持的数据“1”被读出。因此,时间T11至时间T12可以说是进行读出工作的期间。
在时间T12至时间T13,使布线BL的电位成为GND。因为晶体管M成为开启状态,所以电容器Cfe的一个电极的电位成为GND。此外,使布线PL的电位成为Vw。从而,施加到电容器Cfe的铁电层的电压成为“GND-Vw”。因此,可以对半导体装置10写入数据“0”。由此,时间T12至时间T13可以说是进行写入工作的期间。
在时间T13至时间T14,使布线BL的电位及布线PL的电位成为GND。由此,施加到电容器Cfe的铁电层的电压成为0V。在时间T12至时间T13施加到电容器Cfe的铁电层的电压“GND-Vw”可以为-VSP以下,由此在时间T13至时间T14,电容器Cfe的铁电层的极化量根据图10B所示的曲线51变化。由此,在时间T13至时间T14,电容器Cfe的铁电层中不发生极化反转。
使布线BL的电位及布线PL的电位成为GND,然后使布线WL的电位成为低电位。因此,晶体管M成为关闭状态。由此,写入工作结束,数据“0”保持在半导体装置10中。注意,如果电容器Cfe的铁电层中不发生极化反转,即施加到电容器Cfe的铁电层的电压成为第一矫顽电压的Vc以下,布线BL及布线PL的电位就可以为任意电位。
在时间T14至时间T15,使布线WL的电位成为高电位。由此,晶体管M成为开启状态。此外,使布线PL的电位成为Vw。使布线PL的电位成为Vw,由此施加到电容器Cfe的铁电层的电压成为“GND-Vw”。如上所述那样,在时间T12至时间T13施加到电容器Cfe的铁电层的电压为“GND-Vw”。因此,电容器Cfe的铁电层中不发生极化反转。因此,流过布线BL的电流量比电容器Cfe的铁电层中发生极化反转的情况更小。由此,布线BL的电位的上升幅度比电容器Cfe的铁电层中发生极化反转的情况更小,具体而言,布线BL的电位成为Vref以下。由此,位线驱动电路可以读出半导体装置10所保持的数据“0”。因此,时间T14至时间T15可以说是进行读出工作的期间。
在时间T15至时间T16,使布线BL的电位及布线PL的电位分别成为GND及Vw。由此,可以对半导体装置10改写数据“0”。因此,时间T15至时间T16可以说是进行改写工作的期间。
在时间T16至时间T17,使布线BL的电位及布线PL的电位成为GND。然后,使布线WL的电位成为低电位。由此,改写工作结束,数据“0”保持在半导体装置10中。
在时间T17至时间T18,使布线WL的电位及布线PL的电位分别成为高电位及Vw。因为半导体装置10保持数据“0”,所以布线BL的电位低于Vref,而半导体装置10所保持的数据“0”被读出。因此,时间T17至时间T18可以说是进行读出工作的期间。
在时间T18至时间T19,使布线BL的电位成为Vw。因为晶体管M处于开启状态,所以电容器Cfe的一个电极的电位成为Vw。此外,使布线PL的电位成为GND。由此,施加到电容器Cfe的铁电层的电压成为“Vw-GND”。因此,可以对半导体装置10写入数据“1”。由此,时间T18至时间T19可以说是进行写入工作的期间。
在时间T19以后,使布线BL的电位及布线PL的电位成为GND。然后,使布线WL的电位成为低电位。由此,写入工作结束,数据“1”保持在半导体装置10中。
将铁电层用于电容器Cfe的半导体装置10被用作即使供电停止也能够保持被写入的信息的非易失性存储元件。
此外,DRAM(DynamicRandomAccessMemory)需要定期刷新工作,因此功耗增加。将铁电层用于电容器Cfe的半导体装置10不需要进行刷新工作,由此可以降低功耗。
在本说明书等中,有时将包括铁电层的存储元件或存储电路称为“铁电存储器”或“FE存储器”。因此,半导体装置10为铁电存储器,也为FE存储器。FE存储器可以被期待实现1×1010以上、优选为1×1012以上、更优选为1×1015以上的改写次数。此外,FE存储器可以被期待实现10MHz以上、优选为1GHz以上的工作频率。
此外,在FE存储器中,剩余极化2Pr与数据保持能力相关,如果剩余极化2Pr变小,数据保持能力就下降。在本说明书等中,将直到剩余极化2Pr下降5%(数据保持能力下降5%)为止的期间称为“存储保持期间”。FE存储器可以被期待在150℃或200℃的温度环境下实现10天以上、优选为1年以上、更优选为10年以上的存储保持期间。
此外,FE存储器也可以应用于CPU(Central Processing Unit:中央处理器)、GPU(GraphicsProcessingUnit:图形处理单元)等的高速缓冲存储器及寄存器等。通过将CPU的高速缓冲存储器及寄存器与FE存储器组合,可以实现Noff-CPU(Nomaly off CPU)。通过将GPU的高速缓冲存储器及寄存器等与FE存储器组合,可以实现Noff-GPU(Nomaly offCPU)。
本实施方式可以与本说明书所示的其他实施方式等适当地组合。
(实施方式2)
在本实施方式中,说明将半导体装置10用作存储单元的存储装置300的结构例子。
图11A是示出根据本发明的一个方式的存储装置300的结构例子的方框图。图11A所示的存储装置300包括驱动电路21及存储器阵列20。存储器阵列20包括多个半导体装置10。图11A示出存储器阵列20包括配置为m行n列(m及n为2以上的整数)的矩阵状的多个半导体装置10的例子。
此外,行、列延伸在彼此正交的方向上。在本实施方式中,将X方向称为“行”(沿着X轴的方向),将Y方向称为”列”(沿着Y轴的方向),但是也可以将X方向称为“列”,将Y方向称为“行”。
在图11A中,将第一行第一列的半导体装置10记作半导体装置10[1,1]且将第m行第n列的半导体装置10记作半导体装置10[m,n]。此外,在本实施方式等中,有时记作“i行”来表示任意行。此外,有时记作“j列”来表示任意列。因此,i为1以上且m以下的整数,j为1以上且n以下的整数。此外,在本实施方式等中,将第i行第j列的半导体装置10记作半导体装置10[i,j]。在本实施方式等中,当表示为“i+α”(α为正整数或负整数)时,“i+α”不小于1且不大于m。同样,当表示为“j+α”时,“j+α”不小于1且不大于n。
此外,存储器阵列20包括延伸在行方向上的m个布线WL、延伸在行方向上的m个布线PL以及延伸在列方向上的n个布线BL。在本实施方式等中,将第一个(第一行)设置的布线WL表示为布线WL[1],将第m个(第m行)设置的布线WL表示为布线WL[m]。同样地,将第一个(第一行)设置的布线PL表示为布线PL[1],将第m个(第m行)设置的布线PL表示为布线PL[m]。同样地,将第一个(第一列)设置的布线BL表示为布线BL[1],将第n个(第n列)设置的布线BL表示为布线BL[n]。
设置在第i行的多个半导体装置10与第i行布线WL(布线WL[i])和第i行布线PL(布线PL[i])电连接。设置在第j列的多个半导体装置10与第j列布线BL(布线BL[j])电连接。
驱动电路21包括PSW22(功率开关)、PSW23及***电路31。***电路31包括***电路41、控制电路32及电压生成电路33。
在存储装置300中,根据需要可以适当地取舍上述各电路、各信号及各电压。或者,也可以增加其它电路或其它信号。信号BW、信号CE、信号GW、信号CLK、信号WAKE、信号ADDR、信号WDA、信号PON1、信号PON2为从外部输入的信号,信号RDA为输出到外部的信号。信号CLK为时钟信号。
此外,信号BW、信号CE及信号GW为控制信号。信号CE为芯片使能信号,信号GW为全局写入使能信号,信号BW为字节写入使能信号。信号ADDR为地址信号。信号WDA为写入数据,信号RDA为读出数据。信号PON1、PON2为电源门控控制用信号。此外,信号PON1、信号PON2也可以在控制电路32中生成。
控制电路32为具有控制存储装置300的整体工作的功能的逻辑电路。例如,控制电路对信号CE、信号GW及信号BW进行逻辑运算来决定存储装置300的工作模式(例如,写入工作、读出工作)。或者,控制电路32生成***电路41的控制信号,以执行上述工作模式。
电压生成电路33具有生成负电压的功能。信号WAKE具有控制对电压生成电路33输入信号CLK的功能。例如,当供应H电平的信号作为信号WAKE时,信号CLK被输入到电压生成电路33,电压生成电路33生成负电压。
***电路41是用来对半导体装置10进行数据的写入及读出的电路。***电路41包括行译码器42、列译码器44、行驱动器43、列驱动器45、输入电路47、输出电路48及读出放大器46。
行译码器42及列译码器44具有对信号ADDR进行译码的功能。行译码器42是用来指定要访问行的电路,列译码器44是用来指定要访问列的电路。行驱动器43具有选择由行译码器42指定的布线WL的功能。列驱动器45具有如下功能:将数据写入到半导体装置10的功能;从半导体装置10读出数据的功能;保持所读出的数据的功能等。
输入电路47具有保持信号WDA的功能。输入电路47中保持的数据输出到列驱动器45。输入电路47的输出数据是写入到半导体装置10的数据(Din)。列驱动器45从半导体装置10读出的数据(Dout)被输出至输出电路48。输出电路48具有保持Dout的功能。此外,输出电路48具有将Dout输出到存储装置300的外部的功能。从输出电路48输出的数据为信号RDA。
PSW22具有控制向***电路31供给VDD的功能。PSW23具有控制向行驱动器43供给VHM的功能。在此,存储装置300的高电源电压为VDD,低电源电压为GND(接地电位)。此外,VHM是用来使字线成为高电平的高电源电压,其高于VDD。利用信号PON1控制PSW22的开启/关闭,利用信号PON2控制PSW23的开启/关闭。在图11A中,***电路31中被供应VDD的电源域的个数为1,但是也可以为多个。此时,可以对各电源域设置功率开关。
驱动电路21及存储器阵列20也可以设置在同一平面上。此外,如图11B所示,也可以在包括驱动电路21的层的正上重叠设置包括存储器阵列20的层。通过重叠设置驱动电路21和存储器阵列20,可以缩短驱动电路21和存储器阵列20之间的信号传输距离。因此,驱动电路21和存储器阵列20之间的电阻及寄生电容得到降低,可以实现功耗及信号延迟的降低。此外,可以实现存储装置300的小型化。
此外,在图11B中驱动电路21上重叠设置有一层存储器阵列20,但是也可以在驱动电路21上重叠设置多层存储器阵列20。图11C示出在驱动电路21上重叠设置k层(k为2以上的整数)的存储器阵列20的例子。在图11C等中,将在第一层中设置的存储器阵列20记作存储器阵列20[1],将在第二层中设置的存储器阵列20记作存储器阵列20[2],将在第k层中设置的存储器阵列20记作存储器阵列20[k]。
图12A是说明存储装置300的结构例子的示意图。图12A所示的存储装置300包括设置在驱动电路21上的六层存储器阵列20。如上所述,在图12A等中,将在第三层中设置的存储器阵列20记作存储器阵列20[3],将在第四层中设置的存储器阵列20记作存储器阵列20[4],将在第五层中设置的存储器阵列20记作存储器阵列20[5],并且将在第六层中设置的存储器阵列20记作存储器阵列20[6]。
各层的存储器阵列20都包括以矩阵状配置的多个半导体装置10以及延伸在X方向上的布线WL、布线CL及布线PL。注意,为了简化起见,附图中省略第一层至第五层的存储器阵列20各自包括的布线WL、布线CL及布线PL的记载。
此外,图12A所示的存储装置300包括延伸在Z方向上的多个布线BL。布线BL穿过六层存储器阵列20而形成且与驱动电路21电连接。从Z方向看时,多个布线BL配置为矩阵状。
此外,各层的存储器阵列20的每一个中,存储器阵列20所包括的多个半导体装置10中的一个与多个布线BL中的一个电连接。因此,在图12A所示的存储装置300中,一个布线BL与各层的存储器阵列20中的一个半导体装置10,即总共六个半导体装置10电连接
此外,将一个布线BL与多个存储单元(半导体装置10)电连接的结构也称为“存储器串”。因此,可以说图12A所示的存储装置300包括多个存储器串。
图12B是图12A所示的存储装置300所包括的存储器串的示意图。注意,为了简化起见,在图12B所示的存储器串的示意图中,省略与半导体装置10电连接的布线WL、布线CL及布线PL的记载。此外,图12B还示出存储器串的等效电路的一部分。
图13A是说明存储装置300的结构例子的示意图。图13A所示的存储装置300是图12A所示的存储装置300的变形例子。因此,为了减少重复说明,主要说明与图12A所示的存储装置300不同之处。
图13A所示的存储装置300与图12A所示的存储装置300不同之处在于:在各层的存储器阵列20的每一个中,存储器阵列20所包括的多个半导体装置10中的两个与多个布线BL中的一个电连接。就是说,一个布线BL与总共十二个半导体装置10电连接。
图13B是图13A所示的存储装置300所包括的存储器串的示意图。此外,图13B还示出存储器串的等效电路的一部分。
图13A所示的存储装置300中的布线BL的个数可以少于图12A所示的存储装置300中的布线BL的个数。因此,存储装置300的占有面积得到减小。
此外,根据本发明的一个方式的半导体装置10是FE存储器,即使停止供电也可以长期间保持写入信息。此外,不需要DRAM所需的刷新工作,所以可以实现功耗低的存储装置300。
[半导体装置的结构例子]
图14示出根据本发明的一个方式的存储装置300的截面结构例子。图14所示的存储装置300在驱动电路21上方包括k层的存储器阵列20。在图14中,作为k层的存储器阵列20示出图8及图13所示的结构。为了减少重复说明,在此省略k层的存储器阵列20的说明。
此外,图14示出驱动电路21所包括的晶体管400。晶体管400设置在半导体衬底311上,并包括:用作栅极的导电体316、用作栅极绝缘体的绝缘体315、由衬底311的一部分构成的半导体区域313;以及用作源极区域或漏极区域的低电阻区域314a及低电阻区域314b。晶体管400可以是p沟道型晶体管或n沟道型晶体管。作为衬底311,例如可以使用单晶硅衬底。
在此,在图14所示的晶体管400中,形成沟道的半导体区域313(衬底311的一部分)具有凸形状。此外,导电体316隔着绝缘体315覆盖半导体区域313的侧面及顶面。此外,导电体316也可以使用调整功函数的材料。因为利用半导体衬底的凸部,所以这种晶体管400也被称为FIN型晶体管。此外,也可以以与凸部的上表面接触的方式具有用作用来形成凸部的掩模的绝缘体。此外,虽然在此示出对半导体衬底的一部分进行加工来形成凸部的情况,但是也可以对SOI衬底进行加工来形成具有凸形状的半导体膜。
注意,图14所示的晶体管400的结构只是一个例子,不局限于上述结构,根据电路结构或驱动方法使用适当的晶体管即可。
在各结构体之间也可以设置有包括层间膜、布线及插头等的布线层。此外,布线层可以根据设计而设置为多个层。此外,在本说明书等中,布线、与布线电连接的插头也可以是一个构成要素。就是说,导电体的一部分有时被用作布线,并且导电体的一部分有时被用作插头。
例如,在晶体管400上作为层间膜依次层叠地设置有绝缘体320、绝缘体322、绝缘体324及绝缘体326。此外,绝缘体320、绝缘体322、绝缘体324及绝缘体326嵌入有与导电体207电连接的导电体328及导电体330等。此外,导电体328及导电体330被用作接触插头或布线。
此外,用作层间膜的绝缘体可以被用作覆盖其下方的凹凸形状的平坦化膜。例如,为了提高绝缘体322的顶面的平坦性,也可以通过利用化学机械抛光(CMP:ChemicalMechanicalPolishing)法等的平坦化处理实现平坦化。
此外,也可以在绝缘体326及导电体330上设置布线层。例如,在图14中,绝缘体326及导电体330上依次层叠有绝缘体350、绝缘体352及绝缘体354。此外,在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356被用作接触插头或布线。
绝缘体354及导电体356上设置有绝缘体357。导电体358嵌入绝缘体357中。导电体358被用作接触插头或布线。导电体207与导电体356通过导电体358电连接。
本实施方式可以与本说明书所示的其他实施方式等适当地组合。
(实施方式3)
在本实施方式中,说明可用于晶体管的形成沟道的半导体的金属氧化物。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外,除此之外,优选还包含铝、镓、钇、锡等。此外,也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
<晶体结构的分类>
首先,对氧化物半导体中的晶体结构的分类参照图15A进行说明。图15A是说明氧化物半导体,典型为IGZO(包含In、Ga、Zn的金属氧化物)的晶体结构的分类的图。
如图15A所示,氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外,completelyamorphous包含在“Amorphous”中。此外,在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(Cloud-Aligned Composite)(excluding single crystal and poly crystal)。此外,在“Crystalline”的分类中不包含singlecrystal(单晶)、polycrystal(多晶)及completelyamorphous。此外,在“Crystal”中包含singlecrystal及poly crystal。
此外,图15A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态,是属于新的边界区域(Newcrystallinephase)的结构。换言之,该结构与“Crystal(结晶)”及在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD:X-RayDiffraction)谱对膜或衬底的晶体结构进行评价。在此,图15B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-IncidenceXRD)测量而得到的XRD谱。此外,将GIXD法也称为薄膜法或Seemann-Bohlin法。下面,有时将图15B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外,图15B所示的CAAC-IGZO膜的组成是In:Ga:Zn=4:2:3[原子个数比]附近。此外,图15B所示的CAAC-IGZO膜的厚度为500nm。
如图15B所示,在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言,在CAAC-IGZO膜的XRD谱中,2θ=31°附近检测出表示c轴取向的峰值。此外,如图15B所示那样,2θ=31°附近的峰值在以检测出峰值强度(Intensity)的角度为轴时左右非对称。
此外,可以使用通过纳米束电子衍射法(NBED:Nano Beam ElectronDiffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的晶体结构进行评价。图15C示出CAAC-IGZO膜的衍射图案。图15C是通过将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外,图15C所示的CAAC-IGZO膜的组成是In:Ga:Zn=4:2:3[原子个数比]附近。此外,在纳米束电子衍射法中,进行束径为1nm的电子衍射法。
如图15C所示那样,在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外,在注目于氧化物半导体的晶体结构的情况下,有时氧化物半导体的分类与图15A不同。例如,氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体,例如可以举出上述CAAC-OS及nc-OS。此外,在非单晶氧化物半导体中包含多晶氧化物半导体、a-like OS(amorphous-like oxidesemiconductor)及非晶氧化物半导体等。
在此,对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体,该多个结晶区域的c轴取向于特定的方向。此外,特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向或者CAAC-OS膜的表面的法线方向。此外,结晶区域是具有原子排列的周期性的区域。注意,在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者,CAAC-OS具有在a-b面方向上多个结晶区域连接的区域,有时该区域具有畸变。此外,畸变是指在多个结晶区域连接的区域中,晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之,CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外,上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下,该结晶区域的最大径小于10nm。此外,结晶区域由多个微小结晶构成的情况下,有时该结晶区域的尺寸为几十nm左右。
此外,在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中,CAAC-OS有包括层叠有含有铟(In)及氧的层(以下,In层)、含有元素M、锌(Zn)及氧的层(以下,(M,Zn)层)的层状晶体结构(也称为层状结构)的趋势。此外,铟和元素M可以彼此置换。因此,有时(M,Zn)层包含铟。此外,有时In层包含元素M。注意,有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如,当对CAAC-OS膜使用XRD装置进行结构分析时,在使用θ/2θ扫描的Out-of-plane XRD测量中,在2θ=31°或其附近检测出表示c轴取向的峰值。注意,表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外,例如,在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外,在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时,某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下,虽然该结晶区域中的晶格排列基本上是六方晶格,但是单位晶格并不局限于正六角形,有是非正六角形的情况。此外,在上述畸变中,有时具有五角形、七角形等晶格排列。此外,在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说,晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外,确认到明确的晶界的晶体结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获,因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此,确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的晶体结构的结晶性氧化物之一。注意,为了构成CAAC-OS,优选为包含Zn的结构。例如,与In氧化物相比,In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生,所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此,可以说在CAAC-OS中,不容易发生起因于晶界的电子迁移率的降低。此外,氧化物半导体的结晶性有时因杂质的混入及缺陷的生成等而降低,因此可以说CAAC-OS是杂质及缺陷(氧空位等)等较少的氧化物半导体。因此,包含CAAC-OS的氧化物半导体的物理性质稳定。因此,包含CAAC-OS的氧化物半导体具有高耐热性及可靠性良好。此外,CAAC-OS对制造工序中的高温度(所谓热积存;thermal budget)也很稳定。由此,通过在OS晶体管中使用CAAC-OS,可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中,微小的区域(例如1nm以上且10nm以下的区域,特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之,nc-OS具有微小的结晶。此外,例如,该微小的结晶的尺寸为1nm以上且10nm以下,尤其为1nm以上且3nm以下,将该微小的结晶称为纳米晶。此外,nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此,在膜整体中观察不到取向性。所以,有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如,在对nc-OS膜使用XRD装置进行结构分析时,在使用θ/2θ扫描的Out-of-plane XRD测量中,不检测出表示结晶性的峰值。此外,在对nc-OS膜进行使用其束径比纳米晶大(例如,50nm以上)的电子束的电子衍射(也称为选区电子衍射)时,观察到类似光晕图案的衍射图案。另一方面,在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下,有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-likeOS包含空洞或低密度区域。也就是说,a-likeOS的结晶性比nc-OS及CAAC-OS的结晶性低。此外,a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
<<氧化物半导体的构成>>
接着,说明上述的CAC-OS的详细内容。此外,CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成,其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。注意,在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状,该区域的尺寸为0.5nm以上且10nm以下,优选为1nm以上且3nm以下或近似的尺寸。
再者,CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说,CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此,将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如,在In-Ga-Zn氧化物的CAC-OS中,第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外,第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外,例如,第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外,第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言,上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外,上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之,可以将上述第一区域称为以In为主要成分的区域。此外,可以将上述第二区域称为以Ga为主要成分的区域。
注意,有时观察不到上述第一区域和上述第二区域的明确的边界。
例如,在In-Ga-Zn氧化物的CAC-OS中,根据通过能量分散型X射线分析法(EDX:EnergyDispersiveX-rayspectroscopy)取得的EDX面分析(mapping)图像,可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下,通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用,可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之,在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能,在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离,可以最大限度地提高各功能。因此,通过将CAC-OS用于晶体管,可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-likeOS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
在此,说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管,可以实现场效应迁移率高的晶体管。此外,可以实现可靠性高的晶体管。
此外,优选将载流子浓度低的氧化物半导体用于晶体管。例如,氧化物半导体中的载流子浓度为1×1017cm-3以下,优选为1×1015cm-3以下,更优选为1×1013cm-3以下,进一步优选为1×1011cm-3以下,更进一步优选低于1×1010cm-3且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下,可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中,将杂质浓度低且缺陷态密度低的状态称为高纯度本征或实质上高纯度本征。此外,有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度,所以有可能具有较低的陷阱态密度。
此外,被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间,有时像固定电荷那样动作。因此,有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此,为了使晶体管的电特性稳定,降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度,优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。注意,氧化物半导体中的杂质例如是指构成氧化物半导体的主要成分之外的元素。例如,浓度低于0.1at%的元素可以说是杂质。
<杂质>
在此,说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅及碳时,在氧化物半导体中形成缺陷能级。因此,将氧化物半导体中的硅及碳的浓度、与氧化物半导体的界面附近的硅及碳的浓度(通过二次离子质谱分析法(SIMS:SecondaryIonMass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下,优选为2×1017atoms/cm3以下。
此外,当氧化物半导体包含碱金属或碱土金属时,有时形成缺陷能级而形成载流子。因此,使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此,将利用SIMS分析测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下,优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时,容易产生作为载流子的电子,使载流子浓度增高,而被n型化。其结果,将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者,在氧化物半导体包含氮时,有时形成陷阱能级。其结果,有时晶体管的电特性不稳定。因此,将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3,优选为5×1018atoms/cm3以下,更优选为1×1018atoms/cm3以下,进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水,因此有时形成氧空位。当氢进入该氧空位时,有时生成作为载流子的电子。此外,有时由于氢的一部分与键合于金属原子的氧键合,产生作为载流子的电子。因此,具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此,优选尽可能减少氧化物半导体中的氢。具体而言,在氧化物半导体中,将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3,优选低于1×1019atoms/cm3,更优选低于5×1018atoms/cm3,进一步优选低于1×1018atoms/cm3
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域,可以使晶体管具有稳定的电特性。
本实施方式可以与本说明书所示的其他实施方式等适当地组合。
(实施方式4)
在本实施方式中,参照图16A和图16B说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(***)。如此,在一个芯片上集成有多个电路(***)的技术有时被称为***芯片(System on Chip:SoC)。
如图16A所示,芯片1200包括CPU1211、GPU1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
芯片1200上设置有凸块(未图示),该凸块如图16B所示那样与封装基板1201的第一面连接。此外,在封装基板1201的第一面的背面设置有多个凸块1202,该凸块1202与母板1203连接。
此外,也可以在母板1203上设置有存储装置1221、闪存1222等的存储装置。例如,可以将半导体装置10应用于存储装置1221。此外,例如,也可以使用半导体装置10代替闪存1222。
CPU1211优选具有多个CPU核心。此外,GPU1212优选具有多个GPU核心。此外,CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者,也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将半导体装置10应用于该存储器。此外,GPU1212适合用于多个数据的并行计算,其可以用于图像处理或积和运算。通过作为GPU1212设置使用氧化物半导体的图像处理电路或积和运算电路,可以以低功耗执行图像处理及积和运算。
此外,因为在同一芯片上设置有CPU1211和GPU1212,所以可以缩短CPU1211和GPU1212之间的布线,并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有的存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有A/D(模拟/数字)转换电路和D/A(数字/模拟)转换电路中的一方或双方。此外,也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有用作存储装置1221的控制器的电路及用作闪存1222的接口的电路。
接口1215具有与如显示装置、扬声器、麦克风、照相机、控制器等外部连接设备之间的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口,可以使用USB(Universal SerialBus:通用串行总线)、HDMI(High-Definition Multimedia Interface:高清晰度多媒体接口)(注册商标)等。
网络电路1216具有LAN(LocalAreaNetwork:局域网)等网络电路。此外,还可以具有网络安全用电路。
上述电路(***)可以经同一制造工艺形成在芯片1200上。由此,即使芯片1200所需的电路个数增多,也不需要增加制造工艺,可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的封装基板1201、存储装置1221以及闪存1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减小其尺寸。此外,GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外,通过利用使用GPU1212的积和运算电路,可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等方法,由此可以将芯片1200用作AI芯片,或者,可以将GPU模块1204用作AI***模块。
本实施方式可以与本说明书所示的其他实施方式等适当地组合。
(实施方式5)
本实施方式示出安装有上述实施方式所示的半导体装置等的电子构件的一个例子。
<电子构件>
图17A示出电子构件700及安装有电子构件700的基板(电路板704)的立体图。图17A所示的电子构件700在模子711内包括存储装置720。在图17A中,省略电子构件700的一部分以表示其内部。电子构件700在模子711的外侧包括连接盘(land)712。连接盘712电连接于电极焊盘713,电极焊盘713通过引线714电连接于存储装置720。电子构件700例如安装于印刷电路板702上。通过组合多个该电子构件并使其分别在印刷电路板702上电连接,由此完成电路板704。
存储装置720包括驱动电路层721及存储电路层722。存储装置720可以使用根据本发明的一个方式的存储装置300。因此,可以说驱动电路层721是包括驱动电路21的层。此外,存储电路层722可以使用单层或多层存储器阵列20。因此,可以说驱动电路层721是包括存储器阵列20的层。
图17B示出电子构件730的立体图。电子构件730是SiP(System inPackage:***封装)或MCM(Multi ChipModule:多芯片模块)的一个例子。在电子构件730中,封装基板732(印刷电路板)上设置有插板(interposer)731,插板731上设置有半导体装置735及多个存储装置720。
电子构件730示出将存储装置720用作高带宽存储器(HBM:High BandwidthMemory)的例子。此外,半导体装置735可以使用CPU、GPU、FPGA等集成电路(半导体装置)。
封装基板732可以使用陶瓷衬底、塑料衬底、玻璃环氧衬底等。插板731可以使用硅插板、树脂插板等。
插板731具有多个布线并具有电连接端子间距不同的多个集成电路的功能。多个布线由单层或多层构成。此外,插板731具有将设置于插板731上的集成电路与设置于封装基板732上的电极电连接的功能。因此,有时将插板也称为“重布线衬底(rewiringsubstrate)”或“中间衬底”。此外,有时通过在插板731中设置贯通电极,通过该贯通电极使集成电路与封装基板732电连接。此外,在使用硅插板的情况下,也可以使用TSV(ThroughSilicon Via:硅通孔)作为贯通电极。
作为插板731优选使用硅插板。由于硅插板不需要设置有源元件,所以可以以比集成电路更低的成本制造。另一方面,硅插板的布线形成可以在半导体工序中进行,因此很容易形成在使用树脂插板时很难形成的微细布线。
在HBM中,为了实现宽存储器带宽需要连接许多布线。为此,要求安装HBM的插板上能够高密度地形成微细的布线。因此,作为安装HBM的插板优选使用硅插板。
此外,在使用硅插板的SiP或MCM等中,不容易发生因集成电路与插板间的膨胀系数的不同而导致的可靠性下降。此外,由于硅插板的表面平坦性高,所以设置在硅插板上的集成电路与硅插板间不容易产生连接不良。尤其优选将硅插板用于2.5D封装(2.5D安装),其中多个集成电路横着排放并配置于插板上。
此外,也可以与电子构件730重叠地设置散热器(散热板)。在设置散热器的情况下,优选使设置于插板731上的集成电路的高度一致。例如,在本实施方式所示的电子构件730中,优选使存储装置720与半导体装置735的高度一致。
为了将电子构件730安装在其他衬底上,也可以在封装基板732的底部设置电极733。图17B示出用焊球形成电极733的例子。通过在封装基板732的底部以矩阵状设置焊球,可以实现BGA(Ball Grid Array:球栅阵列)的安装。此外,电极733也可以使用导电针形成。通过在封装基板732的底部以矩阵状设置导电针,可以实现PGA(Pin GridArray:针栅阵列)的安装。
电子构件730可以通过各种安装方法安装在其他衬底上,而不局限于BGA及PGA。例如,可以采用SPGA(StaggeredPin GridArray:交错针栅阵列)、LGA(LandGridArray:地栅阵列)、QFP(QuadFlat Package:四侧引脚扁平封装)、QFJ(QuadFlatJ-leadedpackage:四侧J形引脚扁平封装)或QFN(Quad Flat Non-leaded package:四侧无引脚扁平封装)等安装方法。
本实施方式可以与本说明书所示的其他实施方式等适当地组合。
(实施方式6)
在本实施方式中说明根据本发明的一个方式的半导体装置的应用例子。
根据本发明的一个方式的半导体装置例如可以应用于各种电子设备(例如,信息终端、计算机、智能手机、电子书阅读器终端、数码静态相机、视频摄像机、录像再现装置、导航***、游戏机等)的存储装置。此外,也可以应用于图像传感器、IoT(InternetofThings:物联网)以及医疗设备等。这里,计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器***。
对包括根据本发明的一个方式的半导体装置的电子设备的一个例子进行说明。图18A至图18J、图19A至图19E示出具有该半导体装置的电子构件700或电子构件730包括在各电子设备中的情况。
[移动电话机]
图18A所示的信息终端5500是信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510及显示部5511,作为输入界面在显示部5511中包括触控面板,并且在外壳5510上设置有按钮。
通过将根据本发明的一个方式的半导体装置应用于信息终端5500,可以保持在执行程序时生成的临时文件(例如,使用网页浏览器时的缓存等)。
[可穿戴终端]
此外,图18B示出可穿戴终端的一个例子的信息终端5900。信息终端5900包括外壳5901、显示部5902、操作开关5903、操作开关5904、表带5905等。
与上述信息终端5500同样,通过将根据本发明的一个方式的半导体装置应用于可穿戴终端,可以保持在执行程序时生成的临时文件。
[信息终端]
图18C示出台式信息终端5300。台式信息终端5300包括信息终端主体5301、显示部5302及键盘5303。
与上述信息终端5500同样,通过将根据本发明的一个方式的半导体装置应用于台式信息终端5300,可以保持在执行程序时生成的临时文件。
注意,在上面的说明中,图18A至图18C分别示出智能手机、可穿戴终端及台式信息终端作为电子设备的例子,但是也可以应用智能手机、可穿戴终端及台式信息终端以外的信息终端。作为智能手机、可穿戴终端及台式信息终端以外的信息终端,例如可以举出PDA(PersonalDigitalAssistant:个人数字助理)、笔记本信息终端、工作站等。
[电器产品]
此外,图18D示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外壳5801、冷藏室门5802及冷冻室门5803等。例如,电冷藏冷冻箱5800是对应于IoT(Internet of Things:物联网)的电冷藏冷冻箱。
可以将根据本发明的一个方式的半导体装置应用于电冷藏冷冻箱5800。通过利用互联网等,可以使电冷藏冷冻箱5800对信息终端等发送储存在电冷藏冷冻箱5800中的食品或该食品的消费期限等的信息。电冷藏冷冻箱5800可以在该半导体装置中保持在发送该信息时生成的临时文件。
在上述例子中,作为电器产品说明电冷藏冷冻箱,但是作为其他电器产品,例如可以举出吸尘器、微波炉、电烤箱、电饭煲、热水器、IH炊具、饮水机、包括空气调节器的冷暖空調机、洗衣机、干衣机、视听设备等。
[游戏机]
此外,图18E示出游戏机的一个例子的便携式游戏机5200。便携式游戏机5200包括外壳5201、显示部5202、按钮5203等。
此外,图18F示出游戏机的一个例子的固定式游戏机7500。固定式游戏机7500包括主体7520及控制器7522。主体7520可以以无线方式或有线方式与控制器7522连接。此外,虽然在图18F中未图示,但是控制器7522可以包括显示游戏的图像的显示部、作为按钮以外的输入界面的触控面板及控制杆、旋转式抓手或滑动式抓手等。此外,控制器7522不局限于图18F所示的形状,也可以根据游戏的种类改变控制器7522的形状。例如,在FPS(FirstPersonShooter,第一人称射击类游戏)等射击游戏中,作为扳机使用按钮,可以使用模仿枪的形状的控制器。此外,例如,在音乐游戏等中,可以使用模仿乐器、音乐器件等的形状的控制器。再者,固定式游戏机也可以设置照相机、深度传感器、麦克风等,由游戏玩者的手势或声音等操作以代替控制器操作。
此外,上述游戏机的影像可以由电视装置、个人计算机用显示器、游戏用显示器、头戴显示器等显示装置输出。
通过将上述实施方式所说明的半导体装置用于便携式游戏机5200或固定式游戏机7500,可以实现低功耗的便携式游戏机5200或固定式游戏机7500。此外,借助于低功耗,可以降低来自电路的发热,由此可以减少因发热而给电路本身、***电路以及模块带来的负面影响。
并且,通过将上述实施方式所说明的半导体装置用于便携式游戏机5200或固定式游戏机7500,可以保持在执行游戏时生成的用于运算的临时文件。
在图18E中,作为游戏机的例子示出便携式游戏机。此外,图18F示出家用固定式游戏机。本发明的一个方式的电子设备不局限于此。作为本发明的一个方式的电子设备,例如可以举出设置在娱乐设施(游戏中心,游乐园等)的街机游戏机、设置在体育设施的击球练习用投球机等。
[移动体]
上述实施方式所说明的半导体装置可以应用于作为移动体的汽车及汽车的驾驶座位附近。
图18G示出作为移动体的一个例子的汽车5700。
汽车5700的驾驶座位附近设置有能够显示速度表、转速计、行驶距离、加油量、排档状态、空调的设定等以提供各种信息的仪表板。此外,驾驶座位附近也可以设置有表示上述信息的显示装置。
尤其是,通过将由设置在汽车5700上的摄像装置(未图示)拍摄的影像显示在上述显示装置上,可以补充被支柱等遮挡的视野、驾驶座位的死角等,从而可以提高安全性。也就是说,通过显示设置在汽车5700外侧的拍摄装置所拍摄的图像,可以补充视野来避免死角,以提高安全性。
上述实施方式所说明的半导体装置能够保持储存信息,例如,可以将该半导体装置应用于汽车5700的进行自动驾驶、导航、危险预测等的***等来暂时保持必要信息。此外,也可以在该显示装置上暂时显示导航、危险预测等信息。此外,也可以保持安装在汽车5700上的行车记录仪的录像。
虽然在上述例子中作为移动体的一个例子说明汽车,但是移动体不局限于汽车。例如,作为移动体,也可以举出电车、单轨铁路、船舶、飞行物(直升机、无人驾驶飞机(无人机)、飞机、火箭)等。
[照相机]
上述实施方式所说明的半导体装置可以应用于照相机。
图18H示出摄像装置的一个例子的数码相机6240。数码相机6240包括外壳6241、显示部6242、操作开关6243、快门按钮6244等,并且安装有可装卸的镜头6246。在此,数码相机6240采用能够从外壳6241拆卸镜头6246而交换的结构,但是镜头6246及外壳6241也可以被形成为一体。此外,数码相机6240还可以包括另外安装的闪光灯装置及取景器等。
通过将上述实施方式所说明的半导体装置用于数码相机6240,可以实现低功耗的数码相机6240。此外,借助于低功耗,可以降低来自电路的发热,由此可以减少因发热而给电路本身、***电路以及模块带来的负面影响。
[视频摄像机]
上述实施方式所说明的半导体装置可以应用于视频摄像机。
图18I示出摄像装置的一个例子的视频摄像机6300。视频摄像机6300包括第一外壳6301、第二外壳6302、显示部6303、操作开关6304、镜头6305、连接部6306等。操作开关6304及镜头6305设置在第一外壳6301上,显示部6303设置在第二外壳6302上。第一外壳6301与第二外壳6302由连接部6306连接,第一外壳6301与第二外壳6302间的角度可以由连接部6306改变。显示部6303的图像也可以根据连接部6306中的第一外壳6301与第二外壳6302间的角度切换。
当记录由视频摄像机6300拍摄的图像时,需要进行根据数据记录方式的编码。借助于上述半导体装置,视频摄像机6300可以保持在进行编码时生成的临时文件。
[ICD]
可以将上述实施方式所说明的半导体装置应用于埋藏式心律转复除颤器(ICD)。
图18J是示出ICD的一个例子的截面示意图。ICD主体5400至少包括电池5401、电子构件700、调节器、控制电路、天线5404、向右心房的金属丝5402、向右心室的金属丝5403。
ICD主体5400通过手术设置在体内,两个金属丝穿过人体的锁骨下静脉5405及上腔静脉5406,并且其中一个金属丝的先端设置于右心室,另一个金属丝的先端设置于右心房。
ICD主体5400具有心脏起搏器的功能,并在心律在规定范围之外时对心脏进行起搏。此外,在即使进行起搏也不改善心律时(室性心动过速、心室颤动等)进行利用除颤的治疗。
为了适当地进行起搏及除颤,ICD主体5400需要经常监视心律。因此,ICD主体5400包括用来检测心律的传感器。此外,ICD主体5400可以在电子构件700中储存通过该传感器测得的心律的数据、利用起搏进行治疗的次数、时间等。
此外,因为由天线5404接收电力,且该电力被充电到电池5401。此外,通过使ICD主体5400包括多个电池,可以提高安全性。具体而言,即使ICD主体5400中的部分电池产生故障,其他电池可以起作用而被用作辅助电源。
此外,除了能够接收电力的天线5404,还可以包括能够发送生理信号的天线,例如,也可以构成能够由外部的监视装置确认脉搏、呼吸次数、心律、体温等生理信号的监视心脏活动的***。
[PC用扩展装置]
上述实施方式所说明的半导体装置可以应用于PC(Personal Computer;个人计算机)等计算机、信息终端用扩展装置。
图19A示出该扩展装置的一个例子的可以携带且安装有能够储存信息的芯片的设置在PC的外部的扩展装置6100。扩展装置6100例如通过由USB等连接于PC,可以利用该芯片储存信息。注意,虽然图19A示出可携带的扩展装置6100,但是根据本发明的一个方式的扩展装置不局限于此,例如也可以采用安装冷却风机等的较大结构的扩展装置。
扩展装置6100包括外壳6101、盖子6102、USB连接器6103及衬底6104。衬底6104被容纳在外壳6101中。衬底6104设置有驱动上述实施方式所说明的半导体装置等的电路。例如,衬底6104安装有电子构件700、控制器芯片6106。USB连接器6103被用作连接于外部装置的接口。
[SD卡]
上述实施方式所说明的半导体装置可以应用于能够安装在信息终端、数码相机等电子设备上的SD卡。
图19B是SD卡的外观示意图,图19C是SD卡的内部结构的示意图。SD卡5110包括外壳5111、连接器5112及衬底5113。连接器5112具有连接到外部装置的接口的功能。衬底5113被容纳在外壳5111中。衬底5113设置有半导体装置及驱动半导体装置的电路。例如,衬底5113安装有电子构件700、控制器芯片5115。此外,电子构件700及控制器芯片5115的各电路结构不局限于上述记载,可以根据情况适当地改变电路结构。例如,电子构件所包括的写入电路、行驱动器、读出电路等也可以不安装在电子构件700上而安装在控制器芯片5115上。
通过在衬底5113的背面一侧也设置电子构件700,可以增大SD卡5110的容量。此外,也可以将具有无线通信功能的无线芯片设置于衬底5113。由此,可以进行外部装置与SD卡5110之间的无线通信,可以进行电子构件700的数据的读出及写入。
[SSD]
上述实施方式所说明的半导体装置可以应用于能够安装在信息终端等电子设备上的SSD(Solid State Drive:固态驱动器)。
图19D是SSD的外观示意图,图19E是SSD的内部结构的示意图。SSD5150包括外壳5151、连接器5152及衬底5153。连接器5152具有连接到外部装置的接口的功能。衬底5153被容纳在外壳5151中。衬底5153设置有存储装置及驱动存储装置的电路。例如,衬底5153安装有电子构件700、存储器芯片5155、控制器芯片5156。通过在衬底5153的背面一侧也设置电子构件700,可以增大SSD5150的容量。存储器芯片5155中安装有工作存储器。例如,可以将DRAM芯片用于存储器芯片5155。控制器芯片5156中安装有处理器、ECC电路等。注意,电子构件700、存储器芯片5155及控制器芯片5115的各电路结构不局限于上述记载,可以根据情况适当地改变电路结构。例如,控制器芯片5156中也可以设置用作工作存储器的存储器。
[计算机]
图20A所示的计算机5600是大型计算机的例子。在计算机5600中,多个机架式计算机5620收纳在机架5610中。
计算机5620例如可以具有图20B所示的立体图的结构。在图20B中,计算机5620包括母板5630,母板5630包括多个插槽5631以及多个连接端子。插槽5631***有个人计算机卡5621。并且,个人计算机卡5621包括连接端子5623、连接端子5624、连接端子5625,它们连接到母板5630。
图20C所示的个人计算机卡5621是包括CPU、GPU、存储装置等的处理板的一个例子。个人计算机卡5621具有板5622。此外,板5622包括连接端子5623、连接端子5624、连接端子5625、半导体装置5626、半导体装置5627、半导体装置5628以及连接端子5629。注意,图20C示出半导体装置5626、半导体装置5627以及半导体装置5628以外的半导体装置,关于这些半导体装置的说明,可以参照以下记载的半导体装置5626、半导体装置5627以及半导体装置5628的说明。
连接端子5629具有可以***母板5630的插槽5631的形状,连接端子5629被用作连接个人计算机卡5621与母板5630的接口。作为连接端子5629的规格例如可以举出PCIe等。
连接端子5623、连接端子5624、连接端子5625例如可以用作用来对个人计算机卡5621供电或输入信号等的接口。此外,例如,可以用作用来进行个人计算机卡5621所计算的信号的输出等的接口。作为连接端子5623、连接端子5624、连接端子5625各自的规格例如可以举出USB、SATA(SerialATA:串行ATA)、SCSI(Small ComputerSystem Interface:小型计算机***接口)等。此外,当从连接端子5623、连接端子5624、连接端子5625输出视频信号时,作为各规格可以举出HDMI(注册商标)等。
半导体装置5626包括进行信号的输入及输出的端子(未图示),通过将该端子***板5622所包括的插座(未图示),可以电连接半导体装置5626与板5622。
半导体装置5627包括多个端子,通过将该端子以回流焊方式焊接到板5622所包括的布线,可以电连接半导体装置5627与板5622。作为半导体装置5627,例如,可以举出FPGA(FieldProgrammable Gate Array:现场可编程门阵列)、GPU、CPU等。作为半导体装置5627,例如可以使用电子构件730。
半导体装置5628包括多个端子,通过将该端子例如以回流焊方式焊接到板5622所包括的布线,可以电连接半导体装置5628与板5622。作为半导体装置5628,例如,可以举出存储装置等。作为半导体装置5628,例如可以使用电子构件700。
计算机5600可以用作并行计算机。通过将计算机5600用作并行计算机,例如可以进行人工智能的学习及推论所需要的大规模计算。
通过将本发明的一个方式的半导体装置用于上述各种电子设备,可以实现电子设备的小型化及低功耗化。此外,本发明的一个方式的半导体装置的功耗低,由此可以降低电路发热。由此,可以减少因该发热而给电路本身、***电路及模块带来的负面影响。此外,通过使用本发明的一个方式的半导体装置,可以实现高温环境下也稳定工作的电子设备。由此,可以提高电子设备的可靠性。
本实施方式可以与本说明书所示的其他实施方式等适当地组合。
[符号说明]
10:半导体装置、20:存储器阵列、21:驱动电路、22:PSW、23:PSW、31:***电路、32:控制电路、33:电压生成电路、41:***电路、42:行译码器、43:行驱动器、44:列译码器、45:列驱动器、46:读出放大器、47:输入电路、48:输出电路、51:曲线、52:曲线、100:晶体管、110:电容器

Claims (9)

1.一种半导体装置,包括:
具有第一电极、第一绝缘体、第二绝缘体、栅极、背栅极及半导体的晶体管;以及
具有一对电极的电容器,
其中,所述背栅极具有隔着所述第一绝缘体及所述第二绝缘体与所述半导体重叠的区域,
所述晶体管的源极及漏极中的一个与所述第一电极电连接,
所述晶体管的源极及漏极中的另一个与所述一对电极中的一个电连接,
所述一对电极都与所述第一绝缘体接触并具有隔着所述第一绝缘体彼此重叠的区域,
并且,所述第一绝缘体为铁电体。
2.一种半导体装置,包括:
被层叠的多个层;以及
贯穿所述多个层的第一电极,
其中,所述多个层都包括:
具有第一绝缘体、第二绝缘体、栅极、背栅极及半导体的晶体管;以及
具有一对电极的电容器,
所述背栅极具有隔着所述第一绝缘体及所述第二绝缘体与所述半导体重叠的区域,
所述晶体管的源极及漏极中的一个与所述第一电极电连接,
所述晶体管的源极及漏极中的另一个与所述一对电极中的一个电连接,
所述一对电极都与所述第一绝缘体接触并具有隔着所述第一绝缘体彼此重叠的区域,
并且,所述第一绝缘体为铁电体。
3.根据权利要求1或2所述的半导体装置,
其中所述一对电极中的另一个及所述背栅极设置在同一绝缘体上。
4.根据权利要求1至3中任一项所述的半导体装置,
其中所述第一绝缘体包含铪、锆及氧。
5.根据权利要求1至3中任一项所述的半导体装置,
其中所述第一绝缘体包含铝、钪及氮。
6.根据权利要求1至5中任一项所述的半导体装置,
其中所述第二绝缘体包含硅及氧。
7.根据权利要求1至6中任一项所述的半导体装置,
其中所述一对电极都包含钛及氮。
8.根据权利要求1至7中任一项所述的半导体装置,
其中所述半导体为氧化物半导体。
9.根据权利要求1至8中任一项所述的半导体装置,
其中所述半导体包含铟及锌中的至少一个以及氧。
CN202280063259.3A 2021-09-21 2022-09-07 半导体装置 Pending CN117999863A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021153506 2021-09-21
JP2021-153506 2021-09-21
PCT/IB2022/058385 WO2023047224A1 (ja) 2021-09-21 2022-09-07 半導体装置

Publications (1)

Publication Number Publication Date
CN117999863A true CN117999863A (zh) 2024-05-07

Family

ID=85719331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280063259.3A Pending CN117999863A (zh) 2021-09-21 2022-09-07 半导体装置

Country Status (4)

Country Link
JP (1) JPWO2023047224A1 (zh)
KR (1) KR20240066264A (zh)
CN (1) CN117999863A (zh)
WO (1) WO2023047224A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102465A (ja) * 1999-09-30 2001-04-13 Rohm Co Ltd 不揮発性メモリ
EP1700342A2 (en) * 2003-12-22 2006-09-13 Koninklijke Philips Electronics N.V. Non-volatile ferroelectric memory device and manufacturing method
JP2010204338A (ja) * 2009-03-03 2010-09-16 Seiko Epson Corp 電気光学装置および電子機器
WO2018047035A1 (en) * 2016-09-12 2018-03-15 Semiconductor Energy Laboratory Co., Ltd. Memory device, driving method thereof, semiconductor device, electronic component, and electronic device
KR20220128347A (ko) * 2020-01-17 2022-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 구동 방법, 및 전자 기기

Also Published As

Publication number Publication date
WO2023047224A1 (ja) 2023-03-30
KR20240066264A (ko) 2024-05-14
JPWO2023047224A1 (zh) 2023-03-30

Similar Documents

Publication Publication Date Title
WO2022049448A1 (ja) 半導体装置、及び電子機器
US20230298650A1 (en) Driving method of semiconductor device
WO2023047224A1 (ja) 半導体装置
WO2022064308A1 (ja) 半導体装置の駆動方法
WO2023161757A1 (ja) 半導体装置
WO2023089440A1 (ja) 記憶素子、記憶装置
WO2024042404A1 (ja) 半導体装置
WO2022084785A1 (ja) 半導体装置の駆動方法
WO2022106956A1 (ja) 半導体装置
WO2023144652A1 (ja) 記憶装置
WO2023144653A1 (ja) 記憶装置
WO2024134407A1 (ja) 半導体装置
WO2022084802A1 (ja) 半導体装置、および半導体装置の駆動方法
WO2022064304A1 (ja) 半導体装置の駆動方法
WO2023242664A1 (ja) 半導体装置、記憶装置
WO2023148571A1 (ja) 半導体装置
WO2022084800A1 (ja) 半導体装置、及び電子機器
WO2023175422A1 (ja) 半導体装置
WO2023156883A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2024047487A1 (ja) 記憶装置
WO2023152588A1 (ja) 半導体装置
WO2023152586A1 (ja) 半導体装置、及び半導体装置の作製方法
WO2023156869A1 (ja) 半導体装置
WO2022064303A1 (ja) 半導体装置、及び電子機器
CN116097358A (zh) 半导体装置及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication