CN117954482A - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN117954482A CN117954482A CN202311440142.5A CN202311440142A CN117954482A CN 117954482 A CN117954482 A CN 117954482A CN 202311440142 A CN202311440142 A CN 202311440142A CN 117954482 A CN117954482 A CN 117954482A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- region
- layer
- emitter layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 138
- 230000007704 transition Effects 0.000 claims abstract description 57
- 238000011084 recovery Methods 0.000 description 33
- 239000002184 metal Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种半导体装置，半导体装置包括：第一导电类型的漂移层；第二导电类型的阱区，阱区设置于漂移层对应半导体装置的过渡区的部分，阱区的上表面构成漂移层上表面的一部分；场截止层，场截止层设置于漂移层的下表面；第二导电类型的集电极层，集电极层设置于场截止层的下表面，集电极层内设置有第一导电类型的发射极层，发射极层位于集电极层对应过渡区的部分。由此，通过在集电极层对应过渡区的位置设置发射极层，这样不仅可以使半导体装置反向导通，而且还可以提高半导体装置的面积利用率，可以防止半导体装置的整体面积增大，从而在实现半导体装置反向导通的同时，可以提升半导体装置的有效面积，缩小半导体装置的尺寸。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种半导体装置。
背景技术
反向导通绝缘栅双极晶体管是指在单个芯片上集成了绝缘栅双极晶体管和续流二极管(或者集成绝缘栅双极晶体管和快恢复二极管)。通常在行业中制备反向导通绝缘栅双极晶体管时，将绝缘栅双极晶体管和快恢复二极管集成在器件的有源区，两个器件共用终端，从而实现在绝缘栅双极晶体管上集成快恢复二极管的目的。
现有技术中，由于绝缘栅双极晶体管和快恢复二极管共用器件的有源区，该方法中快恢复二极管占用了部分绝缘栅双极晶体管的有源区面积，在器件设计的时候，为使器件达到目标的导通压降，器件的有效面积是绝缘栅双极晶体管有效面积和快恢复二极管有效面积之和，因此会使相同电流规格的反向导通绝缘栅双极晶体管的总面积大于单独的绝缘栅双极晶体管总面积。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明的一个目的在于提出一种半导体装置，该半导体装置可以缩小尺寸。
根据本发明实施例的半导体装置，包括：第一导电类型的漂移层；第二导电类型的阱区，所述阱区设置于所述漂移层对应所述半导体装置的终端区的部分，所述阱区的上表面构成所述漂移层上表面的一部分；场截止层，所述场截止层设置于所述漂移层的下表面；第二导电类型的集电极层，所述集电极层设置于所述场截止层的下表面，所述集电极层内设置有第一导电类型的发射极层，所述发射极层位于所述集电极层对应所述过渡区的部分。
由此，通过在集电极层对应过渡区的位置设置发射极层，这样不仅可以使半导体装置反向导通，而且还可以提高半导体装置的面积利用率，可以防止半导体装置的整体面积增大，从而在实现半导体装置反向导通的同时，可以提升半导体装置的有效面积，缩小半导体装置的尺寸。
在本发明的一些示例中，所述阱区与所述发射极层在上下方向上相互对应。
在本发明的一些示例中，所述发射极层周向环绕设置于所述过渡区内。
在本发明的一些示例中，所述半导体装置的终端区周向环绕设置于所述半导体装置的有源区的外侧，所述终端区与所述有源区间隔设置，所述过渡区周向环绕设置于所述有源区的外侧且位于所述有源区和所述终端区之间，所述发射极层周向环绕设置于所述有源区的外侧。
在本发明的一些示例中，所述发射极层与所述有源区间隔设置。
在本发明的一些示例中，所述发射极层与所述终端区间隔设置。
在本发明的一些示例中，所述发射极层为多个，多个所述发射极层在所述过渡区中间隔设置。
在本发明的一些示例中，所述半导体装置的终端区周向环绕设置于所述半导体装置的有源区的外侧，所述终端区与所述有源区间隔设置，所述过渡区周向环绕设置于所述有源区的外侧且位于所述有源区和所述终端区之间，多个所述发射极层在所述过渡区中周向间隔设置。
在本发明的一些示例中，所述发射极层与所述有源区间隔设置，所述发射极层与所述终端区间隔设置。
在本发明的一些示例中，所述发射极层的掺杂浓度大于所述漂移层的掺杂浓度。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是根据本发明实施例的半导体装置的示意图；
图2是根据本发明一些实施例的半导体装置另一视角的示意图；
图3是根据本发明另一些实施例的半导体装置另一视角的示意图；
图4是根据本发明实施例的半导体装置另一视角的示意图；
图5是根据本发明实施例的半导体装置中快恢复二极管器件导通压降的仿真结果图。
附图标记：
100、半导体装置；
1、有源区；2、过渡区；3、终端区；4、漂移层；5、阱区；6、场截止层；7、集电极层；8、发射极层；9、沟道；10、金属电极；11、发射极金属；12、栅极总线；13、终端结构；14、快恢复二极管；15、绝缘栅双极晶体管。
具体实施方式
下面详细描述本发明的实施例，参考附图描述的实施例是示例性的，下面详细描述本发明的实施例。
下面参考图1-图4描述根据本发明实施例的半导体装置100。该半导体装置100例如是反向导通绝缘栅型双极晶体管。在以下的说明中，N及P表示半导体的导电类型，在本发明中，将第一导电类型设为N型、第二导电类型设为P型而进行说明。
结合图1所示，根据本发明的半导体装置100可以主要包括：第一导电类型的漂移层4、第二导电类型的阱区5、场截止层6和第二导电类型的集电极层7，其中，阱区5设置于漂移层4对应半导体装置100的过渡区2的部分，阱区5的上表面构成漂移层4上表面的一部分，场截止层6设置于漂移层4的下表面，集电极层7设置于场截止层6的下表面。
具体地，在半导体装置100中设置第一导电类型的漂移层4、第二导电类型的阱区5、场截止层6和第二导电类型的集电极层7，并且在漂移层4的下表面设置场截止层6，在场截止层6的下表面设置集电极层7，这样可以形成半导体结构的基本结构，保证半导体装置100的正常工作。
进一步地，集电极层7内设置有第一导电类型的发射极层8，发射极层8位于集电极层7对应终端区3的部分。具体地，集电极层7的导电类型为第二导电类型，集电极层7中的发射极层8的导电类型为第一导电类型，在集电极层7对应过渡区2的部分设置发射极层8，这样可以使集电极层7中第一导电类型的发射极层8、第一导电类型的漂移层4与过渡区2中的第二导电类型的阱区5形成半导体装置100中的反向导通结构，可以实现半导体装置100的反向导通。
现有技术中，反向导通绝缘栅型双极晶体管中的绝缘栅双极晶体管和快恢复二极管集成设置于半导体装置的有源区域，半导体装置正向导通时，在栅压驱动下，绝缘栅双极晶体管器件中第一导电类型的发射极层通过沟道向第一导电类型的漂移区注入电子，半导体装置背面的第二导电类型的集电区向上注入空穴，形成一个从上到下的导电通路。反向导电时，半导体装置内集成的快恢复二极管器件开始工作，正面的第二导电类型的阱区作为快恢复二极管阳极向漂移区注入空穴，背面的第二导电类型的发射极层作为阴极向漂移区注入电子，实现在同一半导体装置内集成绝缘栅双极晶体管器件和快恢复二极管器件。但是快恢复二极管器件需要占用半导体装置有源区的一部分面积，为达到绝缘栅双极晶体管的导通压降，需要增加半导体装置有源区的面积，这样会增加半导体装置的整体尺寸。另外，半导体装置有源区的面积增加会导致绝缘栅双极晶体管工作时产生的热量增加，从而降低绝缘栅双极晶体管的可靠性。
进一步地，本发明实施例中将构成快恢复二极管14的发射极层8结构设置于半导体装置100中集电极层7对应过渡区2的部分，这样可以将快恢复二极管14结构设置于过渡区2，不仅可以实现半导体装置100的反向导通，而且还可以减少半导体装置100中设置于有源区1的结构，可以使有源区1的面积尽可能多地用于设置绝缘栅双极晶体管15结构，从而可以提高有源区1的面积利用率，提升半导体装置100的面积有效性。
另外，在保证绝缘栅双极晶体管15的理论性能符合要求的情况下，可以减少半导体装置100的有源区1面积，使绝缘栅双极晶体管15在工作时产生的热量减少，降低半导体装置100的功耗，从而可以减少半导体装置100的整体面积，提高半导体装置100的可靠性。
由此，通过在集电极层7对应过渡区2的位置设置发射极层8，这样不仅可以使半导体装置100反向导通，而且还可以提高半导体装置100的面积利用率，可以防止半导体装置100的整体面积增大，从而在实现半导体装置100反向导通的同时，可以提升半导体装置100的有效面积，缩小半导体装置100的尺寸。
结合图1所示，阱区5与发射极层8在上下方向上相互对应。具体地，第二导电性能的阱区5与第一导电性能的发射极层8上下对应，阱区5和发射极层8之间设置有第一导电性能的漂移区，并且阱区5的掺杂浓度和发射极层8的掺杂浓度均大于漂移层4的掺杂浓度，因此，半导体装置100中阱区5所在部分自上而下的结构依次为P+阱区5、N-漂移层4和N+发射极层8，其中加号表示P+表示第二导电类型的阱区5中的杂质浓度为重掺杂，N-表示第一导电类型的漂移层4中的杂质浓度为轻掺杂，N+表示第一导电类型的发射极层8中的杂质浓度为轻掺杂。如此设置，阱区5、漂移区和发射极层8可以构成快恢复二极管14结构中的P-I-N结，实现较大耐压，从而便于实现半导体装置100中的反向导通。
根据本发明的一些实施例，结合图1和图2所示所示，发射极层8周向环绕设置于过渡区2内，如此设置，可以增加发射极层8在过渡区2中的占用面积，调节半导体装置100反向导通的性能。在本发明的实施例中，过渡区2占半导体装置100的面积比例较大并且集中，发射极层8在过渡区2内可设置的区域面积较大，这样可以增加发射极层8在过渡区2内设置的可调节性，通过调节发射极层8在过渡区2中的设置位置和面积，可以避免对半导体装置100的短路性能造成影响，从而可以保证半导体装置100的可靠性。
在本发明的实施例中，结合图2所示，半导体装置100的终端区3周向环绕设置于半导体装置100的有源区1的外侧，终端区3与有源区1间隔设置，过渡区2周向环绕设置于有源区1的外侧，并且位于有源区1和终端区3之间，发射极层8周向环绕设置于有源区1的外侧。具体地，考虑到半导体装置100的终端区3的电场场强较强，单位长度所承担的电压较大，比较容易在该处发生电压击穿，通过在终端区3设置终端结构13，可以优化终端区3的电场分布，提高终端区3的耐压能力，终端区3周向环绕设置于半导体装置100有源区1的外侧，可以保证半导体装置100的终端区3的耐压可靠性。
进一步地，终端区3和有源区1间隔设置，可以使过渡区2设置于终端区3和有源区1之间，过渡区2需要连接终端区3和有源区1，同时针对绝缘栅双极晶体管15器件，会在过渡区2设计栅极电连接区域，因此过渡区2的宽度一般较宽，有利于本发明实施例中快恢复二极管14的发射极层8的设置。另外，过渡区2上的阱区5与主结相连接，可以保证过渡区2的耐压性，以保证半导体装置100的可靠性。
进一步地，过渡区2周向环绕设置于有源区1的外侧，可以保证过渡区2在终端区3和有源区1之间的过渡可靠性，从而可以保证半导体装置100的可靠性。发射极层8周向环绕设置于有源区1的外侧，以在过渡区2的范围内形成快恢复二极管14结构，实现半导体装置100的反向导通，相较于有源区1，过渡区2为发射极层8提供的可设置空间更大，这样不仅可以有效利用有源区1的空间，有利于缩小半导体装置100的尺寸，而且还可以在增大快恢复二极管14器件的可调节空间的同时，保证半导体装置100的电气性能。
在本发明的实施例中，结合图2所示，发射极层8与有源区1间隔设置。具体地，本发明实施例中的绝缘栅双极晶体管15结构设置于有源区1，将发射极层8与有源区1间隔设置，可以使快恢复二极管14器件和绝缘栅双极晶体管15器件在半导体装置100中集成并且间隔设置，这样在半导体装置100中，可以保证快恢复二极管14器件的导通压降和绝缘栅双极晶体管15器件的导通压降，从而可以保证半导体装置100的可靠性。
在本发明的实施例中，结合图1所示，发射极层8与终端区3间隔设置。具体地，终端区3内设置有终端结构13，终端结构13可以提高半导体装置100中终端区3的耐压性，以防止终端区3发生电压击穿，提高半导体装置100的耐压性。将发射极层8与终端区3间隔设置，可以保证终端区3的耐压性，进而可以保证半导体装置100的耐压性。
根据本发明的另一些实施例，结合图1和图3所示，发射极层8为多个，多个发射极层8在过渡区2中间隔设置。具体地，在本发明的实施例中，可以将一个面积较大的发射极层8拆分成多个面积较小的发射极层8，多个发射极层8可以在过渡区2中间隔设置，过渡区2在半导体装置100中占用的面积较大，可以为发射极层8提供更大的调节空间，使多个发射极层8可以根据快恢复二极管14器件的规格进行设置。另外，将一个面积较大的发射极层8拆分成多个面积较小的发射极层8，可以将半导体装置100中集成的一个面积较大快恢复二极管14器件分散设置成多个面积较小的快恢复二极管14器件，这样可以防止快恢复二极管14器件在半导体装置100中电流集中，影响半导体装置100的短路性能，从而可以保证半导体装置100的可靠性。
结合图3所示，半导体装置100的终端区3周向环绕设置于半导体装置100的有源区1的外侧，终端区3与有源区1间隔设置，过渡区2周向环绕设置于有源区1的外侧，并且位于有源区1和终端区3之间，多个发射极层8在过渡区2中周向间隔设置。
具体地，考虑到半导体装置100的终端区3的电场场强较强，单位长度所承担的电压较大，比较容易在该处发生电压击穿，通过在终端区3设置终端结构13，可以优化终端区3的电场分布，提高终端区3的耐压能力，终端区3周向环绕设置于半导体装置100有源区1的外侧，可以保证半导体装置100的终端区3的耐压可靠性。
进一步地，终端区3和有源区1间隔设置，可以使过渡区2设置于终端区3和有源区1之间，过渡区2需要连接终端区3和有源区1，同时针对绝缘栅双极晶体管15器件，会在过渡区2设计栅极电连接区域，因此过渡区2的宽度一般较宽，有利于本发明实施例中快恢复二极管14的发射极层8的设置。另外，过渡区2上的阱区5与主结相连接，可以保证过渡区2的耐压性，以保证半导体装置100的可靠性。
进一步地，多个发射极层8在过渡区2中周向间隔设置，这样可以将半导体装置100中的快恢复二极管14结构在过渡区2中分散设置，不仅可以符合快恢复二极管14器件的规格设置要求，而且还可以防止快恢复二极管14结构上的电流集中，影响半导体装置100的短路性能，从而可以保证半导体装置100的可靠性。
在本发明的实施例中，结合图3所示，发射极层8与有源区1间隔设置。具体地，本发明实施例中的绝缘栅双极晶体管15结构设置于有源区1，将发射极层8与有源区1间隔设置，可以使快恢复二极管14器件和绝缘栅双极晶体管15器件在半导体装置100中集成并且间隔设置，这样在半导体装置100中，可以保证快恢复二极管14器件的导通压降和绝缘栅双极晶体管15器件的导通压降，从而可以保证半导体装置100的可靠性。
在本发明的实施例中，结合图3所示，发射极层8与终端区3间隔设置。具体地，终端区3内设置有终端结构13，终端结构13可以提高半导体装置100中终端区3的耐压性，以防止终端区3发生电压击穿，提高半导体装置100的耐压性。将发射极层8与终端区3间隔设置，可以保证终端区3的耐压性，进而可以保证半导体装置100的耐压性。
根据本发明的实施例，发射极层8的掺杂浓度大于漂移层4的掺杂浓度。具体地，在本发明的实施例中，需要对集电极层7对应阱区5的部分注入电子以形成发射极层8，发射极层8掺杂的电子浓度必须大于漂移层4的掺杂浓度，这样才可以使发射极层8具有足够多的电子进行电流注入，使发射极层8输出足够大的电流，保证半导体装置100正常工作。
根据本发明的实施例，结合图1和图4所示，过渡区2与有源区1相连接，在过渡区2的上方存在金属电极10，并且金属电极10与有源区1正面上方设置的发射极金属11相连接，可以形成半导体结构的基本结构，保证半导体装置100的正常工作。在阱区5的下方相对设置发射极层8，不仅可以构成快恢复二极管14器件，而且还可以保证半导体装置100的电气性能正常，不会影响半导体装置100的耐压性和可靠性。
进一步地，过渡区2存在栅极总线12区域，该区域金属不与有源区1的发射极金属11相连接，但是栅极总线12区域占据过渡区2的面积较小，以及半导体装置100自身特性的原因，载流子路径并非完全对应半导体装置100中的金属电极10位置，所以即使半导体装置100背面的发射极层8部分地与栅极总线12上下对应，也可以在半导体装置100中实现反向导通。通过仿真实验可以确认半导体装置100背面的发射极层8部分地与栅极总线12上下对应方式中，半导体装置100实现反向导通的可行性。图5为对半导体装置100背面的发射极层8部分地与栅极总线12上下对应时，半导体装置100中快恢复二极管14器件导通压降的仿真结果。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“周向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示意性实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种半导体装置，其特征在于，包括：
第一导电类型的漂移层(4)；
第二导电类型的阱区(5)，所述阱区(5)设置于所述漂移层(4)对应所述半导体装置(100)的过渡区(2)的部分，所述阱区(5)的上表面构成所述漂移层(4)上表面的一部分；
场截止层(6)，所述场截止层(6)设置于所述漂移层(4)的下表面；
第二导电类型的集电极层(7)，所述集电极层(7)设置于所述场截止层(6)的下表面，所述集电极层(7)内设置有第一导电类型的发射极层(8)，所述发射极层(8)位于所述集电极层(7)对应所述过渡区(2)的部分。
2.根据权利要求1所述的半导体装置，其特征在于，所述阱区(5)与所述发射极层(8)在上下方向上相互对应。
3.根据权利要求2所述的半导体装置，其特征在于，所述发射极层(8)周向环绕设置于所述过渡区(2)内。
4.根据权利要求3所述的半导体装置，其特征在于，所述半导体装置(100)的终端区(3)周向环绕设置于所述半导体装置(100)的有源区(1)的外侧，所述终端区(3)与所述有源区(1)间隔设置，所述过渡区(2)周向环绕设置于所述有源区(1)的外侧且位于所述有源区(1)和所述终端区(3)之间，所述发射极层(8)周向环绕设置于所述有源区(1)的外侧。
5.根据权利要求4所述的半导体装置，其特征在于，所述发射极层(8)与所述有源区(1)间隔设置。
6.根据权利要求4所述的半导体装置，其特征在于，所述发射极层(8)与所述终端区(3)间隔设置。
7.根据权利要求2所述的半导体装置，其特征在于，所述发射极层(8)为多个，多个所述发射极层(8)在所述过渡区(2)中间隔设置。
8.根据权利要求7所述的半导体装置，其特征在于，所述半导体装置(100)的终端区(3)周向环绕设置于所述半导体装置(100)的有源区(1)的外侧，所述终端区(3)与所述有源区(1)间隔设置，所述过渡区(2)周向环绕设置于所述有源区(1)的外侧且位于所述有源区(1)和所述终端区(3)之间，多个所述发射极层(8)在所述过渡区(2)中周向间隔设置。
9.根据权利要求8所述的半导体装置，其特征在于，所述发射极层(8)与所述有源区(1)间隔设置，所述发射极层(8)与所述终端区(3)间隔设置。
10.根据权利要求1所述的半导体装置，其特征在于，所述发射极层(8)的掺杂浓度大于所述漂移层(4)的掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311440142.5A CN117954482A (zh) | 2023-10-31 | 2023-10-31 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311440142.5A CN117954482A (zh) | 2023-10-31 | 2023-10-31 | 半导体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117954482A true CN117954482A (zh) | 2024-04-30 |
Family
ID=90804646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311440142.5A Pending CN117954482A (zh) | 2023-10-31 | 2023-10-31 | 半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117954482A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013065735A (ja) * | 2011-09-19 | 2013-04-11 | Denso Corp | 半導体装置 |
| US20130087829A1 (en) * | 2010-07-01 | 2013-04-11 | Denso Corporation | Semiconductor device |
| CN103489908A (zh) * | 2013-09-16 | 2014-01-01 | 电子科技大学 | 一种能消除负阻效应的rc-igbt |
| CN112201688A (zh) * | 2020-08-25 | 2021-01-08 | 株洲中车时代半导体有限公司 | 逆导型igbt芯片 |
-
2023
- 2023-10-31 CN CN202311440142.5A patent/CN117954482A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130087829A1 (en) * | 2010-07-01 | 2013-04-11 | Denso Corporation | Semiconductor device |
| JP2013065735A (ja) * | 2011-09-19 | 2013-04-11 | Denso Corp | 半導体装置 |
| CN103489908A (zh) * | 2013-09-16 | 2014-01-01 | 电子科技大学 | 一种能消除负阻效应的rc-igbt |
| CN112201688A (zh) * | 2020-08-25 | 2021-01-08 | 株洲中车时代半导体有限公司 | 逆导型igbt芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9299695B2 (en) | Semiconductor device | |
| US9859272B2 (en) | Semiconductor device with a reduced band gap zone | |
| EP0450082B1 (en) | Insulated gate bipolar transistor | |
| US10566462B2 (en) | Bipolar semiconductor device and manufacturing method | |
| US20200083216A1 (en) | Semiconductor Device with an IGBT Region and a Non-Switchable Diode Region | |
| US8564097B2 (en) | Reverse conducting IGBT | |
| EP2822038B1 (en) | Insulated gate bipolar transistor | |
| CN108258039B (zh) | 电导率调制漏极延伸mosfet | |
| CN114664929B (zh) | 一种集成异质结二极管的分离栅SiC MOSFET及其制作方法 | |
| US20090146177A1 (en) | Variable threshold trench igbt with offset emitter contacts | |
| CN115832039A (zh) | 一种逆导型igbt器件 | |
| US8907374B2 (en) | Insulated gate bipolar transistor | |
| CN109686788B (zh) | 一种具有载流子存储层的槽栅igbt器件 | |
| CN107516670B (zh) | 一种具有高电流上升率的栅控晶闸管 | |
| US10297685B2 (en) | Semiconductor device | |
| US11094691B2 (en) | Semiconductor device | |
| US20200357883A1 (en) | Power Semiconductor Device and Method | |
| CN109686787B (zh) | 一种利用二极管钳位的具有载流子存储层的igbt器件 | |
| CN117954482A (zh) | 半导体装置 | |
| KR20150069117A (ko) | 전력 반도체 소자 | |
| US9209287B2 (en) | Power semiconductor device | |
| CN117219663B (zh) | 半导体装置 | |
| US20230307445A1 (en) | Semiconductor device | |
| KR102646517B1 (ko) | 다중 전계 완화 구조를 갖는 전력 반도체 소자 | |
| US11610987B2 (en) | NPNP layered MOS-gated trench device having lowered operating voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |