CN117950622A - 在芯片中实现多路符号位的处理方法、装置及存储介质 - Google Patents

Abstract

本发明公开了在芯片中实现多路符号位的处理方法、装置及存储介质，该方法包括：获取波形符号位；通过符号位移位链将波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个最小符号位相关单元中；通过每一最小符号位相关单元对存储的波形符号位进行输出，得到输出结果；通过多路累加矩阵对各输出结果进行符号位累加运算，得到波形符号位的处理结果。本发明能够在使用较少资源的情况下，完成多路任意点数的相关运算，有效分担了Soc芯片中主控CPU的算力压力，提高了芯片中有关符号位运算的速率。并且所提供的方法简单、高效，适合芯片内部实现，能够满足数字信号处理中符号位相关的精确性和实时性需求，且具有一定的通用性。

Description

在芯片中实现多路符号位的处理方法、装置及存储介质

技术领域

本发明涉及数字信号处理技术领域，特别涉及在芯片中实现多路符号位的处理方法、装置及存储介质。

背景技术

在通信领域，为了实时捕获突发数据，经常需要进行相关运算。相关运算的计算量一般比较大，并且对实时性要求比较高，例如通常需要在几微秒的时间内完成几千点的相关运算。而如果训练序列有很多种，则为了识别不同帧类型，便需要对同一个突发信号同时进行多路并行的相关运算。这种相关运算会对CPU算力具有很高的要求。而当CPU算力不能够满足相关运算的需求时，便需要额外增加FPGA(现场可编程门阵列)来进行硬件加速。但是这种增加FPGA架构的方式，会导致设备功耗增加、体积变大等缺陷产生。

对此，现有技术1提出一种基于FPGA实现相关算法的快速计算方法，其主要通过1次匹配计算读取m次匹配所需的搜索窗数据，后面的匹配计算按照m路并行进行，从而利用1次匹配计算完成m次匹配来实现相关算法的快速计算。现有技术2提出一种基于FPGA的通用矩阵相关计算实现***，其主要通过参数配置模块、数据重排模块、矩阵相关计算模块、输出重排模块来实现两个矩阵的矩阵相关计算，且支持标准的AXI协议，满足目前数字信号处理中矩阵相关计算的可靠性和精确性要求。

但是上述方式仍然存在一定的缺陷，例如现有技术1需要计算的数据过于复杂，所需要的FPGA资源比较多，而且计算的匹配次数只能为2的倍数。又例如现有技术2所涉及的参数配置较多，不易于用户便捷快速利用，而且由于其是在通用矩阵之间做相关运算，所以只支持小规模矩阵单元进行相关，导致适用范围不够广。

发明内容

本发明实施例提供了一种在芯片中实现多路符号位的处理方法、装置及存储介质，旨在提高芯片中有关符号位运算的速率和通用性。

第一方面，本发明实施例提供了一种在芯片中实现多路符号位的处理方法，包括：

获取波形符号位；

通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个预设的最小符号位相关单元中；

通过每一最小符号位相关单元对对应的所述移位寄存器存储的波形符号位进行输出处理，得到每一最小符号位相关单元对应的输出结果；

通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果。

第二方面，本发明实施例提供了一种在芯片中实现多路符号位的处理装置，包括：

符号位获取单元，用于获取波形符号位；

符号位存储单元，用于通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个预设的最小符号位相关单元中；

符号位输出单元，用于通过每一最小符号位相关单元对对应的所述移位寄存器存储的波形符号位进行输出处理，得到每一最小符号位相关单元对应的输出结果；

累加运算单元，用于通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果。

第三方面，本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的在芯片中实现多路符号位的处理方法。

本发明实施例提供了一种在芯片中实现多路符号位的处理方法、装置及存储介质，该方法包括：获取波形符号位；通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个预设的最小符号位相关单元中；通过每一最小符号位相关单元对对应的所述移位寄存器存储的波形符号位进行输出处理，得到每一最小符号位相关单元对应的输出结果；通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果。本发明实施例通过设置多路最小符号位相关单元以及多路累加矩阵来实现符号位相关运算的硬件加速，从而能够在使用较少资源的情况下，完成多路任意点数的相关运算，有效分担了Soc芯片(***级芯片)中主控CPU的算力压力，提高了芯片中有关符号位运算的速率。并且本发明实施例所提供的方法简单、高效，适合芯片内部实现，能够满足目前数字信号处理中符号位相关的精确性和实时性需求，故具有一定的通用性。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种在芯片中实现多路符号位的处理方法的流程示意图；

图2为本发明实施例提供的一种在芯片中实现多路符号位的处理方法的原理框图；

图3为本发明实施例提供的一种在芯片中实现多路符号位的处理装置的示意性框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

下面请参见图1，图1为本发明实施例提供的一种在芯片中实现多路符号位的处理方法的流程示意图，具体包括：步骤S101～S104。

S101、获取波形符号位；

S102、通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个预设的最小符号位相关单元中；

S103、通过每一最小符号位相关单元对对应的所述移位寄存器存储的波形符号位进行输出处理，得到每一最小符号位相关单元对应的输出结果；

S104、通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果。

本实施例中，首先获取芯片中有关数据的波形符号位，然后将获取的波形符号位通过符号位移位链存储至最小符号位相关单元的移位寄存器中，接着通过最小符号位相关单元的输出处理，来得到波形符号位对应的输出结果，再通过多路累加矩阵进行符号位累加运算，如此便能够得到对于波形符号位的处理结果，从而为后续的符号位相关运算提供便利。

本实施例通过设置多路最小符号位相关单元以及多路累加矩阵来实现符号位相关运算的硬件加速，从而能够在使用较少资源的情况下，完成多路任意点数的相关运算，有效分担了Soc芯片中主控CPU的算力压力，提高了芯片中有关符号位运算的速率。并且本实施例所提供的方法简单、高效，适合芯片内部实现，能够满足目前数字信号处理中符号位相关的精确性和实时性需求，故具有一定的通用性。

在实际应用场景中，结合图2所示，本实施例预先搭建一符号位相关单元SCU，该符号位相关单元SCU包括多个最小符号位相关单元MSCU以及一个多路累加矩阵MAM。具体的，所述最小符号位相关单元共设置有32个，每一所述最小符号位相关单元中的移位寄存器的位宽为512位。也就是说，符号位相关单元SCU由32个最小符号位相关单元MSCU和1个多路累加矩阵MAM组成。每一个最小符号位相关单元MSCU可以实现512点符号位相关运算。当然，如果需要在最小符号位相关单元MSCU中实现P点(P<512)的相关，则需要在上层下发512bit本地序列时，将前(512-P)个bit置为0。多路累加矩阵MAM则是根据DSP(信号处理模块)下发配置的2个参数：32个最小符号位相关单元MSCU的使能序列M和使能序列的有效位宽N，来实现最多32路512点或者1路16384点的符号位累加运算。优选的，符号位相关单元SCU采用并行运算，即32路MSCU并行操作，每一MSCU中对于波形符号位的相关运算也为并行计算。例如，所述本地波形符号位和外部波形符号位的存储过程为并发运行，每一最小符号位相关单元的输出处理过程也为并行运行等等，如此能够在更少的时钟周期内实现结果输出，从而进一步提高波形符号位的处理效率。

由此，本实施例便能够实现最多32路(32路512点相关)、最多16384点(1路)的相关运算，且每个MSCU相对独立，都具有相关运算模块以及本地符号位移位寄存器和外部输入信号移位寄存器。本实施例所提供的处理方法原理结构具有较强的可拓展性，即通过设计最小符号位相关单元MSCU可以较为轻松的拓展到任意点数(1～16384)、任意路数(通过MSCU数量随意调整)的相关运算。还有，由于数据来源是符号位，因此本实施例所提供的处理方法应用到的资源较少，这便于在芯片中实现，从而提高方法的适用性。

需要特别说明的是，本实施例所提供的处理方法能够适用于通信、计算机、硬件技术等不同技术领域，例如应用于Soc芯片的加速器相关产品中时，能够有效提升产品性能，使产品应用前景更加广阔。

在一实施例中，所述波形符号位包括本地波形符号位和外部波形符号位；

所述获取波形符号位，包括：

接收信号处理模块下发的所述本地波形符号位；

以及，获取外部输入信号，并从所述外部输入信号中提取得到所述外部波形符号位。

本实施例所述的波形符号位具体包括本地波形符号位和外部波形符号位，其中，本地波形符号位由芯片中的信号处理模块DSP下发至符号位相关单元SCU，外部波形符号位则是从外部输入信号中提取得到。

还需说明的是，本实施例中的符号位是指在处理二进制数据时，专门规定有一位用来确定数据的正负，符号位为1即表示负数，符号位为0即表示正数，而相关运算是一种关于两个序列相似性比较的数学运算，在这里可以通过对两路符号位进行查表乘和累加实现。本实施例的目的是将DSP下发的本地波形符号位和外部波形符号位进行多路累加运算后返回至DSP，然后由DSP发送至FPGA，从而进行符号位相关运算。

在一实施例中，所述通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器，包括：

建立从当前最小符号位相关单元与下一个最小符号位相关单元之间的本地符号位移位链；

将所述本地波形符号位存储至当前最小符号位相关单元的本地移位寄存器中，直至存满；

利用所述本地符号位移位链将所述当前最小符号位相关单元的本地移位寄存器中的最后一位本地波形符号位移动至下一个最小符号位相关单元的本地移位寄存器中，并利用所述当前最小符号位相关单元的本地移位寄存器继续存储本地波形符号位；

依次类推，直至所有的最小符号位相关单元中均存储有本地波形符号位。

此外，所述通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器，还包括：

建立从当前最小符号位相关单元与下一个最小符号位相关单元之间的本地符号位移位链；

将所述本地波形符号位存储至当前最小符号位相关单元的本地移位寄存器中，直至存满；

利用所述本地符号位移位链将所述当前最小符号位相关单元的本地移位寄存器中的最后一位本地波形符号位移动至下一个最小符号位相关单元的本地移位寄存器中，并利用所述当前最小符号位相关单元的本地移位寄存器继续存储本地波形符号位；

依次类推，直至所有的最小符号位相关单元中均存储有本地波形符号位。

本实施例在将波形符号位存储至最小符号位相关单元的移位寄存器中时，由于波形符号位具体分为本地波形符号位和外部波形符号位，因此在最小符号位相关单元中也对应设置本地移位寄存器和外部移位寄存器中。以将本地波形符号位存储至本地移位寄存器为例，在DSP下发本地波形符号位后，首先存储至第1个MSCU的512位宽本地移位寄存器中。在将移位寄存器存满512点符号位后，构建本地符号位位移位链，接着通过该本地符号位位移位链，将本地移位寄存器里的最后一位移动到下一MSCU中的本地符号位寄存器，依次类推，直至通过移位来使32个MSCU中的本地波形符号位都有效。在这里，本地符号位位移位链本质上是将上一级移位出来的符号位接收到自己的移位寄存器当中。同理，外部波形符号位也是如此，与本地波形符号位的区别仅在于外部波形符号位并非DSP下发，而是通过提取得到。

举例来说，对于本地波形符号位，首先将其存储至第一个最小符号位相关单元的本地移位寄存器中，在第一个最小符号位相关单元存满之后，建立从第一个最小符号位相关单元与第二个最小符号位相关单元之间的本地符号位移位链，然后通过本地符号位移位链将第一个最小符号位相关单元的本地移位寄存器中的最后一位本地波形符号位移动至第二个最小符号位相关单元的本地移位寄存器中，同时将本地波形符号位继续存储至第一个最小符号位相关单元的本地移位寄存器中。在第二个最小符号位相关单元存满之后，建立从第二个最小符号位相关单元与第三个最小符号位相关单元之间的本地符号位移位链，然后通过本地符号位移位链将第二个最小符号位相关单元的本地移位寄存器中的最后一位本地波形符号位移动至第三个最小符号位相关单元的本地移位寄存器中，同时将本地波形符号位继续存储至本地移位寄存器中，同时继续向第一个最小符号位相关单元和第一个最小符号位相关单元存储本地波形号位。依次类推，直至最终本地移位寄存器存满本地波形符号位。

同样的，对于外部波形符号位，首先将其存储至第一个最小符号位相关单元的外部移位寄存器中，在第一个最小符号位相关单元存满之后，建立从第一个最小符号位相关单元与第二个最小符号位相关单元之间的外部符号位移位链，然后通过外部符号位移位链将第一个最小符号位相关单元的外部移位寄存器中的最后一位外部波形符号位移动至第二个最小符号位相关单元的外部移位寄存器中，同时将外部波形符号位继续存储至第一个最小符号位相关单元的外部移位寄存器中。在第二个最小符号位相关单元存满之后，建立从第二个最小符号位相关单元与第三个最小符号位相关单元之间的外部符号位移位链，然后通过外部符号位移位链将第二个最小符号位相关单元的外部移位寄存器中的最后一位外部波形符号位移动至第三个最小符号位相关单元的外部移位寄存器中，同时将外部波形符号位继续存储至外部移位寄存器中，同时继续向第一个最小符号位相关单元和第一个最小符号位相关单元存储外部波形号位。依次类推，直至最终本地移位寄存器存满外部波形符号位。

在另一实施例中，所述在芯片中实现多路符号位的处理方法还包括：

将所述外部波形符号位中的不同部分分别存储至每一最小符号位相关单元的外部移位寄存器中。

由此可见，本实施例除了上述通过外部符号位位移位链来存储外部波形符号位，还可以直接将外部波形符号位存储至对应的外部移位寄存器中。也就是说，在存储外部波形符号位时，可以根据实际需求来选择不同的存储方式。

在一实施例中，所述通过多路累加矩阵对所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果，包括：

获取信号处理模块下发的累加参数；其中，所述累加参数包括使能序列数量和使能序列的有效位宽；

根据所述累加参数对所述输出结果进行符号位累加运算。

本实施例中，多路累加矩阵根据DSP下发的使能序列数量M和使能序列的有效位宽N，来选择性地对所有的最小符号位相关单元进行分路累加操作。例如当需要实现32路512点符号位时，则不需要各分路进行累加操作，而是可以直接将32路相关结果输出即可。又例如当需要实现1路16384点符号位时，便可以对每一路最小符号位相关单元的输出结果进行累加，并在级联后输出。

举例来说，当多路累加矩阵接收DSP下发的累加参数为M＝[011]₂，N＝2时，对应2个512点相关；当累加参数为M＝[0011]₂，N＝3时，对应1个512点，和1个1024点相关。当累加参数为M＝[001]₂，N＝32时，对应1个16384点相关。需要说明的是，这里的M本质上是一个矩阵，即有几个1就需要分为几组。

图3为本发明实施例提供的一种在芯片中实现多路符号位的处理装置300的示意性框图，该装置300包括：

符号位获取单元301，用于获取波形符号位；

符号位存储单元302，用于通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个预设的最小符号位相关单元中；

符号位输出单元303，用于通过每一最小符号位相关单元对对应的所述移位寄存器存储的波形符号位进行输出处理，得到每一最小符号位相关单元对应的输出结果；

累加运算单元304，用于通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果。

在一实施例中，所述波形符号位包括本地波形符号位和外部波形符号位；

所述符号位获取单元301包括：

符号位接收单元，用于接收信号处理模块下发的所述本地波形符号位；

符号位提取单元，用于以及，获取外部输入信号，并从所述外部输入信号中提取得到所述外部波形符号位。

在一实施例中，所述符号位存储单元302包括：

第一移位链建立单元，用于建立从当前最小符号位相关单元与下一个最小符号位相关单元之间的本地符号位移位链；

第一本地存储单元，用于将所述本地波形符号位存储至当前最小符号位相关单元的本地移位寄存器中，直至存满；

第二本地存储单元，用于利用所述本地符号位移位链将所述当前最小符号位相关单元的本地移位寄存器中的最后一位本地波形符号位移动至下一个最小符号位相关单元的本地移位寄存器中，并利用所述当前最小符号位相关单元的本地移位寄存器继续存储本地波形符号位；

第三本地存储单元，用于依次类推，直至所有的最小符号位相关单元中均存储有本地波形符号位。

在一实施例中，所述符号位存储单元302还包括：

第二移位链建立单元，用于建立从当前最小符号位相关单元与下一个最小符号位相关单元之间的外部符号位移位链；

第一外部存储单元，用于将所述外部波形符号位存储至当前最小符号位相关单元的外部移位寄存器中，直至存满；

第二外部存储单元，用于利用所述外部符号位移位链将所述当前最小符号位相关单元的外部移位寄存器中的最后一位外部波形符号位移动至下一个最小符号位相关单元的外部移位寄存器中，并利用所述当前最小符号位相关单元的外部移位寄存器继续存储外部波形符号位；

第三外部存储单元，用于依次类推，直至所有的最小符号位相关单元中均存储有外部波形符号位。

在一实施例中，所述在芯片中实现多路符号位的处理装置300还包括：

第四外部存储单元，用于将所述外部波形符号位中的不同部分分别存储至每一最小符号位相关单元的外部移位寄存器中。

在一实施例中，所述累加运算单元304包括：

参数获取单元，用于获取信号处理模块下发的累加参数；其中，所述累加参数包括使能序列数量和使能序列的有效位宽；

符号位累加单元，用于根据所述累加参数对各所述输出结果进行符号位累加运算。

在一实施例中，所述本地波形符号位和外部波形符号位的存储过程为并发运行。

在一实施例中，每一最小符号位相关单元的输出处理过程为并行运行。

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

本发明实施例还提供了一种计算机可读存储介质，其上存有计算机程序，该计算机程序被执行时可以实现上述实施例所提供的步骤。该存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(RandomAccess Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的***而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种在芯片中实现多路符号位的处理方法，其特征在于，包括：

获取波形符号位；

通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个预设的最小符号位相关单元中；

通过每一最小符号位相关单元对对应的所述移位寄存器存储的波形符号位进行输出处理，得到每一最小符号位相关单元对应的输出结果；

通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果。

2.根据权利要求1所述的在芯片中实现多路符号位的处理方法，其特征在于，所述波形符号位包括本地波形符号位和外部波形符号位；

所述获取芯片数据的波形符号位，包括：

接收信号处理模块下发的所述本地波形符号位；

以及，获取外部输入信号，并从所述外部输入信号中提取得到所述外部波形符号位。

3.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，所述通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中，包括：

建立从当前最小符号位相关单元与下一个最小符号位相关单元之间的本地符号位移位链；

将所述本地波形符号位存储至当前最小符号位相关单元的本地移位寄存器中，直至存满；

利用所述本地符号位移位链将所述当前最小符号位相关单元的本地移位寄存器中的最后一位本地波形符号位移动至下一个最小符号位相关单元的本地移位寄存器中，并利用所述当前最小符号位相关单元的本地移位寄存器继续存储本地波形符号位；

依次类推，直至所有的最小符号位相关单元中均存储有本地波形符号位。

4.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，所述将所述波形符号位存储至多个移位寄存器中，还包括：

建立从当前最小符号位相关单元与下一个最小符号位相关单元之间的外部符号位移位链；

将所述外部波形符号位存储至当前最小符号位相关单元的外部移位寄存器中，直至存满；

利用所述外部符号位移位链将所述当前最小符号位相关单元的外部移位寄存器中的最后一位外部波形符号位移动至下一个最小符号位相关单元的外部移位寄存器中，并利用所述当前最小符号位相关单元的外部移位寄存器继续存储外部波形符号位；

依次类推，直至所有的最小符号位相关单元中均存储有外部波形符号位。

5.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，还包括：

将所述外部波形符号位中的不同部分分别存储至每一最小符号位相关单元的外部移位寄存器中。

6.根据权利要求1所述的在芯片中实现多路符号位的处理方法，其特征在于，所述通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果，包括：

获取信号处理模块下发的累加参数；其中，所述累加参数包括使能序列数量和使能序列的有效位宽；

根据所述累加参数对各所述输出结果进行符号位累加运算。

7.根据权利要求2所述的在芯片中实现多路符号位的处理方法，其特征在于，所述本地波形符号位和外部波形符号位的存储过程为并发运行。

8.根据权利要求1所述的在芯片中实现多路符号位的处理方法，其特征在于，每一最小符号位相关单元的输出处理过程为并行运行。

9.一种在芯片中实现多路符号位的处理装置，其特征在于，包括：

符号位获取单元，用于获取波形符号位；

符号位存储单元，用于通过符号位移位链将所述波形符号位逐级存储至多个移位寄存器中；其中，多个移位寄存器分别设置于多个预设的最小符号位相关单元中；

符号位输出单元，用于通过每一最小符号位相关单元对对应的所述移位寄存器存储的波形符号位进行输出处理，得到每一最小符号位相关单元对应的输出结果；

累加运算单元，用于通过多路累加矩阵对各所述输出结果进行符号位累加运算，得到所述波形符号位的处理结果。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至8任一项所述的在芯片中实现多路符号位的处理方法。