CN117912958B - 超结结构的制备方法及超结器件的制备方法 - Google Patents

Abstract

本发明提供了一种超结结构的制备方法及超结器件的制备方法。在制备超结结构时，使外延生长的填充材料层未填满外延层内的沟槽，并结合研磨工艺以至少去除未填满的部分所对应的厚度，使得研磨后的外延层的顶表面平整，有效改善了现有技术中由于过填充沟槽而导致外扩的填充材料层在外延层的顶部形成挤压并产生较大应力的问题，并且还可有效降低填充材料层在沟槽的顶部提前闭合而产生有孔洞的风险，使得研磨后的填充材料层的顶表面平整无孔洞，在此基础上制备形成的超结器件的漏电流现象可有效改善，提高器件的性能。

Description

超结结构的制备方法及超结器件的制备方法

技术领域

本发明涉及半导体技术领域，特别涉及一种超结结构的制备方法及超结器件的制备方法。

背景技术

超结结构（Super Junction）通常包括交替排列的N型立柱和P型立柱，通过将超结结构应用于高压器件中，可实现器件的高击穿电压和低导通电阻等优势。例如，在超结双扩散场效应晶体管器件（SJ-VDMOS器件）中，超结结构取代VDMOS器件中的N型漂移区，从而在导通状态下可以由N型立柱提供导通通路；以及，在截止状态下可以有N型立柱和P型立柱共同承受反偏电压。因此，超结高压器件能够在反向击穿电压与传统的高压器件一致的情况下，通过使用低电阻率的N型立柱，而使器件的导通电阻大幅降低。

目前，超结结构的制备工艺主要分为两大类，一种是利用多次外延和注入的方式在第一导电类型的外延层内形成第二导电类型的立柱（例如，在N型外延层内形成P型立柱）；另一种是对第一导电类型的外延层进行深沟槽刻蚀，并利用选择性外延填充的方式在深沟槽内形成第二导电类型的立柱。例如可参考图1-图3所示，现有的一种超结结构的制备方法具体可包括如下步骤。

首先参考图1所示，在一衬底10上形成第一导电类型的外延层11（例如，N型外延层），并在该外延层11上形成掩模层20，该掩模层20内形成有沟槽图案，该掩模层20例如为ONO叠层结构。

继续参考图1所示，以该掩模层20为掩模刻蚀外延层11，从而在该外延层11内形成多个沟槽11a。此时，可去除掩模层20中的部分膜层，并保留最底层的垫氧化层21。

接着参考图2所示，执行外延工艺，以在沟槽11a内外延生长第二导电类型的填充材料层12，而为了填满沟槽11a则需要延长外延时间，此时填充材料层12会从沟槽11a内外扩至外延层11的顶表面并进一步横向生长，进而使得相邻沟槽11a的填充材料层12容易在沟槽11a之间的外延层顶表面上互相连接。

接着参考图3所示，执行机械研磨工艺，以去除外延层11顶表面上的填充材料，并保留位于沟槽内的填充材料以形成第二导电类型的立柱（例如，P型立柱）。该步骤中，具体可利用垫氧化层21作为研磨停止层，并在执行研磨工艺之后，去除该垫氧化层21。

然而如上所述的超结结构的制备方法，其存在如下技术问题：

1）由于相邻沟槽11a内的填充材料在外延层11的顶表面上相互连接，并在外延层11的顶部形成挤压，导致所形成的立柱容易产生缺陷，进而影响器件的电性能。例如图2中所示的在外延层顶表面上相互挤压的部分12a。

2）由于沟槽11a的深宽比较大（例如，深宽比大于等于7），从而在外延生长填充材料时，生长的填充材料容易在沟槽11a的顶部提前闭合，进而在填充材料层20内会产生有孔洞22。

3）在执行研磨工艺时，需要利用垫氧化层21作为研磨停止层，并在执行研磨工艺之后去除该垫氧化层21，增加了制备工序及成本。

发明内容

本发明的目的在于提供一种超结结构的制备方法，以解决现有工艺中需要过填充沟槽而引起的在外延层的顶表面容易形成挤压，并在外延生长的填充材料层中容易产生孔洞的问题。

为此，本发明提供的一种超结结构的制备方法，包括：提供衬底，所述衬底上形成有第一导电类型的外延层，并在所述外延层内形成至少两个沟槽；执行外延工艺，以在所述沟槽内外延生长第二导电类型的填充材料层，所述填充材料层未填满所述沟槽，并使所述填充材料层的最低顶表面至所述沟槽的顶部位置具有预定距离；以及，执行研磨工艺，以研磨去除所述外延层中至少对应于所述预定距离的厚度。

可选的，通过控制所述外延工艺的外延生长速率和外延生长时间，以控制外延生长的填充材料层在所述沟槽内的高度。

可选的，所述填充材料层在所述沟槽内具有中心凹陷的顶表面。

可选的，在执行所述外延工艺之后，还包括：对所述填充材料层在所述沟槽内的高度进行光学检测。

可选的，在制备所述沟槽时，以规定深度叠加预留深度为目标深度刻蚀所述外延层；在形成所述填充材料层时，所述填充材料层的最低顶表面至所述沟槽的顶部位置的预定距离小于等于所述预留深度；以及，执行所述研磨工艺以研磨去除所述预留深度所对应的厚度。

可选的，所述预定距离小于等于5μm。

本发明还提供了一种超结器件的制备方法，包括：如上所述的制备方法在外延层内形成超结结构，所述超结结构包括交替排布的P型立柱和N型立柱。

可选的，该超结器件的制备方法还包括：在所述外延层的顶表面上形成栅极结构，在所述外延层内形成阱区和源区。其中，所述栅极结构可至少形成在相邻的P型立柱之间；所述阱区可覆盖所述P型立柱的顶部区域。

本发明提供的超结结构的制备方法中，在外延生长填充材料层时，使填充材料层未填满沟槽，并在此基础上结合研磨工艺至少去除未填满的部分所对应的厚度，使得研磨后的外延层的顶表面的顶表面平整，有效改善了现有技术中由于过填充沟槽而导致外扩的填充材料层在外延层的顶部形成挤压并产生较大应力的问题，提高了制备形成的超结结构的品质。同时，由于填充材料层未填充沟槽，还可有效降低填充材料层在沟槽的顶部提前闭合而产生有孔洞的风险，使得研磨后的填充材料层的顶表面平整无孔洞。利用本发明提供的制备方法形成超结器件内的超结结构，在此基础上制备形成的超结器件的漏电流现象可有效改善，提高器件的性能。

附图说明

图1-图3为一种超结结构在其制备过程中的结构示意图。

图4为本发明一实施例中的超结结构的制备方法的流程示意图。

图5-图7为本发明一实施例中的超结结构的在其制备过程中的结构示意图。

图8为本发明一实施例中的超结器件的制备方法的流程示意图。

图9-图10为本发明一实施例中的超结器件的在其制备过程中的结构示意图。

其中，附图标记如下：10/100-衬底；11/110-外延层；11a/110a-沟槽；12/120-外延层；12a-相互挤压的部分；12b-孔洞；20/200-掩模层；210-垫氧化层；220-氮化层；230-顶部氧化层；310-栅极结构；320-阱区；330-源区。

具体实施方式

本发明的核心思路在于提供一种超结结构的制备方法，利用该制备方法可以有效规避过填充的材料层时所引起的相关技术问题。具体可参考图4所示，一种超结结构的制备方法可包括如下步骤：

步骤S110，提供衬底，所述衬底上形成有第一导电类型的外延层，并在所述外延层内形成沟槽。

步骤S120，执行外延工艺，以在所述沟槽内外延生长第二导电类型的填充材料层，所述填充材料层未填满所述沟槽，并使所述填充材料层的最低顶表面至所述沟槽的顶部位置具有预定距离。

步骤S130，执行研磨工艺，以研磨去除所述外延层中至少对应于所述预定距离的厚度。

即，本发明提供的超结结构的制备方法中，在外延生长填充材料层时，使填充材料层未填满沟槽，并在此基础上还利用研磨工艺至少去除对应于未填满的部分的厚度，使得研磨后的外延层的顶表面和填充材料层的顶表面平整，避免了外延生长的填充材料层外扩至沟槽之外而与相邻沟槽内的填充材料层相互连接，防止在外延层的顶部形成挤压并产生较大应力，提高制备形成的超结结构的品质。同时，由于填充材料层未填充沟槽，还可有效降低填充材料层在沟槽的顶部提前闭合而产生有孔洞的风险，使得研磨后的外延层的顶表面和填充材料层的顶表面平整无孔洞。

以下结合附图和具体实施例对本发明提出的超结结构的制备方法和超结器件的制备方法做进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。

在步骤S110中，具体参考图5所示，提供衬底100，该衬底100上形成有第一导电类型的外延层110（例如，为N型外延层），并在该外延层110内形成沟槽110a。

具体示例中，该外延层110可以为硅材料层，更具体的可以为N型硅材料层。以及，可进一步在该外延层110内形成至少两个沟槽110a。

以及，在该外延层110内形成至少两个沟槽110a的方法可包括：首先，在外延层110的顶表面上形成掩模层200，该掩模层200例如为ONO结构，即，该掩模层200包括由下至上堆叠设置的垫氧化层210、氮化膜220和顶部氧化层230；接着，执行光刻工艺，以在该掩模层200内定义出沟槽图案；接着，执行刻蚀工艺，以将掩模层200内的沟槽图案复制至外延层110内，从而在外延层110内形成至少两个沟槽110a。之后，可去除掩模层200的部分膜层，例如可去除氮化膜220和顶部氧化层230，并保留垫氧化层210在外延层110的顶表面上。

继续参考图5所示，沟槽110a的深度可以在规定深度H1的基础上叠加预留深度H2，即，以规定深度H1叠加预留深度H2为目标深度刻蚀外延层110，使得刻蚀形成的沟槽110a的深度相对于规定深度H1更大，用于为后续的研磨步骤提供预留的研磨尺寸。具体来说，图5中的虚线aa’表示外延层110的顶表面位置，由虚线aa’至虚线bb’的深度表示预留深度H2，由虚线bb’至虚线cc’的深度表示规定深度H1，后续工艺中将通过研磨工艺去除由虚线aa’至虚线bb’的区域，使得最终保留下的沟槽深度满足规定深度H1。

在步骤S120中，具体参考图6所示，执行外延工艺，以在沟槽110a内外延生长第二导电类型的填充材料层120，该填充材料层120未填满沟槽110a，使得填充材料层120的最低顶表面至沟槽110a的顶部位置具有预定距离（该预定距离例如小于等于5μm），该预定距离可小于等于预留深度H2。

如上所述，在外延层110的顶表面上还覆盖有垫氧化层210，因此在执行外延工艺时使得覆盖有垫氧化层210的表面不会生长外延材料，而可在沟槽110a的内壁上可成核生长，实现选择性外延生长填充材料层120。

其中，该填充材料层120的导电类型与外延层110的导电类型相反，例如外延层110为N型外延层，则填充材料层120为P型材料层；或者，外延层110为P型外延层，则填充材料层120为N型材料层。此外，该填充材料层120还可以和外延层110的材料相同，例如二者的材料均包括硅，即，该填充材料层120可以为硅材料层。

与传统工艺中需要使填充材料充分填满沟槽不同的是，本实施例中通过控制外延工艺，使得生长的填充材料层120未填满沟槽110a，有效降低了例如现有技术中容易出现的填充材料在沟槽110a的顶部位置提前闭合而产生有孔洞的风险，更加有利于避免相邻沟槽110a内的填充材料层在外延层110的顶表面上横向连接而形成挤压的问题。

在一示例中，可通过调整外延工艺的外延生长速率和/或外延生长时间，以控制外延生长的填充材料层120在沟槽110a内的高度，使得填充材料层120的最低顶表面至沟槽110a的顶部位置具有预定距离。具体来说，在执行外延工艺时，外延材料在沟槽110a的内表面开始成核生长，因此最终形成的填充材料层120在沟槽110a内具有中心凹陷的顶表面，例如可呈现为V型顶表面，以及填充材料层120的顶表面的中心位置位于高于虚线bb’的位置。

进一步的方案中，在执行外延工艺之后，还可对填充材料层120在沟槽110a内的高度进行光学检测，以监控填充材料层120在沟槽110a内的填充状况，确保填充材料层120在沟槽110a内的填充高度满足要求。为后续的研磨工艺提供更精准的卡控区间。

在步骤S130中，具体参考图7所示，执行研磨工艺，以研磨去除外延层110中至少对应于预定距离的厚度。具体示例中，可根据对填充材料层120在沟槽110a内的高度检测结果，以更精准的控制对外延层110的研磨厚度。

示例性的，可研磨去除由虚线aa’至虚线bb’之间的预留深度H2对应的厚度，如此即可研磨去除填充材料层120其不平整的顶表面，并使研磨后的填充材料层120与沟槽110a的顶表面平整且相互齐平。此时，即可在沟槽110a内形成满足高度要求的第二导电类型的立柱，例如P型立柱120a，此时位于相邻的P型立柱120a之间的外延材料可构成N型立柱，P型立柱120a和N型立柱沿着水平方向交替排布而构成超结结构。

具体示例中，填充材料层120和外延层110的材料相同，因此在执行研磨工艺时可确保对填充材料层120和外延层110的研磨速率相近或一致，易于实现研磨后的填充材料层120与沟槽110a的顶表面平整且相互齐平。

此外，在执行研磨工艺之前，外延层110的顶表面上还具有垫氧化层210，此时可选取对垫氧化层210和外延层110均具有研磨速率的研磨工艺，以在同一研磨步骤中去除垫氧化层210，并由虚线aa’所对应的位置研磨至虚线bb’所对应的位置，而无需再额外去除垫氧化层210，减少工艺步骤并降低成本。

本公开还提供了一种超结器件的制备方法，其具体包括利用如上所述的方法在外延层内形成超结结构，并在具有超结结构的外延层上进一步形成超结器件。其中，该超结结构具体包括在水平方向上交替排布的P型立柱和N型立柱，具体示例中，可以在N型外延层内形成P型立柱，并由相邻的P型立柱之间的N型外延材料形成N型立柱；或者，还可以在P型外延层内形成N型立柱，并由相邻的N型立柱之间的P型外延材料形成P型立柱。

进一步的，该超结器件例如为：超结VDMOS器件（SJ-VDMOS器件）或者超结IGBT器件（SJ-IGBT器件）等。具体来说，该超结器件包括栅极结构、阱区和源区，该栅极结构至少形成在相邻的P型立柱之间，阱区可覆盖P型立柱的顶部区域，源区形成在该阱区内。

下面结合图8和图9-图10，对一实施例中的超结器件的制备方法进行说明。其中，图8为本发明一实施例中的超结器件的制备方法的流程图，图9-图10为本发明一实施例中的超结器件在其制备过程中的结构示意图。

首先执行步骤S210，利用如上所述的形成方法在外延层110内形成超结结构。例如可参考图4-图7所示，本实施例中，在N型外延层110中形成沟槽，并在沟槽内填充P型材料以形成P型立柱120a，并由相邻的P型立柱120a之间的N型外延材料形成N型立柱。

接着执行步骤S220，具体参考图9所示，在该外延层110的顶表面上形成栅极结构310，该栅极结构310至少位于相邻的P型立柱120a之间。具体示例中，可使栅极结构310的端部横向延伸至P型立柱120a的上方。

接着执行步骤S230，具体参考图10所示，在外延层110内形成阱区320，该阱区320覆盖P型立柱120a的顶部区域，并可使阱区320的宽度大于P型立柱120a的宽度，从而在形成阱区320后，使得P型立柱120a位于阱区320的下方并与阱区320相连。具体示例中，执行离子注入工艺并通过推阱工艺，使得阱区320横向扩展至栅极结构310的下方。

接着执行步骤S240，继续参考图10所示，在该阱区320内形成源区330。

接着执行步骤S250，在衬底100背离外延层110的表面上形成漏区，以形成超结VDMOS器件或者超结IGBT器件。

本公开提供的超结器件的制备方法，其在制备超结结构时通过控制外延生长的填充材料层在沟槽内的高度，并结合研磨工艺去除沟槽中未填满填充材料层的部分所对应的厚度，进而可形成无孔洞且顶表面平整的P型立柱和N型立柱，在此基础上制备形成的超结器件的漏电流现象可有效改善，提高器件的性能。

需要说明的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。

必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。

Claims (9)

1.一种超结结构的制备方法，其特征在于，包括：

提供衬底，所述衬底上形成有第一导电类型的外延层，并在所述外延层内形成至少两个沟槽，包括：在所述外延层的顶表面上形成掩模层，所述掩模层内定义出沟槽图案，所述掩模层包括由下至上堆叠设置的垫氧化层、氮化膜和顶部氧化层；执行刻蚀工艺，以将所述掩模层内的沟槽图案复制至所述外延层内形成所述沟槽；

去除所述掩模层中的顶部氧化层和氮化膜，并保留所述垫氧化层在所述外延层的顶表面上；

执行外延工艺，以在所述沟槽内外延生长第二导电类型的填充材料层，所述填充材料层仅生长在所述沟槽内且未填满所述沟槽，并且所述填充材料层在所述沟槽内具有中心凹陷的顶表面，使所述填充材料层的最低顶表面至所述沟槽的顶部位置具有预定距离；以及，

执行研磨工艺，以研磨去除所述垫氧化层和所述外延层中至少对应于所述预定距离的厚度。

2.如权利要求1所述的超结结构的制备方法，其特征在于，通过控制所述外延工艺的外延生长速率和外延生长时间，以控制外延生长的填充材料层在所述沟槽内的高度。

3.如权利要求1所述的超结结构的制备方法，其特征在于，在执行所述外延工艺之后，还包括：对所述填充材料层在所述沟槽内的高度进行光学检测。

4.如权利要求1所述的超结结构的制备方法，其特征在于，在制备所述沟槽时，以规定深度叠加预留深度为目标深度刻蚀所述外延层；在形成所述填充材料层时，所述填充材料层的最低顶表面至所述沟槽的顶部位置的预定距离小于等于所述预留深度；以及，执行所述研磨工艺以研磨去除所述预留深度所对应的厚度。

5.如权利要求1所述的超结结构的制备方法，其特征在于，所述预定距离小于等于5μm。

6.一种超结器件的制备方法，其特征在于，包括：如权利要求1-5任一项所述制备方法在外延层内形成超结结构，所述超结结构包括交替排布的P型立柱和N型立柱。

7.如权利要求6所述的超结器件的制备方法，其特征在于，还包括：在所述外延层的顶表面上形成栅极结构，在所述外延层内形成阱区和源区。

8.如权利要求7所述的超结器件的制备方法，其特征在于，所述栅极结构至少形成在相邻的P型立柱之间。

9.如权利要求7所述的超结器件的制备方法，其特征在于，所述阱区覆盖所述P型立柱的顶部区域。