CN117849595B - 一种芯片兼容性验证方法、装置、***及电子设备 - Google Patents

Abstract

本申请涉及一种芯片兼容性验证方法、装置、***及电子设备，属于集成电路测试技术领域。所述验证方法包括：解析测试用例数据至少得到验证目标兼容性指标的激励数据；基于所述激励数据驱动待测芯片的RTL DUT并获得第一测试信号数据；将所述激励数据发送到评估卡，用以激励评估卡上的对标芯片；当评估卡接收到所述激励数据并激励对标芯片时，在评估卡上的数据采集点产生可测量信号；获取数据采集卡采集的测试数据，并转换为第二测试信号数据；以及对比所述第一测试信号数据和第二测试信号数据以验证待测芯片与对标芯片是否符合目标兼容性指标。本申请实施例提高了验证效率和可靠性。

Description

一种芯片兼容性验证方法、装置、***及电子设备

技术领域

本申请涉及一种集成电路测试技术领域，特别地涉及一种芯片兼容性验证方法、装置、***及电子设备。

背景技术

设备、装置、仪器等的制造商在设计和开发产品时，通常在产品所需物料选型的同时还会确定出相应的替代性物料，用以在产品生产期间，当所需物料短缺时能有替代性物料使用，从而保证产品的设计和开发进程。

芯片企业（以下称为上游企业）作为设备、装置、仪器等的制造商（以下称为下游企业）的物料供应商，当其开发的芯片与其它同类芯片具有兼容性时，则能够大大提供其产品进入下游企业选型列表的机率，而成为下游企业的物料供应商。这里所述的兼容性例如是指时序信号参数（如周期、电平、复位时间）、接口参数（如通信速率）、内部寄存器地址、默认值等等，又例如一些物理上的参数。

在传统的芯片设计流程中，为了确保正在设计的芯片与其它同类芯片（以下称为对标芯片）的良好的兼容性，一般有两种方式，一种是向对标芯片直接实施逆向工程，即通过技术手段对从公开渠道取得的对标芯片进行拆卸、测绘、分析等而获得该对标芯片的有关技术信息，从而实现一个功能完全兼容的芯片，但这种方式获得的参数指标会存在一定差距，而且后续的升级修改或者debug都无法进行，并且在使用阶段会存在法律风险，因而弊端相当明显。另一种方式是从项目需求阶段按照兼容对标产品的需求进行产品和功能定义，按照相关功能和指标进行正向开发。在目前的正向开发过程中，为了验证芯片（以下称为待测芯片）与对标产品的兼容性，通常需要根据对标芯片编写激励数据并输入给评估卡，用于激励评估上的对标芯片，使对标芯片基于激励数据产生相应的测试结果数据，其中包括在评估卡上的相应数据采集点产生可测量信号，而后再采集可测量信号得到相应的测试信号波形数据。然后验证工程师针对待测芯片编写激励数据，并输入给提供验证环境的测试平台（TestBench），所述测试平台将输入的激励传递到DUT（Design under Test，待测试设计），DUT响应输入的激励并输出测试结果数据，最后再人工地将两种测试结果进行比对。

由于上述获得两种测试结果采用的是不同的装置，因而需要验证工程师基于使用的装置编写不同的激励数据，在得到测试结果时，还需要人工转换成相同类型或格式的数据，再进行人工对比。而在芯片的兼容性验证过程中，需要对时序、功能、接口等各种各样指标进行反复验证，因而目前的验证方法需要大量的人工工作量，对于验证工程师而言，工作量大、效率低，对于整体验证工作而言，验证过程过于依靠人工，验证结果受人为因素影响大，可靠性不高。

发明内容

针对现有技术中存在的技术问题，本申请提出了一种芯片兼容性验证方法、装置、***及电子设备，用以提高验证效率和可靠性。

为了解决上述技术问题，根据本申请的一个方面，本申请提供了一种芯片兼容性验证方法，包括以下步骤：

解析测试用例数据，至少得到验证目标兼容性指标的激励数据；

基于所述激励数据驱动待测芯片的RTL（寄存器传输级） DUT并获得第一测试信号数据；

将所述激励数据发送到评估卡，用以激励评估卡上的对标芯片；其中，当评估卡接收到所述激励数据并激励对标芯片时，在评估卡上的数据采集点产生可测量信号；

获取数据采集卡采集的测试数据，并转换为第二测试信号数据；其中所述数据采集卡连接评估卡上的数据采集点以采集对标芯片在所述激励数据的驱动下产生的可测量信号；以及

对比所述第一测试信号数据和所述第二测试信号数据以验证待测芯片与对标芯片是否符合目标兼容性指标。

可选地，基于所述激励数据驱动待测芯片的RTL DUT的步骤包括：

接收所述激励数据；

延迟预置时长；以及在达到所述预置时长时基于所述激励数据驱动待测芯片的RTL DUT；或者监测基于评估卡接收到激励数据时生成的同步握手信号；以及

在监测到所述同步握手信号时基于所述激励数据驱动RTL DUT。

可选地，对比所述第一测试信号数据和第二测试信号数据之前包括：

确定第一测试信号数据和第二测试信号数据各自的有效激励起始点；以及基于有效激励起始点的时间差矫正第一测试信号数据和/或第二测试信号数据以对齐所述第一测试信号数据和第二测试信号数据；

其中，所述的有效激励起始点为信号的第一个跳变沿对应的时间点，或者同步握手信号的时间点，其中，基于评估卡接收到激励数据生成所述同步握手信号。

可选地，在将所述激励数据发送到评估卡时还包括接收所述评估卡返回的应答数据的步骤；对应地，在对比所述第一测试信号数据和第二测试信号数据时，参考所述应答数据和对比结果验证待测芯片与对标芯片是否符合目标兼容性指标。

可选地，在解析测试用例数据之前进一步包括：并行地接收多个用于验证不同兼容性指标的多个测试用例数据，并建立对应于每个测试用例的仿真目录；对应地，将对应于每个测试用例的数据存储在与其对应的仿真目录下，其中对应于每个测试用例的数据至少包括激励数据、第一测试信号数据、第二测试信号数据和验证结果数据。

可选地，在解析测试用例数据时还得到数据采集通道标识；对应地，在获取数据采集卡采集的测试数据时，基于数据采集通道标识从数据采集卡获取对应数据采集通道采集的测试数据。

为了解决上述技术问题，根据本申请的另一个方面，本申请还提供了一种实现前述任意一种芯片兼容性验证方法的验证装置，包括激励模块、RTL驱动模块、硬件驱动模块、数据采集模块和验证处理模块，其中，所述激励模块经配置以接收外部输入的测试用例数据，解析所述测试用例数据以至少得到验证目标兼容性指标的激励数据；所述RTL驱动模块其与所述激励模块相连接，经配置以接收所述激励数据，基于所述激励数据驱动待测芯片的RTL DUT并获得第一测试信号数据；所述硬件驱动模块其与所述激励模块相连接，经配置以接收所述激励数据，基于评估卡的通信协议调用相应的驱动程序，将所述激励数据发送给所述评估卡以驱动所述评估卡上的对标芯片；所述数据采集模块与所述激励模块相连接，经配置以读取外部数据采集卡采集的测试数据，并转换为第二测试信号数据，其中所述外部数据采集卡连接评估卡上的数据采集点以采集对标芯片在所述激励数据的驱动下产生的可测量信号；所述验证处理模块与所述RTL驱动模块和所述数据采集模块，经配置以对比所述第一测试信号数据和第二测试信号数据以验证待测芯片与对标芯片是否符合目标兼容性指标。

为了解决上述技术问题，根据本申请的另一个方面，本申请还提供了一种芯片兼容性验证***，包括前述的验证装置、评估卡和数据采集卡，所述评估卡包括对标芯片，所述评估卡和数据采集卡分别与所述验证装置连接，所述数据采集卡的信号采集端子与所述评估卡上的数据采集点连接；其中，所述验证装置在接收到测试用例数据时解析所述测试用例数据，至少得到验证目标兼容性指标的激励数据，基于所述激励数据驱动待测芯片的RTL DUT，并将所述激励数据发送到评估卡；所述评估卡基于从所述验证装置接收到的激励数据激励所述对标芯片；所述数据采集卡采集所述对标芯片在激励数据的激励下产生的可测量信号以得到测试数据，并基于验证装置的读取指令将测试数据发送给所述验证装置；所述验证装置在驱动待测芯片的RTL DUT时获得待测芯片的第一测试信号数据，将从数据采集卡读取的测试数据转换为第二测试信号数据，对比所述第一测试信号数据和所述第二测试信号数据以验证待测芯片与对标芯片是否符合目标兼容性指标。

为了解决上述技术问题，根据本申请的另一个方面，本申请还提供了一种电子设备，包括处理器和存储器，所述存储器中存储有计算机可读程序指令集合，所述处理器在执行所述计算机可读程序指令集合时实现前述的芯片兼容性验证方法。

为了解决上述技术问题，根据本申请的另一个方面，本申请还提供了一种计算机可读存储介质，其中存储有计算机可读程序指令集合，在所述计算机可读程序指令集合被处理器执行时实现前述的芯片兼容性验证方法。

为了解决上述技术问题，根据本申请的另一个方面，本申请还提供了一种计算机程序产品，其包括计算机可读程序指令集合，所述计算机可读程序指令集合被处理器执行时实现前述的芯片兼容性验证方法。

本申请实施例在验证待测芯片和对标芯片的兼容性时，只需要验证工程师编写一次测试用例的激励数据，采集到的数据不需要人工转换，并且能够实现数据的对比和评估，减少了人工工作量，提高了验证效率，而且避免了人工转换时的人为影响，提高了数据转换和验证的准确性和可靠性。

附图说明

下面，将结合附图对本申请的优选实施方式进行进一步详细的说明，其中：

图1是根据本申请的一个实施例的芯片兼容性验证***的结构示意图；

图2是根据本申请的一个实施例的芯片兼容性验证装置原理框图；

图3是根据本申请的一个实施例的RTL驱动模块原理框图；以及

图4是根据本申请的一个实施例的芯片兼容性验证方法流程图；

图5是根据本申请一个实施例的芯片兼容性验证方法中的激励操作流程示意图；以及

图6是根据本申请一个实施例的芯片兼容性验证方法中的验证操作流程示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。对于附图中的各单元之间的连线，仅仅是为了便于说明，其表示至少连线两端的单元是相互通信的，并非旨在限制未连线的单元之间无法通信。另外，两个单元之间线条的数目旨在表示该两个单元之间通信至少所涉及的信号数或至少具备的输出端，并非用于限定该两个单元之间只能如图中所示的信号来进行通信。

本申请提供了一种芯片兼容性验证装置、***和方法。参见图1，图1是根据本申请一个实施例的芯片兼容性验证***的结构示意图，本实施例中的芯片兼容性验证***包括验证装置1、评估卡2和数据采集卡3，其中，所述验证装置1以服务器、个人PC机等电子设备作为载体，其中还包括测试平台，所述测试平台采用UVM（Universal VerificationMethodology，通用验证方法学）开发架构、使用System Verilog（一种应用于集成电路的设计及验证流程中的、由Verilog发展而来的硬件描述、硬件验证统一语言）搭建而成，该测试平台作为本实施例中的验证装置1的底层，其中包括待测的RTL DUT以及传统测试平台的相应功能，具体参见前述背景技术部分的说明以及相关芯片验证测试平台的使用说明，在此不再赘述。

评估卡2为用于评估对标芯片21的电路板卡，具有评估对标芯片21的相关***电路、通信接口和信号测量点，所述的信号测量点或称为数据采集点。所述评估卡2可以由提供对标芯片21的厂家提供，或者根据对标芯片21的功能及其说明进行电路设计得到。评估卡2上的通信接口例如为SPI接口或UART接口等，为了能够与提供验证装置1的PC机通信，还可以包括接口驱动器，或称为接口适配器，用于将计算机通用设备外设接口（如USB、PCI等）转换为评估卡的SPI接口或UART接口。

数据采集卡3包括有多个信号采集端子，如图中的探针31，探针31的末端为信号采集端子，其连接在所述评估卡2上的数据采集点上。探针31可以采用活动连接的方式，如所述评估卡2上设置有与数据采集点电连接的端子，在验证时将探针31末端通过夹持等方式连接在端子上，在验证完成后可取下探针31。探针31还可以采用固定连接的方式，如将探针31焊接在评估卡2上的数据采集点上。所述的数据采集点根据需要可以有多个。数据采集卡3上具有相应的接口或接口驱动器，从而能与验证装置1通信。在一个实施例中，数据采集卡3通过计算机通用的外设接口与提供验证装置1的PC机连接，所述的外设接口例如为PCI-E、USB、以太网接口等，因而数据采集卡3具有高速率、多通道及高深度的信号采集功能。

参见图2，图2是根据本申请一个实施例的芯片兼容性验证装置原理框图，在本实施例中，所述验证装置1包括激励模块11、RTL驱动模块12、硬件驱动模块13、验证处理模块14和数据采集模块15，其中，所述验证装置1以服务器、个人PC机等电子设备作为载体，电子设备中还包括有多个接口，如图中的第一接口101、第二接口102和第三接口103，这些接口例如为USB接口、PCI接口或者以太网接口等等。

所述激励模块11与第一接口101连接，通过所述第一接口101接收外部输入的测试用例数据，解析所述测试用例数据以至少得到验证相应兼容性指标的激励数据。其中，所述的测试用例数据通常以文件的形式存储，测试用例文件通常由验证工程师根据验证任务使用例如python等语言编写而成，其中记载有文件标识，如测试用例名称、验证工程师名称、配置数据、验证流程数据、激励数据等。激励模块11在接收到外部输入的测试用例数据后，建立仿真目录，在一个实施例中，所述激励模块11包括多个验证输入通道，因而可以并行地接收多个用于验证不同兼容性指标的多个测试用例数据，当然，所述激励模块11也可以只包括一个验证输入通道，从而可以串行地接收多个用于验证不同兼容性指标的多个测试用例数据。

所述激励模块11根据解析到的配置数据对相应的模块进行配置。所述的配置数据例如包括应用的评估卡标识或者使用的第二接口标识以及待测试DUT标识。进行的配置例如将评估卡标识和/或第二接口标识发送给硬件驱动模块13，从而使硬件驱动模块13在仿真开始时能够调用评估卡驱动程序和对应的接口驱动器驱动程序，用以在验证装置1和评估卡2之间建立数据通信。由于验证装置1能够对多个RTL DUT进行验证，将当前解析到的待测试DUT标识发送给RTL驱动模块，从而使RTL驱动模块在仿真时能够从多个RTL DUT中确定出目标RTL DUT，进而通过激励数据驱动目标RTL DUT。配置数据还包括需要采集的信号、数据，或者还在配置数据中指定采集指定信号的数据采集卡3的采集通道标识、存储数据的具体寄存器地址等。当配置数据中包括数据采集通道标识时，将所述数据采集通道标识配置给数据采集模块15，以使数据采集模块15在仿真开始时从数据采集卡3获取所述数据采集通道标识的数据采集通道采集的测试数据。因而本实施例可以并行、分时地进行多个测试用例的兼容性指标的验证，有效地提高了验证效率。

所述的激励数据与兼容性指标相匹配，例如包括写指令及对应的写入数据、读指令及对应的地址等等。

所述激励模块11将解析得到激励数据分别发送给RTL驱动模块12和硬件驱动模块13。

参见图3，图3是根据本申请一个实施例的RTL驱动模块原理框图，在本实施例中，所述RTL驱动模块12通过模块例化的方式关联待测芯片的RTL DUT124，所述RTL驱动模块12包括驱动单元121和输出检测单元122两部分。驱动单元121接收激励数据，并将激励数据通过内部的接口123灌注给RTL DUT124。RTL DUT124响应于激励数据并输出相应的数据。输出检测单元122检测并记录、保存RTL DUT124的输出数据，作为第一测试信号数据。

所述硬件驱动模块13与所述激励模块11相连接，在接收到所述激励数据时，基于评估卡的通信协议调用相应的驱动程序，将所述激励数据发送给所述评估卡以驱动所述评估卡上的对标芯片。

所述数据采集模块15与所述激励模块11和所述验证处理模块14相连接，并通过第三接口103与外部的数据采集卡3连接。所述激励模块11按照解析到的测试用例数据，在仿真开始时向数据采集模块15发送数据读取命令。所述数据采集模块15在接收到读取命令时，通过第三接口103读取外部数据采集卡3采集的测试数据，并转换为第二测试信号数据。其中，当激励模块11的配置数据中包括外部数据采集卡3的采集通道标识数据时，所述数据采集模块15从外部数据采集卡3读取该采集通道标识的采集到的测试数据。为了方便验证处理模块14进行对比，将读取的测试数据转换成测试平台通用的波形数据，如VCD（ValueChange Dump）或者FSDB（Fast Signal DataBase）等格式。

在本实施例中，所述验证处理模块14分别与RTL驱动模块12和数据采集模块15相连接，在仿真结束后，所述验证处理模块14对从RTL驱动模块12接收的第一测试信号数据和从数据采集模块15接收的第二测试信号数据进行对比得到对比结果，并按照该测试用例对应的兼容性指标评估参数评估所述对比结果，以确定待测芯片与对标芯片是否符合目标兼容性指标。

参见图4，图4是根据本申请一个实施例的芯片兼容性验证方法流程图，所述验证方法包括以下步骤：

步骤S11，解析测试用例数据，至少得到验证目标兼容性指标的激励数据。

步骤S12，基于激励数据驱动待测芯片的RTL DUT并获得第一测试信号数据。

步骤S13，将激励数据发送到评估卡，用以激励评估卡上的对标芯片；其中，当评估卡接收到所述激励数据并激励对标芯片时，在评估卡上的数据采集点产生可测量信号。

步骤S14，获取数据采集卡采集的测试数据，并转换为第二测试信号数据；其中所述数据采集卡连接评估卡上的数据采集点以采集对标芯片在所述激励数据的驱动下产生的可测量信号。

步骤S15，对比所述第一测试信号数据和第二测试信号数据以验证待测芯片与对标芯片是否符合目标兼容性指标。

参考图1至图3，验证工程师根据验证任务使用python等语言编写测试用例数据。当验证工程师编写完成测试用例数据后，在进行验证时，连接其工作机4与包括验证装置1的服务器，将测试用例数据发送给所述服务器上的验证装置1。验证装置1中的激励模块11监听预置的端口，在监听到连接请求并接收到测试用例数据时执行步骤S11。在一个实施例中，所述验证装置1的激励模块11包括多个验证输入通道，通过监听每个验证输入通道对应的端口可以并行接收多个验证工程师同时发送的对应于多个验证任务的测试用例数据，每个验证任务用于验证一个或多个兼容性指标。如时钟信号的频率、时钟信号的复位时间、接口通信速率等等。验证装置1的激励模块11在解析测试用例数据的过程中，其作为底层的测试平台执行测试用例数据中的相应指令，如前述的初始化、配置、启动仿真等指令。

在一个实施例中，激励模块11在解析到测试用例中的仿真开始指令时，将解析到的激励数据分别发送给RTL驱动模块12和硬件驱动模块13从而开始仿真过程。RTL驱动模块12执行步骤S12得到第一测试信号数据，硬件驱动模块13执行步骤S13将激励数据发送给评估卡2，激励评估卡2上的对标芯片工作，从而在数据采集点上产生可测量信号。由于此时数据采集卡3的信号采集端子连接在数据采集点上，因而数据采集卡3对该数据采集点上的信号进行采集得到测试数据。数据采集模块15执行步骤S14从数据采集卡3读取测试数据，并转换为第二测试信号数据。验证处理模块14执行步骤S15，对比所述第一测试信号数据和第二测试信号数据以验证待测芯片与对标芯片是否符合目标兼容性指标。

其中，为了确保两个测试对象（待测芯片的RTL DUT和对标芯片）的同步性，在一个实施例中，还包括同步逻辑，通过所述同步逻辑补偿由于硬件驱动模块13的底层驱动调用和物理传输产生的延迟。具体地，RTL驱动模块12中配置有延迟时长，所述延迟时长可以通过正式验证前测试得到。RTL驱动模块12在接收到激励数据时，其驱动单元121计时并等待，在计时达到所述预置的延迟时长后，再将所述激励数据灌注给目标RTL DUT 124。

或者在另一个实施例中，硬件驱动模块13与评估卡2的通信协议中内置有同步码，在评估卡2成功接收到激励数据时，在向硬件驱动模块13发送的应答数据中包括所述同步码，硬件驱动模块13在接收到所述同步码后生成同步握手信号，RTL驱动模块12在接收到激励数据时监测是否得到所述同步握手信号，当监测到所述同步握手信号时，再将所述激励数据灌注给目标RTL DUT 124。在该实施例中，当采用同步握手信号同步两个测试对象时，RTL驱动模块12记录所述同步握手信号的产生时间点，或者硬件驱动模块13记录所述同步握手信号的产生时间点。

通过前述的同步逻辑处理保证了两个测试对象接受激励的同步性，从而使两个测试对象产生的第一测试信号数据和第二测试信号数据在时间上对齐，方便数据的对比和评估。

在一个实施例中，硬件驱动模块13在与所述评估卡2通信时，在向所述评估卡2发送激励数据时，根据某些激励数据的类型还应该接收评估卡2返回的应答数据。例如，当激励数据为读取寄存器的指令时，所述评估卡2应返回读取的寄存器内容。而当激励数据为写寄存器的指令时，不需要评估卡2返回应答数据。

在另一个实施例中，在验证处理模块14执行步骤S15对比第一测试信号数据和第二测试信号数据之前，先在时间上对齐第一测试信号数据和第二测试信号数据，然后再进行对比和评估。例如，分别确定第一测试信号数据和第二测试信号数据各自的有效激励起始点；计算两个数据的各自的有效激励起始点的时间差，再基于有效激励起始点的时间差矫正第一测试信号数据和/或第二测试信号数据，从而在时间上对齐所述第一测试信号数据和第二测试信号数据。

其中，所述的有效激励起始点例如为某个指定测试信号的第一个跳变沿对应的时间点，或者同步握手信号的时间点。

在另一个实施例中，验证处理模块14在比较完第一测试信号数据和第二测试信号数据得到对比结果后，参考评估卡2返回的应答数据验证待测芯片与对标芯片是否符合目标兼容性指标。例如，在对比第一测试信号数据和第二测试信号数据时，当二者的差异大于预置的阈值时，初步确认待测芯片与对标芯片不符合目标兼容性指标。而后再参考应答数据，如果应答数据中包括了应返回的数据，则确认待测芯片与对标芯片不符合目标兼容性指标，如果应答数据缺少了应返回的数据，或者返回数据的路径不符合要求，则可以确认当前的接口出现了问题，因而并不能确定第一测试信号数据和第二测试信号数据不符合兼容性指标是由于待测芯片与对标芯片不兼容性引起的，很大可能性是当前的接口问题，此时将对比结果记录到验证报告中以提供给设计人员。

以下以待测芯片为ADC芯片、其对标芯片为一个已知型号的ADC芯片作为应用实施例，对本申请的验证方法进行说明。本实施例中的验证任务为验证待测ADC芯片与已知型号的ADC芯片的SPI接口和滤波器是否兼容。因而测试用例需要实现以下任务：保存各种SPI接口信号的波形，如cs信号、sclk信号、miso信号和mosi信号，保存滤波器数据有效指示信号（drdy信号）和滤波器转换结果数据，激励数据的内容应该包含使用SPI接口对寄存器进行配置、触发ADC转换、读取ADC的配置寄存器和转换结果等。验证工程师在自己的工作机4上进行测试用例的激励设计，该激励内容一般包含以下内容的伪代码：

#打开网络端口，连接测试平台服务器；

#初始化测试平台，编译最新的驱动和RTL，进入初始化代码；

#配置RTL驱动模块采集的信号和数据列表；

#配置数据采集卡采集的信号和数据列表；

#初始化接口驱动器；

#注入激励数据，启动仿真；

#结束数据采集；

#波形和数据比对；

#保存测试和对比结果。

在本实施例中，作为举例，根据上面的说明，细化激励的伪代码如下所示：

1 Verify_engineer: demo_name

2 Verify_case: adc_single_conv

3 Target_interface_driver: USB1;

4 Port list: {cs, sclk, miso, mosi, drdy};

5 Data list: {adc_result};

6 Result_thr: {adc_result, 200};

7 Stimulation code:

8 Reset_dut;

9 Delay_1ms;

10 Spi_wreg(address1, data1);

11 Spi_wreg(address2, data2);

12 Delay_1ms;

13 Wait (drdy==0);

14 Spi_rreg(address3, adc_result);

15 Sim_end;

16 Data_and_wav_compare;

17 Report(./adc_single_conv.rpt);

在上述伪代码中，每一行的第一个数字代表行号，数字后面为具体的伪代码。其中，第1行的字段用于记录验证工程师的标识，如姓名。第2行的字段用于记录测试用例标识，如测试用例名称。第3行的Target_interface_driver字段定义了用于连接评估卡2的接口。第4行的Port list字段定义了RTL驱动模块12和数据采集卡3需要采集的信号列表。第5行的Data list字段定义了RTL驱动模块12和硬件驱动模块13需要采集的数据。第6行的Result_thr字段定义了在待测芯片的RTL和对标芯片进行ADC转换结果比较时允许的偏差阈值。从第7行开始的代码为激励代码。在激励代码部分，在第8行，调用Reset_dut对待测芯片的RTLDUT和对标芯片进行复位；第9行和第12行的Delay_1ms则表示等待1ms时间后再进行操作；第10行和第11行的代码Spi_wreg表示对RTLDUT和对标芯片的寄存器进行写操作，第一个参数表示寄存器地址，第二个参数表示要写进去的数据。在本实施例中，先用参数data1设置ADC芯片的输入通道，然后用参数data2触发ADC芯片进行单次转换；第13行的代码Wait (drdy==0)表示等待ADC芯片转换完成，其中，当drdy信号变成低电平时指示数据有效。第14行的代码spi_rreg表示读取转换结果寄存器以获取ADC转换结果数据。第15行的代码Sim_end指示仿真完成。第16行的代码表示调用Data_and_wav_compare来对数据和波形进行比较。第17行的代码表示通过使用Report函数，按照给出的目录和文件名输出数据和波形比较结果和验证报告。

激励模块11在解析上述测试用例数据时得到配置数据和激励数据。所述的配置数据例如接口配置数据，如第3行中的USB1；需要采集的信号及相应的数据，如第4行的各种信号：cs信号，sclk信号，miso信号，mosi信号和drdy信号；对比数据时用于验证待测芯片与对标芯片是否兼容的兼容性指标评估参数数据，如第6行的偏差阈值等。第7行至第15行为激励数据。

激励模块11基于配置数据进行相应的配置，例如，基于第3行的接口配置数据，将所述接口配置数据发送给硬件驱动模块13，使硬件驱动模块13在仿真开始时能够调用评估卡驱动程序和对应的接口驱动器驱动程序。将第4行的信号列表和第5行的数据配置给RTL驱动模块12和数据采集模块15，用于在仿真开始时，使RTL驱动模块12和数据采集模块15能够按照配置的信号采集并记录相应的信号波形数据，在一个实施例中，可以将信号波形数据以文件的形式存储在相应的仿真目录下，或者将信号波形数据发送给验证处理模块14。第6行中的兼容性指标评估参数数据配置给验证处理模块14，使验证处理模块14在对比完数据后，能够基于该评估参数数据确定待测芯片与对标芯片是否兼容。

激励模块11在解析到激励数据时，基于代码中的指令开始仿真，激励模块11每得到一个具体激励数据，将其分别发送给RTL驱动模块12和硬件驱动模块13。例如，基于第8行的调用Reset_dut代码，将用于复位的激励数据分别发送给RTL驱动模块12和硬件驱动模块13。RTL驱动模块12通过测试平台UVM中实现的SPI驱动接口对待测芯片的RTL DUT执行复位处理。硬件驱动模块13调用接口驱动器（USB1-SPI接口驱动器）驱动程序和评估卡2的驱动程序对评估卡2上的对标芯片进行复位处理。

而后根据第9行的代码中设置的等待时间，等待1ms，再分别将第10行和第11行的激励数据分别发送给RTL驱动模块12和硬件驱动模块13。RTL驱动模块12通过测试平台UVM中实现的SPI驱动接口在待测芯片的RTL DUT中地址为address1的作为输入通道的寄存器中写入数据data1，用以实现对待测芯片RTL DUT输入通道的设置，当向待测芯片的RTL DUT中地址为address2的寄存器中写入数据data2时触发待测芯片的RTL DUT进行ADC转换，待测芯片的RTL DUT在转换时保存相应信号的波形数据。对于硬件驱动模块13，其分别将第10行和第11行的激励数据发送给评估卡2，评估卡2采用数据data1设置对标芯片的输入通道，并在接收到数据data2时，触发对标芯片进行ADC转换。因而可见，评估卡2的激励数据与待测芯片的RTL DUT的激励数据一致，不需要验证工程师分别编写不同的激励数据。

在仿真开始时，待测芯片的RTL DUT基于配置采集相应的信号波形数据，或者将所述信号波形数据存储到相应的仿真目录下或发送给验证处理模块14，同时，评估卡2上的对标芯片开始进行ADC转换，数据采集点产生可测量信号，数据采集卡3采集数据采集点的可测量信号得到测试数据并存储。数据采集模块15从数据采集卡3读取测试数据并转换成通用波形数据格式的文件，存储到相应的仿真目录下或发送给验证处理模块14。

在本实施例中，为了评估两个ADC芯片对于SPI接口和滤波器的兼容性，除了需要各种信号波形外，还需要ADC转换的结果数据。因而本实施例中还包括读取转换结果的激励数据。即在ADC转换完成后将第14行的读取数据的激励数据分别发送给RTL驱动模块12和硬件驱动模块13。测待芯片的RTL DUT将ADC转换结果数据读取出来或者存储或者发送给验证处理模块14。硬件驱动模块13将该激励数据通过接口发送给评估卡2，评估卡2将对标芯片的转换结果经接口应答给硬件驱动模块13，并由硬件驱动模块13存储在相应的仿真目录下或发送给验证处理模块14。

其中，数据采集模块15在从数据采集卡3读取到测试数据后，根据数据采集卡3的存储格式提取对应信号的变化时间和数据，然后按照波形数据格式写入另一个文件以得到第二测试信号数据。下面是一个VCD格式的波形数据的实施例：

1 $timescale 1ps $end

2 $scope module TOP $end

3 $var wire 1 # cs $end

4 $var wire 1 $ sclk $end

5 $var wire 1 % miso $end

6 $var wire 1 & mosi $end

7 $var reg 32 ' adc_result $end

8 $upscope $end

9 $enddefinitions $end

10 #0：

11 1#：

12 0$：

13 1%

14 0&

15 0'

16 #1

17 1$

18 1&

19 1'

20 #2

21 0#

22 0$

23 0&

24 #3

25 1#

26 1&

27 #4

28 0#

29 1$

30 0&

为了方便说明，在每行数据前增加了行号。该实施例中的VCD格式的波形数据包括时间单元的说明，如第1行的中“1ps”，而后是信号的定义内容，如第3-6行分别定义了不同类型信号的代表符号，如，“#”代表cs信号，“$”代表sclk信号等等。每个“#time”表示一个时间戳，如第10行的“#0”、第16行的“#1”、第20行的“#2”、第24行的“#3”、第27行的“#4”，一个时间戳表示一个新的循环（cycle）的开始。在每个cycle中，每个信号数据由信号电平和信号类型代表符合共同表示，信号电平由数字“0”或“1”表示，“0”表示低电平，“1”表示高电平，且第一个时间戳会保存所有信号的数据，之后的时间戳只保存变化的信号数据。例如，第11行中的“1#”，其中的数字“1”表示高电平，“#”表示cs信号；第12行中的“0$”，其中的数字“0”表示低电平，“$”表示sclk信号。

激励模块11在解析到第15行的表示结束指令的代码时停止仿真，即停止发送激励数据。并根据第16行触发验证处理模块14，验证处理模块14对两个同种信号波形数据及转换结果数据进行对比。

在进行波形数据对比时，如果在发送激励数据时进行了同步逻辑处理，在查找两个波形文件的有效激励起始点后，从该起始点起开始对比同样信号间的差异，例如，对比电平是否一致，如果电平不同则确认兼容性验证失败。如果电平一致，但时间轴存在偏差，则记录其偏差的大小，并存储在结果文件中，以方便设计人员根据兼容的要求确认是否通过。如果电平一致，时间轴没有偏差或者偏差小于阈值，则确认兼容性验证成功。如果在发送激励数据时没有进行同步逻辑处理，则首先进行信号对齐处理，而后再进行信号数据的对比。所述的信号对齐可包括在查找两个波形文件的有效激励起始点后，对比两个有效激励起始点的时间以得到两个波形文件的时间差，基于有效激励起始点的时间差矫正第一测试信号数据的时间或第二测试信号数据时间以对齐所述第一测试信号数据和第二测试信号数据。

当然，在发送激励数据时进行了同步逻辑处理时也可以进行前述的信号对齐处理，当进行同步逻辑处理时采用的是同步握手信号时，获得两个数据的同步握手信号时间点，根据两个同步握手信号时间点进行信号对齐。

另外还对比ADC转换结果，即对比读取到的adc_result的差值是否小于偏差阈值。由于物理板卡存在一定噪声，因而根据评估卡的噪声确定偏差阈值，当两个ADC转换结果的差距大于偏差阈值，如本实施例中第6行Result_thr字段的偏差阈值“200”，则确认兼容性验证失败，否则确定兼容性验证成功。

通过上述的应用实施例可见，验证工程师只需要编写一次测试用例的激励数据，则可以同步完成待测芯片和对标芯片的兼容性验证，无论在设计、验证、测试或者debug的过程中都可以高效、准确的得出结论，有利于进一步查找问题，缩短芯片设计的周期，提高迭代的速度。

图5是根据本申请一个实施例的芯片兼容性验证方法中的激励操作流程示意图。在本实施例中，对应的验证***如图1所示，对应的验证装置如图2和图3所示，本实施例中的验证装置1具有多个验证输入通道，能够并行接收用于不同兼容性指标的测试用例数据。所述方法具体包括以下步骤：

步骤S21，监听多个验证输入通道的端口。

步骤S22，判断是否有连接请求，如果监听到来自验证工程师工作机4的连接请求，则执行步骤S23，如果没有，则在步骤S21，持续监听。

步骤S23，对连接请求进行验证，并在验证通过后建立仿真目录。例如，验证发出连接请求的用户名是否为已注册的、具有验证权限的用户名。出于安全或生产管理等需求，通常在验证装置1中设置有具有验证权限的用户名录，在接收到连接请求时，通过查询用户名录对连接请求进行验证。在验证通过后，建立仿真目录。例如，以用户名作为仿真目录名称在预置位置创建文件夹，其中例如包括用于存储测试用例数据的文件夹、用于存储基于RTLDUT得到的第一测试信号数据的文件夹、用于存储基于对标芯片得到的第二测试信号数据的文件夹、用于存储验证时得到的结果数据或验证报告的文件夹等。当同一个工程师进行了多次验证时，还可以在其用户名的文件夹中以每次进行的测试用例名称创建子文件夹，在子文件夹中再创建测试用例数据文件夹、RTL DUT的第一测试信号数据的文件夹、对标芯片的第二测试信号数据的文件夹、验证结果数据文件夹等。

步骤S24，接收并存储测试用例数据。例如，将从一个端口接收到的测试用例数据存储到对应仿真目录的文件夹中。本实施例可以并行接收多个验证工程师同时发送的多个测试用例数据。

步骤S25，确定一个测试用例为目标测试用例。

步骤S26，解析目标测试用例数据。

步骤S27，配置相关模块。

其中步骤S26和步骤S27的详细内容请参见前述的说明，在此不再赘述。在解决到仿真开始指令时执行步骤S28。

步骤S28，读取一条激励数据。其中，测试用例数据中可能包括多条激励数据，因而在仿真时，逐条读取，逐条发送。

步骤S29，同步驱动待测芯片的RTL DUT和评估卡上的对标芯片。

步骤S30，采集并记录RTL DUT的第一测试信号数据，同时采集并记录对标芯片的第二测试信号数据。具体的驱动、采集及相关的转换过程参见前述实施例的说明，在此不再赘述。

步骤S31，判断是否接收到仿真结束指令。如果是，则在步骤S32发出验证指令，如果没有，则返回步骤S28。

在步骤S32发出验证指令后，执行步骤S33。

步骤S33，判断是否还有测试用例，如果有，则返回步骤S25，如果没有，结束该流程。

本申请实施例不但可以对于一个兼容指标只编写一次激励，而且在测试时可以并行、分时进行，因而有效地提高了验证效率。另外，在采集到评估卡上的对标芯片的测试数据时，自动转换成预置格式的数据，不需要人工转换，减少了人工工作量，而且避免了人工转换时的人为影响，提高了转换数据的准确性和可靠性。

图6是根据本申请一个实施例的芯片兼容性验证方法中的验证操作流程示意图。本实施例描述了针对一个测试用例的一次测试中进行的验证处理流程。具体包括以下步骤：

步骤S41，基于接收到的验证指令确定对应的测试用例。其中，在一个实施例中，验证指令中包括有测试用例名称，基于所述测试用例名称可以在仿真时过程中定位到对应该测试用例的所有相关数据。

步骤S42，基于所述测试用例的验证策略分别从第一测试信号数据和第二测试信号数据中读取对应的目标数据。由于不同的兼容性指标具有相应的兼容性验证策略，因而本领域的普通技术人员可根据具体芯片的兼容性需要设置验证指标及对应的评估参考数据。如前述应用实施例中，对于ADC芯片，在验证SPI接口和滤波器的兼容性时，需要对比多种信号的波形，即验证指标包括cs信号、sclk信号、miso信号、mosi信号和drdy信号的波形是否一致，对应的评估参考数据例如为电平值、时间偏差阈值，对应的验证策略例如对比两个同类信号波形的电平值及并计算二者的时间偏差，在电平值一致且时间偏差小于阈值时通过验证，否则不通过验证。验证指标还包括ADC转换结果，对应的评估参考数据例如为ADC转换结果偏差阈值，对应的验证策略例如为对比两个ADC转换结果，在二者的偏差小于设置的偏差阈值时通过验证，否则不通过验证。因而不同的兼容性指标具有对应的验证策略及信号测试数据，其中包括多个需要单独对比的数据。在步骤S42中，基于验证策略分别从第一测试信号数据和第二测试信号数据中读取对应的目标数据，如前述ADC芯片的应用实施例中，将cs信号波形数据、sclk信号波形数据、miso信号波形数据、mosi信号波形数据、drdy信号波形数据和ADC转换结果数据分别作为一个目标数据。

步骤S43，基于验证策略对目标数据进行对比、评估。

步骤S44，判断是否符合兼容性，如果不符合，则执行步骤S45，确认待测芯片与对标芯片在所述目标数据对应的指标上不兼容，如果符合，则执行步骤S46，确认待测芯片与对标芯片在所述目标数据对应的指标上兼容。例如前述ADC芯片的应用实施例中，当对比cs信号波形数据时，二者在一些时间戳上的电平值不一致，则认为待测ADC芯片和对标ADC芯片的SPI接口中的cs信号不兼容。

步骤S47，判断是否还有未比较的目标数据，如果没有，则说明已经对该测试用例的全部测试数据验证完成，则在步骤S48，基于验证的结果生成所述测试用例的验证报告，并存储在相应的目录中。如果还有未比较的目标数据，则返回步骤S42，继续进行对比、评估。

本申请由验证装置进行两个测试对象的测试结果的对比、评估，验证工程师只需设置好验证策略即可，因而降低了验证工程师的工作量，并且避免了验证过程中的人为影响，提高了验证结果的可靠性。

从芯片验证的整体工作量来看，本申请提供的方案将验证过程中的数据转换、对比等细致、繁琐的工作由验证装置自动完成，将验证工程师从琐碎工作中解放出来，以便将时间和精力投入到激励策略、验证策略的设置及激励数据的编写上，从而有利于提高芯片兼容性验证的有效性和可靠性。

本申请还提供了一种电子设备，包括处理器和存储器，所述存储器中存储有计算机可读程序指令集合，所述处理器在执行所述计算机可读程序指令集合时实现前述的芯片兼容性验证方法。所述电子设备例如为各类具有多接口的服务器等，其包括一个或多个处理器、通信接口以及存储器。

处理器能够包括一个或多个中央处理单元（CPU）、图形处理单元（GPU）、专用集成电路（ASIC）、现场可编程门阵列（FPGA）或它们的组合。处理器能够执行存储在存储器中的软件或计算机可读指令以执行本文描述的方法或操作。处理器能够以若干不同的方式来实施。例如，处理器能够包括一个或多个嵌入式处理器、处理器核心、微型处理器、逻辑电路、硬件有限状态机（FSM）、数字信号处理器（DSP）或它们的组合。

通信接口能够包括一个或多个有线或无线通信接口。例如，网络接口卡、无线调制解调器或有线调制解调器。在一种应用中，通信接口能够是WiFi调制解调器。在另一些应用中，通信接口能够是3G调制解调器、4G调制解调器、LTE调制解调器、蓝牙组件、射频接收器、天线或它们的组合。

存储器能够存储软件、数据、日志或它们的组合。存储器能够是内部存储器或者外部存储器。例如，存储器能够是易失性存储器或非易失性存储器,诸如非易失性随机存取存储器（NVRAM）、闪存、磁盘存储器的非易失性存储器，或者是诸如静态随机存取存储器（SRAM）的易失性存储器。

本申请还提供了一种计算机可读存储介质，其中存储有计算机可读程序指令集合，其特征在于，在所述计算机可读程序指令集合被处理器执行时实现前述的芯片兼容性验证方法。所述的计算机可读存储介质可以是前述电子设备中的存储器，也可是以其他任意一种的存储器。

本申请还提供了一种计算机程序产品，其包括计算机程序指令集合，所述计算机程序指令集合被处理器执行时实现前述的芯片兼容性验证方法。所述计算机程序产品包括但不限于可以公布于网站、应用商店中的应用安装包、应用插件、可以运行于某些应用中的小程序等形式。

需要明确的是，本申请并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见，这里省略了对已知方法的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本申请的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本申请的精神后，作出各种改变、修改和添加，或者改变步骤之间的顺序。

上述实施例仅供说明本申请之用，而并非是对本申请的限制，有关技术领域的普通技术人员，在不脱离本申请范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本申请公开的范畴。

Claims (11)

1.一种芯片兼容性验证方法，其特征在于，包括：

解析测试用例数据，至少得到验证目标兼容性指标的激励数据；

基于所述激励数据驱动待测芯片的RTL DUT并获得第一测试信号数据；

将所述激励数据发送到评估卡，用以激励评估卡上的对标芯片；其中，当评估卡接收到所述激励数据并激励对标芯片时，在评估卡上的数据采集点产生可测量信号；

获取数据采集卡采集的测试数据，并转换为第二测试信号数据；其中，所述数据采集卡连接评估卡上的数据采集点以采集对标芯片在所述激励数据的驱动下产生的可测量信号；以及对比所述第一测试信号数据和所述第二测试信号数据以验证待测芯片与对标芯片是否符合目标兼容性指标。

2.根据权利要求1所述的芯片兼容性验证方法，其特征在于，基于所述激励数据驱动待测芯片的RTL DUT的步骤包括：

接收所述激励数据；

延迟预置时长；以及在达到所述预置时长时基于所述激励数据驱动待测芯片的RTLDUT；

或者，基于所述激励数据驱动待测芯片的RTL DUT的步骤包括：

监测基于评估卡接收到激励数据时生成的同步握手信号；以及在监测到所述同步握手信号时基于所述激励数据驱动RTL DUT。

3.根据权利要求1所述的芯片兼容性验证方法，其特征在于，对比所述第一测试信号数据和第二测试信号数据之前包括：

确定第一测试信号数据和第二测试信号数据各自的有效激励起始点；以及基于有效激励起始点的时间差矫正第一测试信号数据和/或第二测试信号数据以对齐所述第一测试信号数据和所述第二测试信号数据；

其中，所述有效激励起始点为信号的第一个跳变沿对应的时间点，或者同步握手信号的时间点，其中，基于评估卡接收到激励数据生成所述同步握手信号。

4.根据权利要求1所述的芯片兼容性验证方法，其特征在于，在将所述激励数据发送到评估卡时还包括接收所述评估卡返回应答数据的步骤；对应地，在对比所述第一测试信号数据和第二测试信号数据时，参考所述应答数据和对比结果验证待测芯片与对标芯片是否符合目标兼容性指标。

5.根据权利要求1所述的芯片兼容性验证方法，其特征在于，在解析测试用例数据之前进一步包括：并行地接收多个用于验证不同兼容性指标的多个测试用例数据，并建立对应于每个测试用例的仿真目录；对应地，将对应于每个测试用例的数据存储在与其对应的仿真目录下，其中对应于每个测试用例的数据至少包括激励数据、第一测试信号数据、第二测试信号数据和验证结果数据。

6.根据权利要求5所述的芯片兼容性验证方法，其特征在于，在解析测试用例数据时还得到数据采集通道标识；对应地，在获取数据采集卡采集的测试数据时，基于数据采集通道标识从数据采集卡获取对应数据采集通道采集的测试数据。

7.一种实现权利要求1-6任一所述的芯片兼容性验证方法的验证装置，其特征在于，包括：

激励模块，经配置以接收外部输入的测试用例数据，解析所述测试用例数据以至少得到验证目标兼容性指标的激励数据；

RTL驱动模块，其与所述激励模块相连接，经配置以接收所述激励数据，基于所述激励数据驱动待测芯片的RTL DUT并获得第一测试信号数据；

硬件驱动模块，其与所述激励模块相连接，经配置以接收所述激励数据，基于评估卡的通信协议调用相应的驱动程序，将所述激励数据发送给所述评估卡以驱动所述评估卡上的对标芯片；

数据采集模块，其与所述激励模块相连接，经配置以读取外部数据采集卡采集的测试数据，并转换为第二测试信号数据，其中所述外部数据采集卡连接评估卡上的数据采集点以采集对标芯片在所述激励数据的驱动下产生的可测量信号；以及验证处理模块，其与所述RTL驱动模块和所述数据采集模块，经配置以对比所述第一测试信号数据和第二测试信号数据以验证待测芯片与对标芯片是否符合目标兼容性指标。

8.一种芯片兼容性验证***，其特征在于，包括评估卡、数据采集卡和权利要求7所述的验证装置，所述评估卡包括对标芯片，所述评估卡和数据采集卡分别与所述验证装置连接，所述数据采集卡的信号采集端子与所述评估卡上的数据采集点连接；

其中，所述验证装置在接收到测试用例数据时解析所述测试用例数据，至少得到验证目标兼容性指标的激励数据，基于所述激励数据驱动待测芯片的RTL DUT，并将所述激励数据发送到评估卡；

所述评估卡基于从所述验证装置接收到的激励数据激励所述对标芯片；

所述数据采集卡采集所述对标芯片在激励数据的激励下产生的可测量信号以得到测试数据，并基于验证装置的读取指令将测试数据发送给所述验证装置；

所述验证装置在驱动待测芯片的RTL DUT时获得待测芯片的第一测试信号数据，将从数据采集卡读取的测试数据转换为第二测试信号数据，对比所述第一测试信号数据和所述第二测试信号数据以验证待测芯片与对标芯片是否符合目标兼容性指标。

9.一种电子设备，包括处理器和存储器，所述存储器中存储有计算机可读程序指令集合，其特征在于，所述处理器在执行所述计算机可读程序指令集合时实现权利要求1-6任一所述的芯片兼容性验证方法。

10.一种计算机可读存储介质，其中存储有计算机可读程序指令集合，其特征在于，在所述计算机可读程序指令集合被处理器执行时实现权利要求1-6任一所述的芯片兼容性验证方法。

11.一种计算机程序产品，其包括计算机可读程序指令集合，所述计算机可读程序指令集合被处理器执行时实现权利要求1-6任一所述的芯片兼容性验证方法。