CN112986806A - 一种接口测试方法、测试***及计算机存储介质 - Google Patents

一种接口测试方法、测试***及计算机存储介质 Download PDF

Info

Publication number
CN112986806A
CN112986806A CN201911296565.8A CN201911296565A CN112986806A CN 112986806 A CN112986806 A CN 112986806A CN 201911296565 A CN201911296565 A CN 201911296565A CN 112986806 A CN112986806 A CN 112986806A
Authority
CN
China
Prior art keywords
chip
interface
test
operation request
mido
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911296565.8A
Other languages
English (en)
Inventor
张伊达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Jiefa Technology Co ltd
Original Assignee
Hefei Jiefa Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Jiefa Technology Co ltd filed Critical Hefei Jiefa Technology Co ltd
Priority to CN201911296565.8A priority Critical patent/CN112986806A/zh
Publication of CN112986806A publication Critical patent/CN112986806A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318364—Generation of test inputs, e.g. test vectors, patterns or sequences as a result of hardware simulation, e.g. in an HDL environment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本申请公开了一种接口测试方法、测试***及计算机存储介质，该方法应用于接口测试***，接口测试***包括待测试芯片、测试芯片以及测试设备，接口测试方法包括：利用测试设备对测试芯片进行配置，其中，测试芯片与待测试芯片均包括MIDO接口；利用测试设备控制测试芯片的MIDO接口向待测试芯片发送操作请求或控制测试芯片的MIDO接口对待测试芯片发送的操作请求进行处理；利用测试设备判断操作请求是否被执行；若操作请求被执行，则记录执行结果，并保存执行结果；其中，待测试芯片为实体芯片，测试芯片为虚拟芯片。通过上述方式，本申请能够利用虚拟芯片完成对待测试芯片的测试，节省了测试过程中实体芯片的使用。

Description

一种接口测试方法、测试***及计算机存储介质
技术领域
本申请涉及芯片测试技术领域，具体涉及一种接口测试方法、测试***及计算机存储介质。
背景技术
MDIO(Management Data Input/Output，管理数据管理接口)接口属于非对称接口，对于MDIO接口的测试通常的验证做法是通过MAC(Media Access Control，媒体访问控制子层)端发起操作，确认输出的波形是否满足MDIO的时序要求，以太网标准IEEE(Institute of Electrical and Electronics Engineers，电气和电子工程师协会)802.3若干条款有相关定义；但无法确认PHY(Physical，端口物理层)端返回的读信号时序MAC是否可以接受。
对于由SoC(System on Chip，片上***)中的MAC模块发起操作的情况，现有的验证做法是在SoC上对FPGA(Field Programmable Gate Array，现场可编程门阵列)进行测试时，接入真实PHY芯片进行验证，前期无法进行MDIO接口的测试。由于依赖于FPGA环境，导致前期的软件开发流程无法通过MDIO接口来模拟PHY初始化过程，SoC中GEM(GigabitEthernet MAC，千兆以太网MAC)模块的MDIO接口验证完备性无法提前进行，导致无法确认芯片开发过程中MDIO接口的设计是否有缺陷。
发明内容
本申请主要解决的问题是提供一种接口测试方法、测试***及计算机存储介质，能够利用虚拟芯片完成对待测试芯片的测试，节省了测试过程中实体芯片的使用。
为解决上述技术问题，本申请采用的技术方案是：提供一种接口测试方法，该方法应用于接口测试***，该接口测试***包括：待测试芯片、测试芯片以及测试设备，接口测试方法包括：利用测试设备对测试芯片进行配置，其中，测试芯片与待测试芯片均包括MIDO接口；利用测试设备控制测试芯片的MIDO接口向待测试芯片发送操作请求或控制测试芯片的MIDO接口对待测试芯片发送的操作请求进行处理；利用测试设备判断操作请求是否被执行；若操作请求被执行，则记录执行结果，并保存执行结果；其中，待测试芯片为实体芯片，测试芯片为虚拟芯片。
为解决上述技术问题，本申请采用的另一技术方案是：提供一种测试***，该测试***包括：互相连接的测试设备和待测试芯片，测试设备用于对待测试芯片进行测试，测试设备包括存储器和处理器，其中，存储器用于存储计算机程序，计算机程序在被处理器执行时，用于实现上述的接口测试方法。
为解决上述技术问题，本申请采用的另一技术方案是：提供一种计算机存储介质，该计算机存储介质用于存储计算机程序，计算机程序在被处理器执行时，用于实现上述的接口测试方法。
通过上述方案，本申请的有益效果是：利用测试设备对测试芯片进行配置；控制测试芯片的MIDO接口向待测试芯片发送操作请求，或者控制测试芯片的MIDO接口对待测试芯片发送的操作请求进行处理；然后利用测试设备判断操作请求是否被执行；如果操作请求已经被执行，则记录并保存执行结果；在测试实体的第一芯片时，利用虚拟的第二芯片可完成对实体的第一芯片的测试；在测试实体的第二芯片时，利用虚拟的第一芯片完成对实体的第二芯片的测试；能够利用虚拟芯片完成对实体芯片的测试，节省了测试过程中实体芯片的使用。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是现有技术中FPGA芯片与PHY芯片的测试示意图；
图2是本申请提供的接口测试方法一实施例的流程示意图；
图3是本申请提供的接口测试方法另一实施例的流程示意图；
图4是本申请提供的Soc芯片与PHY芯片的测试示意图；
图5是本申请提供的接口测试方法又一实施例的流程示意图；
图6是本申请提供的Soc芯片与PHY芯片的另一测试示意图；
图7是本申请提供的测试***一实施例的结构示意图；
图8是本申请提供的计算机存储介质一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
常规MDIO接口的对接验证测试需要把设计的MDIO功能代码加载到FPGA中，同时需要提供含PHY芯片的对接板，才可以调试与MDIO相关的驱动软件，如图1所示。
参阅图2，图2是本申请提供的接口测试方法一实施例的流程示意图，该方法应用于接口测试***，该接口测试***包括：互相连接的待测试芯片和测试设备，该方法包括：
步骤21：利用测试设备对测试芯片进行配置。
测试设备可以为装载有测试程序的计算机或工作站等具有仿真编译能力的设备；待测试芯片为实体芯片，其包括第一芯片或第二芯片，待测试芯片包括MDIO接口与MDIO处理模块，测试芯片为虚拟芯片，其包括第一芯片或第二芯片。
进一步地，通过配置MIDO处理模块从而为虚拟芯片的MDIO配置通讯模式；第一芯片与第二芯片均包括互相连接的MDIO接口与MDIO处理模块，且第一芯片与第二芯片之间通过MDIO接口连接。
第一芯片和第二芯片可以分别为SoC芯片和PHY芯片；MDIO接口可以为PHY芯片的管理接口，其用来读/写PHY芯片的寄存器，以控制PHY芯片的行为或获取PHY芯片的状态；MDIO接口可以为SoC芯片的管理接口，其用来向PHY芯片发送数据或者接收PHY芯片发送的数据。
步骤22：利用测试设备控制测试芯片的MDIO接口向待测试芯片发送操作请求或控制测试芯片的MDIO接口对待测试芯片发送的操作请求进行处理。
在一具体的实施例中，如果待测试芯片为第一芯片，则第一芯片为实体芯片，第二芯片为虚拟芯片，可以利用第二芯片的MDIO接口向第一芯片的MDIO接口发送操作请求，该操作请求用于指示向第一芯片中写入数据或从第一芯片中读取数据；同样地，如果待测试芯片为第二芯片，则第一芯片为虚拟芯片，第二芯片为实体芯片，可以利用测试设备控制第一芯片的MDIO接口向第二芯片的MDIO接口发送操作请求，该操作请求用于指示向第二芯片中写入数据或从第二芯片中读取数据。
步骤23：利用测试设备判断操作请求是否被执行。
在第一芯片发送了操作请求给第二芯片之后，测试设备通过控制虚拟芯片判断第一芯片发送的操作请求是否被执行。
步骤24：若操作请求被执行，则测试设备记录执行结果，并保存执行结果。
若检测到第一芯片发送的操作请求已经被执行，则说明MDIO接口正常工作，实现在第一芯片和第二芯片之间传递信息，也可反映出待测试芯片正常工作，此时可记录执行结果，并将执行结果保存在测试设备中，可以测试下一个操作请求；若检测到第一芯片发送的操作请求未被执行，则表明待测试芯片未能正常工作，可能是MDIO接口出现故障，需要进行修护，可结束测试。
本实施例可用于SoC芯片的顶层集成设计好之后，进行MDIO接口的通信场景验证，可由测试人员编写MDIO接口的测试软件，编译生成可执行文件，并将可执行文件加载到SoC芯片中运行，在仿真工具中进行对接测试。
对MDIO接口进行仿真时，使用的仿真工具为Cadence公司推出的Xcelium并行仿真平台，可以用于SoC芯片的设计仿真和验证，Xcelium并行仿真平台支持多种最新设计风格和IEEE标准，支持SV(System Verilog)以及UVM(Universal Verification Methodology，通用验证方法学)等设计验证语言。
本实施例还可用于在设计好PHY芯片之后，进行MDIO接口的通信场景验证，可由测试人员编写MDIO接口的测试软件，编译生成可执行文件，并将可执行文件加载到PHY芯片中运行，在仿真工具中进行对接测试。
区别于现有技术，本实施例提供了一种接口测试方法，在测试实体的第一芯片时，利用虚拟的第二芯片可完成对实体的第一芯片的测试；在测试实体的第二芯片时，利用虚拟的第一芯片可完成对实体的第二芯片的测试；能够利用虚拟芯片完成对待测试芯片的测试，节省了测试过程中实体芯片的使用。
参阅图3和图4，图3是本申请提供的接口测试方法另一实施例的流程示意图，图4是本申请提供的SoC芯片与PHY芯片的测试示意图，该方法包括：
步骤31：利用测试设备对测试芯片进行配置。
虚拟芯片包括第一芯片和第二芯片，如果待测试芯片为第一芯片，则测试芯片为第二芯片，且第一芯片为实体芯片，第二芯片为虚拟芯片；如果待测试芯片为第二芯片，则测试芯片为第一芯片，且第一芯片为虚拟芯片，第二芯片为实体芯片。
测试设备可对虚拟芯片进行处理模式的配置，还可配置虚拟芯片所用到的寄存器的地址以及默认值，以进行读写操作；处理模式为第一芯片端模式和第二芯片端模式，第一芯片端模式对应虚拟的第一芯片，第二芯片端模式对应虚拟的第二芯片。
在进行配置之前，可判断待测试芯片是否为实体的第一芯片；若待测试芯片为实体的第一芯片，则测试芯片的处理模式为第二芯片端模式；若待测试芯片为实体的第二芯片，则测试芯片的处理模式为第一芯片端模式。
第一芯片和第二芯片可以为SoC芯片或PHY芯片，具体地，如果第一芯片为SoC芯片，则第二芯片为PHY芯片，如果第一芯片为PHY芯片，则第二芯片为SoC芯片；SoC芯片可包括MAC、MDIO接口以及MDIO处理模块，PHY芯片包括MDIO接口与MDIO处理模块。
如果待测试芯片为第一芯片，则测试设备配置测试芯片的处理模式为第二芯片端模式，可以用来处理第一芯片发送的操作请求，控制虚拟的第二芯片对实体的第一芯片的MIDO接口发送的操作请求进行处理；第二芯片处理模式对应的配置内容包括PHY芯片的地址、寄存器的地址或数据值。
步骤32：控制虚拟的第二芯片的MIDO接口接收实体的第一芯片的MIDO接口发送的操作请求。
操作请求包括读操作或写操作，其为SoC的GEM模块通过实体的第一芯片的MIDO接口发起的请求，GEM模块可以通过软件配置发起MDIO接口的请求操作。
步骤33：判断操作请求是否为读操作。
测试设备可以根据第一芯片发送的数据时序来判断此次操作请求是读操作还是写操作以及地址是否与寄存器的地址匹配。
步骤34：若操作请求为读操作，则将寄存器对应的数据值按照预设读时序标准发送给第一芯片的MIDO接口，以使得实体的第一芯片进行识别处理。
如果该操作请求为读操作，则可进一步判断实体的第一芯片发送的数据时序中的地址与寄存器的地址是否匹配，如果数据时序中的地址与寄存器的地址匹配，则将寄存器对应的数据值按照预设读时序标准发送给实体的第一芯片的MIDO接口，以使得GEM模块进行识别处理。
进一步地，PHY芯片为虚拟芯片，在读取PHY芯片的寄存器时，先由SoC通过MDIO接口发送地址给PHY芯片，如果地址匹配成功，再由PHY芯片回复寄存器的值，测试设备会把对应地址的寄存器值按照以太网标准IEEE 802.3中MDIO的读时序标准反馈到MDIO接口上，由SoC的GEM模块进行识别处理；若地址匹配不成功，则结束此次操作。
步骤35：若操作请求为写操作，则将寄存器对应的数据值更新为按照预设写时序标准接收到的采样值。
判断实体的第一芯片发送的数据时序中的地址与寄存器的地址是否匹配，如果数据时序中的地址与寄存器的地址匹配，则对寄存器对应的数据值进行更新；具体地，在写入数据到PHY芯片的寄存器中时，通过SoC芯片的MDIO接口向PHY芯片写入数据；测试设备将对应地址的寄存器值更新为按照以太网标准IEEE 802.3中MDIO的写时序标准接收的采样值，完成更新；其中，采样值为虚拟的第二芯片对数据时序进行采样得到的值；若地址匹配不成功，则结束此次操作。
步骤36：检测预设时间内第一芯片是否接收到第二芯片中的数据值或者第二芯片中的数据值是否为第一芯片发送的数据值。
测试设备判断预设时间内操作请求是否被执行，具体地，检测预设时间内实体的第一芯片是否接收到寄存器对应的数据值或者寄存器对应的数据值是否为采样值，若超过预设时间操作请求仍然未被执行，则有可能是待测试芯片的MDIO接口出现故障；若预设时间内操作请求被执行了，则说明待测试芯片的MDIO接口正常工作。
步骤37：若预设时间内第一芯片接收到第二芯片中的数据值或者第二芯片中的数据值为第一芯片发送的数据值，则测试设备记录执行结果，并保存执行结果。
如果预设时间内实体的第一芯片接收到寄存器对应的数据值或者寄存器对应的数据值为采样值，则表明实体的第一芯片的MDIO接口正常工作，将执行结果记录下来。
步骤38：对输入至MIDO接口的数据时序进行监测，以判断是否有操作请求。
在仿真过程中，测试设备可以检测实体的第一芯片的MDIO接口的时序，直到结束仿真，以判断是否有新的操作请求；若还有新的操作请求，则触发判断操作操作请求是否为读操作的动作，继续进行处理。
在一具体的实施例中，在仿真环境中进行MDIO接口的对接验证测试，设计一个虚拟MDIO接口的组件，其采用UVM的组件组成，启动一个随仿真后开始的线程一直检测MDIO接口的时序，根据时序反馈读/写操作，完成对接PHY芯片的模拟操作，MDIO接口时序检测及驱动可以按照以太网标准IEEE 802.3中关于MDIO接口的描述来实施；在SoC仿真阶段，可以调试与PHY芯片相关的软件，同时完成MDIO接口的验证。
本实施例中的方法可应用于SoC芯片流片前的MDIO功能验证、PHY芯片流片前的MDIO功能验证以及SoC芯片流片前MAC模块的MDIO软件驱动开发；在SoC芯片开发中，利用FPGA芯片对接PHY芯片测试前，运行以太网PHY芯片的初始化程序，进行相应的配置，包括读取PHY芯片的链接状态、自协商状态以及配置PHY芯片的寄存器操作等，但现有技术中MDIO接口在芯片验证环境中无对接的PHY芯片，无法完成交互。
通过设计一个虚拟芯片来完成PHY芯片与SoC芯片的读写交互，开发满足IEEE802.3中MDIO接口标准的模型组件，模拟以太网MAC层和PHY层的配置管理和状态查询，在仿真环境中进行时序检查和通信，完成以太网MDIO接口的验证；可提前规避MDIO功能不完善的风险，缩短后期不必要的调试时间；能够提前完成MDIO接口的调试和验证，对PHY层的软件驱动测试也可以提前进行。
参阅图5，图5是本申请提供的接口测试方法又一实施例的流程示意图，图6是本申请提供的SoC芯片与PHY芯片的另一测试示意图，该方法包括：
步骤51：利用测试设备对测试芯片进行配置。
如果待测试芯片为第二芯片，则测试设备配置测试芯片的处理模式为第一芯片端模式，可利用测试设备控制虚拟的第一芯片，以实现利用虚拟的第一芯片的MIDO接口向实体的第二芯片发送操作请求，第一芯片处理模式对应的配置内容包括SoC芯片的地址、寄存器的地址或数据值。
在处理模式为第一芯片端模式时，可利用测试设备控制虚拟的第一芯片的MIDO接口向实体的第二芯片的MIDO接口发送操作请求。
在一具体的实施例中，先配置处理模型为MAC端模式，以用于发送操作请求；第一芯片处理模式对应的配置内容包括配置至少一个操作请求，操作请求包括访问类型、访问地址以及数据值。
测试设备控制虚拟的第一芯片发送操作请求给实体的第二芯片，实现利用实体的第二芯片的MIDO接口对虚拟的第一芯片发送的操作请求进行处理。
步骤52：判断虚拟的第一芯片是否发起操作请求。
测试设备判断配置的操作请求是否已经执行，由于可以配置多个操作请求，因此在最开始以及执行完一个操作请求后都会做一次判断。
步骤53：若虚拟的第一芯片发起操作请求，则判断访问类型是否为读操作。
访问类型包括读操作或写操作，根据访问类型的不同，可进行不同的处理。
步骤54：若访问类型是读操作，则将访问地址按照预设读时序标准反馈至实体的第二芯片的MIDO接口，以使得实体的第二芯片进行识别处理，并对实体的第二芯片返回的数据时序进行采样。
如果操作请求是读操作，测试设备将访问地址按照以太网标准IEEE802.3中MDIO的读时序标准反馈到MDIO接口上，由PHY芯片进行识别处理，然后测试设备对PHY芯片返回的数据时序进行采样，从而完成MDIO接口的读时序输出，并打印执行结果。
步骤55：若访问类型是写操作时，则将访问地址以及数据值按照预设写时序标准反馈至实体的第二芯片的MIDO接口，以使得实体的第二芯片进行识别处理。
如果操作请求是写操作，测试设备将访问地址以及数据值按照以太网标准IEEE802.3中MDIO的写时序标准反馈到MDIO接口上，由PHY芯片进行识别处理，从而完成MDIO接口的写时序输出，并打印执行结果。
步骤56：检测预设时间内第一芯片是否接收到第二芯片中的数据值或者第二芯片中的数据值是否为第一芯片发送的数据值。
在操作请求为读操作时，可检测预设时间内虚拟的第一芯片是否接收到对实体的第二芯片的数据时序进行采样得到的采样值；在操作请求为写操作时，可检测虚拟的第二芯片中的数据值是否为虚拟的第一芯片发送的数据值。
步骤57：若预设时间内第一芯片接收到第二芯片中的数据值或者第二芯片中的数据值为第一芯片发送的数据值，则测试设备记录执行结果，并保存执行结果。
如果预设时间内虚拟的第一芯片接收到实体的第二芯片中的数据值或者实体的第二芯片中的数据值为虚拟的第一芯片发送的数据值，则表明实体的第二芯片的MDIO接口正常工作，将执行结果记录下来。
步骤58：对输入至MIDO接口的数据时序进行监测，以判断是否有操作请求。
在仿真过程中，测试设备可以检测虚拟的第一芯片的MDIO接口的时序，直到结束仿真，以判断是否有新的操作请求；若还有新的操作请求，则触发判断操作操作请求是否为读操作的动作，继续进行处理。
通过虚拟MDIO接口发起对PHY芯片的配置及状态查询操作，当所有配置的操作请求执行完成后，仿真结束；本实施例可应用于以太网PHY芯片的开发中，用来验证MDIO接口是否可接收和反馈读写操作，完成对MDIO接口的测试，能够减少测试过程中实体芯片的使用。
参阅图7，图7是本申请提供的测试***一实施例的结构示意图，测试***70包括：互相连接的测试设备71和待测试芯片72，测试设备71用于对待测试芯片72进行测试，测试设备71包括存储器711和处理器712，存储器711用于存储计算机程序，计算机程序在被处理器712执行时，用于实现上述实施例中的接口测试方法。
利用测试设备71对待测试芯片72进行测试，将第一芯片或第二芯片用虚拟芯片替代；在进行测试时，采用虚拟芯片来与待测试芯片72进行交互，从而完成对实体的待测试芯片72的测试，节省了设计验证或生产测试过程中实体芯片的使用。
参阅图8，图8是本申请提供的计算机存储介质一实施例的结构示意图，计算机存储介质用于存储计算机程序，计算机程序在被处理器执行时，用于实现上述实施例中的接口测试方法。
存储介质80可以是服务端、U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在本申请所提供的几个实施方式中，应该理解到，所揭露的方法以及设备，可以通过其它的方式实现。例如，以上所描述的设备实施方式仅仅是示意性的，例如，模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个***，或一些特征可以忽略，或不执行。
作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本申请各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种接口测试方法，其特征在于，应用于接口测试***，所述接口测试***包括待测试芯片、测试芯片以及测试设备，所述接口测试方法包括：
利用所述测试设备对所述测试芯片进行配置，其中，所述测试芯片与所述待测试芯片均包括MIDO接口；
利用所述测试设备控制所述测试芯片的MIDO接口向所述待测试芯片发送操作请求或控制所述测试芯片的MIDO接口对所述待测试芯片发送的操作请求进行处理；
利用所述测试设备判断所述操作请求是否被执行；
若是，则记录执行结果，并保存所述执行结果；
其中，所述待测试芯片为实体芯片，所述测试芯片为虚拟芯片。
2.根据权利要求1所述的接口测试方法，其特征在于，所述实体芯片包括第一芯片或第二芯片，所述虚拟芯片包括第一芯片或第二芯片，所述测试设备用于对所述虚拟芯片进行处理模式的配置，所述处理模式为第一芯片端模式和第二芯片端模式，所述第一芯片端模式对应虚拟的第一芯片，所述第二芯片端模式对应虚拟的第二芯片，所述利用所述测试设备对所述测试芯片进行配置的步骤之前，包括：
判断所述待测试芯片是否为实体的第一芯片；
若所述待测试芯片为所述实体的第一芯片，则所述处理模式为所述第二芯片端模式；
若所述待测试芯片为所述实体的第二芯片，则所述处理模式为所述第一芯片端模式。
3.根据权利要求2所述的接口测试方法，其特征在于，所述控制所述测试芯片的MIDO接口对所述待测试芯片发送的操作请求进行处理的步骤，包括：
在所述处理模式为所述第二芯片端模式时，控制所述虚拟的第二芯片对所述实体的第一芯片的MIDO接口发送的所述操作请求进行处理。
4.根据权利要求3所述的接口测试方法，其特征在于，所述第二芯片处理模式对应的配置内容包括所述第二芯片的地址、寄存器的地址或数据值；所述控制所述虚拟的第二芯片对所述实体的第一芯片的MIDO接口发送的所述操作请求进行处理的步骤，包括：
控制所述虚拟的第二芯片的MIDO接口接收所述实体的第一芯片的MIDO接口发送的操作请求，其中，所述操作请求包括读操作或写操作；
判断所述操作请求是否为所述读操作；
若所述操作请求是所述读操作，则将所述寄存器对应的数据值按照预设读时序标准发送给所述实体的第一芯片的MIDO接口，以使得所述实体的第一芯片进行识别处理；
若所述操作请求是所述写操作，则将所述寄存器对应的数据值更新为按照预设写时序标准接收到的采样值，其中，所述采样值为所述虚拟的第二芯片对所述第一芯片发送的数据时序进行采样得到的值。
5.根据权利要求2所述的接口测试方法，其特征在于，所述控制所述测试芯片的MIDO接口向所述待测试芯片发送操作请求的步骤，包括：
在所述处理模式为所述第一芯片端模式时，控制所述虚拟的第一芯片的MIDO接口向所述实体的第二芯片的MIDO接口发送所述操作请求。
6.根据权利要求5所述的接口测试方法，其特征在于，所述第一芯片处理模式对应的配置内容包括配置至少一个操作请求，所述操作请求包括访问类型、访问地址以及数据值；所述控制所述虚拟的第一芯片的MIDO接口向所述实体的第二芯片的MIDO接口发送所述操作请求的步骤，包括：
判断所述虚拟的第一芯片是否发起所述操作请求；
若是，则判断所述访问类型是否为读操作，其中，所述访问类型包括所述读操作或写操作；
若所述操作请求是所述读操作，则将所述访问地址按照预设读时序标准反馈至所述实体的第二芯片的MIDO接口，以使得所述实体的第二芯片进行识别处理，并对所述实体的第二芯片返回的数据时序进行采样；
若所述操作请求是所述写操作，则将所述访问地址以及所述数据值按照预设写时序标准反馈至所述实体的第二芯片的MIDO接口，以使得所述实体的第二芯片进行识别处理。
7.根据权利要求4或6所述的接口测试方法，其特征在于，所述利用所述测试设备判断所述操作请求是否被执行的步骤，包括：
检测预设时间内所述第一芯片是否接收到所述第二芯片中的数据值或者所述第二芯片中的数据值是否为所述第一芯片发送的数据值。
8.根据权利要求3或5所述的接口测试方法，其特征在于，所述方法还包括：
对输入至所述第二芯片的MIDO接口的数据时序进行监测，以判断是否有所述操作请求；
若是，则触发判断所述操作请求是否为所述读操作的动作。
9.一种测试***，其特征在于，包括互相连接的测试设备和待测试芯片，所述测试设备用于对所述待测试芯片进行测试，所述测试设备包括存储器和处理器，其中，所述存储器用于存储计算机程序，所述计算机程序在被所述处理器执行时，用于实现权利要求1-8中任一项所述的接口测试方法。
10.一种计算机存储介质，用于存储计算机程序，其特征在于，所述计算机程序在被处理器执行时，用于实现权利要求1-8中任一项所述的接口测试方法。
CN201911296565.8A 2019-12-16 2019-12-16 一种接口测试方法、测试***及计算机存储介质 Pending CN112986806A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911296565.8A CN112986806A (zh) 2019-12-16 2019-12-16 一种接口测试方法、测试***及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911296565.8A CN112986806A (zh) 2019-12-16 2019-12-16 一种接口测试方法、测试***及计算机存储介质

Publications (1)

Publication Number Publication Date
CN112986806A true CN112986806A (zh) 2021-06-18

Family

ID=76343505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911296565.8A Pending CN112986806A (zh) 2019-12-16 2019-12-16 一种接口测试方法、测试***及计算机存储介质

Country Status (1)

Country Link
CN (1) CN112986806A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115248998A (zh) * 2022-09-22 2022-10-28 济南新语软件科技有限公司 一种SoC芯片分布式仿真验证平台和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8200473B1 (en) * 2008-08-25 2012-06-12 Qlogic, Corporation Emulation of multiple MDIO manageable devices
CN104346272A (zh) * 2013-07-24 2015-02-11 无锡华润微电子有限公司 芯片自动仿真验证***
CN109684672A (zh) * 2018-11-30 2019-04-26 上海芯钛信息科技有限公司 一种soc芯片***级验证***及方法
CN110321292A (zh) * 2019-08-12 2019-10-11 上海燧原智能科技有限公司 芯片测试方法、装置、电子设备及计算机可读存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8200473B1 (en) * 2008-08-25 2012-06-12 Qlogic, Corporation Emulation of multiple MDIO manageable devices
CN104346272A (zh) * 2013-07-24 2015-02-11 无锡华润微电子有限公司 芯片自动仿真验证***
CN109684672A (zh) * 2018-11-30 2019-04-26 上海芯钛信息科技有限公司 一种soc芯片***级验证***及方法
CN110321292A (zh) * 2019-08-12 2019-10-11 上海燧原智能科技有限公司 芯片测试方法、装置、电子设备及计算机可读存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115248998A (zh) * 2022-09-22 2022-10-28 济南新语软件科技有限公司 一种SoC芯片分布式仿真验证平台和方法
CN115248998B (zh) * 2022-09-22 2023-01-03 济南新语软件科技有限公司 一种SoC芯片分布式仿真验证平台和方法

Similar Documents

Publication Publication Date Title
CN115841089B (zh) 一种基于uvm的***级芯片验证平台及验证方法
US6498999B1 (en) Method and apparatus for design verification of an integrated circuit using a simulation test bench environment
CN112286746B (zh) 针对axi从设备接口的通用验证平台及方法
CN114528792B (zh) 芯片验证方法、装置、电子设备及存储介质
CN109557460B (zh) 一种基于fpga的卷积神经网络算法的测试方法及设备
CN110321260B (zh) 一种基于uvm的axi总线接口读写数据比较方法和uvm验证平台
CN112559267B (zh) 集成电路间总线i2c从机以及i2c控制器测试方法
CN114530188A (zh) 一种半导体测试方法、***及存储介质
CN115685785B (zh) 通用总线模型和仿真测试的方法
CN113960391A (zh) 存储介质异常掉电测试装置及方法
CN114639439B (zh) 芯片内部sram测试方法、装置、存储介质及ssd设备
CN112216340A (zh) 硬盘测试方法、装置、存储介质及电子设备
US20060212768A1 (en) Verification circuitry for master-slave system
CN109256173A (zh) 机载存储设备测试***
US20070294055A1 (en) Debug device for detecting bus transmission and method thereof
CN112986806A (zh) 一种接口测试方法、测试***及计算机存储介质
CN116627861B (zh) 基于扩展器的数据处理方法、***、电子设备及存储介质
CN109710480B (zh) 一种内存镜像卡调试方法及其***
CN100399752C (zh) 数字通信信号处理单板的测试***及其方法
CN116087752A (zh) 一种芯片测试方法、***、装置及介质
CN112885403B (zh) 一种Flash控制器的功能测试方法、装置及设备
CN114398214A (zh) 性能验证方法、装置、存储介质及计算机设备
CN209980234U (zh) 仿真调试装置
CN110956007A (zh) 数字产品的仿真信号查看方法及***
CN110765711A (zh) 数字产品的仿真信号查看方法及***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination