CN117832255A - 一种hemt器件及其制作方法 - Google Patents

一种hemt器件及其制作方法 Download PDF

Info

Publication number
CN117832255A
CN117832255A CN202211200078.9A CN202211200078A CN117832255A CN 117832255 A CN117832255 A CN 117832255A CN 202211200078 A CN202211200078 A CN 202211200078A CN 117832255 A CN117832255 A CN 117832255A
Authority
CN
China
Prior art keywords
gate
layer
source
drain
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211200078.9A
Other languages
English (en)
Inventor
肖霞
何元浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Resources Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Chongqing Ltd filed Critical China Resources Microelectronics Chongqing Ltd
Priority to CN202211200078.9A priority Critical patent/CN117832255A/zh
Priority to PCT/CN2023/111550 priority patent/WO2024066745A1/zh
Publication of CN117832255A publication Critical patent/CN117832255A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种HEMT器件及其制作方法，该器件包括半导体层、至少一栅极结构、第一绝缘层、点状漏极接触通孔、环状源极接触通孔、漏极欧姆接触金属层及源极欧姆接触金属层，其中，栅极结构划分为栅极汇流区、四个栅极环区及四个连接区，四个栅极环区均匀分布于栅极汇流区的四周，每一栅极环区通过一所连接区与栅极汇流区连接。本发明中，栅控制单元采用环形元胞结构，可以实现很小的源漏极串联电阻，配合双层互连技术，可以实现有源区面积占比的优化，有效提升器件的电流密度。另外，本发明中四个栅控制单元围绕一个栅极汇流区均匀分布，这种四合一的功能单元在器件整体布局时，相较于插指结构更为灵活多变，有利于提升版图设计的效率。

Description

一种HEMT器件及其制作方法
技术领域
本发明属于半导体功率器件技术领域，涉及一种HEMT器件及其制作方法。
背景技术
在功率电子领域，氮化镓器件主要为基于铝镓氮/氮化镓的高电子迁移率器件(AlGaN/GaN HEMT)。得益于铝镓氮/氮化镓异质结中的高浓度二维电子气(2DGE)，AlGaN/GaN HEMT可以获得极高的功率密度和开关速度。
请参阅图1，显示为一种铝镓氮/氮化镓高电子迁移率器件的剖面结构示意图，包括衬底101、GaN层102、AlGaN层103、栅介质层104、栅极105、源极106、漏极107及钝化层108，其中，所述GaN层102与所述AlGaN层103的界面处形成有二维电子气层109。
在AlGaN/GaN HEMT器件设计方面，由于其主要基于横向的二维电子气(2DEG)沟道实现导通，故不同于硅基垂直双扩散金属氧化物半导体场效应晶体管(Si VDMOS)、硅基绝缘栅双极型晶体管(Si IGBT)等传统功率电子器件，AlGaN/GaN HEMT具有横向的器件结构。因此，器件所有的源(Source)、漏(Drain)、栅(Gate)极均需要布置于GaN晶片的正上方以实现功能。
传统的AlGaN/GaN HEMT横向器件主要为插指结构，插指结构作为最常见的横向功率器件结构，具有有源区比例大、连线简单的特点，但传统的插指结构由于单根插指较长，源漏极串联电阻会较大，同时导通情况下金属的电迁移(Electromigration)现象也会比较明显，影响了器件的可靠性。岛式结构或桥式结构均将插指结构中的整根插指缩小化到一个个岛式单元里面，该类型结构可以减小寄生电阻及金属电迁移的问题，同时辅以倒装封装也优化了器件的散热性能，但这类结构最大的问题是金属电极所占面积大，有源区比例小，影响了有效面积的使用比例。
因此，如何改进HEMT器件的结构及制作方法，以减小源漏极串联电阻、提高器件的电流密度，并使功能单元在器件整体布局时更为灵活多变，成为本领域技术人员亟待解决的一个重要技术问题。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种HEMT器件及其制作方法，用于解决现有HEMT器件有效面积的使用比例较低、源漏极串联电阻较大、布局不灵活等问题。
为实现上述目的及其他相关目的，本发明提供一种HEMT器件，包括：
半导体层，所述半导体层包括自下而上依次层叠的第一材料层与第二材料层，所述第一材料层与所述第二材料层的界面处含有二维电子气；
至少一栅极结构，位于所述第二材料层上，所述栅极结构包括自下而上依次层叠的栅极材料层与栅极金属层，所述栅极结构划分为栅极汇流区、四个栅极环区及四个连接区，所述四个栅极环区均匀分布于所述栅极汇流区的四周，每一所述栅极环区通过一所述连接区与所述栅极汇流区连接；
第一绝缘层，位于所述第二材料层上并覆盖所述栅极结构；
点状漏极接触通孔，位于所述栅极环区围成的区域内并贯穿所述第一绝缘层以显露所述第二材料层；
环状源极接触通孔，环设于所述栅极环区周围并贯穿所述第一绝缘层以显露所述第二材料层，所述源极接触通孔还开设有容许所述连接区穿过的缺口；
漏极欧姆接触金属层，位于所述漏极接触通孔中；
源极欧姆接触金属层，位于所述源极接触通孔中。
可选地，还包括：
第二绝缘层，覆盖所述漏极欧姆接触金属层、所述源极欧姆接触金属层及所述第一绝缘层；
源极通孔、漏极通孔及栅极通孔，所述源极通孔位于所述源极欧姆接触金属层上方并贯穿所述第二绝缘层以显露所述源极欧姆接触金属层，所述漏极通孔位于所述漏极欧姆接触金属层上方并贯穿所述第二绝缘层以显露所述漏极欧姆接触金属层，所述栅极通孔位于所述栅极汇流区上方并贯穿所述第一绝缘层与所述第二绝缘层以显露所述栅极金属层；
往X方向延伸并在Y方向上间隔设置的源极互连线、漏极互连线及栅极互连线，所述X方向与所述Y方向均平行于所述半导体层所在平面并相互垂直，所述源极互连线还填充进所述源极通孔以与所述源极欧姆接触金属层连接，所述漏极互连线还填充进所述漏极通孔以与所述漏极欧姆接触金属层连接，所述栅极互连线还填充进所述栅极通孔以与所述栅极金属层连接。
可选地，所述HEMT器件中一个所述栅极环区对应一个栅控制单元，每一所述栅极结构对应的四个所述栅控制单元组成一功能单元，一所述功能单元的四个所述栅控制单元排列成两行两列，位于不同行的所述栅控制单元经过不同的所述漏极互连线，其中，所述行的方向为所述X方向，所述列的方向为所述Y方向。
可选地，所述HEMT器件包括排列成至少两行及至少两列的多个所述功能单元，所述源极互连线位于相邻两行所述功能单元之间。
可选地，所述HEMT器件还包括位于所述源极互连线、所述漏极互连线及所述栅极互连线上方的漏极焊盘、源极焊盘、栅极焊盘及衬底焊盘，所述漏极焊盘与所述漏极互连线电连接，所述源极焊盘与所述源极互连线电连接，所述栅极焊盘与所述栅极互连线电连接，所述衬底焊盘与所述半导体层电连接。
可选地，所述半导体层还包括衬底层及位于所述衬底层上的缓冲层，所述第一材料层位于所述缓冲层上。
可选地，所述第一材料层的材质包括本征GaN，所述第二材料层的材质包括AlGaN。
可选地，所述栅极结构还包括覆盖于所述栅极金属层上表面的保护层。
可选地，所述漏极欧姆接触金属层还延伸至所述第一绝缘层的上表面，所述源极欧姆接触金属层还延伸至所述第一绝缘层的上表面。
本发明还提供一种HEMT器件的制作方法，包括以下步骤：
提供一半导体层，所述半导体层包括自下而上依次层叠的第一材料层与第二材料层，所述第一材料层与所述第二材料层的界面处含有二维电子气；
形成至少一栅极结构于所述第二材料层上，所述栅极结构包括自下而上依次层叠的栅极材料层与栅极金属层，所述栅极结构划分为栅极汇流区、四个栅极环区及四个连接区，所述四个栅极环区均匀分布于所述栅极汇流区的四周，每一所述栅极环区通过一所述连接区与所述栅极汇流区连接；
形成覆盖所述栅极结构的第一绝缘层于所述第二材料层上，并形成贯穿所述第一绝缘层的点状漏极接触通孔及环状源极接触通孔以显露所述第二材料层，所述漏极接触通孔位于所述栅极环区围成的区域内，所述源极接触通孔环设于所述栅极环区周围并开设有容许所述连接区穿过的缺口；
形成漏极欧姆接触金属层于所述漏极接触通孔中，并形成源极欧姆接触金属层于所述源极接触通孔中。
可选地，还包括以下步骤：
形成覆盖所述漏极欧姆接触金属层、所述源极欧姆接触金属层及所述第一绝缘层的第二绝缘层；
形成源极通孔、漏极通孔及栅极通孔，所述源极通孔位于所述源极欧姆接触金属层上方并贯穿所述第二绝缘层以显露所述源极欧姆接触金属层，所述漏极通孔位于所述漏极欧姆接触金属层上方并贯穿所述第二绝缘层以显露所述漏极欧姆接触金属层，所述栅极通孔位于所述栅极汇流区上方并贯穿所述第一绝缘层与所述第二绝缘层以显露所述栅极金属层；
形成往X方向延伸并在Y方向上间隔设置的源极互连线、漏极互连线及栅极互连线，所述X方向与所述Y方向均平行于所述半导体层所在平面并相互垂直，所述源极互连线还填充进所述源极通孔以与所述源极欧姆接触金属层连接，所述漏极互连线还填充进所述漏极通孔以与所述漏极欧姆接触金属层连接，所述栅极互连线还填充进所述栅极通孔以与所述栅极金属层连接。
可选地，还包括于所述源极互连线、所述漏极互连线及所述栅极互连线上方制作漏极焊盘、源极焊盘、栅极焊盘及衬底焊盘的步骤，所述漏极焊盘与所述漏极互连线电连接，所述源极焊盘与所述源极互连线电连接，所述栅极焊盘与所述栅极互连线电连接，所述衬底焊盘与所述半导体层电连接。
如上所述，本发明的HEMT器件中，栅控制单元采用环形元胞结构，可以实现很小的源漏极串联电阻，在低压GaN功率器件的实际应用中，配合双层互连技术，可以实现有源区面积占比的优化，同时可以有效提升器件的电流密度，有利于低压大电流GaN HEMT器件的量产制造。另外，在本发明的HEMT器件中，四个栅控制单元围绕一个栅极汇流区均匀分布，这种四合一的功能单元在器件整体布局时，相较于插指结构更为灵活多变，有利于提升版图设计的效率。
附图说明
图1显示为一种铝镓氮/氮化镓高电子迁移率器件的剖面结构示意图。
图2显示为本发明的HEMT器件的制作方法的工艺流程图。
图3显示为本发明的HEMT器件的制作方法提供的半导体层的剖面结构示意图。
图4显示为本发明的HEMT器件的制作方法形成栅极结构于所述第二材料层上后所得结构的局部剖面图。
图5显示为本发明的HEMT器件的制作方法形成栅极结构于所述第二材料层上后所得结构的局部平面布局图。
图6显示为本发明的HEMT器件的制作方法形成第一绝缘层及贯穿所述第一绝缘层的点状漏极接触通孔及环状源极接触通孔后所得结构的局部剖面图。
图7显示为本发明的HEMT器件的制作方法形成第一绝缘层及贯穿所述第一绝缘层的点状漏极接触通孔及环状源极接触通孔后所得结构的局部平面布局图。
图8显示为本发明的HEMT器件的制作方法形成漏极欧姆接触金属层、源极欧姆接触金属层后所得结构的局部剖面图。
图9显示为本发明的HEMT器件的制作方法形成漏极欧姆接触金属层、源极欧姆接触金属层后所得结构的局部平面布局图。
图10显示为本发明的HEMT器件的制作方法形成第二绝缘层，并形成源极通孔、漏极通孔及栅极通孔后所得结构的局部剖面图。
图11显示为本发明的HEMT器件的制作方法形成第二绝缘层，并形成源极通孔、漏极通孔及栅极通孔后所得结构的局部平面布局图。
图12显示为本发明的HEMT器件的制作方法进一步形成往X方向延伸并在Y方向上间隔设置的源极互连线、漏极互连线及栅极互连线后所得结构的局部平面布局图。
图13显示为本发明的HEMT器件的制作方法形成源极互连线、漏极互连线、栅极互连线栅极公共连接线及衬底连接线后所得结构的局部平面布局图。
图14显示为本发明的HEMT器件的制作方法形成漏极焊盘、源极焊盘、栅极焊盘及衬底焊盘后所得结构的局部平面布局图。
元件标号说明
101 衬底
102 GaN层
103 AlGaN层
104 栅介质层
105 栅极
106 源极
107 漏极
108 钝化层
109 二维电子气层
S1～S4 步骤
201 第一材料层
202 第二材料层
203 衬底层
204 缓冲层
205 栅极材料层
206 栅极金属层
207 栅极汇流区
208 栅极环区
209 连接区
210 第一绝缘层
211 漏极接触通孔
212 源极接触通孔
213 缺口
214 保护层
215 漏极欧姆接触金属层
216 源极欧姆接触金属层
217 第二绝缘层
218 源极通孔
219 漏极通孔
220 栅极通孔
221 源极互连线
222 漏极互连线
223 栅极互连线
224 漏极焊盘
225 源极焊盘
226 栅极焊盘
227 衬底焊盘
228 栅极公共连接线
229 衬底连接线
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅2至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例中提供一种HEMT器件的制作方法，请参阅图2，显示为该方法的工艺流程图，包括以下步骤：
S1：提供一半导体层，所述半导体层包括自下而上依次层叠的第一材料层与第二材料层，所述第一材料层与所述第二材料层的界面处含有二维电子气；
S2：形成至少一栅极结构于所述第二材料层上，所述栅极结构包括自下而上依次层叠的栅极材料层与栅极金属层，所述栅极结构划分为栅极汇流区、四个栅极环区及四个连接区，所述四个栅极环区均匀分布于所述栅极汇流区的四周，每一所述栅极环区通过一所述连接区与所述栅极汇流区连接；
S3：形成覆盖所述栅极结构的第一绝缘层于所述第二材料层上，并形成贯穿所述第一绝缘层的点状漏极接触通孔及环状源极接触通孔以显露所述第二材料层，所述漏极接触通孔位于所述栅极环区围成的区域内，所述源极接触通孔环设于所述栅极环区周围并开设有容许所述连接区穿过的缺口；
S4：形成漏极欧姆接触金属层于所述漏极接触通孔中，并形成源极欧姆接触金属层于所述源极接触通孔中。
作为示例，先请参阅图3，执行所述步骤S1：提供一半导体层，所述半导体层包括自下而上依次层叠的第一材料层201与第二材料层202，所述第一材料层201与所述第二材料层202的界面处含有二维电子气。
作为示例，所述第一材料层201的材质包括本征GaN，所述第二材料层202的材质包括AlGaN。
作为示例，所述半导体层还包括衬底层203及位于所述衬底层203上的缓冲层204，所述第一材料层201位于所述缓冲层204上。本实施例中，所述衬底层203的材质包括Si，所述缓冲层204的材质包括GaN。
再请参阅图4及图5，执行所述步骤S2：形成至少一栅极结构于所述第二材料层202上，所述栅极结构包括自下而上依次层叠的栅极材料层205与栅极金属层206，所述栅极结构划分为栅极汇流区207、四个栅极环区208及四个连接区209，所述四个栅极环区208均匀分布于所述栅极汇流区207的四周，每一所述栅极环区208通过一所述连接区209与所述栅极汇流区207连接。其中，图4显示为执行本步骤后所得结构的局部剖面图，图5显示为执行本步骤后所得结构的局部平面布局图，本实施例中，图4是在图5中剖面线(虚线)处的剖面图。
作为示例，所述栅极材料层205的材质包括P型GaN。本实施例中，所述栅极结构还包括覆盖于所述栅极金属层206上表面的保护层214，所述保护层214的材质可包括SiO2及SiON中的至少一种或其它合适的材质，用于在后续欧姆接触孔打开后的酸性清洗过程中作为硬掩模来保护所述栅极金属层206，避免所述栅极金属层206在欧姆接触孔清洗工艺中被损伤。
具体的，所述HEMT器件中一个所述栅极环区208对应一个栅控制单元，每一所述栅极结构对应的四个所述栅控制单元组成一功能单元，其中，图4呈现的是一个功能单元所在区域，本实施例中，一所述功能单元的四个所述栅控制单元排列成两行两列。
作为示例，所述HEMT器件包括排列成至少两行及至少两列的多个所述功能单元。
再请参阅图6及图7，执行所述步骤S3：形成覆盖所述栅极结构的第一绝缘层210于所述第二材料层202上，并形成贯穿所述第一绝缘层210的点状漏极接触通孔211及环状源极接触通孔212以显露所述第二材料层202，所述漏极接触通孔211位于所述栅极环区208围成的区域内，所述源极接触通孔212环设于所述栅极环区208周围并开设有容许所述连接区穿过的缺口213。其中，图6显示为执行本步骤后所得结构的局部剖面图，图7显示为执行本步骤后所得结构的局部平面布局图。
作为示例，所述第一绝缘层210的材质可以包括二氧化硅、氮化硅或其它合适的绝缘材料。
作为示例，可采用光刻、刻蚀等半导体工艺图形化所述第一绝缘层210以得到所述漏极接触通孔211与所述源极接触通孔212，所述漏极接触通孔211的外缘与所述栅极环区208的内缘之间间隔一定距离，所述源极接触通孔212的内缘与所述栅极环区208之间间隔一定距离。
再请参阅图8及图9，执行所述步骤S4：形成漏极欧姆接触金属层215于所述漏极接触通孔211中，并形成源极欧姆接触金属层216于所述源极接触通孔212中。其中，图8显示为执行本步骤后所得结构的局部剖面图，图9显示为执行本步骤后所得结构的局部平面布局图。
作为示例，所述漏极欧姆接触金属层215的覆盖面积大于所述漏极接触通孔211的开孔面积，即所述漏极欧姆接触金属层215还延伸至所述第一绝缘层210的上表面。
作为示例，所述源极欧姆接触金属层216的覆盖面积大于所述源极接触通孔212的开孔面积，即所述源极欧姆接触金属层216还延伸至所述第一绝缘层210的上表面。本实施例中，不同栅控制单元的源极欧姆接触金属层216连成一片，进一步的，不同功能单元的源极欧姆接触金属层216连成一片。
再请参阅图10及图11，进一步形成覆盖所述漏极欧姆接触金属层215、所述源极欧姆接触金属层216及所述第一绝缘层210的第二绝缘层217，并形成源极通孔218、漏极通孔219及栅极通孔220，所述源极通孔218位于所述源极欧姆接触金属层216上方并贯穿所述第二绝缘层217以显露所述源极欧姆接触金属层216，所述漏极通孔219位于所述漏极欧姆接触金属层215上方并贯穿所述第二绝缘层217以显露所述漏极欧姆接触金属层215，所述栅极通孔220位于所述栅极汇流区207上方并贯穿所述第一绝缘层210与所述第二绝缘层217以显露所述栅极金属层206。其中，图10显示为执行本步骤后所得结构的局部剖面图，图11显示为执行本步骤后所得结构的局部平面布局图。
作为示例，所述第二绝缘层217的材质可以包括二氧化硅、氮化硅或其它合适的绝缘材料。
再请参阅图12，进一步形成往X方向延伸并在Y方向上间隔设置的源极互连线221、漏极互连线222及栅极互连线223，所述X方向与所述Y方向均平行于所述半导体层所在平面并相互垂直，所述源极互连线221还填充进所述源极通孔218以与所述源极欧姆接触金属层216连接，所述漏极互连线222还填充进所述漏极通孔219以与所述漏极欧姆接触金属层215连接，所述栅极互连线223还填充进所述栅极通孔220以与所述栅极金属层206连接。
具体的，前述一所述功能单元的四个所述栅控制单元排列成两行两列及所述HEMT器件包括排列成至少两行及至少两列的多个所述功能单元的描述中，所述行的方向为所述X方向，所述列的方向为所述Y方向。本实施例中，所述源极互连线221位于相邻两行所述功能单元之间，位于不同行的所述栅控制单元经过不同的所述漏极互连线222。
作为示例，请参阅图13，在形成所述源极互连线221、漏极互连线222及栅极互连线223时，同步形成栅极公共连接线228及衬底连接线229，本实施例中，所述栅极公共连接线228呈矩形环状，多条所述源极互连线221、所述漏极互连线222及所述栅极互连线223均位于所述栅极公共连接线228围成的区域内，且所述栅极互连线223的两端连接至栅极公共连接线228，所述衬底连接线229呈矩形环状并环设于所述栅极公共连接线228的***，所述衬底连接线229从所述半导体层的正面与所述衬底层203电连接。
再请参阅图14，进一步于所述源极互连线221、所述漏极互连线222及所述栅极互连线223上方制作漏极焊盘224、源极焊盘225、栅极焊盘226及衬底焊盘227，所述漏极焊盘224与所述漏极互连线222电连接，所述源极焊盘225与所述源极互连线221电连接，所述栅极焊盘与226所述栅极互连线223电连接，所述衬底焊盘227与所述半导体层电连接。
作为示例，所述漏极焊盘224及所述源极焊盘225均位于所述栅极公共连接线228围成的区域内，所述漏极焊盘224与所述漏极互连线222之间通过接触孔直接电连接，所述源极焊盘225与所述源极互连线221之间通过接触孔直接电连接。
作为示例，所述栅极焊盘226的大部分及所述衬底焊盘227的大部分位于所述栅极公共连接线228围成的区域内，所述栅极焊盘与226通过接触孔与所述栅极公共连接线228连接以实现所述栅极焊盘与226与所述栅极互连线223的电连接，所述衬底焊盘227通过接触孔与所述衬底连接线229连接以实现与所述衬底焊盘227与所述半导体层中的所述衬底层203电连接。
需要指出的是，所述漏极焊盘224、源极焊盘225、栅极焊盘226及衬底焊盘227的具体布局还可以根据实际需要进行调整，不限于图13所呈现的示例。
本实施例的HEMT器件的制作方法将栅控制单元制作为环形元胞结构，可以实现很小的源漏极串联电阻，在低压GaN功率器件的实际应用中，配合双层互连技术，可以实现有源区面积占比的优化，同时可以有效提升器件的电流密度，有利于低压大电流GaN HEMT器件的量产制造。另外，本实施例的HEMT器件的制作方法采用四个栅控制单元围绕一个栅极汇流区均匀分布的布局，这种四合一的功能单元在器件整体布局时，相较于插指结构更为灵活多变，有利于提升版图设计的效率。
实施例二
本实施例中提供一种HEMT器件，请参阅图10及图11，分别显示为该HEMT器件的局部剖面图与局部平面布局图，包括半导体层、至少一栅极结构、第一绝缘层210、点状漏极接触通孔211、环状源极接触通孔212、漏极欧姆接触金属层215及源极欧姆接触金属层216。
具体的，所述半导体层包括自下而上依次层叠的第一材料层201与第二材料层202，所述第一材料层201与所述第二材料层202的界面处含有二维电子气。
作为示例，所述第一材料层201的材质包括本征GaN，所述第二材料层202的材质包括AlGaN。
作为示例，所述半导体层还包括衬底层203及位于所述衬底层203上的缓冲层204，所述第一材料层201位于所述缓冲层204上。本实施例中，所述衬底层203的材质包括Si，所述缓冲层204的材质包括GaN。
具体的，所述栅极结构于所述第二材料层202上，所述栅极结构包括自下而上依次层叠的栅极材料层205与栅极金属层206，所述栅极结构划分为栅极汇流区207、四个栅极环区208及四个连接区209，所述四个栅极环区208均匀分布于所述栅极汇流区207的四周，每一所述栅极环区208通过一所述连接区209与所述栅极汇流区207连接。
作为示例，所述栅极材料层205的材质包括P型GaN。本实施例中，所述栅极结构还包括覆盖于所述栅极金属层206上表面的保护层214，所述保护层214的材质可包括SiO2及SiON中的至少一种或其它合适的材质。
具体的，所述第一绝缘层210位于所述第二材料层202上并覆盖所述栅极结构，所述第一绝缘层210的材质可以包括二氧化硅、氮化硅或其它合适的绝缘材料。
具体的，所述漏极接触通孔211位于所述栅极环区208围成的区域内，所述源极接触通孔212环设于所述栅极环区208周围并开设有容许所述连接区穿过的缺口213。本实施例中，所述漏极接触通孔211的外缘与所述栅极环区208的内缘之间间隔一定距离，所述源极接触通孔212的内缘与所述栅极环区208之间间隔一定距离。
具体的；所述漏极欧姆接触金属层215位于所述漏极接触通孔211中；所述源极欧姆接触金属层216位于所述源极接触通孔212中。
作为示例，所述漏极欧姆接触金属层215的覆盖面积大于所述漏极接触通孔211的开孔面积，即所述漏极欧姆接触金属层215还延伸至所述第一绝缘层210的上表面。
作为示例，所述源极欧姆接触金属层216的覆盖面积大于所述源极接触通孔212的开孔面积，即所述源极欧姆接触金属层216还延伸至所述第一绝缘层210的上表面。本实施例中，不同栅控制单元的源极欧姆接触金属层216连成一片，进一步的，不同功能单元的源极欧姆接触金属层216连成一片。
作为示例，所述HEMT器件还包括覆盖所述漏极欧姆接触金属层215、所述源极欧姆接触金属层216及所述第一绝缘层210的第二绝缘层217，并包括源极通孔218、漏极通孔219及栅极通孔220，所述源极通孔218位于所述源极欧姆接触金属层216上方并贯穿所述第二绝缘层217以显露所述源极欧姆接触金属层216，所述漏极通孔219位于所述漏极欧姆接触金属层215上方并贯穿所述第二绝缘层217以显露所述漏极欧姆接触金属层215，所述栅极通孔220位于所述栅极汇流区207上方并贯穿所述第一绝缘层210与所述第二绝缘层217以显露所述栅极金属层206。
作为示例，请参阅图12，所述HEMT器件还包括往X方向延伸并在Y方向上间隔设置的源极互连线221、漏极互连线222及栅极互连线223，所述X方向与所述Y方向均平行于所述半导体层所在平面并相互垂直，所述源极互连线221还填充进所述源极通孔218以与所述源极欧姆接触金属层216连接，所述漏极互连线222还填充进所述漏极通孔219以与所述漏极欧姆接触金属层215连接，所述栅极互连线223还填充进所述栅极通孔220以与所述栅极金属层206连接。
作为示例，所述HEMT器件中一所述功能单元的四个所述栅控制单元排列成两行两列，所述HEMT器件包括排列成至少两行及至少两列的多个所述功能单元。本实施例中，所述源极互连线221位于相邻两行所述功能单元之间，位于不同行的所述栅控制单元经过不同的所述漏极互连线222，其中，所述行的方向为所述X方向，所述列的方向为所述Y方向。
作为示例，请参阅图13，所述HEMT器件还包括栅极公共连接线228及衬底连接线229，本实施例中，所述栅极公共连接线228呈矩形环状，多条所述源极互连线221、所述漏极互连线222及所述栅极互连线223均位于所述栅极公共连接线228围成的区域内，且所述栅极互连线223的两端连接至栅极公共连接线228，所述衬底连接线229呈矩形环状并环设于所述栅极公共连接线228的***，所述衬底连接线229从所述半导体层的正面与所述衬底层203电连接。
作为示例，请参阅图14，所述HEMT器件还包括位于所述源极互连线221、所述漏极互连线222及所述栅极互连线223上方的漏极焊盘224、源极焊盘225、栅极焊盘226及衬底焊盘227，所述漏极焊盘224与所述漏极互连线222电连接，所述源极焊盘225与所述源极互连线221电连接，所述栅极焊盘与226所述栅极互连线223电连接，所述衬底焊盘227与所述半导体层电连接。
作为示例，所述漏极焊盘224及所述源极焊盘225均位于所述栅极公共连接线228围成的区域内，所述漏极焊盘224与所述漏极互连线222之间通过接触孔直接电连接，所述源极焊盘225与所述源极互连线221之间通过接触孔直接电连接。
作为示例，所述栅极焊盘226的大部分及所述衬底焊盘227的大部分位于所述栅极公共连接线228围成的区域内，所述栅极焊盘与226通过接触孔与所述栅极公共连接线228连接以实现所述栅极焊盘与226与所述栅极互连线223的电连接，所述衬底焊盘227通过接触孔与所述衬底连接线229连接以实现与所述衬底焊盘227与所述半导体层中的所述衬底层203电连接。
需要指出的是，所述漏极焊盘224、源极焊盘225、栅极焊盘226及衬底焊盘227的具体布局还可以根据实际需要进行调整，不限于图13所呈现的布局。
综上所述，本发明的HEMT器件中，栅控制单元采用环形元胞结构，可以实现很小的源漏极串联电阻，在低压GaN功率器件的实际应用中，配合双层互连技术，可以实现有源区面积占比的优化，同时可以有效提升器件的电流密度，有利于低压大电流GaN HEMT器件的量产制造。另外，在本发明的HEMT器件中，四个栅控制单元围绕一个栅极汇流区均匀分布，这种四合一的功能单元在器件整体布局时，相较于插指结构更为灵活多变，有利于提升版图设计的效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种HEMT器件，其特征在于，包括：
半导体层，所述半导体层包括自下而上依次层叠的第一材料层与第二材料层，所述第一材料层与所述第二材料层的界面处含有二维电子气；
至少一栅极结构，位于所述第二材料层上，所述栅极结构包括自下而上依次层叠的栅极材料层与栅极金属层，所述栅极结构划分为栅极汇流区、四个栅极环区及四个连接区，所述四个栅极环区均匀分布于所述栅极汇流区的四周，每一所述栅极环区通过一所述连接区与所述栅极汇流区连接；
第一绝缘层，位于所述第二材料层上并覆盖所述栅极结构；
点状漏极接触通孔，位于所述栅极环区围成的区域内并贯穿所述第一绝缘层以显露所述第二材料层；
环状源极接触通孔，环设于所述栅极环区周围并贯穿所述第一绝缘层以显露所述第二材料层，所述源极接触通孔还开设有容许所述连接区穿过的缺口；
漏极欧姆接触金属层，位于所述漏极接触通孔中；
源极欧姆接触金属层，位于所述源极接触通孔中。
2.根据权利要求1所述的HEMT器件，其特征在于，还包括：
第二绝缘层，覆盖所述漏极欧姆接触金属层、所述源极欧姆接触金属层及所述第一绝缘层；
源极通孔、漏极通孔及栅极通孔，所述源极通孔位于所述源极欧姆接触金属层上方并贯穿所述第二绝缘层以显露所述源极欧姆接触金属层，所述漏极通孔位于所述漏极欧姆接触金属层上方并贯穿所述第二绝缘层以显露所述漏极欧姆接触金属层，所述栅极通孔位于所述栅极汇流区上方并贯穿所述第一绝缘层与所述第二绝缘层以显露所述栅极金属层；
往X方向延伸并在Y方向上间隔设置的源极互连线、漏极互连线及栅极互连线，所述X方向与所述Y方向均平行于所述半导体层所在平面并相互垂直，所述源极互连线还填充进所述源极通孔以与所述源极欧姆接触金属层连接，所述漏极互连线还填充进所述漏极通孔以与所述漏极欧姆接触金属层连接，所述栅极互连线还填充进所述栅极通孔以与所述栅极金属层连接。
3.根据权利要求2所述的HEMT器件，其特征在于：所述HEMT器件中一个所述栅极环区对应一个栅控制单元，每一所述栅极结构对应的四个所述栅控制单元组成一功能单元，一所述功能单元的四个所述栅控制单元排列成两行两列，位于不同行的所述栅控制单元经过不同的所述漏极互连线，其中，所述行的方向为所述X方向，所述列的方向为所述Y方向。
4.根据权利要求3所述的HEMT器件，其特征在于：所述HEMT器件包括排列成至少两行及至少两列的多个所述功能单元，所述源极互连线位于相邻两行所述功能单元之间。
5.根据权利要求2所述的HEMT器件，其特征在于：所述HEMT器件还包括位于所述源极互连线、所述漏极互连线及所述栅极互连线上方的漏极焊盘、源极焊盘、栅极焊盘及衬底焊盘，所述漏极焊盘与所述漏极互连线电连接，所述源极焊盘与所述源极互连线电连接，所述栅极焊盘与所述栅极互连线电连接，所述衬底焊盘与所述半导体层电连接。
6.根据权利要求1所述的HEMT器件，其特征在于：所述半导体层还包括衬底层及位于所述衬底层上的缓冲层，所述第一材料层位于所述缓冲层上。
7.根据权利要求1所述的HEMT器件，其特征在于：所述第一材料层的材质包括本征GaN，所述第二材料层的材质包括AlGaN。
8.根据权利要求1所述的HEMT器件，其特征在于：所述栅极结构还包括覆盖于所述栅极金属层上表面的保护层。
9.根据权利要求1所述的HEMT器件，其特征在于：所述漏极欧姆接触金属层还延伸至所述第一绝缘层的上表面，所述源极欧姆接触金属层还延伸至所述第一绝缘层的上表面。
10.一种HEMT器件的制作方法，其特征在于，包括以下步骤：
提供一半导体层，所述半导体层包括自下而上依次层叠的第一材料层与第二材料层，所述第一材料层与所述第二材料层的界面处含有二维电子气；
形成至少一栅极结构于所述第二材料层上，所述栅极结构包括自下而上依次层叠的栅极材料层与栅极金属层，所述栅极结构划分为栅极汇流区、四个栅极环区及四个连接区，所述四个栅极环区均匀分布于所述栅极汇流区的四周，每一所述栅极环区通过一所述连接区与所述栅极汇流区连接；
形成覆盖所述栅极结构的第一绝缘层于所述第二材料层上，并形成贯穿所述第一绝缘层的点状漏极接触通孔及环状源极接触通孔以显露所述第二材料层，所述漏极接触通孔位于所述栅极环区围成的区域内，所述源极接触通孔环设于所述栅极环区周围并开设有容许所述连接区穿过的缺口；
形成漏极欧姆接触金属层于所述漏极接触通孔中，并形成源极欧姆接触金属层于所述源极接触通孔中。
11.根据权利要求10所述的HEMT器件的制作方法，其特征在于，还包括以下步骤：
形成覆盖所述漏极欧姆接触金属层、所述源极欧姆接触金属层及所述第一绝缘层的第二绝缘层；
形成源极通孔、漏极通孔及栅极通孔，所述源极通孔位于所述源极欧姆接触金属层上方并贯穿所述第二绝缘层以显露所述源极欧姆接触金属层，所述漏极通孔位于所述漏极欧姆接触金属层上方并贯穿所述第二绝缘层以显露所述漏极欧姆接触金属层，所述栅极通孔位于所述栅极汇流区上方并贯穿所述第一绝缘层与所述第二绝缘层以显露所述栅极金属层；
形成往X方向延伸并在Y方向上间隔设置的源极互连线、漏极互连线及栅极互连线，所述X方向与所述Y方向均平行于所述半导体层所在平面并相互垂直，所述源极互连线还填充进所述源极通孔以与所述源极欧姆接触金属层连接，所述漏极互连线还填充进所述漏极通孔以与所述漏极欧姆接触金属层连接，所述栅极互连线还填充进所述栅极通孔以与所述栅极金属层连接。
12.根据权利要求11所述的HEMT器件的制作方法，其特征在于：还包括于所述源极互连线、所述漏极互连线及所述栅极互连线上方制作漏极焊盘、源极焊盘、栅极焊盘及衬底焊盘的步骤，所述漏极焊盘与所述漏极互连线电连接，所述源极焊盘与所述源极互连线电连接，所述栅极焊盘与所述栅极互连线电连接，所述衬底焊盘与所述半导体层电连接。
CN202211200078.9A 2022-09-29 2022-09-29 一种hemt器件及其制作方法 Pending CN117832255A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211200078.9A CN117832255A (zh) 2022-09-29 2022-09-29 一种hemt器件及其制作方法
PCT/CN2023/111550 WO2024066745A1 (zh) 2022-09-29 2023-08-07 一种hemt器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211200078.9A CN117832255A (zh) 2022-09-29 2022-09-29 一种hemt器件及其制作方法

Publications (1)

Publication Number Publication Date
CN117832255A true CN117832255A (zh) 2024-04-05

Family

ID=90475964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211200078.9A Pending CN117832255A (zh) 2022-09-29 2022-09-29 一种hemt器件及其制作方法

Country Status (2)

Country Link
CN (1) CN117832255A (zh)
WO (1) WO2024066745A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6281054A (ja) * 1985-10-04 1987-04-14 Nec Corp 半導体装置
US4823176A (en) * 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
EP0845815A3 (en) * 1996-11-28 1999-03-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of designing the same and semiconductor integrated circuit device
TWI515903B (zh) * 2013-09-30 2016-01-01 台達電子工業股份有限公司 半導體裝置
CN108493233A (zh) * 2018-05-08 2018-09-04 大连芯冠科技有限公司 可降低导通电阻提高运行可靠性的GaN HEMT器件

Also Published As

Publication number Publication date
WO2024066745A1 (zh) 2024-04-04

Similar Documents

Publication Publication Date Title
US11854926B2 (en) Semiconductor device with a passivation layer and method for producing thereof
US11031327B2 (en) Through vias and methods of formation thereof
CN102893392B (zh) 采用孤岛拓扑结构的高密度氮化镓器件
CN102569297B (zh) 制备准谐振变换器的单片igbt和二极管结构及方法
WO2007013377A1 (ja) 半導体素子及び電気機器
WO2020135464A1 (zh) 沟槽型垂直双扩散金属氧化物半导体场效应晶体管
JP6560059B2 (ja) 半導体装置およびその製造方法
CN1965412B (zh) 互补氮化物晶体管垂直和共用漏极
CN117276335B (zh) 一种具有解耦合反向导通能力的增强型GaN HEMT及其制作方法
CN116504759B (zh) 一种半导体器件及其制备方法
US5888889A (en) Integrated structure pad assembly for lead bonding
CN117832255A (zh) 一种hemt器件及其制作方法
CN116581144A (zh) 宽禁带半导体材料构成的槽栅mosfet器件及其制造方法
CN113035943A (zh) 具有场板结构的hemt器件及其制备方法
WO2022201903A1 (ja) 半導体装置
CN209804659U (zh) 一种igbt芯片的产品结构
US20240203835A1 (en) Semiconductor device
JP2020074382A (ja) 半導体装置
EP4113588A1 (en) Gan device interconnect structure and preparation method therefor
CN219371033U (zh) 栅极边缘化igbt芯片
US20240194746A1 (en) Vertical Semiconductor Power Device and Method for Manufacturing the Same
CN117832254A (zh) 一种GaN基HEMT器件及制作方法
JPH07202202A (ja) 電力用ｍｏｓデバイスチップ及びパッケージアッセンブリ
CN117637475A (zh) 一种高封装功率密度的GaN HEMT器件及其制备方法
CN115841943A (zh) 栅极边缘化igbt芯片的制作方法及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination