CN117832202A - 电容器及其形成方法 - Google Patents
电容器及其形成方法 Download PDFInfo
- Publication number
- CN117832202A CN117832202A CN202211192474.1A CN202211192474A CN117832202A CN 117832202 A CN117832202 A CN 117832202A CN 202211192474 A CN202211192474 A CN 202211192474A CN 117832202 A CN117832202 A CN 117832202A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- forming
- opening
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 76
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000002184 metal Substances 0.000 claims abstract description 90
- 229910052751 metal Inorganic materials 0.000 claims abstract description 90
- 238000005530 etching Methods 0.000 claims abstract description 52
- 239000011810 insulating material Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 claims description 55
- 239000007788 liquid Substances 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000007769 metal material Substances 0.000 claims description 11
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 239000000945 filler Substances 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 abstract description 13
- 239000010410 layer Substances 0.000 description 179
- 238000010586 diagram Methods 0.000 description 6
- 238000007517 polishing process Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 3
- 244000126211 Hericium coralloides Species 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种电容器及其形成方法，其中形成方法包括：提供衬底，衬底包括基底和绝缘材料层，绝缘材料层内具有若干第一开口；在第一开口内形成填充层；采用湿法刻蚀工艺对填充层暴露出第一开口侧壁进行刻蚀处理形成第二开口；在第二开口内形成掩膜层；以掩膜层为掩膜刻蚀绝缘材料层，形成绝缘层；在基底上形成第一金属层。通过采用湿法刻蚀工艺，对填充层暴露出第一开口侧壁进行刻蚀处理，形成第二开口，第二开口大于第一开口的尺寸即为后续形成的绝缘层的厚度尺寸，因此可以通过控制湿法刻蚀工艺的时间，进而控制第二开口大于第一开口的尺寸在较小的范围，避免采用光罩工艺中曝光尺寸局限性，以此减小绝缘层的厚度，进而提升最终形成的电容器的存储密度。
Description
技术领域
本发明涉及半导体制造领域，尤其是涉及一种电容器及其形成方法。
背景技术
电容器是集成电路(简称IC)中的重要组成单元，广泛运用于存储器、微波、射频、智能卡和滤波等芯片中。
随着半导体集成电路制造技术的不断进步，半导体器件的性能也不断提升。集成电路集成度提升过程中对于电容器如何在有限的面积下获得高密度的电容成为一个重要课题。
现有电容器通常包括：结电容器、栅电容器、金属-金属(Intra-metal)电容器等等。其中，在高电容密度的场合，结电容器、栅电容器的线性度及品质因数都较差，且击穿电压低，适用性不强；而金属-金属(Intra-metal)电容器的线性特征要远好于其他类型的电容器，因而具有更好的精度，能更好的满足高电容密度场合的需要。
然而，现有技术中的金属-金属(Intra-metal)电容器的电容密度仍有待提升。
发明内容
本发明解决的技术问题是提供一种电容器及其形成方法，以提升电容器的存储密度。
为解决上述技术问题，本发明的技术方案提供一种电容器，包括：基底；位于所述基底上的第一金属层，所述第一金属层内具有若干第一开口；位于所述第一开口内的第二金属层；位于所述第一金属层和所述第二金属层之间的绝缘层。
可选的，所述绝缘层的厚度为2nm～200nm。
可选的，所述绝缘层的材料包括：氧化硅、氮化硅或碳氧化硅。
可选的，所述第一金属层的材料包括：TaN、Ta或者Cu。
可选的，所述第二金属层的材料包括：TaN、Ta或者Cu。
相应的，本发明还提供一种电容器的形成方法，包括：提供衬底，所述衬底包括基底以及位于所述基底上的绝缘材料层，所述绝缘材料层内具有若干第一开口；在所述第一开口内形成填充层，所述填充层的顶部表面低于所述绝缘材料层的顶部表面；采用各向同性刻蚀，对所述填充层暴露出所述第一开口侧壁进行刻蚀处理，形成第二开口；在所述第二开口内形成掩膜层；以所述掩膜层为掩膜刻蚀所述绝缘材料层，直至暴露出所述基底的顶部表面为止，在所述填充层的侧壁形成绝缘层；在形成所述绝缘层后，在所述基底上形成第一金属层，所述第一金属层覆盖所述绝缘层的侧壁；在形成所述第一金属层之后，去除所述掩膜层。
可选的，所述填充层的材料为金属材料。
可选的，所述填充层的材料包括：Ti、TiN、Ta、TaN、Al、Co或Cu。
可选的，所述填充层的材料为非金属材料，且所述填充层的材料与所述绝缘材料层的材料不同。
可选的，所述填充层的材料包括：硅或氧化硅或氮化硅或碳氧化硅。
可选的，在去除所述掩膜层之后还包括：去除所述填充层；在所述第一开口内形成第二金属层。
可选的，所述绝缘层的厚度为2nm～200nm。
可选的，所述各向同性刻蚀的工艺参数包括：刻蚀溶液包括HF刻蚀液、H2PO4刻蚀液、H2SO4刻蚀液、HCL刻蚀液、H3PO4刻蚀液、HNO3刻蚀液、氨水刻蚀液中的一种或者多种混合液；刻蚀时间为1s～10000s。
可选的，所述绝缘层的材料包括：氧化硅、氮化硅或碳氧化硅。
可选的，所述第一金属层的材料包括：TaN、Ta或者Cu。
可选的，所述第二金属层的材料包括：TaN、Ta或者Cu。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的电容器中，包括：基底；位于所述基底上的第一金属层，所述第一金属层内具有若干第一开口；位于所述第一开口内的第二金属层；位于所述第一金属层和所述第二金属层之间的绝缘层。由于所述绝缘层的厚度是由湿法刻蚀工艺的刻蚀时间决定，因此可以通过控制所述湿法刻蚀工艺的时间，减小所述绝缘层的厚度，进而提升最终形成的所述电容器的存储密度。
本发明技术方案提供的电容器的形成方法中，采用湿法刻蚀工艺，对所述填充层暴露出所述第一开口侧壁进行刻蚀处理，形成第二开口，所述第二开口大于所述第一开口的尺寸即为后续形成的所述绝缘层的厚度尺寸，因此可以通过控制所述湿法刻蚀工艺的时间，进而控制所述第二开口大于所述第一开口的尺寸在较小的范围，避免采用光罩工艺中曝光尺寸局限性，以此减小所述绝缘层的厚度，进而提升最终形成的所述电容器的存储密度。
附图说明
图1是一种MIM电容器的结构示意图；
图2是一种MOM电容器的结构示意图；
图3至图11是本发明一实施例电容器形成方法中各步骤结构示意图；
图12至图13是本发明另一实施例电容器形成方法中各步骤结构示意图。
具体实施方式
如背景技术所述，现有技术中的金属-金属(Intra-metal)电容器的电容密度仍有待提升。现结合附图进行具体说明。
现有的金属-金属(Intra-metal)电容器包括了MIM(metal-insulator-metal)电容器和MOM(metal-oxide-metal)电容器。
图1是一种MIM电容器的结构示意图；图2是一种MOM电容器的结构示意图。
请参考图1，一种MIM电容器100，包括：上电极板101、下电极板102，以及位于所述上电极板101和所述下电极板102之间的电介质层103，所述上电极板101、电介质层103和下电极板102设于半导体器件的层间介质层中(未图示)。在所述上电极板101和所述下电极板102间产生电容器。其中，所述上电极板101和下电极板102通过插塞104分别连接互连线105，从而连接所述MIM电容器100的正负极。
与所述MIM电容器100一致，MOM电容器主要结构同样包括金属层。
请参考图2，一种MOM电容器200，包括：与电源正电极连接的正电极板201和与电源负电极连接的负电极板202；所述正电极板201上还连接有多条正电极条201a，所述正电极条201a成梳齿状排列在所述正电极板201一侧；所述负电极板202上连接有多条负电极条202a，所述负电极条202a成梳齿状排列在正电极板202一侧；所述正电极条201和负电极条202间隔交错排列，且相邻的正电极条201和负电极条202间填充有介电层电容(未图示)。
在占用相同半导体衬底面积条件下，所述MOM电容器200相比于所述MIM电容器100可提供更高的电容密度。然而随着集成电路的尺寸不断缩小化，所述MOM电容器200的尺寸也不断缩小，但基于工艺条件限定，传统工艺形成所述的MOM电容器200较难实现电容密度的提高和调整。
为了解决上述问题，本发明提供一种电容器及其形成方法，采用湿法刻蚀工艺，对所述填充层暴露出所述第一开口侧壁进行刻蚀处理，形成第二开口，所述第二开口大于所述第一开口的尺寸即为后续形成的所述绝缘层的厚度尺寸，因此可以通过控制所述湿法刻蚀工艺的时间，进而控制所述第二开口大于所述第一开口的尺寸在较小的范围，避免采用光罩工艺中曝光尺寸局限性，以此减小所述绝缘层的厚度，进而提升最终形成的所述电容器的存储密度。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图11是本发明一实施例电容器形成方法中各步骤结构示意图。
请参考图3和图4，图4是图3中沿A-A线截面示意图，图4为图3的俯视图，提供衬底，所述衬底包括基底300以及位于所述基底300上的绝缘材料层301，所述绝缘材料层301内具有若干第一开口302。
在本实施例中，所述基底300内具有器件层(未图示)，所述器件层内具有若干器件结构、以及连接所述器件结构的电互连层。
在本实施例中，所述器件结构包括：晶体管、电容结构、电阻结构或电感结构。
在本实施例中，所述绝缘材料层301的材料采用氧化硅；在其他实施例中，所述绝缘材料层的材料还可以采用氮化硅、碳氧化硅及其他低K介质材料。
请参考图5，图5和图4的视图方向一致，在所述第一开口302内形成填充层303，所述填充层303的顶部表面低于所述绝缘材料层301的顶部表面。
在本实施例中，所述在所述第一开口302内形成所述填充层303的方法包括：在所述第一开口302内以及所述绝缘材料层301上形成填充材料层(未图示)；对所述填充材料层进行平坦化处理，直至暴露出所述绝缘材料层301的顶部表面为止，形成初始填充层(未图示)；回刻蚀所述初始填充层，形成所述填充层303。
在本实施例中，所述平坦化处理采用化学机械研磨工艺；在其他实施例中，所述平坦化处理还可以采用刻蚀工艺。
在本实施例中，所述填充层303的材料为金属材料。
在本实施例中，所述填充层303的材料采用TaN/Ta/Cu金属叠层；在其他实施例中，所述填充层的材料还可以采用Ti、TiN、Ta、TaN、Al、Co金属，或者其中部分金属构成的金属叠层。
请参考图6，采用各向同性刻蚀，对所述填充层303暴露出所述第一开口302侧壁进行刻蚀处理，形成第二开口304。
在本实施例中，采用湿法刻蚀工艺，对所述填充层303暴露出所述第一开口302侧壁进行刻蚀处理，形成第二开口304，所述第二开口304大于所述第一开口302的尺寸即为后续形成的绝缘层的厚度尺寸，因此可以通过控制所述湿法刻蚀工艺的时间，进而控制所述第二开口304大于所述第一开口302的尺寸在较小的范围，避免采用光罩工艺中曝光尺寸局限性，以此减小所述绝缘层的厚度，进而提升最终形成的所述电容器的存储密度。
在其他实施例在，也可以采用气相刻蚀工艺。
在本实施例中，所述湿法刻蚀工艺的工艺参数包括：刻蚀溶液包括HF刻蚀液、H2PO4刻蚀液、H2SO4刻蚀液、HCL刻蚀液、H3PO4刻蚀液、HNO3刻蚀液、氨水刻蚀液中的一种或者多种混合液；刻蚀时间为1s～10000s。
在其它实施例中，气相刻蚀所用气体包括HF、H2PO4、H2SO4、HCL、H3PO4、HNO3、NH3或包含上述气体的混合气体。
请参考图7，在所述第二开口304内形成掩膜层305。
在本实施例中，所述掩膜层305的形成方法包括：在所述第二开口304内和所述绝缘材料层301上形成掩膜材料层(未图示)；对所述掩膜材料层进行平坦化处理，直至暴露出所述绝缘材料层301的顶部表面为止，形成所述掩膜层305。
在本实施例中，所述平坦化处理采用化学机械研磨工艺；在其他实施例中，所述平坦化处理还可以采用刻蚀工艺。
在本实施例中，所述掩膜层305的材料与所述绝缘材料层301的材料不同。
在本实施例中，所述掩膜层305的材料采用TiN。
在其他实施例中，所述掩膜层305的材料还可以采用氮化硅、TaN、Si等相对绝缘材料层301具有较高刻蚀选择比的材料。
请参考图8，以所述掩膜层305为掩膜刻蚀所述绝缘材料层301，直至暴露出所述基底300的顶部表面为止，在所述填充层303的侧壁形成绝缘层306。
在本实施例中，所述绝缘层306的厚度为2nm～200nm。
在本实施例中，由于所述绝缘层306是由所述绝缘材料层301形成，因此所述绝缘层306的材料也为氧化硅；在其他实施例中，所述绝缘层的材料还可以采用氮化硅、碳氧化硅及其他低K介质材料。
在本实施例中，以所述掩膜层305为掩膜刻蚀所述绝缘材料层301的工艺采用各向异性的干法刻蚀工艺。
请参考图9，在形成所述绝缘层306后，在所述基底300上形成第一金属层307，所述第一金属层307覆盖所述绝缘层306的侧壁。
在本实施例中，所述第一金属层307的形成方法包括：在所述基底300上和所述掩膜层305上形成第一金属材料层(未图示)；对所述第一金属材料层进行平坦化处理，直至暴露出所述掩膜层305的顶部表面为止，形成所述第一金属层307。
在本实施例中，所述平坦化处理采用化学机械研磨工艺；在其他实施例中，所述平坦化处理还可以采用刻蚀工艺。
所述第一金属层的材料包括：TaN、Ta或者Cu。
在本实施例中，所述第一金属层307的材料采用TaN/Ta/Cu金属叠层。
在其他实施例中，所述第一金属层307材料采用TaN、Ta或Cu的单层金属。
请参考图10和图11，图11是图10沿B-B线截面示意图，图10为图11的俯视图，在形成所述第一金属层307之后，去除所述掩膜层305。
在本实施例中，去除所述掩膜层305的工艺采用化学机械研磨工艺，在去除所述掩膜层305的过程中，还包括去除部分所述第一金属层307、绝缘层306以及填充层303。
在其他实施例，也可以采取干法刻蚀去除所述掩膜层305。
至此，所述电容器形成。
需要说明的是，在后续金属连线的工艺中，会将若干所述填充层303进行互联，进而使得所述电容器中多个电容并联，以提升所述电容器的存储密度。
相应的，本发明实施例中还提供一种电容器，请继续参考图11，包括：基底300；位于所述基底300上的第一金属层307，所述第一金属层307内具有若干第一开口302；位于所述第一开口302内的填充层303；位于所述第一金属层307和所述填充层303之间的绝缘层306。
在本实施例中，所述绝缘层306的厚度为2nm～200nm。
在本实施例中，所述绝缘层306的材料采用氧化硅；在其他实施例中，所述绝缘层的材料还可以采用氮化硅、碳氧化硅及其他低K介质材料。
在本实施例中，所述填充层303的材料采用硅(Si)；在其他实施例中，所述填充层的材料还可以采用氧化硅或氮化硅、碳氧化硅等相对于绝缘层306、第一金属层307有较大刻蚀选择比的材料。
图12至图13是本发明另一实施例电容器形成方法中各步骤结构示意图
本实施例是在上述实施例的基础上对所述电容器的形成方法继续进行说明，与上述实施例不同之处在于：所述填充层303的材料为非金属材料，且所述填充层303的材料与所述绝缘材料层301的材料不同，在去除所述掩膜层305之后(如图11)还包括：去除所述填充层303；在所述第一开口302内形成第二金属层。以下将结合附图对本实施例进行具体说明。
请参考图12，去除所述填充层303。
在本实施例中，所述填充层303的材料为非金属材料，且所述填充层303的材料与所述绝缘材料层301的材料不同。
在本实施例中，所述填充层303的材料采用硅(Si)；在其他实施例中，所述填充层的材料还可以采用氧化硅或氮化硅、碳氧化硅等相对于绝缘层306、第一金属层307有较大刻蚀选择比的材料。
在本实施例中，去除所述填充层303的工艺采用湿法刻蚀工艺或者气相刻蚀工艺。
请参考图13，在所述第一开口302内形成第二金属层308。
在本实施例中，所述第二金属层308的形成方法包括：在所述第一开口302内、所述绝缘层306上以及所述第一金属层307上形成第二金属材料层(未图示)；对所述第二金属材料层进行平坦化处理，直至暴露出所述绝缘层306的顶部表面为止，形成所述第二金属层308。
在本实施例中，所述平坦化处理采用化学机械研磨工艺；在其他实施例中，所述平坦化处理还可以采用刻蚀工艺。
所述第二金属层308的材料包括：TaN、Ta或者Cu。
在本实施例中，所述第二金属层308的材料采用TaN/Ta/Cu金属叠层；在其他实施例中，所述第二金属层308材料采用TaN、Ta或Cu的单层金属。。
相应的，本发明实施例中还提供一种电容器，请继续参考图13，包括：基底300；位于所述基底300上的第一金属层307，所述第一金属层307内具有若干第一开口302；位于所述第一开口302内的第二金属层308；位于所述第一金属层307和所述第二金属层308之间的绝缘层306。
在本实施例中，所述绝缘层306的厚度为2nm～200nm。
在本实施例中，所述绝缘层306的材料采用氧化硅；在其他实施例中，所述绝缘层的材料还可以采用氮化硅、碳氧化硅及其他低K介质材料。
在本实施例中，所述第一金属层307的材料采用TaN/Ta/Cu金属叠层；在其他实施例中，所述填充层的材料还可以采用Ti、TiN、Ta、TaN、Al、Co金属，或者其中部分金属构成的金属叠层。
在本实施例中，所述第二金属层308的材料采用TaN/Ta/Cu金属叠层；在其他实施例中，所述填充层的材料还可以采用Ti、TiN、Ta、TaN、Al、Co金属，或者其中部分金属构成的金属叠层。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (16)
1.一种电容器，其特征在于，包括：
基底；
位于所述基底上的第一金属层，所述第一金属层内具有若干第一开口；
位于所述第一开口内的第二金属层；
位于所述第一金属层和所述第二金属层之间的绝缘层。
2.如权利要求1所述的电容器，其特征在于，所述绝缘层的厚度为2nm～200nm。
3.如权利要求1所述的电容器，其特征在于，所述绝缘层的材料包括：氧化硅、氮化硅或碳氧化硅。
4.如权利要求1所述的电容器，其特征在于，所述第一金属层的材料包括：
TaN、Ta或者Cu。
5.如权利要求1所述的电容器，其特征在于，所述第二金属层的材料包括：
TaN、Ta或者Cu。
6.一种电容器的形成方法，其特征在于，包括：
提供衬底，所述衬底包括基底以及位于所述基底上的绝缘材料层，所述绝缘材料层内具有若干第一开口；
在所述第一开口内形成填充层，所述填充层的顶部表面低于所述绝缘材料层的顶部表面；
采用各向同性刻蚀，对所述填充层暴露出所述第一开口侧壁进行刻蚀处理，形成第二开口；
在所述第二开口内形成掩膜层；
以所述掩膜层为掩膜刻蚀所述绝缘材料层，直至暴露出所述基底的顶部表面为止，在所述填充层的侧壁形成绝缘层；
在形成所述绝缘层后，在所述基底上形成第一金属层，所述第一金属层覆盖所述绝缘层的侧壁；
在形成所述第一金属层之后，去除所述掩膜层。
7.如权利要求6所述的电容器的形成方法，其特征在于，所述填充层的材料为金属材料。
8.如权利要求7所述的电容器的形成方法，其特征在于，所述填充层的材料包括：Ti、TiN、Ta、TaN、Al、Co或Cu。
9.如权利要求6所述的电容器的形成方法，其特征在于，所述填充层的材料为非金属材料，且所述填充层的材料与所述绝缘材料层的材料不同。
10.如权利要求9所述的电容器的形成方法，其特征在于，所述填充层的材料包括：硅或氧化硅或氮化硅或碳氧化硅。
11.如权利要求9所述的电容器的形成方法，其特征在于，在去除所述掩膜层之后还包括：去除所述填充层；在所述第一开口内形成第二金属层。
12.如权利要求6所述的电容器的形成方法，其特征在于，所述绝缘层的厚度为2nm～200nm。
13.如权利要求6所述的电容器的形成方法，其特征在于，所述各向同性刻蚀的工艺参数包括：刻蚀溶液包括HF刻蚀液、H2PO4刻蚀液、H2SO4刻蚀液、HCL刻蚀液、H3PO4刻蚀液、HNO3刻蚀液、氨水刻蚀液中的一种或者多种混合液；刻蚀时间为1s～10000s。
14.如权利要求6所述的电容器的形成方法，其特征在于，所述绝缘层的材料包括：氧化硅、氮化硅或碳氧化硅。
15.如权利要求6所述的电容器的形成方法，其特征在于，所述第一金属层的材料包括：TaN、Ta或者Cu。
16.如权利要求11所述的电容器的形成方法，其特征在于，所述第二金属层的材料包括：TaN、Ta或者Cu。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211192474.1A CN117832202A (zh) | 2022-09-28 | 2022-09-28 | 电容器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211192474.1A CN117832202A (zh) | 2022-09-28 | 2022-09-28 | 电容器及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117832202A true CN117832202A (zh) | 2024-04-05 |
Family
ID=90523294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211192474.1A Pending CN117832202A (zh) | 2022-09-28 | 2022-09-28 | 电容器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117832202A (zh) |
-
2022
- 2022-09-28 CN CN202211192474.1A patent/CN117832202A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7033882B2 (en) | Method of forming on-chip decoupling capacitor by selectively etching grain boundaries in electrode | |
| JP5744790B2 (ja) | 集積回路とその方法 | |
| CN109473486B (zh) | 一种电容器结构及其制作方法 | |
| CN111211092A (zh) | 半导体结构及其形成方法 | |
| US6825080B1 (en) | Method for forming a MIM capacitor | |
| US20090111234A1 (en) | Method for forming min capacitor in a copper damascene interconnect | |
| CN117832202A (zh) | 电容器及其形成方法 | |
| CN117651477A (zh) | 半导体结构的形成方法 | |
| US7956398B2 (en) | Capacitor of semiconductor device and method of fabricating the same | |
| KR101557871B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100515378B1 (ko) | 박막 커패시터 제조 방법 | |
| KR100954909B1 (ko) | Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법 | |
| KR101147387B1 (ko) | 반도체 소자의 제조방법 | |
| CN212676255U (zh) | 半导体器件 | |
| US20070145599A1 (en) | Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same | |
| US20230395649A1 (en) | Metal-insulator-metal (mim) capacitor module | |
| US20040137680A1 (en) | Manufacturing method of semiconductor device | |
| US20240222422A1 (en) | Multistack metal-insulator-metal (mim) structure using spacer formation process for heterogeneous integration with discrete capacitors | |
| KR100678298B1 (ko) | 트랜치 구조의 금속-절연체-금속 커패시터 제조 방법 | |
| KR100607662B1 (ko) | 메탈 절연체 메탈 커패시터 형성방법 | |
| CN116133513A (zh) | 一种半导体结构的形成方法 | |
| CN117479824A (zh) | 半导体结构及其形成方法 | |
| CN118175841A (zh) | 半导体结构及其形成方法 | |
| KR100667914B1 (ko) | 수평구조의 엠아이엠 캐패시터 및 그 제조 방법 | |
| KR100843940B1 (ko) | 반도체소자의 캐패시터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |