CN117832199A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN117832199A
CN117832199A CN202211184714.3A CN202211184714A CN117832199A CN 117832199 A CN117832199 A CN 117832199A CN 202211184714 A CN202211184714 A CN 202211184714A CN 117832199 A CN117832199 A CN 117832199A
Authority
CN
China
Prior art keywords
sealing layer
substrate
layer
opening
conductive strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211184714.3A
Other languages
English (en)
Inventor
李承炫
朴星焕
徐仁镐
李春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jcet Xingke Jinpeng Korea Co ltd
Original Assignee
Jcet Xingke Jinpeng Korea Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jcet Xingke Jinpeng Korea Co ltd filed Critical Jcet Xingke Jinpeng Korea Co ltd
Priority to CN202211184714.3A priority Critical patent/CN117832199A/zh
Priority to TW112131294A priority patent/TWI837058B/zh
Priority to KR1020230116261A priority patent/KR20240043681A/ko
Priority to US18/469,572 priority patent/US20240105638A1/en
Publication of CN117832199A publication Critical patent/CN117832199A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请提供了一种半导体器件，该半导体器件包括：基板，所述基板包括导电图案和导电图案上的导电条；基板上的至少一个电子元件；密封层，所述密封层形成在基板上并覆盖所述至少一个电子元件，至少部分地在基板上方延伸的屏蔽层，基板包括在导电条的至少一部分上方的开口，该部分暴露于密封层和基板，屏蔽层在开口内延伸且在开口内与导电条电连接，其中开口邻近密封层或通过密封层中的孔口延伸。

Description

半导体器件及其制造方法
技术领域
本申请总体上涉及半导体技术，更具体地，涉及一种半导体器件及制造半导体器件的方法。
背景技术
对于电子产品中的电子元件，需要进行电磁干扰(EMI)屏蔽，以防止受到电磁场、静电场等的干扰。此外，电子元件的EMI屏蔽通常需要经由接触垫通过接地槽接地。由于密封剂或其他模塑料沉积在电子元件上以形成用于提供电气隔离的密封层，并且当一些熔融塑料从模腔逸出时会发生模具溢料，因此接地槽必须布置在距密封层边缘一定距离处。如图1所示，在半导体封装10中，由于模具溢料问题，密封层2和接地槽3之间需要至少350μm的距离A。这阻碍了半导体封装的形状因数的进一步改进。例如，这也可能增加由屏蔽层6屏蔽的电子元件1和其他未屏蔽的电子元件5(例如安装在同一基板4上的板对板连接器)之间的距离，这是不希望的。
因此，需要一种用于制造具有屏蔽层的半导体器件的改进方法。
发明内容
本申请的目的是提供一种半导体器件以及一种用于制造所述半导体器件的方法。
根据本申请的一个方面，提供了一种半导体器件。该半导体器件包括：基板，所述基板包括互连结构和连接到互连结构的导电条；基板上的至少一个电子元件；密封层，所述密封层形成在基板上并覆盖所述至少一个电子元件，至少部分地在基板上方延伸的屏蔽层，基板包括在导电条的至少一部分上方的开口，该部分暴露于密封层和基板，屏蔽层在开口内延伸且在开口内与导电条电连接，其中开口邻近密封层或通过密封层中的孔口延伸。
根据本申请的另一方面，提供了一种制造半导体器件的方法。该方法包括：提供基板，所述基板包括互连结构和连接到互连结构的导电条；在基板上形成至少一个电子元件；形成密封层，所述密封层覆盖至少一个电子元件；去除密封层的一部分和基板的至少部分位于密封层的一部分下方的一部分，以暴露导电条的至少一部分；在基板上沉积导电材料以在基板上形成屏蔽层，其中屏蔽层至少部分地在导电条的暴露于密封层和基板的一部分上方延伸以与导电条电连接。
应当理解，前面的一般性描述和下面的详细描述都只是示例性和说明性的，而不是对本发明的限制。此外，并入并构成本说明书一部分的附图示出了本发明的实施例并且与说明书一起用于解释本发明的原理。
附图说明
本文引用的附图构成说明书的一部分。除非详细的描述另有明确说明，附图中所示的特征仅示出了本申请的一些实施例而不是本申请的所有实施例，说明书的读者不应做出相反的暗示。
图1是示出***级封装(SiP：System-in-Package)模块。
图2A至2C分别示出根据本申请一个实施例的制造半导体器件的工艺的各个步骤的局部截面图，即分别在激光切割之前和之后、以及在屏蔽层的沉积之后。图2D是示出图2C所示的半导体器件的变体的截面图。
图3是示出根据本申请一个实施例的与半导体器件集成的SiP模块的局部截面图。
图4A和4B是示出根据本申请另一个实施例的用于制造半导体器件的工艺的步骤的部分截面图。
图5A和5B是示出根据本申请的实施例的激光切割之前和之后的两个示例性密封层的显微图像。
图6A到6C是示出根据本申请的实施例的一些示例性半导体器件。
在整个附图中将使用相同的附图标记来表示相同或相似的部分。
具体实施方式
以下本申请的示例性实施例的详细描述参考了构成描述的一部分的附图。附图示出了其中可以实践本申请的具体示例性实施例。包括附图在内的详细描述足够详细地描述了这些实施例，以使本领域技术人员能够实践本申请。本领域技术人员可以进一步利用本申请的其他实施例，并在不脱离本申请的精神或范围的情况下进行逻辑、机械等变化。因此，以下详细描述的读者不应以限制性的方式解释该描述，并且仅以所附权利要求限定本申请的实施例的范围。
在本申请中，除非另有明确说明，否则使用的单数包括了复数。在本申请中，除非另有说明，否则使用“或”是指“和/或”。此外，使用的术语“包括”以及诸如“包含”和“含有”的其他形式不是限制性的。此外，除非另有明确说明，诸如“元件”或“组件”之类的术语覆盖了包括一个单元的元件和组件，以及包括多于一个子单元的元件和组件。此外，本文使用的章节标题仅用于组织目的，不应解释为限制所描述的主题。
如本文所用，空间上相对的术语，例如“下方”、“下面”、“上方”、“上面”、“上”、“上侧”、“下侧”、“左侧”、“右侧”、“竖直”、“水平”、“侧方”等等，可以在本文中使用，以便于描述如附图中所示的一个元件或特征与另一元件或特征的关系。除了图中描绘的方向之外，空间相对术语旨在涵盖设备在使用或操作中的不同方向。该器件可以以其他方式定向(旋转90度或在其他方向)，并且本文使用的空间相关描述同样可以相应地解释。应该理解，当一个元件被称为“连接到”或“耦接到”另一个元件时，它可以直接连接到或耦接到另一个元件，或者可以存在中间元件。
如前所述，因为在注塑成型工艺期间一些熔融密封剂材料可能从模腔中逸出，对于半导体器件的密封层可能发生模具溢料。逸出的密封剂材料可能不希望地需要更多围绕要形成的密封层的空间。为了解决这个问题，本申请的发明人构思了一种在模制工艺之后使用激光烧蚀去除不需要的密封剂材料的方法。
图2A至2C是示出根据本申请一个实施例的用于制造半导体器件的工艺的各个步骤的截面图。该工艺可以在需要进一步密封以提高其耐用性和可靠性的半导体器件100上实施。
如图2A所示，半导体器件100包括基板102。基板102可以是印刷电路板或可以支撑和互连各种电子元件的其他合适的基板。在图2A所示的实施例中，基板102包括基底层111、顶层122以及形成在基板102中、尤其是基底层111内部的一个或多个互连结构103。基底层111例如是绝缘层且顶层122例如是钝化层。在一些实施例中，基板102可以包括一个或多个预浸渍的聚四氟乙烯、FR-4、FR-1、CEM-1或CEM-3与酚醛棉纸、环氧树脂、树脂、编织玻璃、磨砂玻璃、聚酯和其他增强纤维或织物的组合的层压层。基板也可以是多层柔性层压板、陶瓷、覆铜层压板或玻璃。一个或多个互连结构103可以包括接触焊盘、导电迹线和导电通孔，其根据需要配置以实现期望的信号路由。钝化层可以由用于钝化层的任何合适材料形成，包括以上关于一个或多个绝缘层提及的那些。
导电条110形成在基板102内，例如至少部分地在基底层111的最顶部内。导电条110可以形成在基板102中的一个或多个互连结构103上，用于例如抬高互连结构103的导电表面以电耦合到地电位或其他电压参考。当从半导体器件100的顶部观察时，导电条110和互连结构103优选地被顶层122完全覆盖以保持它们与外部环境电隔离。在一些实施例中，导电条110可以是预先形成的金属条或其他类似结构，其可以连接到形成在基板102上的互连结构103。备选地，可以使用剥离工艺或其他适合的金属沉积和图案化工艺将导电条110沉积在基板102上。例如，导电条110可以由铜、铝、银或其他合适的金属材料制成。在一些实施例中，导电条110可以是互连结构103的一部分，导电条110是互连结构103的最顶部。
导体装置100包括安装在基板102上的至少一个电子元件104。在一些实施例中，电子元件104可以是没有任何封装材料的半导体裸片，而在一些其他实施例中，电子元件104可以是半导体封装。在一些实施例中，所述至少一个电子组件104可以包括数字信号处理器(DSP)、微控制器、微处理器、网络处理器、电源管理处理器、音频处理器、视频处理器、RF电路、无线基带片上***(SoC)处理器、传感器、存储器控制器、存储器设备、专用集成电路等。电子元件还可以包括分立元件，例如电阻器、电容器、电感器等。
密封层112通过模制形成在基板102上以覆盖电子元件104。例如，密封层112可以使用压缩模制、传递模制或液体密封剂模制来沉积在基板102上。在一些实施例中，密封层112例如可以由聚合物复合材料制成，例如带填料的环氧树脂、带填料的环氧丙烯酸酯、或带有适当填料的聚合物。密封层112优选地是非导电的。这种层还可以提供结构支撑和/或保护电子元件免受外部元件或污染物的影响。密封层112可以沉积有屏蔽层，如下文将更详细地阐述。密封层112可保护电子元件104免受外界环境影响。在一些实施例中，可以对密封层112进行研磨操作以减小密封层112的厚度，并且可选地以暴露电子元件104。
通常，密封层112可以使用注塑成型工艺形成，其中使用模具盖或模套(未示出)。在模制工艺过程中，模具盖可以覆盖至少一个电子元件104并将它们容纳在模腔内。为便于在注塑成型工艺后去除模具盖，模腔通常具有截头形状，例如截棱柱。在图2A所示的实施例中，形成的密封层112可以具有截棱柱的形状，具有包括侧壁118的倾斜***部分。侧壁118限定密封层112的侧表面112b。然而，在一些其他实施例中，密封层112可具有大致垂直的侧壁。
如图2A所示，密封层112与导电条110部分重叠，其中一部分直接在导电条110上方。例如，侧壁118可以直接在导电条110上方。由于侧壁118是发生模具溢料的密封层112的部分，需要(尤其是在侧壁118的脚部处)去除侧壁118的至少一部分以解决模具溢料问题。因此，如图2A和图2B所示，可以通过激光L去除密封层112的位于侧壁118的脚部处的部分131和基板102的主要位于部分131下方的部分133，以从密封层112和基板102暴露导电条110。在一些实施例中，激光L可以是二极管泵浦固态(DPSS)激光、具有ArF、KrF、XeCl、XeF或其他合适的准分子、紫外、可见、红外的激态激光、掺有钕、铒、镱或其他合适材料的钇铝石榴石(YAG)激光，或具有ps、ns、ps或fs脉冲的CO2激光。可以根据需要使用各种透镜，例如聚焦镜、准直镜、复消色差镜、消色差镜。镜子、扫描仪、狭缝、滤光片或其他合适的装置可用于将来自激光的光信号引导或调节到基板102上的期望位置。在一些其他实施例中，该方法可以包括在激光切割之前在基板上方设置掩模。
密封层112的去除部分131可以至少包括侧壁118的下部。如图2B所示，在基板102中，开口132形成于导电条110的暴露于密封层112和基板102的部分113上方。开口132的宽度w小于图2A和2B所示实施例中的侧壁118的宽度u。然而，在其他示例中可以调整开口132的宽度w。可见，开口132不与由密封层112所密封的任何电子元件104重叠，以避免激光L对元件104造成损坏。另外，开口132也不会暴露整个导电条110，而是导电条110的足以用于接地目的的一部分。在下文中，将导电条110暴露于密封层112和基板102的部分也称为导电条110的暴露部分113。优选地，导电条110的暴露部分113位于导电条110的顶表面110a上。应当理解的是，部分113可以随后被不同于密封层和基板的一层或多层覆盖，例如下面将参照图2C更详细地阐述屏蔽层。屏蔽层可以与导电条110接触，例如在暴露部分113的整个表面上。
在图2A和2B的实施例中，激光L沿垂直于基板102的顶表面102a的方向切割密封层112与基板102。激光L到达密封层112的下表面112c，进而在激光烧蚀结束时到达导电条110。可以理解的是，导电条110可以在激光切割过程中用作烧蚀停止层。例如，当导电条110被暴露并且被与激光L通信的光学显微镜实时检测到时，激光烧蚀可以停止。
在一些实施例中，选择开口132的宽度w和激光切割的位置使得侧壁118变成有角度的。在图2B的实施例中，在激光切割之后，侧表面112b可以包括上部或上侧表面141和下部或下侧表面142。上侧表面141是倾斜的，而下侧表面142与密封层112的底表面112c垂直。密封层112的上侧表面141和下侧表面142可以位于脊部128的相对侧上，脊部128平行于密封层112的底表面112c延伸。开口132的内表面172可以通过下侧表面142至少部分地延伸。就通过另一表面延伸或至少部分延伸的表面而言，应当理解由这些表面限定的平面至少部分地重合。表面和因此平面可以是平坦的或非平坦的，例如弯曲的。侧表面的倾斜角应理解为侧表面与密封层112的底表面112c之间的角度。
如图2C和2D所示，然后可以将屏蔽层114沉积到基板102上。屏蔽层114屏蔽由电子元件104引起或产生的EMI。屏蔽层114可以通过沉积导电材料到基板上来形成，导电材料例如是Al、Cu、Sn、Ni、Au、Ag、或任何其他适用于电磁干扰(EMI)屏蔽的材料。在一些实施例中，可以使用溅射工艺或其他类似的化学或物理气相沉积工艺来形成屏蔽层114。屏蔽层114可以完全填充或部分填充基板102中的开口132并与被开口132暴露的导电条110连接。这样，导电条110可以将屏蔽层114与基板102内部的互连结构103互连。在一些实施例中，可以可选地使用沉积掩模(未示出)来允许屏蔽层114选择性地形成在基板102上。优选地，在开口132的与密封层112相对的一侧上，屏蔽层114在基板102的顶表面102a邻近开口132的部分上覆盖顶表面102a。
屏蔽层114优选地完全覆盖密封层112(除了其底表面112c)并在密封层112与开口132之间连续延伸。导电材料可与导电条的顶表面110a接触。因此，开口132可以形成接地槽。因此可以避免由于模具溢料问题导致的导电条110的暴露部分113和密封层112之间的间隙。优选地，屏蔽层114完全覆盖导电条110的暴露部分113和开口132的内表面172。在如图2C所示的一些实施例中，开口132中的屏蔽层114的厚度e可以小于开口132的高度h(即基板102的顶表面102a因此高于开口132中的屏蔽层114的顶表面114a)。
在如图2D所示的变体中，导电材料完全填充开口132。开口132中的屏蔽层114的厚度e优选大于开口132的高度h。因此，开口132中的屏蔽层114的顶表面114a突出于基板102的顶表面102a之上。
除了被屏蔽层114覆盖的电子元件104之外，半导体器件还可以包括一个或多个非屏蔽电子元件105，由于它们在半导体器件100中的相应功能，它们可能对EMI屏蔽具有不同的要求，如图3所示。在一些实施例中，非屏蔽电子元件105可以包括板对板连接器、天线或不需要EMI屏蔽的其他元件。屏蔽电子元件104与非屏蔽电子元件105优选地位于开口132的相对侧上。因此，形成在基板102上的屏蔽层114可为不延伸于整个基板102的部分屏蔽层。例如，可以使用沉积掩模(未示出)来覆盖电子元件105，但暴露基板102上的其他元件。因此，可以选择性地形成屏蔽层114以不覆盖电子元件105。
可以看出，由于导电条110上方的开口132形成为邻近密封层112而不是距离密封层112一段距离，所以屏蔽电子元件104和非屏蔽电子元件105之间的距离可以减少。以此方式，例如在非屏蔽电子元件105的与屏蔽电子元件104相对的一侧的区域中，封装形状因数得以改善。如图3所示，半导体器件100可以是***级封装(SiP)模块的形式，即***的各种元件可以集成在半导体器件100内。
图4A和4B是示出根据本申请另一个实施例的用于制造半导体器件的工艺的步骤的截面图。
如图4A和4B所示，可以选择开口232的宽度w和激光切割的位置，使得在激光切割之后在密封层212中形成孔口246。孔口246在密封层212的侧表面212b和底表面212c之间延伸。换言之，基板202内的开口232可以通过密封层212内的孔口246向上延伸，因此，开口232的内表面272通过孔口246的内表面282延伸。当密封层212在注塑成型工艺期间在基板上的相对较大的表面上流动并且不需要去除所有从模具盖中逸出的密封剂材料时，该实施例是特别有利的。在所示实施例中，孔口246和开口232在垂直于密封层212的底表面212c的方向上延伸。
屏蔽层214进一步沉积在基板202上以完全覆盖密封层212(除了其底表面212c)并在密封层212和开口232之间连续延伸。屏蔽层214优选地完全覆盖孔口246的内表面282和开口232的内表面272。
通过提供暴露于密封层和基板并被屏蔽用于接地的导电条的与密封层相邻或在密封层中的孔口下方的部分，屏蔽电子元件和最终其他非屏蔽元件(例如板对板(B2B)区域中的B2B连接器)之间的距离可能会减小。以这种方式，增加了该区域中的元件数量或获得了元件尺寸优势，这允许改善半导体器件的形状因数。因此，本发明使得在封装设计期间应用小形状因数或安装更多元件或考虑更大尺寸的元件成为可能。
图5A和5B是示出根据本申请的实施例的在激光切割之前和之后的两个示例性密封层的显微图像。
如图5A和5B所示，密封层312以类似于图2A和2B所示实施例的方式被切割，其中侧表面312b与上侧表面341成角度，上侧表面341与密封层312的底表面312c形成倾斜角β，并且下侧表面342与密封层312的底表面312c形成倾斜角α。β小于α，并且在图5A和5B的所示实施例中，角度α和β都是锐角。在图示的实施例中，倾斜角α对应于激光切割的角度，并且激光切割的宽度对应于密封层312的去除部分331的下表面的宽度d。激光切割的角度和宽度可以变化而不超出本发明的范围。激光切割的角度α优选地在80°和90°之间。这样的角度范围在适当的情况下限制了开口和孔口在平行于基板的方向上的延伸，因此使得更容易沿着导电条定位暴露部分。这样的角度范围也使得激光切割更容易进行，因为激光束到达导电条行进的距离相对较短。进一步地，这样的角度范围也使得激光切割后的开口内的屏蔽层更容易均匀沉积，因为开口内表面的倾斜角度相对较小，因此更容易接近。
在一些实施例中，嵌入半导体器件的基板内的导电条可以是单个导电条，其宽度基本上等于半导体器件的宽度，如图6A所示。在一些其他实施例中，导电条可以具有替代形式或图案。图6B和6C是示出根据本申请实施例的两个其他半导体器件。如图6B所示，导电条可以具有比图6A中所示的导电条更小的宽度，因此它可以在基板上占据更小的占位面积。在图6C中，半导体器件可以包括多个分离的导电条，所有的导电条都可以被屏蔽层(未示出)覆盖和连接。一个或多个导电条的一个或多个暴露部分的数量和布置也可以改变。
本文的讨论包括许多说明性附图，这些说明性附图显示了半导体器件的各个部分及制造所述半导体器件的方法。为了说明清楚起见，这些图并未显示每个示例组件的所有方面。本文提供的任何示例组件和/或方法可以与本文提供的任何或所有其他组件和/或方法共享任何或所有特征。
本文已经参照附图描述了各种实施例。然而，显然可以对其进行各种修改和改变，并且可以实施另外的实施例，而不背离如所附权利要求中阐述的本发明的更广泛范围。此外，通过考虑说明书和本文公开的本发明的一个或多个实施例的实践，其他实施例对于本领域技术人员将是明显的。因此，本申请和本文中的实施例旨在仅被认为是示例性的，本发明的真实范围和精神由所附示例性权利要求的列表指示。

Claims (16)

1.一种半导体器件，其特征在于，所述半导体器件包括：
基板，所述基板包括互连结构和连接到所述互连结构的导电条；
所述基板上的至少一个电子元件；
密封层，所述密封层形成在所述基板上并覆盖所述至少一个电子元件，
至少部分地在所述基板上方延伸的屏蔽层，所述基板包括在所述导电条的至少一部分上方的开口，所述部分暴露于所述密封层和所述基板，所述屏蔽层在所述开口内延伸且在所述开口内与所述导电条电连接，
其中，所述开口邻近所述密封层或通过所述密封层中的孔口延伸。
2.根据权利要求1所述的器件，其特征在于，所述开口的内表面通过所述密封层的孔口的内表面延伸。
3.根据权利要求1所述的器件，其特征在于，所述密封层的孔口在所述密封层的侧表面和底表面之间延伸。
4.根据权利要求1所述的器件，其特征在于，所述屏蔽层完全覆盖所述孔口的所述内表面。
5.根据权利要求1所述的器件，其特征在于，所述开口与所述密封层的侧壁相邻，所述侧壁成角度。
6.根据权利要求5所述的器件，其特征在于，所述密封层的侧表面包括上侧表面和下侧表面，所述下侧表面的倾斜角大于所述上侧表面的倾斜角。
7.根据权利要求5所述的器件，其特征在于，所述密封层的侧表面包括上侧表面和下侧表面，所述下侧表面垂直于所述密封层的底表面。
8.根据权利要求1所述的器件，其特征在于，所述器件为***级封装模块，所述器件在所述基板上、在开口与所述密封层相对的一侧上包括板对板连接器。
9.根据权利要求1所述的器件，其特征在于，所述屏蔽层在所述密封层和所述开口之间连续延伸。
10.根据权利要求9所述的器件，其特征在于，所述屏蔽层除了所述密封层的底表面之外完全覆盖所述密封层。
11.一种制造半导体器件的方法，其特征在于，所述方法包括：
提供基板，所述基板包括互连结构和连接到所述互连结构的导电条；
在所述基板上形成至少一个电子元件；
形成密封层，所述密封层覆盖所述至少一个电子元件；
去除所述密封层的一部分和所述基板的至少位于所述密封层的一部分下方的一部分，以暴露所述导电条的至少一部分；
在所述基板上沉积导电材料以在所述基板上形成屏蔽层，其中所述屏蔽层至少部分地在所述导电条的暴露于所述密封层和所述基板的一部分上方延伸以与所述导电条电连接。
12.根据权利要求11所述的方法，其特征在于，所述密封层形成为与所述导电条至少部分重叠。
13.根据权利要求11所述的方法，其特征在于，所述密封层使用压缩模制、传递模制或液体密封剂模制来沉积在所述基板上。
14.根据权利要求11所述的方法，其特征在于，所述方法包括通过激光切割去除所述密封层的一部分和所述基板的一部分。
15.根据权利要求11所述的方法，其特征在于，所述方法包括在所述基板上、在所述导电条的暴露于所述密封层和所述基板的一部分的与所述密封层相对的一侧上提供板对板连接器。
16.根据权利要求11所述的方法，其特征在于，所述基板包括基底层和位于所述基底层上方的顶层，所述方法包括在所述基底层中形成所述互连结构并且在所述互连结构上设置所述导电条，然后在所述基底层上方形成所述顶层以覆盖所述导电条和导电图案。
CN202211184714.3A 2022-09-27 2022-09-27 半导体器件及其制造方法 Pending CN117832199A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202211184714.3A CN117832199A (zh) 2022-09-27 2022-09-27 半导体器件及其制造方法
TW112131294A TWI837058B (zh) 2022-09-27 2023-08-21 半導體器件及其製造方法
KR1020230116261A KR20240043681A (ko) 2022-09-27 2023-09-01 반도체 디바이스 및 그 제조 방법
US18/469,572 US20240105638A1 (en) 2022-09-27 2023-09-19 Semiconductor device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211184714.3A CN117832199A (zh) 2022-09-27 2022-09-27 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN117832199A true CN117832199A (zh) 2024-04-05

Family

ID=90359809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211184714.3A Pending CN117832199A (zh) 2022-09-27 2022-09-27 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US20240105638A1 (zh)
KR (1) KR20240043681A (zh)
CN (1) CN117832199A (zh)
TW (1) TWI837058B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8212340B2 (en) * 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US9826630B2 (en) * 2014-09-04 2017-11-21 Nxp Usa, Inc. Fan-out wafer level packages having preformed embedded ground plane connections and methods for the fabrication thereof
KR102634389B1 (ko) * 2016-09-07 2024-02-06 삼성전자주식회사 반도체 패키지 및 그의 제조 방법

Also Published As

Publication number Publication date
TW202414780A (zh) 2024-04-01
KR20240043681A (ko) 2024-04-03
US20240105638A1 (en) 2024-03-28
TWI837058B (zh) 2024-03-21

Similar Documents

Publication Publication Date Title
US9560740B2 (en) Circuit module and method of manufacturing same
JP5767268B2 (ja) 回路モジュール及びその製造方法
US9055682B2 (en) Circuit module
JP5466785B1 (ja) 回路モジュール及びその製造方法
US9101050B2 (en) Circuit module having electrical shield
RU2297736C2 (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
US9807916B2 (en) Circuit module and method of producing the same
US10834821B2 (en) Electronic circuit module
US20130271928A1 (en) Circuit module and method of manufacturing the same
US20100109132A1 (en) Chip package and manufacturing method thereof
CN103053021A (zh) 电子元器件及其制造方法
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
JP2015062208A (ja) 回路モジュール
JP2015072935A (ja) 回路モジュール及びその製造方法
JP7494432B2 (ja) 電子素子モジュール及びその製造方法
JP2002529920A (ja) グラウンド・プレーンを接続された電気部品および電気回路モジュール
KR20210020450A (ko) 전자 소자 모듈 및 이를 구비하는 전자 기기
KR101141443B1 (ko) 반도체 패키지의 제조 방법
TWI837058B (zh) 半導體器件及其製造方法
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
KR20200011180A (ko) 전자 소자 모듈
KR102505198B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20200090718A (ko) 전자 소자 모듈
JP4605945B2 (ja) 多数個取り配線基板、電子装置の製造方法
KR102297901B1 (ko) 전자 소자 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination