CN117810232A - 基于地址分发机制控制的雪崩二极管传感器 - Google Patents

Abstract

本发明提供了一种基于地址分发机制控制的雪崩二极管传感器，包括制备于传感器芯片上的SPAD像元二维阵列，所述SPAD像元二维阵列包括：排布于传感器芯片上的SPAD像元；用于集中摆放多个SPAD像元控制检测电路的AFE集中摆放区；还包括配置于传感器芯片上的若干地址选择器，所述地址选择器对应SPAD像元二维阵列的一行或几行设置，被配置为从地址总集合的n个地址中选出若干个地址作为一个地址包，并通过一根以上地址线将所述地址包中的地址分发至所述AFE集中摆放区；所述AFE集中摆放区基于多根地址线控制对应的多行像元。本发明通过增加地址分发机制，在实现对多行像元控制的同时可以有效利用非感光区的面积进行配线，并且可通过复用等方式减少配线。

Description

基于地址分发机制控制的雪崩二极管传感器

技术领域

本发明涉及半导体技术领域，具体涉及一种基于地址分发机制控制的雪崩二极管传感器。

背景技术

雪崩二极管包括APD和SPAD。其中APD是雪崩光电二极管(Avalanche Photodiode)的缩写，SPAD是单光子雪崩二极管的首字母缩写(Single Photon Avalanche Diode)。其基本工作原理是将APD或SPAD反向偏置于雪崩电压Vbd之上，使其发生雪崩现象。通过该现象实现光信号的迅速放大。

实际工作时，SPAD相当于一个被反向偏置的PN结。反向偏置电压的大小为在雪崩电压Vbd基础上再叠加一个过载电压Vex。于是，这个PN结就会工作于盖革(Geiger)模式。附图1表示的是SPAD的3个工作状态。初期状态1是加了偏置电压后，SPAD进入了OFF状态。当该状态受到触发(Trigger)后产生雪崩击穿，于是SPAD进入了大电流的ON状态2。当SPAD工作于盖革模式时，光增益为无限大。该无限大的增益是由半导体内的碰撞离化现象(impactionization)所产生的。该现象所产生的大电流虽然叫做击穿，但是由于大量的电子并不会破坏晶体结构，所以并没有器件的损伤。最后，这个大电流会降低SPAD的偏置电压，把SPAD带入到状态3。

如附图2所示为SPAD的AFE所包含的电路例。SPAD在发生雪崩之后，二极管两端的电荷随着雪崩电流减小。把SPAD带入到状态3，这个过程是退火过程。退火结束后，需要再次把SPAD加上过电压Vex，这个过程是复位过程。通常，需要一个复位电路把Vex和SPAD进行连接。而这个复位电路可以有主动复位电路和被动复位电路。对于复位电路来说，在设计的时候需要考虑到退火功能。有时候也会根据设计需要加入退火电路。图2(a)和(b)分别显示了SPAD的两种不同接法，信号既可以从负极(Cathode)接出来，也可以从正极(Anode)接出来。

雪崩二极管工作时需要较大的反向偏压，控制电路与雪崩二极管之间需要隔离区域，该隔离区域会降低传感器芯片的感光面积占比。同时，传统的图像传感器，其像元输出为模拟信号，为避免干扰，像元和控制电路距离不能离很远。而SPAD输出为数字信号，不受此限制，所以其控制电路可以集中摆放。因此，为了尽量提高芯片的感光面积占比，可以将控制电路集中摆放，以减小控制电路及隔离区域占用的面积。

但控制电路集中摆放依然存在如下问题：

由于控制电路集中摆放，一个区域的控制电路需控制多行像元，因此需要配置多条地址线，从而增加了制造难度和成本，同时限制了芯片像元的面积，以及芯片的感光面积占比度的提高。

发明内容

本发明解决的技术问题在于提供一种基于地址分发机制控制的雪崩二极管传感器，通过增加地址分发机制，每行分发一个包含多个地址线的地址包，以实现控制多行像元的目的。具体通过如下技术方案实现：

一种基于地址分发机制控制的雪崩二极管传感器，包括制备于传感器芯片上的SPAD像元二维阵列，所述SPAD像元二维阵列包括：

排布于传感器芯片上的SPAD像元；

用于集中摆放多个SPAD像元控制检测电路的AFE集中摆放区；

还包括配置于传感器芯片上的若干地址选择器，所述地址选择器对应SPAD像元二维阵列的一行或几行设置，被配置为从地址总集合的n个地址中选出若干个地址作为一个地址包，并通过一根以上地址线将所述地址包中的地址分发至所述AFE集中摆放区；

所述AFE集中摆放区基于多根地址线控制对应的多行像元。

在一些实施例中，所述地址包对应SPAD像元二维阵列的每一行配置，至少一行或全部行的地址包通过地址线将地址分发至两行以上的AFE集中摆放区。

在一些实施例中，至少一行或全部行的地址包通过该行配置的地址线将地址分发至该行或相邻行中的AFE集中摆放区。

在一些实施例中，每个AFE集中摆放区控制的像元包括位于不连续的若干行中的多个像元。

在一些实施例中，配置于AFE集中摆放区中的控制电路通过地址线接收两个或两个以上地址包分发的地址。

在一些实施例中，同一个AFE集中摆放区中的控制电路通过地址线接收相邻的两个地址包分发的地址。

在一些实施例中，还包括配置于传感器芯片上的电平转换单元，所述电平转换单元耦接于所述地址选择器和对应地址线之间，用于在不同电源域进行电平转换。

在一些实施例中，所述地址选择器基于金属连线实现；在地址总集合中选择指定的地址形成地址包，并通过所述金属连线连接至对应地址线。

在一些实施例中，所述地址选择器基于若干多路选择器实现，所述多路选择器的输入端耦接地址总集合，输出端耦接相应地址线。

在一些实施例中，所述SPAD像元二维阵列基于FSI工艺制备，所述地址包中的地址线配置于SPAD像元的非感光区域。

在一些实施例中，所述SPAD像元二维阵列基于BSI工艺制备，所述地址包中的地址线配置于对应SPAD像元的任意位置。

本发明的有益技术效果如下：

对于集中摆放控制电路的雪崩二极管传感器，本发明通过增加地址分发机制，对SPAD像元二维阵列中的每行分配一个地址包，在实现对多行像元控制的同时可以有效利用非感光区的面积进行配线，并且可通过复用等方式减少配线，从而缩小了芯片面积，提高了感光面积占比度。

附图说明

图1为SPAD的工作模式及三种状态转换的示意图。

图2为现有技术中SPAD的AFE包含的电路及两种不同接法的示意图。

图3为传统的传感器芯片上SPAD和对应控制检测电路(AFE)的摆放方式示意图。

图4为传统的传感器芯片上行线布置示意图。

图5为本发明的示出实施例中SPAD对应的控制检测电路(AFE)集中摆放的几个示例性实例。

图6为本发明的示出实施例中SPAD和AFE基于两种摆放模式混合摆放的示意图。

图7为本发明的示出实施例中SPAD和AFE基于集中摆放模式在传感器芯片上排布的示意图。

图8为本发明的示出实施例中SPAD和AFE基于集中混合摆放模式在传感器芯片上排布的示意图。

图9为本发明的示出实施例中SPAD和AFE基于集中摆放模式下常规布线示意图。

图10为本发明的示出实施例中配置了地址选择器的传感器芯片阵列示意图。

图11为本发明的示出实施例中地址选择器的示意图。

图12为本发明的示出实施例中一个周期配线实例示意图。

图13为本发明的示出实施例中地址选择器生成地址包的实例示意图。

图14为本发明的示出实施例中地址选择器配置了电平转换模块的实例示意图。

图15为本发明的示出实施例中地址选择器的一个具体示例示意图。

图16为本发明的示出实施例中地址选择器的另一个具体示例示意图。

图17为本发明的示出实施例中基于FSI工艺的地址走线示意图。

图18为本发明的示出实施例中基于BSI工艺的地址走线示意图。

图19为本发明的雪崩二极管传感器一种应用实例的示意图。

图20为本发明的雪崩二极管传感器另一种应用实例的示意图。

具体实施方式

为了进一步理解本发明，下面结合实施例对本发明优选实施方案进行描述，但是应当理解，这些描述只是为进一步说明本发明的特征和优点，而不是对本发明权利要求的限制。

需要说明的是，在下述的一个或多个实施例中，正偏压表示该偏置电压相对于(芯片的)电源地为正或较高，负偏压表示该偏置电压相对于(芯片的)电源地为负或较低。

如前文背景技术部分所述，对于FSI和BSI但是非像元级连接的工艺来说，控制电路(AFE)需要和SPAD像元摆放在同一个芯片上。由于SPAD像元需要反向高压，AFE需要和SPAD之间有隔离区域，如附图3所示。该隔离区域在像元面积大的时候(比如说50um，30um的时候)对于Fill factor(SPAD像元区域所占的面积达到SPAD像元和控制电路的面积和)的影响较小。但是当像元的面积较小(比如说15um，10um甚至更小的时候)的时候，会对Fillfactor有较大影响。造成芯片面积的浪费。

如附图4所示，对于这种传统的传感器，由于AFE独立摆放，一般采用一行一条线的控制模式，即可实现对阵列各行的控制。

由于雪崩二极管的控制电路至少包括复位电路和信号检出电路，在上述传统传感器中，这些电路占用芯片的面积较大，提高了芯片成本，使得复杂功能难以集成。为了解决上述问题，可以通过对上述控制电路和SPAD像元各自进行集中布局的方法减少像元和控制电路之间的隔离区域所占有的面积，进而缩小芯片面积，提高Fill factor。附图5示例出了像元集中摆放的几种方式：

如图5(a)所示的摆放方式实例中，包括由6个SPAD像元10沿纵向依序摆放组成的像元组，以及对应该像元组的AFE集中摆放区20，其包括控制检测电路摆放区域20a和围绕控制检测电路摆放区域设置的隔离区域20b。该像元组中所有像元的控制检测电路集中配置于AFE集中摆放区域20a内。本示例中，像元组和AFE集中摆放区20一起构成条形区域，从而使SPAD和AFE在整体上只占用一列区域，便于在整个芯片上进行重复的阵列式摆放，构成具有较高填充系数的SPAD像元二维阵列。

图5(b)和图5(c)所示的摆放方式示例与图5(a)中类似，区别在于图5(b)中对应该像元组的AFE集中摆放区配置于两部分像元之间，图5(c)中像元组中的6个SPAD像元摆放成两列，对应该像元组的AFE集中摆放区及隔离区域配置于像元区域底部，整体上构成一个较为规整的矩形区域。

图5(d)和图5(e)所示示例中，像元组中的SPAD像元与对应像元组的AFE集中摆放区分开摆放。其中，图5(d)中6个SPAD像元分成两组分开摆放，AFE集中摆放区位于下方像元组底部；图5(e)中3个SPAD像元与对应的AFE集中摆放区分开摆放。采用这两种摆放方式，像元组的摆放方式更加灵活，便于在整个芯片上进行组合摆放，形成阵列。

在上述示例中，6个或3个像元共用一个AFE集中摆放区中的AFE集中摆放区域。这样可以显著减少隔离区域的面积。如果每个AFE集中摆放区的面积和一个SPAD像元的面积相等，则整体填充系数可以达到6/7。按照保守估计，如果把2个SPAD像元的AFE摆放到一个和SPAD像元的面积相等的AFE集中摆放区，则至少也能达到2/3的Fill factor。

进一步的，参见附图6，图6(a)和图6(b)所示的两种摆放模式结合在一起，构成了如图6(c)所示的整***于一列上的两个交错布置的像元组及对应的AFE集中摆放区。其中，第一像元组的第一部分像元101沿纵向依次摆放，之后摆放对应第一像元组的第一AFE集中摆放区111，接下来沿纵向依次摆放第二像元组的第一部分像元103、第一像元组的第二部分像元102、对应第二像元组的第二AFE集中摆放区112，以及第二像元组的第二部分像元104。此种摆放方式增加了电路版图设计的自由度，有利于像元扫描控制的设计。把SPAD像元放到AFE区域的两端比放在一边能够减少SPAD像元到AFE区域之间的距离，使得SPAD像元的性能的均一性更好。

在附图7示出的示例中，AFE集中摆放区20周期且分散地排布，分散是指在AFE单元的空间周期大于两个相邻SPAD像元10中心的间距。周期规律的布局使制备保持方便，分散的AFE单元排布则避免由于AFE单元过于聚集导致探测阵列中产生大面积的探测盲区。

作为改进方案，在附图8示出的示例中，阵列中含有两种及以上SPAD-AFE集中摆放模式，进一步增加了增加阵列电路控制的灵活度。需要说明的是，图中不同图案标识的SPAD和AFE仅用于区分其摆放和连接关系，本身无实质性区别。

如附图9所示，对于上述示例中控制电路集中摆放的传感器，若使用传统的一行一条地址线的控制模式，为实现对多行像元的控制，需要在探测阵列上纵向走线，增加了走线复杂度。而且，对于FSI工艺，地址走线若走在像元的感光区，会影响像元性能。而像元非感光区的面积非常有限，只能支持少量走线。

基于上述背景，本发明提供了一种基于地址分发机制控制的雪崩二极管传感器，在集中摆放控制电路和SPAD像元的情况下通过尽量简洁的布线方式，实现对传感器芯片上多行像元的控制。

下面通过具体实施例对本发明的方案进行进一步详细说明。

下述一个或多个实施例中，SPAD像元二维阵列基于FSI或者非像元级互联的BSI工艺制备。

实施例1

如附图10所示，示出了本发明中基于地址分发机制控制的雪崩二极管传感器的一个示例，其包括制备于传感器芯片上的SPAD像元二维阵列，所述SPAD像元二维阵列包括至少两个连续排布的SPAD像元构成的像元排布区；以及用于集中摆放多个SPAD像元控制检测电路的AFE集中摆放区，AFE集中摆放区包括控制检测电路摆放区域和围绕所述控制检测电路摆放区域设置的隔离区域。

具体的，附图10所示的SPAD像元二维阵列中，包括向上邻接像元的若干AFE集中摆放区21，向下邻接像元的若干AFE集中摆放区22，由向下邻接像元的AFE集中摆放区22控制的若干SPAD像元11，由向上邻接像元的AFE集中摆放区22控制的若干SPAD像元12；以及位于边缘部分的向下邻接像元的若干顶部AFE集中摆放区23和向上邻接像元的若干底部AFE集中摆放区24，由顶部AFE集中摆放区23控制的若干SPAD像元13，和由底部AFE集中摆放区24控制的若干SPAD像元14。以上所述的向下邻接和向上邻接均指AFE集中摆放区内布置的控制电路与相应的SPAD像元的对应关系，即相应的SPAD像元由该AFE集中摆放区内布置的控制电路控制。图中相同图案标记的方格代表同一类AFE集中摆放区或SPAD像元。

同时，为了解决集中摆放模式下的布线问题，本发明的传感器还包括配置于传感器芯片上的地址选择器，该地址选择器对应SPAD像元二维阵列的一行或几行设置(本实施例中为对应每一行设置)，被配置为从地址总集合的n个地址中选出若干个地址作为一个地址包，并通过一根以上地址线将所述地址包中的地址分发至AFE集中摆放区；

所述AFE集中摆放区基于多根地址线控制对应的多行像元。

参见附图11，地址选择器被配置为从地址总集合的n个地址中选出m个地址，作为一个地址包分发到每行。

本实施例中，通过在阵列中的每行增加地址选择器，并从地址总集合中n个地址中选出m个地址，作为一个地址包分发到每行，即可实现控制多行像元的目的。

需要说明的是，图10及后续其它附图中示出的AFE集中摆放区20均包括控制检测电路摆放区域和围绕控制检测电路摆放区域设置的隔离区域，只是为了图示清楚简洁，图中并未明显区分；实际布置可参考图5。

实施例2

本实施例在上述实施例1的基础上示出了基于地址分发机制控制的雪崩二极管传感器一个周期配线的实例。

参见附图12，本实例中，SPAD像元二维阵列包括Top AFE在内的15行(Top AFE，Row<1>-Row<14>),地址选择器也相应的选择生成了15个地址包(图中左侧所示，Row_EN)。其中，第一个地址包Row_EN<1,2,3>对应顶部行(Top AFE)上部的1、2、3三根地址线，第二个地址包Row_EN<5,6>对应第一行(Row<1>)上部的5、6两根地址线，第三个地址包Row_EN<6,7>对应第二行(Row<2>)上部的6、7两根地址线；以此类推；最后一个地址包Row_EN<8,9,15,16>对应第十四行(Row<14>)上部的8、9、15、16四根地址线。相应的，各行的AFE集中摆放区所控制的SPAD像元所在的行如图中右侧所示。比如，向下邻接顶部AFE所控制的SPAD像元位于第1、2、3行(Row<1,2,3>)，位于第四行的向上邻接像元AFE所控制的SPAD像元位于第1、2、3、8、9、10行(Row<1,2,3,8,9,10>)，位于第9行的向下邻接像元AFE所控制的SPAD像元位于第3、4、5、10、11、12行(Row<3,4,5,10,11,12>)；其余各行以此类推，不作赘述。

实施例3

本实施例在上述实施例2的基础上进一步示出了地址选择器生成地址包的一个示例。

参见附图13，本实施例中，包括三个地址选择器，其各自从地址总集合的28个地址(Row_EN<1:28>)中选择四个地址构成对应第四行(Row<4>)、第五行(Row<5>)和第六行(Row<6>)的三个地址包，三个地址包各自通过对应像元阵列第四行(Row<4>)、第五行(Row<5>)和第六行(Row<6>)的四条地址线耦接各行中对应的AFE集中摆放区(图中深色区域)。图中，每个AFE集中摆放区可控制所在列中与之对应的6个像元，包括上方与之相邻的三个像元，以及下方分开摆放的三个像元。为实现AFE集中摆放区控制6个像元，从下一行地址包对应的地址线中复用2根地址线，通过纵向连线，连接至AFE集中摆放区。(此处纵向连线位于AFE集中摆放区上方或像元非感光区域，为显示清楚且方便说明，在图中空白处以弧线箭头表示。)

采用上述方式，可实现各地址包对应地址线的复用，从而有效节约了地址线的布线数。

需要说明的是，为了清楚起见，附图13中仅示出了上述说明涉及的部分AFE集中摆放区和对应的由AFE集中摆放区中的控制电路控制的像元，像元阵列中其余区域的像元或AFE集中摆放区省略未画出，并非不存在。实际摆放可参考附图12。

实施例4

本实施例在上述实施例3的基础上进一步示出了地址选择器包含电平转换单元的示例。

参见附图14，本实施例中，地址选择器还配置有多个电平转换单元，其耦接于地址选择器和对应地址线之间，用于在不同电源域进行电平转换，比如将VDDL电源域的信号转换成VDDH电源域的信号。

实施例5

本实施例示出了本发明中地址选择器的一个具体实现示例。

参见附图15，本实施例中，地址选择器基于金属连线实现；在地址总集合中选择指定的地址形成地址包，并通过金属连线连接至对应地址线。

实施例6

本实施例示出了本发明中地址选择器的另一个具体实现示例。

参见附图16，本实施例中，地址选择器基于若干多路选择器实现，多路选择器的输入端耦接地址总集合，输出端耦接相应地址线。通过对多路选择器施加控制信号，对输入的信号进行选择输出，即可选择指定地址构成地址包。

实施例7

本实施例主要示出本发明中基于不同工艺时芯片上的地址走线布置示意图。

如附图17所示，对于FSI工艺，由于地址走线与像元在基板同一侧，地址走线可以走在像元的非感光区。

如附图18所示，对于BSI工艺，由于地址走线与像元在基板不同侧，地址走线可以走在像元任意位置。

实施例8

如图19所示，本示出性实施例为本发明中雪崩二极管控制电路应用于激光雷达的示意图。

实施例9

如图20所示，本示出性实施例为本发明中雪崩二极管控制电路应用于汽车雷达的示意图。

以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (11)

1.一种基于地址分发机制控制的雪崩二极管传感器，其特征在于，包括制备于传感器芯片上的SPAD像元二维阵列，所述SPAD像元二维阵列包括：

排布于传感器芯片上的SPAD像元；

用于集中摆放多个SPAD像元控制检测电路的AFE集中摆放区；

还包括配置于传感器芯片上的若干地址选择器，所述地址选择器对应SPAD像元二维阵列的一行或几行设置，被配置为从地址总集合的n个地址中选出若干个地址作为一个地址包，并通过一根以上地址线将所述地址包中的地址分发至所述AFE集中摆放区；

所述AFE集中摆放区基于多根地址线控制对应的多行像元。

2.如权利要求1所述的雪崩二极管传感器，其特征在于，所述地址包对应SPAD像元二维阵列的每一行配置，至少一行或全部行的地址包通过地址线将地址分发至两行以上的AFE集中摆放区。

3.如权利要求2所述的雪崩二极管传感器，其特征在于，至少一行或全部行的地址包通过该行配置的地址线将地址分发至该行或相邻行中的AFE集中摆放区。

4.如权利要求1-3任一项所述的雪崩二极管传感器，其特征在于，每个AFE集中摆放区控制的像元包括位于不连续的若干行中的多个像元。

5.如权利要求1所述的雪崩二极管传感器，其特征在于，配置于AFE集中摆放区中的控制电路通过地址线接收两个或两个以上地址包分发的地址。

6.如权利要求5所述的雪崩二极管传感器，其特征在于，同一个AFE集中摆放区中的控制电路通过地址线接收相邻的两个地址包分发的地址。

7.如权利要求1所述的雪崩二极管传感器，其特征在于，还包括配置于传感器芯片上的电平转换单元，所述电平转换单元耦接于所述地址选择器和对应地址线之间，用于在不同电源域进行电平转换。

8.如权利要求1所述的雪崩二极管传感器，其特征在于，所述地址选择器基于金属连线实现；在地址总集合中选择指定的地址形成地址包，并通过所述金属连线连接至对应地址线。

9.如权利要求1所述的雪崩二极管传感器，其特征在于，所述地址选择器基于若干多路选择器实现，所述多路选择器的输入端耦接地址总集合，输出端耦接相应地址线。

10.如权利要求1所述的雪崩二极管传感器，其特征在于，所述SPAD像元二维阵列基于FSI工艺制备，所述地址包中的地址线配置于SPAD像元的非感光区域。

11.如权利要求1所述的雪崩二极管传感器，其特征在于，所述SPAD像元二维阵列基于BSI工艺制备，所述地址包中的地址线配置于对应SPAD像元的任意位置。