CN105699734A - 检测信号延迟时间的装置及方法 - Google Patents
检测信号延迟时间的装置及方法 Download PDFInfo
- Publication number
- CN105699734A CN105699734A CN201410696186.9A CN201410696186A CN105699734A CN 105699734 A CN105699734 A CN 105699734A CN 201410696186 A CN201410696186 A CN 201410696186A CN 105699734 A CN105699734 A CN 105699734A
- Authority
- CN
- China
- Prior art keywords
- signal
- voltage
- logic circuit
- output signal
- outfan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2882—Testing timing characteristics
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
本发明揭示一种检测信号延迟时间的装置及方法。所述方法包含下面的步骤:将第一输入信号及第二输入信号输入至逻辑电路,以获得输出信号;测量所述输出信号的平均电压,以获得第一电压;以及根据所述第一电压与参考电压的差值确定所述第二输入信号相对于所述第一输入信号的延迟时间。所述装置包含:待测电路、时钟产生器、逻辑电路以及电压测量装置。
Description
技术领域
本发明涉及信号测试装置及方法,特别是涉及电路输出信号的延迟时间的测试装置及方法。
背景技术
随着半导体技术的蓬勃发展,集成电路(IntegratedCircuit,IC)的执行功能及性能要求也不断增加。然而随着半导体工艺的缩小,半导体组件的寄生电容的影响更加显著。集成电路中部分组件的寄生电容会导致信号在集成电路中产生延迟。在评估集成电路的性能时,信号延迟时间是重要参数之一。因此,如何准确及有效率的测量集成电路输出信号的延迟时间为一项重要的课题。
目前业界大多使用示波器来测量延迟时间。示波器是针对输入的信号以一采样率(samplingrate)对所述信号进行采样,并将所述信号采样的波形显示在示波器的屏幕上。示波器测量及计算所采样及显示的波形用以得到输入信号的各项参数(如频率、振幅、延迟时间等)。然而,示波器的价格相当昂贵。倘若仅需测量电路的输出信号的延迟时间,而不需获得其它参数或者输出信号的波形时,为此需求添购示波器将会大幅增加成本并降低竞争力。
此外,随着科技的发展,信号处理速度及传递速度也大幅的增加。一般示波器的采样率已经无法准确地对输入信号进行采样,故所采样到的波形难免有失真的情况,此失真的情况或将导致所欲测量的信号参数有失准确。
解决此一问题的方法一般有两种,一为使用更高采样率的示波器,二为将输入信号降频,再进行取样。然而,具有高采样率的示波器意味着更昂贵的价格或更高的成本,如上所述,此将大幅增加成本并降低竞争力。如果将输入信号降频再进行取样,则降频过程中所产生的频率、电压电位、相位等偏差或将导致测量结果具有误差值。
发明内容
因此,本发明的目的之一在于提供一种准确测量信号的延迟时间的方法,其可降低成本,进而提升竞争力。
本揭示的一实施例是一种检测信号延迟时间的方法,其包含:将第一信号及第二信号输入至逻辑电路,以获得输出信号;测量所述输出信号的平均电压,以获得第一电压;及根据所述第一电压与参考电压的差值确定所述第二信号相对于所述第一信号的延迟时间。
本揭示的一实施例是一种检测信号延迟时间的装置,其包含:待测电路、时钟产生器、逻辑电路以及电压测量装置。待测电路包含输入端及输出端。时钟产生器包含连接待测电路的输入端的输出端。逻辑电路包含第一输入端、第二输入端以及输出端,第一输入端连接时钟产生器的输出端,第二输入端连接待测电路的输出端。电压测量装置连接逻辑电路的输出端。
附图说明
图1为根据本揭示的一实施例的检测信号延迟时间的框图。
图2为根据本揭示的一实施例的检测信号延迟时间的方法的示意图。
图3为根据本发明的一实施例的逻辑电路的示意图。
图4为根据本发明的一实施例的逻辑电路的示意图。
图5为根据本发明的一实施例的逻辑电路的示意图。
具体实施方式
图1揭示根据本揭示的一实施例的检测信号延迟时间的框图。如图1所示,测试板1可包含时钟产生器2、待测电路3、电力供应器4、逻辑电路5。
测试板1可为印刷电路板(printedcircuitboard)或其它合适的电路版。印刷电路板可为但不限于单面板、双面板或多层板。
时钟产生器2为任何可根据需求产生不同频率的信号的电路。时钟产生器2的输出端连接待测电路3的输入端以及逻辑电路5的第一输入端。
待测电路3可为离散电路或集成电路。待测电路3的输出端连接逻辑电路5的第二输入端。
电力供应器4用以供应电源至时钟产生器2、待测电路3及逻辑电路5。
逻辑电路5可根据其第一输入端的输入信号及第二输入端的输入信号的相位差而确定所述输出信号的一工作周期(dutycycle)。换句话说,逻辑电路5可根据所述第一输入端的输入信号及第二输入端的输入信号之间的逻辑值关系而确定输出信号的逻辑值。根据本揭示的一实施例,逻辑电路5可为与门(ANDgate)、与非门(NANDgate)、或门(ORgate)、或非门(NORgate)、异或门(XORgate)、触发器(flipflop)的一者或其组合。
电压计6为可测量平均电压的电压计。根据本揭示的另一实施例,电压计为三用电表。根据本揭示的另一实施例,电压计为可测量到小于10毫伏电压的三用电表。电压计6连接逻辑电路5的输出端。
时钟产生器2用以产生具有选定频率的第一信号,并将第一信号输入至待测电路3的输入端及逻辑电路5的第一输入端。待测电路3根据第一信号产生第二信号,并将第二信号输入至逻辑电路5的第二输入端。逻辑电路5根据第一输入端的第一信号及第二输入端的第二信号产生输出信号。电压计6用以测量逻辑电路5的输出信号的平均电压值。
图2为根据本揭示的一实施例的检测信号延迟时间的方法的示意图。在步骤S1中,测量时钟产生器所产生的第一信号的平均电压,以获得参考电压。在步骤S2中,将时钟产生器产生的第一信号输入至待测电路的输入端,并在待测电路的输出端获得第二信号。在步骤S3中,将第一信号及第二信号输入至逻辑电路,以获得输出信号。在步骤S4中,测量输出信号的平均电压,以获得第一电压。在步骤S5中,根据参考电压及第一电压的差值,获得输出信号的工作周期。在步骤S6中,根据工作周期,以确定第二信号相对于第一信号的延迟时间。
根据本案的一实施例,输入至逻辑电路的第一输入端的第一信号、输入至逻辑电路的第二输入端的第二信号及逻辑电路的输出信号为方波。
图3为根据本发明的一实施例的逻辑电路的示意图。如图3所示,图1所示的逻辑电路5可包含图3所示的或门(ORgate)。在图3中,第一信号是由图1所示的时钟产生器2所产生具有100KHz(周期为10μs)频率及1.8V振幅的方波。第二信号为将第一信号输入至如图1所示的待测电路3所获得的可能具有延迟时间(Td)的方波。根据或门的特性,当输入如图3所示的第一信号及第二信号时,可获得如图3所示的输出信号。如果时钟产生器2所产生的第一信号为具有50%的工作周期的方波,则第一信号的平均电压(即参考电压)为900mV。
可使用图1所示的电压计6测量第一信号的平均电压以获得参考电压及测量输出信号的平均电压以获得第一电压,并根据参考电压及第一电压的差值,获得输出信号的工作周期,进而确定第二信号相对于第一信号的延迟时间。
表1列举三个实施例来说明所测量到图3的或门输出信号的平均电压(第一电压)与参考电压的差值与工作周期及延迟时间的关系。
表1
根据表1第2栏,逻辑电路的输出端所测量到的输出信号的平均电压值为900mV,其与参考电压的差值为0V。因此,输出信号的工作周期为50%,进而推得第二信号相对于第一信号没有延迟。。
根据表1第3栏,逻辑电路的输出端所测量到的输出信号的平均电压值为936mV,其与参考电压的差值为36mV。因此,输出信号的工作周期为52%。根据输出信号的工作周期为52%,可推得第二信号相对于第一信号的延迟时间为200ns。
同理,根据表1第4栏的逻辑电路的输出端所测量到的输出信号的平均电压值,可推得第二信号相对于第一信号的延迟时间为500ns。
图4为根据本发明的一实施例的逻辑电路的示意图。如图4所示,图1所示的逻辑电路5可包含图4所示的与门(ANDgate)。在图4中,第一信号是由图1所示的时钟产生器2所产生具有100KHz(周期为10μs)频率及1.8V振幅的方波。第二信号为将第一信号输入至如图1所示的待测电路3所获得的可能具有延迟时间(Td)的方波。根据与门的特性,当输入如图4所示的第一信号及第二信号时,可获得如图4所示的输出信号。若时钟产生器2所产生的第一信号为具有50%的工作周期的方波,则第一信号的平均电压(即参考电压)为900mV。
可使用图1所示的电压计6测量第一信号的平均电压以获得参考电压及测量输出信号的平均电压以获得第一电压,并根据参考电压及第一电压的差值,获得输出信号的工作周期,进而确定第二信号相对于第一信号的延迟时间。
表2列举三个实施例来说明所测量到图4的与门输出信号的平均电压(第一电压)与参考电压的差值与工作周期及延迟时间的关系。
表2
根据表2第2栏,逻辑电路的输出端所测量到的输出信号的平均电压值为900mV,其与参考电压的差值为0V。因此,输出信号的工作周期为50%,进而得知第二信号相对于第一信号没有延迟。
根据表2第3栏,逻辑电路的输出端所测量到的输出信号的平均电压值为864mV,其与参考电压的差值为36mV。因此,输出信号的工作周期为48%。根据输出信号的工作周期为48%,可推得第二信号相对于第一信号的延迟时间为200ns。
同理,根据表2第4栏的逻辑电路的输出端所测量到的输出信号的平均电压值,可推得第二信号相对于第一信号的延迟时间为500ns。
图5为根据本发明的一实施例的逻辑电路的示意图。如图5所示,图1所示的逻辑电路5可包含图5所示的异或门(XORgate)。在图5中,第一信号是由图1所示的时钟产生器2所产生具有100KHz(周期为10μs)频率及1.8V振幅的方波。第二信号为将第一信号输入至如图1所示的待测电路3所获得的可能具有延迟时间(Td)的方波。根据异或门的特性,当输入如图5所示的第一信号及第二信号时,可获得如图5所示的输出信号。如果时钟产生器2所产生的第一信号为具有50%的工作周期的方波,则第一信号的平均电压(即参考电压)为900mV。
可使用图1所示的电压计6测量第一信号的平均电压以获得参考电压及测量输出信号的平均电压以获得第一电压,并根据参考电压及第一电压的差值,获得输出信号的工作周期,进而确定第二信号相对于第一信号的延迟时间。
表3列举三个实施例来说明所测量到图5的异或门输出信号的平均电压(第一电压)与参考电压的差值与工作周期及延迟时间的关系。
表3
根据表3第2栏,逻辑电路的输出端所测量到的输出信号的平均电压值为0mV,其与参考电压的差值为900mV。因此,输出信号的工作周期为0%,进而推得第二信号相对于第一信号没有延迟。
根据表3第3栏,逻辑电路的输出端所测量到的输出信号的平均电压值为72mV,其与参考电压的差值为828mV。因此,输出信号的工作周期为4%。根据输出信号的工作周期为4%,可推得第二信号相对于第一信号的延迟时间为200ns。
同理,根据表2第4栏的逻辑电路的输出端所测量到的输出信号的平均电压值,可推得第二信号相对于第一信号的延迟时间为500ns。
根据图3-5的实施例可知,由于逻辑电路的组成不同,第二信号相较于第一信号的延迟时间与输出信号的平均电压及参考电压差值之间的关系也不相同。所属领域的技术人员应知晓除了图3-5的实施例外,其它适合用以检测输入信号的相位差的电路也可用以作为本揭示的逻辑电路。因此,根据图3-5的实施例仅用来进一步说明,以帮助理解本揭示的技术特征,并非用以限制本揭示的范围。
根据本揭示,仅需使用逻辑电路及电压计,即可借由测量逻辑电路的输出信号的平均电压而推得待测电路的延迟时间。如果仅需要测量待测电路的延迟时间时,则不需使用价格昂贵的示波器。示波器与电压计的成本相差数倍至数十倍,因此,本揭示的测量方法可大幅降低测试成本。
此外,如本揭示所载,根据测量逻辑电路的输出信号的平均电压可推得待测电路的延迟时间。反之,如果给定一延迟时间,可反推逻辑电路的输出信号的平均电压值。因此,用户仅需测量逻辑电路的输出信号的平均电压,即可得知所述待测电路是否符合规定的延迟时间,而不需将待测电路的输出信号采样并显示于示波器上,再计算其延迟时间。如此,除了可降低测试成本外,还可提升工作效率。
再者,一般示波器在测量高频信号时,其采样率并无法准确地对输入信号进行采样,故所采样到的波形会有失真的情况。因此,必须使用更高采样率的示波器或者对输入信号降频,再进行取样。然而,使用具高采样率的示波器会大幅增加测试成本,而将输入信号降频再进行取样,或将因为降频过程中所产生的频率、电压电位、相位等偏差导致测量结果具有误差值。由于本揭示仅需使用电压计测量输出信号的平均电压,而不用对输出信号进行采样。因此,待测电路的频率高低对本揭示的测量方法较无影响。即,本揭示可更精确地测量高频的待测电路。
虽然本发明的技术内容与特征是如上所述,但是所属领域的技术人员仍可在不悖离本发明的教导与揭示下进行许多变化与修改。因此,本发明的范围并非限定于已揭示的实施例而是包含不悖离本发明的其它变化与修改,其是如所附权利要求书所涵盖的范围。
Claims (20)
1.一种检测信号延迟时间的方法,其包含:
将第一信号及第二信号输入至逻辑电路,以获得输出信号;
测量所述输出信号的平均电压,以获得第一电压;及
根据所述第一电压与参考电压的差值确定所述第二信号相对于所述第一信号的延迟时间。
2.根据权利要求1所述的方法,其中所述参考电压为所述第一信号的平均电压。
3.根据权利要求1或2所述的方法,其中所述逻辑电路经操作以根据所述第一信号及所述第二信号的相位差而确定所述输出信号的工作周期。
4.根据权利要求3所述的方法,其进一步包含根据所述输出信号的所述工作周期,确定所述第二信号相对于所述第一信号的延迟时间。
5.根据权利要求1或2所述的方法,其中所述逻辑电路经操作以根据所述第一信号及所述第二信号之间的逻辑值关系而确定所述输出信号的逻辑值。
6.根据权利要求5所述的方法,其中所述逻辑电路可为与门、与非门、或门、或非门、异或门、触发器的一者或其组合。
7.根据权利要求1或2所述的方法,其中所述第一信号及所述第二信号为方波。
8.根据权利要求1或2所述的方法,其中所述第一电压是借由可测量平均电压的电压计所测量。
9.根据权利要求8所述的方法,其中所述电压计为三用电表。
10.根据权利要求8所述的方法,其中所述电压计可测量到小于10毫伏特的电压。
11.一种检测信号延迟时间的装置,其包含:
待测电路,所述待测电路包含输入端及输出端;
时钟产生器,所述时钟产生器包含连接所述待测电路的输入端的输出端;
逻辑电路,所述逻辑电路包含第一输入端、第二输入端以及输出端,所述第一输入端连接所述时钟产生器的输出端,所述第二输入端连接所述待测电路的输出端;以及
电压测量装置,所述电压测量装置连接所述逻辑电路的输出端。
12.根据权利要求11所述的装置,其中所述逻辑电路接收第一信号及第二信号,以获得输出信号。
13.根据权利要求12所述的装置,其中所述电压测量装置测量所述输出信号的平均电压,以获得第一电压,并根据所述第一电压与参考电压的差值确定所述第二信号相对于所述第一信号的延迟时间。
14.根据权利要求13所述的装置,其中所述参考电压为所述第一信号的平均电压。
15.根据权利要求11所述的装置,进一步包含电力供应器,所述电力供应器连接至所述时钟产生器、所述待测电路以及所述逻辑电路。
16.根据权利要求11所述的装置,其中所述逻辑电路可为与门、与非门、或门、或非门、异或门、触发器的一者或其组合。
17.根据权利要求12所述的装置,其中所述逻辑电路经操作以根据所述第一信号及所述第二信号的相位差而确定所述输出信号的工作周期。
18.根据权利要求17所述的装置,其进一步包含根据所述输出信号的所述工作周期,确定所述第二信号相对于所述第一信号的延迟时间。
19.根据权利要求12所述的装置,其中所述逻辑电路经操作以根据所述第一信号及所述第二信号之间的逻辑值关系而确定所述输出信号的逻辑值。
20.根据权利要求11所述的装置,其中所述电压测量装置为电压计或三用电表。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410696186.9A CN105699734A (zh) | 2014-11-26 | 2014-11-26 | 检测信号延迟时间的装置及方法 |
US14/795,659 US20160146883A1 (en) | 2014-11-26 | 2015-07-09 | Device and method of detecting signal delay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410696186.9A CN105699734A (zh) | 2014-11-26 | 2014-11-26 | 检测信号延迟时间的装置及方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105699734A true CN105699734A (zh) | 2016-06-22 |
Family
ID=56009964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410696186.9A Pending CN105699734A (zh) | 2014-11-26 | 2014-11-26 | 检测信号延迟时间的装置及方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160146883A1 (zh) |
CN (1) | CN105699734A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114563682A (zh) * | 2020-11-27 | 2022-05-31 | 上海寒武纪信息科技有限公司 | 计算集成电路的静态延迟时序的方法及设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110729991B (zh) * | 2019-11-13 | 2021-01-12 | 珠海格力电器股份有限公司 | 延时电路与伺服驱动器 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1159586A (zh) * | 1995-12-21 | 1997-09-17 | 株式会社艾德温特斯特 | 测量延迟时间的方法和用于这种方法的随机脉冲链发生电路 |
CN1178009A (zh) * | 1996-01-25 | 1998-04-01 | 株式会社爱德万测试 | 延迟时间测定方法及延迟时间测定用脉冲发生装置 |
US5764598A (en) * | 1995-10-24 | 1998-06-09 | Advantest Corp. | Delay time measurement apparatus for delay circuit |
US5963071A (en) * | 1998-01-22 | 1999-10-05 | Nanoamp Solutions, Inc. | Frequency doubler with adjustable duty cycle |
JP2003098203A (ja) * | 2001-09-20 | 2003-04-03 | Asahi Kasei Microsystems Kk | 群遅延差測定方法およびその測定装置 |
CN1484035A (zh) * | 2002-09-17 | 2004-03-24 | 联发科技股份有限公司 | 群延迟测试方法及装置 |
CN1527614A (zh) * | 2003-02-18 | 2004-09-08 | 特克特朗尼克公司 | 相对通道延迟测量 |
US20060156147A1 (en) * | 2002-10-02 | 2006-07-13 | Mediatek Inc. | Method and apparatus for measuring group delay of a device under test |
CN102486495A (zh) * | 2010-12-03 | 2012-06-06 | 致茂电子股份有限公司 | 信号延迟时间的测量方法 |
CN102520338A (zh) * | 2011-12-22 | 2012-06-27 | 上海宏力半导体制造有限公司 | 延迟时间测量电路、延迟时间测量方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6462598B1 (en) * | 1996-10-28 | 2002-10-08 | Advantest Corp. | Delay time control circuit |
JP2005244416A (ja) * | 2004-02-25 | 2005-09-08 | Oki Electric Ind Co Ltd | デューティ調整回路 |
US8237603B2 (en) * | 2010-01-29 | 2012-08-07 | Infineon Technologies Ag | Receiver test circuits, systems and methods |
-
2014
- 2014-11-26 CN CN201410696186.9A patent/CN105699734A/zh active Pending
-
2015
- 2015-07-09 US US14/795,659 patent/US20160146883A1/en not_active Abandoned
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5764598A (en) * | 1995-10-24 | 1998-06-09 | Advantest Corp. | Delay time measurement apparatus for delay circuit |
CN1159586A (zh) * | 1995-12-21 | 1997-09-17 | 株式会社艾德温特斯特 | 测量延迟时间的方法和用于这种方法的随机脉冲链发生电路 |
CN1178009A (zh) * | 1996-01-25 | 1998-04-01 | 株式会社爱德万测试 | 延迟时间测定方法及延迟时间测定用脉冲发生装置 |
US5963071A (en) * | 1998-01-22 | 1999-10-05 | Nanoamp Solutions, Inc. | Frequency doubler with adjustable duty cycle |
JP2003098203A (ja) * | 2001-09-20 | 2003-04-03 | Asahi Kasei Microsystems Kk | 群遅延差測定方法およびその測定装置 |
CN1484035A (zh) * | 2002-09-17 | 2004-03-24 | 联发科技股份有限公司 | 群延迟测试方法及装置 |
US20060156147A1 (en) * | 2002-10-02 | 2006-07-13 | Mediatek Inc. | Method and apparatus for measuring group delay of a device under test |
CN1527614A (zh) * | 2003-02-18 | 2004-09-08 | 特克特朗尼克公司 | 相对通道延迟测量 |
CN102486495A (zh) * | 2010-12-03 | 2012-06-06 | 致茂电子股份有限公司 | 信号延迟时间的测量方法 |
CN102520338A (zh) * | 2011-12-22 | 2012-06-27 | 上海宏力半导体制造有限公司 | 延迟时间测量电路、延迟时间测量方法 |
Non-Patent Citations (2)
Title |
---|
尹仲琪 等: "用相位计测量群时延的方法和技巧", 《宇航计测技术》 * |
无线电系相位计科研组: "用矢量电压表测量群延迟时间", 《四川大学学报(自然科学版)》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114563682A (zh) * | 2020-11-27 | 2022-05-31 | 上海寒武纪信息科技有限公司 | 计算集成电路的静态延迟时序的方法及设备 |
CN114563682B (zh) * | 2020-11-27 | 2024-01-26 | 上海寒武纪信息科技有限公司 | 计算集成电路的静态延迟时序的方法及设备 |
Also Published As
Publication number | Publication date |
---|---|
US20160146883A1 (en) | 2016-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102012494B (zh) | 一种互感器校验仪及其校验方法 | |
CN103457603B (zh) | 一种基于平均频谱测试adc动态参数的方法 | |
CN103616652B (zh) | 一种电容分压器的误差测量方法、***及应用 | |
CN104597393A (zh) | 一种芯片最高工作频率的确定方法及装置 | |
CN102970007B (zh) | 用于时间电流转换的方法和装置 | |
CN105116369A (zh) | 一种射频辐射抗扰度实验装置及*** | |
CN101865946B (zh) | 一种可编程的数字集成电路交流参数测试***及方法 | |
CN102854485A (zh) | 一种综合性多参数电测仪表的自动化调校***及调校方法 | |
US20140375346A1 (en) | Test control device and method for testing signal integrities of electronic product | |
CN106645942B (zh) | 一种低成本高精度嵌入式信号采集分析***和方法 | |
US10281501B2 (en) | Peak current evaluation system and peak current evaluation method | |
CN104536282A (zh) | 时间数字转换器、时间测量装置及其测量方法 | |
CN104422801A (zh) | 负载板、自动测试设备和ic测试方法 | |
CN202033420U (zh) | 用于模拟集成电路测试***的时间参数测试专用电路 | |
CN101937017A (zh) | 智能电表的交流采样动态去直流方法 | |
CN103532550A (zh) | 一种基于虚拟仪器的电流频率转换器测试方法 | |
CN105699734A (zh) | 检测信号延迟时间的装置及方法 | |
CN201796119U (zh) | 一种可编程的数字集成电路交流参数测试*** | |
CN100511622C (zh) | 修正半导体引脚测试电压来校正输出电流的方法 | |
CN111209654A (zh) | 一种pdn频率阻抗测试***及方法 | |
CN204731379U (zh) | 一种soc芯片测量设备 | |
US10132663B2 (en) | Self-calibrating linear voltage differential transformer demodulator | |
CN203930003U (zh) | 一种用于芯片检测的模拟信号激励*** | |
TWI570418B (zh) | 量測信號延遲時間之裝置及方法 | |
CN204575748U (zh) | 一种半导体器件瞬态电容的测试*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160622 |
|
RJ01 | Rejection of invention patent application after publication |