CN117795856A - 具有减小的施加电流变化的本地振荡器分频器 - Google Patents

Abstract

本公开的各方面涉及用于接收器或发射器的本地振荡器分频器。就这一点而言，一种分频器具有：第一频率输入，该第一频率输入耦合到第一振荡器频率输出；第二频率输入，该第二频率输入耦合到互补第二振荡器频率输出；第一同相/正交(I/Q)分频输出；以及互补第二I/Q分频输出。该分频器还具有：第一交流(AC)耦合电容器，该第一AC耦合电容器位于该第一频率输入和该第一振荡器频率输出之间；和第二AC耦合电容器，该第二AC耦合电容器位于该第二频率输入和该第二振荡器频率输出之间。

Description

具有减小的施加电流变化的本地振荡器分频器

相关申请的交叉引用

本申请要求2021年8月16日提交的待决美国申请17/403,863号的优先权，该待决美国申请被转让给本申请的受让人，并且据此如同下文全面阐述并出于所有适用目的而以引用方式明确并入本文。

技术领域

本公开的各方面整体涉及用于接收器或发射器的本地振荡器分频器。

背景技术

无线通信设备和技术正变得越来越普遍。无线通信设备通常发射和接收通信信号。通信信号通常由多种不同组件和电路处理。在一些现代通信***中，可形成通信波束并在一个或多个方向上进行操纵。使用分频器来对输入时钟的频率进行分频，以生成输出时钟。一些分频器可以是无线电***的发射链或接收链的一部分，以生成适合于上变频或下变频的输出时钟。输出时钟可被施加到混频器以将要发射或接收的数据转换至合适的中频或射频或者从该合适的中频或射频转换。在其他情况下，分频器不是发射器或接收器的一部分。

发明内容

以下呈现本公开的一个或多个方面的简单概括，以便提供对此类方面的基本理解。该概括不是对本公开的所有设想特征的广泛概述，并且不旨在标识所有具体实施的关键或重要元素，也不旨在标示任何或所有具体实施的范围。其唯一目的是以简单形式给出本公开内容的一个或多个方面的一些概念，以此作为后面给出的更详细描述的前奏。

WO 2023/022852A1

本公开的一个方面涉及一种装置。该装置包括：分频器，该分频器具有耦合到第一振荡器频率输出的第一频率输入、耦合到互补第二振荡器频率输出的第二频率输入、第一同相/正交(I/Q)分频输出和互补第二I/Q分频输出；以及第一交流(AC)耦合电容器，该第一AC耦合电容器位于该第一频率输入和该第一振荡器频率输出之间；以及第二AC耦合电容器，该第二AC耦合电容器位于该第二频率输入和该第二振荡器频率输出之间。

在一个具体实施中，偏置电压源通过第一串联电阻在该AC耦合电容器和该第一频率输入之间耦合到该第一频率输入。第二偏置电压源可通过第二串联电阻在该第二AC耦合电容器和该第二频率输入之间耦合到该第二频率输入，其中该第一偏置电压源的第一偏置电压和该第二偏置电压源的第二偏置电压能够独立地调节。该第一偏置电压源可以是具有可变参考电流的电流镜。

在另一具体实施中，该分频器具有第一I/Q部段，该第一I/Q部段耦合到该第一频率输入和该第二频率输入以生成该第一I/Q分频输出。第三AC耦合电容器耦合在该第二频率输入和该第一I/Q部段的Q部分之间，并且第三偏置电压源通过串联电阻在该第三AC耦合电容器和该第一I/Q部段的该Q部分之间耦合到该第二频率输入，其中该第一偏置电压源的偏置电压和该第三偏置电压源的第三偏置电压能够独立地调节。

另一具体实施包括：第一类型的第一晶体管，其中该第一频率输入包括该第一晶体管的栅极，该第一晶体管在第一晶体管源极处耦合到供电电压，并且在第一晶体管漏极处耦合到该分频器。该分频器包括彼此耦合的多个反相器，并且该第一晶体管漏极耦合到该分频器的I部分中的反相器的偏置电流端口。该装置还包括：第二类型的第二晶体管，其中该第二频率输入包括该第二晶体管的栅极，该第二晶体管在第二晶体管漏极处耦合到该分频器，并且在第二晶体管源极处耦合到地。该第二晶体管漏极耦合到该分频器的Q部分中的反相器的偏置电流。

本公开的另一方面涉及一种收发器。该收发器包括：数模转换器，该数模转换器被配置为将要发射的数据转换成I模拟输出信号和Q模拟输出信号；低通滤波器，该低通滤波器被配置为从该I输出信号和Q输出信号移除不期望镜频；上变频器，该上变频器被配置为将经滤波的I输出信号和Q输出信号上变频至发射频率；以及放大器，该放大器被配置为放大经上变频的I信号和Q信号以供发射。该收发器还包括：本地振荡器信号发生器，该本地振荡器信号发生器耦合到该上变频器，并且被配置为针对该上变频器生成I本地振荡器信号和Q本地振荡器信号，该本地振荡器信号发生器具有分频器，该分频器具有多个振荡输入、多个分频输出和各自连接到该多个振荡器输入中的相应输入的多个交流(AC)耦合电容器。

本公开的另一方面涉及一种方法。该方法包括：接收第一本地振荡器信号；通过第一耦合电容将该第一本地振荡器信号的第一交流(AC)分量耦合到分频器的第一频率输入；接收互补第二本地振荡器信号；通过第二耦合电容将该第二本地振荡器信号的第二AC分量耦合到该分频器的第二频率输入；对该第一AC分量进行分频以生成第一同相/正交(I/Q)分频输出；以及对该第二AC分量进行分频以生成互补第二I/Q分频输出。

本公开的另一方面涉及一种无线通信设备。该无线通信设备包括：用于接收第一本地振荡器(LO)信号的构件；用于通过第一耦合电容将该第一LO信号的第一AC分量耦合到该装置的第一频率输入的构件。该装置还包括：用于接收互补第二本地振荡器信号的构件；以及用于通过第二耦合电容将该第二本地振荡器信号的第二AC分量耦合到该分频器的第二频率输入的构件。该装置还包括：用于对该第一AC分量进行分频以生成第一I/Q分频输出的构件；以及用于对该第二AC分量进行分频以生成互补第二I/Q分频输出的构件。

在阅读以下具体实施方式时，本公开的这些和其他方面将得到更加全面的理解。在结合附图阅读特定示例实施方案的以下描述时，本公开的其他方面、特征和实施方案对于本领域普通技术人员将是显而易见的。尽管本公开的特征在以下可能是关于某些实施方案和附图来讨论的，但本公开的所有实施方案可包括本文所讨论的有利特征中的一者或多者。换句话讲，虽然一个或多个实施方案可被讨论为具有某些有利特征，但此类特征中的一个或多个特征还可根据本文中的各种实施方案来使用。以类似方式，虽然示例实施方案在下文可能是作为设备、***或方法实施方案进行讨论的，但是应当领会，此类示例实施方案可以在各种设备、***和方法中实现。

附图说明

图1示出了根据本公开的一方面的与无线通信***通信的无线设备的示意图。

图2示出了示出根据本公开的另一方面的无线设备的框图。

图3示出了根据本公开的另一方面的另选无线设备的框图。

图4示出了根据本公开的另一方面的示例分频器的电路图。

图5示出了根据本公开的另一方面的示例偏置电压源的电路图。

图6示出了根据本公开的另一方面的示例另选偏置电压源的电路图。

图7示出了根据本公开的另一方面的另一示例分频器的电路图。

图8示出了根据本公开的另一方面的收发器的框图。

图9示出了根据本公开的另一方面的对输入LO信号进行分频的示例方法的流程图。

图10示出了根据本公开的另一方面的示例无线通信设备的框图。

具体实施方式

以下结合附图阐述的具体实施方式旨在作为各种配置的描述，而无意表示可实践本文中所描述的概念的仅有配置。为了提供对各种概念的全面理解，具体实施方式包括特定细节。然而，对于本领域的技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，为了避免对这些概念造成模糊，公知的结构和组件是以框图形式示出的。

分频器诸如2分拓扑具有尾晶体管，诸如N型金属氧化物半导体(NMOS)晶体管和P型金属氧化物半导体(PMOS)晶体管，其中尾晶体管的DC(直流)电压可由来自通过输入缓冲器的时钟的电压来设定。在一些情况下，所得尾电流将具有影响分频器的频率范围和功能性的强烈温度和工艺变化。如本文中一些实施方案所述，相比之下，可在尾晶体管和输入缓冲器之间使用AC(交流)耦合。在另外的实施方案中，提供给每个尾晶体管的DC电流由参考源例如电流镜设定。因此，静态电流具有更小变化，并且锁定特征更加稳定。在一些实施方案中，分频器的中心频率可通过对来自参考源的偏置电流进行编程来控制。在一些实施方案中，输入本地振荡器信号和输出分频器之间的相移减少多于一半。

在一些实施方案中，参考电流源是可变参考电流。作为一示例，可将具有可变电流参考的单独电流镜用于每个尾晶体管。施加到每个尾晶体管的电流独立地偏置每个尾晶体管。这允许通过单独地偏置分频器的I锁存器和Q锁存器进行校准。这可用来代替数字校正或作为数字校正的补充来校正RSB(残余边带)信号。

虽然在本申请中通过对一些示例的说明来描述了各方面和实施方案，但是本领域技术人员将理解的是，在许多不同的布置和场景中可以产生附加的具体实施和用例。本文中描述的创新可以跨越许多不同的平台类型、设备、***、形状、尺寸、封装排列来实现。例如，实施方案或用途可经由集成芯片实施方案和其他非基于模块组件的设备(例如，终端用户设备、车辆、通信设备、计算设备、工业装备、零售/采购设备、医疗设备、支持AI的设备等)来实现。虽然一些示例可能专门或可能不专门指向用例或应用，但是可以出现所描述的创新的各类的适用性。具体实施的范围可为从芯片级或模块化组件到非模块化非芯片级具体实施，并且进一步到并入所描述创新的一个或多个方面的聚合式、分布式或OEM(原始装备制造商)设备或***。在一些实际设置中，并入所描述的方面和特征的设备必然还可以包括用于所要求保护和描述的实施方案的具体实施和实践的附加组件和特征。例如，无线信号的传输和接收必需包括用于模拟和数字目的的数个组件(例如，硬件组件，包括天线、射频(RF)链、功率放大器、调制器、缓冲器、处理器、交织器、加法器/求和器等等)。本文中描述的创新旨在可以在具有不同尺寸、形状和构造的各种设备、芯片级组件、***、分布式布置、终端用户设备等中实施。

贯穿本公开所给出的各种概念可以跨各种各样的电信***、网络架构和通信标准来实现。现在参照图1，作为例示性示例而非限制性的，提供了无线电接入网络(RAN)100的示意图。RAN 100可以实现任何一种或多种合适的无线通信技术以提供无线电接入。作为一个示例，RAN 100可根据第3代合作伙伴计划(3GPP)新空口(NR)规范(通常称为5G)来操作。作为另一示例，RAN 100可根据5G NR和演进型通用地面无线电接入网(eUTRAN)标准(通常称为长期演进(LTE))的混合来操作。3GPP将这种混合RAN称为下一代RAN或者NG-RAN。当然，在本公开的范围内可以利用许多其他示例。

由无线电接入网络100覆盖的地理区域可以被划分为多个蜂窝区域(小区)，这些蜂窝区域可以由用户装备(UE)基于在地理区域上从一个接入点或基站广播的标识来唯一地标识。图1示出了宏小区102、104和106以及小型小区108，其中的每一者可包括一个或多个扇区(未示出)。扇区是小区的子区域。一个小区内的所有扇区由相同的基站进行服务。在扇区内的无线电链路可以由属于该扇区的单个逻辑标识来标识。在划分成扇区的小区中，小区内的多个扇区可以通过多组天线来形成，其中每个天线负责与该小区的一部分中的UE进行通信。

通常，相应的基站(BS)为每个小区服务。广泛来讲，基站是无线电接入网络中负责一个或多个小区中的去往或者来自UE的无线电传输和接收的网络元件。BS还可以被本领域技术人员称为基站收发器(BTS)、无线电基站、无线电收发器、收发器功能、基本服务集(BSS)、扩展服务集(ESS)、接入点(AP)、NodeB(NB)、eNodeB(eNB)、gNodeB(gNB)或某种其它适当的术语。

在图1中，在第一小区102中示出了第一基站110。在第二小区104中示出了第二基站112；并且第三基站114被示出为控制第三小区106中的远程无线电头端(RRH)116。也就是说，基站可以具有集成天线，或者可以通过馈线电缆连接到天线或RRH。在所示出的示例中，小区102、104和106可以被称为宏小区，这是由于基站110、112和114支持具有大尺寸的小区。此外，在可与一个或多个宏小区重叠的小型小区108(例如，微小区、微微小区、毫微微小区、家庭基站、家庭NodeB、家庭eNodeB等)中示出基站118。基站110、112、114、118为任何数量的移动装置提供到核心网络的无线接入点。

图1还包括可被配置为用作移动基站120的四旋翼飞行器或无人机。也就是说，在一些示例中，小区可不一定是静止的，并且小区的地理区域可根据移动基站120诸如四旋翼飞行器的位置而移动。

在本文档中，“移动”装置不一定需要具有移动的能力，并且其可以是静止的。术语移动装置或移动设备泛指各种各样的设备和技术。例如，移动装置的一些非限制性示例包括移动电话、蜂窝(小区)电话、智能电话、会话发起协议(SIP)电话、膝上型计算机、个人计算机(PC)、笔记本、上网本、智能本、平板电脑、个人数字助理(PDA)和广泛的嵌入式***，例如，对应于“物联网”(IoT)。移动装置另外可以是汽车或其他运输车辆、远程传感器或致动器、机器人或机器人设备、卫星无线电、全球定位***(GPS)设备、对象跟踪设备、无人机、多旋翼飞行器、四旋翼飞行器、遥控设备、消费者设备和/或可穿戴设备诸如眼镜、可穿戴相机、虚拟现实设备、智能手表、健康或健身***、数字音频播放器(例如，MP3播放器)、相机、游戏控制台等。移动装置另外可以是数字家庭或智能家庭设备，诸如家庭音频、视频和/或多媒体设备、电器、自动贩卖机、智能照明、家庭安全***、智能电表等。移动装置另外可以是智能能源设备、安全设备、太阳能电池板或太阳能电池阵列、控制电功率(例如，智能电网)、照明、供水等的市政基础设施设备；工业自动化和企业设备；物流控制器；农业装备；军事防御装备、车辆、飞机、船舶和武器等。另外，移动装置可提供连接医疗或远程医疗支持，即远距离医疗保健。远程医疗设备可以包括远程医疗监测设备和远程医疗管理设备，其通信可以被给予优先处理或者优先于其他类型的信息的访问，例如，在用于关键服务数据的传输的优先访问和/或用于关键服务数据的传输的相关QoS方面。

在RAN 100内，小区可以包括可以与每个小区的一个或多个扇区通信的UE。例如，UE 122和124可与基站110通信；UE 126和128可与基站112通信；UE 130和132可通过RRH116与基站114通信；UE 134可与基站118通信；并且UE 136可与移动基站120通信。此处，每个基站110、112、114、118和120可以被配置为向相应小区中的所有UE提供到核心网络(未示出)的接入点。

在另一示例中，移动网络节点(例如，呈四旋翼飞行器形式的移动基站120)可替代地被配置为用作UE。例如，四旋翼飞行器可通过与基站110通信在小区102内操作。在本公开的一些方面，两个或更多个UE(例如，UE 126和128)可使用对等(P2P)或侧链路信号127来彼此通信，而无需通过基站(例如，基站112)来中继该通信。

RAN 100与UE(例如，UE 122或124)之间的无线通信可以被描述成利用空中接口。通过空中接口从基站(例如，基站110)到一个或多个UE(例如，UE 122和124)的传输可以被称为下行链路(DL)传输。根据本公开的某些方面，术语下行链路可以指源自调度实体(下文进一步描述；例如，基站110)处的点对多点传输。描述这一方案的另一方式可以是使用术语广播信道复用。从UE(例如，UE 122)到基站(例如，基站110)的传输可以称为上行链路(UL)传输。根据本公开的另外的方面，术语上行链路可以指源自调度实体(下文进一步描述；例如，UE 122)处的点对点传输。

例如，DL传输可以包括从基站(例如，基站110)到一个或多个UE(例如，UE 122和124)的控制信息和/或业务信息(例如，用户数据业务)的单播或广播传输，而UL传输可以包括源自UE(例如，UE 122)处的控制信息和/或业务信息的传输。另外，上行链路和/或下行链路控制信息和/或业务信息可以被时分为帧、子帧、时隙和/或符号。如本文中所使用的，符号可以指代在正交频分复用(OFDM)波形中每子载波携载一个资源元素(RE)的时间单元。时隙可以携载7个或14个OFDM符号。子帧可指1ms的持续时间。多个子帧或时隙可以分组在一起以形成单个帧或无线电帧。当然，这些定义不是必需的，并且可以利用用于组织波形的任何合适方案，并且波形的各种时间划分可以具有任何合适的持续时间。

在一些示例中，可以调度对空中接口的接入，其中，调度实体(例如，基站)在其服务区域或小区内的一些或所有设备和装备之间分配用于通信的资源(例如，时频资源)。在本公开内，如下文进一步讨论的，调度实体可以负责调度、指派、重新配置和释放用于一个或多个被调度实体的资源。也就是说，对于被调度的通信，UE或被调度实体利用由调度实体分配的资源。

基站不是唯一可以用作调度实体的实体。也就是说，在一些示例中，UE可以充当调度实体，调度用于一个或多个被调度实体(例如，一个或多个其他UE)的资源。在其他示例中，可在各UE之间使用侧链路信号而不必依赖于来自基站的调度或控制信息。例如，UE 138被示为与UE 140和142进行通信。在一些示例中，UE 138用作调度实体或主侧链路设备，并且UE 140和142可用作调度的实体或非主(例如，辅)侧链路设备。在又一个示例中，UE可以在设备到设备(D2D)、对等(P2P)或车辆到车辆(V2V)网络和/或网状网络中用作调度实体。在网状网络示例中，除与调度实体138通信之外，UE 140和142还可以可选地彼此直接通信。

图2是示出在其中可实现本公开的示例性技术的无线设备200的框图。无线设备200可例如是图1所示的无线设备中的任何无线设备的实施方案。图2示出了具有发射器230和接收器250的收发器220的示例。一般而言，发射器230和接收器250中的信号的调节可由放大器、滤波器、上变频器、下变频器等的一个或多个级来执行。这些电路块可与图2所示的配置不同地布置。此外，图2中未示出的其他电路块也可用于调节发射器230和接收器250中的信号。除非另外指出，否则图2或附图中的任何其他图中的任何信号都可为单端的或差分的。图2中的一些电路块也可被省略。

在图2所示的示例中，无线设备200大致包括收发器220和数据处理器210。数据处理器210可包括操作地耦合到存储器298的处理器296。存储器298可被配置为存储使用附图标记299大致示出的数据和程序代码，并且通常可包括模拟和/或数字处理组件。收发器220包括支持双向通信的发射器230和接收器250。一般而言，无线设备200可包括用于任何数量的通信***和频带的任何数量的发射器和/或接收器。收发器220的全部或一部分可在一个或多个模拟集成电路(IC)、射频IC(RFIC)、混合信号IC等上实现。

在发射路径中，数据处理器210处理要被发射的数据并且向发射器230提供同相(I)和正交(Q)模拟输出信号。在一些实施方案中，数据处理器210包括用于将由数据处理器210生成的数字信号转换成I模拟输出信号和Q模拟输出信号(例如，I输出电流和Q输出电流)以供进一步处理的第一数模转换器(DAC)214a和第二DAC 214b。在其他实施方案中，第一DAC 214a和第二DAC 214b包括在收发器220中，并且数据处理器210以数字方式将数据(例如，对于I和Q)提供给收发器220。

在发射器230内，低通滤波器232a和232b分别对I和Q模拟发射信号进行滤波以移除由在前的数模转换引起的不期望镜频。放大器(Amp)234a和234b分别放大来自低通滤波器232a和232b的信号，并提供I和Q基带信号。具有上变频混频器241a和241b的上变频器240利用来自发射(TX)本地振荡器(LO)信号发生器290的I TX LO信号和Q TX LO信号来对I基带信号和Q基带信号进行上变频，并提供经上变频信号。滤波器242对经上变频信号进行滤波以移除由频率上变频引起的不期望镜频以及接收频带中的噪声。功率放大器(PA)244放大来自滤波器242的信号，以获得期望输出功率电平并且提供发射RF信号。该发射RF信号被路由通过双工器246或交换机并经由天线248进行发射。虽然本文所讨论的示例利用I信号和Q信号，但本领域技术人员将理解，收发器的组件可被配置为利用极性调制。

在接收路径中，天线248接收通信信号并提供所接收的RF信号，该所接收的RF信号可被路由通过双工器246或交换机并提供给低噪声放大器(LNA)252。双工器246被设计成以特定接收与发射双工器频率分隔来操作，使得接收(RX)信号与发射(TX)信号隔离。RX RF信号由LNA 252进行放大并由滤波器254进行滤波，以获得期望RF输入信号。下变频器260中的下变频混频器261a和261b将滤波器254的输出与来自RX LO信号发生器280的I RX LO信号和Q RX LO信号(即，LO_I和LO_Q)进行混频，以生成I基带信号和Q基带信号。I基带信号和Q基带信号由放大器262a和262b进行放大，并进一步由低通滤波器264a和264b进行滤波，以获得I模拟输入信号和Q模拟输入信号，该I模拟输入信号和该Q模拟输入信号被提供给数据处理器210。在所示的示例性实施方案中，数据处理器210包括模数转换器(ADC)216a和216b，以用于将模拟输入信号转换为要由数据处理器210进一步处理的数字信号。在一些实施方案中，ADC 216a和216b被包括在收发器220中并且以数字方式向数据处理器210提供数据。

在图2中，TX LO信号发生器290生成用于频率上变频的I TX LO信号和Q TX LO信号，而RX LO信号发生器280生成用于频率下变频的IRX LO信号和Q RX LO信号。每个LO信号是具有特定基频的周期性信号。锁相环(PLL)292从数据处理器210接收定时信息，并且生成用于调整来自LO信号发生器290的TX LO信号的频率和/或相位的控制信号。类似地，RX PLL282从数据处理器210接收定时信息，并且生成用于调整来自RX LO信号发生器280的RX LO信号的频率和/或相位的控制信号。

在一些实施方案中，RX PLL 282、TX PLL 292、RX LO信号发生器280和TX LO信号发生器290可另选地组合成单个LO发生器电路295，该LO发生器电路可包括用于提供TX LO信号和RX LO信号的公共或共享LO信号发生器电路。另选地，可使用单独的LO发生器电路来生成TX LO信号和RX LO信号。

图2中功能地示出了收发器220的某些组件，并且其中所示的配置可表示或可不表示某些具体实施中的物理设备配置。例如，如上所述，收发器220可在各种集成电路(IC)、RFIC(RFIC)、混合信号IC等中实现。在一些实施方案中，收发器220在具有各种模块、芯片和/或组件的基板或板诸如印刷电路板(PCB)上实现。例如，功率放大器244、滤波器242和双工器246可在单独模块中或者作为离散组件实现，而收发器220中所示的剩余组件可在单个收发器芯片中实现。

功率放大器244可包括一个或多个级，该一个或多个级包括例如驱动器级、功率放大器级或可被配置为在一个或多个频率上、在一个或多个频带中以及在一个或多个功率电平下放大通信信号的其他组件。根据各种因素，功率放大器244可被配置为使用一个或多个驱动器级、一个或多个功率放大器级、一个或多个阻抗匹配网络来操作，并且可被配置为提供良好线性、效率或良好线性和效率的组合。

发射器或接收器可利用超外差式架构或直接变频式架构来实现。在超外差式架构中，信号在射频(RF)和基带之间进行多级频率转换，例如对于接收器而言，在一级中从RF到中频(IF)，然后在另一级中从IF到基带。在直接变频式架构中，信号在一级中在RF和基带之间变频。超外差式以及直接变频式架构可以使用不同的电路块和/或具有不同的要求。在图2所示的示例中，发射器230和接收器250利用直接变频式架构来实现。

在超外差式架构中的一些实施方案中，滤波器242、PA 244、LNA 252和滤波器254可与发射器230和接收器250中的其他组件分开实现，并且可在毫米波集成电路上实现。图3中示出了示例超外差式架构。

图3是示出在其中可实现本公开的示例性技术的无线设备的框图。图3中的无线设备300的某些组件可类似于图2所示的无线设备200a中的那些组件进行配置。无线设备300大致包括收发器320和数据处理器310。数据处理器310可包括操作地耦合到存储器398的处理器396。存储器398可被配置为存储使用附图标记399大致示出的数据和程序代码，并且通常可包括模拟和/或数字处理组件。收发器320包括支持双向通信的发射器330和接收器350。

在发射路径中，数据处理器310处理要发射的数据，通过数/模转换器(DAC)314a和314b将由数据处理器310生成的数字信号转换成I模拟输出信号和Q模拟输出信号。发射器330接收I模拟发射信号和Q模拟发射信号，低通滤波器332a和332b对I模拟发射信号和Q模拟发射信号进行滤波，并且放大器334a和334b分别放大来自低通滤波器332a和332b的信号，并且将I基带信号和Q基带信号提供给混频器341a、341b，以供在上变频器340中进行上变频。

无线设备300是外差(或超外差)式架构的示例，其中上变频器340和下变频器360被配置为处理基带和中频(IF)之间的通信信号。例如，上变频器340可被配置为将IF信号提供给上变频器375。在一些实施方案中，上变频器375可包括求和功能378和上变频混频器376。求和功能378组合上变频器340的I输出和Q输出，并将非正交信号提供给上变频混频器376。非正交信号可以是单端的或差分的。上变频混频器376被配置为接收来自上变频器340的IF信号和来自TX RF LO信号发生器377的TX RF LO信号，并且将经上变频RF信号提供给相移电路381。虽然PLL 392在图3中被示出为由TX LO信号发生器390和TX RF LO信号发生器377共享，但可实现用于每个信号发生器的相应PLL。

在一些实施方案中，相移电路381中的组件可包括一个或多个可调整或可变相控阵列元件，并且可通过连接394从数据处理器310接收一个或多个控制信号，并且基于所接收的控制信号来操作这些可调整或可变相控阵列元件。在一些实施方案中，相移电路381包括相移器383和相控阵列元件387。尽管为了便于说明而示出了三个相移器383和三个相控阵列元件387，但相移电路381可包括更多或更少的相移器383和相控阵列元件387。

相移器383中的每个相移器可被配置为从上变频器375接收RF发射信号，将相位更改一定量，并且将RF信号提供给相控阵列元件387中的相应相控阵列元件。相控阵列元件387中的每个相控阵列元件可包括发射和接收电路，该发射和接收电路包括一个或多个滤波器、放大器、驱动放大器和功率放大器。在一些实施方案中，相移器383可并入相应相控阵列元件387内。

相移电路381的输出被提供给天线阵列348。在一些实施方案中，天线阵列348包括对应于相移器383和相控阵列元件387的数量的多个天线，例如使得每个天线元件耦合到相控阵列元件387中的相应相控阵列元件。在一些实施方案中，相移电路381和天线阵列348可称为相控阵列。

在接收方向上，将相移电路381的输出提供给下变频器385。在一些实施方案中，下变频器385可包括I/Q生成功能391和下变频混频器386。在一些实施方案中，下变频混频器386根据由RX RF LO信号发生器379提供的RX RF LO信号将由相移电路381提供的接收RF信号下变频为IF信号。I/Q生成功能391接收来自下变频混频器386的IF信号并为下变频器360生成I信号和Q信号，该下变频器将IF信号下变频至基带。

下变频器360中的下变频混频器361a和361b将滤波器354的输出与来自RX LO信号发生器380的I RX LO信号和Q RX LO信号(即，LO_I和LO_Q)进行混频，以生成I基带信号和Q基带信号。I基带信号和Q基带信号由放大器362a和362b进行放大，并进一步由低通滤波器364a和364b进行滤波，以获得I模拟输入信号和Q模拟输入信号，该I模拟输入信号和该Q模拟输入信号被提供给数据处理器310。在所示的示例性实施方案中，数据处理器310包括用于将模拟输入信号转换成要由数据处理器310进一步处理的数字信号的模数转换器(ADC)316a和316b。虽然RX PLL 382在图3中被示出为由RX LO信号发生器380和RX RF LO信号发生器379共享，但可实现用于每个信号发生器的相应PLL。

在一些实施方案中，上变频器375、下变频器385和相移电路381在公共集成电路(IC)上实现。在一些实施方案中，求和功能378和I/Q生成功能391与上变频混频器376和下变频混频器386分开实现，使得上变频混频器376、下变频混频器386和相移电路381在公共IC上实现，但求和功能378和I/Q生成功能391不在公共IC上实现(例如，求和功能378和I/Q生成功能391在耦合到具有上变频混频器376和下变频混频器386的IC的另一IC中实现)。在一些实施方案中，TX RF LO信号发生器377和RX RF LO信号发生器379包括在公共IC中。在其中相移电路在具有376、386、377、378、379和/或391的公共IC上实现的一些实施方案中，公共IC和天线阵列348包括在可经由连接器耦合到收发器320的其他组件的模块中。在一些实施方案中，相移电路381例如相移电路381在其上实现的芯片通过互连件耦合到天线阵列348。例如，天线阵列348的组件可在基板上实现，并且经由柔性印刷电路耦合到实现相移电路381的集成电路。

在一些实施方案中，图2所示的架构和图3所示的架构两者都在同一设备中实现。例如，无线设备可被配置为使用图2所示的架构来与具有低于约10GHz的频率的信号通信，并且使用图3所示的架构来与具有高于约10GHz的频率的信号通信。在其他示例中，无线设备可被配置为使用图2所示的架构来与具有低于约24GHz的频率的信号通信，并且使用图3所示的架构来与具有高于约24GHz的频率的信号通信。其他配置也是可能的。在其中实现两个架构的设备中，图2和图3的一个或多个组件可在这两个架构之间共享。例如，已从RF直接下变频至基带的信号和已经由IF级从RF下变频至基带的信号两者可由同一低通滤波器264在基带下进行滤波。在其他实施方案中，第一版本的低通滤波器264包括在实现图2的架构的设备的部分中，并且第二版本的滤波器364包括在实现图3的架构的设备的部分中。

图4是适用于例如在TX LO信号发生器290或RX LO信号发生器280(和/或390或380)中使用的分频器410和其他相关组件的电路图400。该绘图在发射器本地振荡器信号发生器的上下文中进行描述，但也可适于接收器本地振荡器信号发生器。该电路被实现为2分分频器，但可与所示分频器串联添加更多分频器以产生更多分频和更多输出。上支路402具有可耦合到电压控制振荡器(VCO)输出的p输入，并且下支路404具有可耦合到VCO的另一输出的互补m输入。这些输入可以是稳定振荡器诸如TX PLL 292(或392、282、382等)的输出。上支路输入可被施加到第一输入缓冲器即上输入缓冲器406，该上输入缓冲器作为预分频器缓冲器来操作。上输入缓冲器包括耦合到两个串联反相器的序列的串联电容器。跨串联反相器连接呈反馈电阻器形式的并联电阻。跨第一串联反相器耦合第一反馈电阻器，并且跨第二串联反相器耦合第二反馈电阻器。可使用更多或更少的反相器。所示输入缓冲器仅作为一示例提供，可使用任何其他合适的缓冲器电路或可省略缓冲器。上输入缓冲器406的输出是m时钟。类似地，下支路输入可被施加到第二输入缓冲器即下输入缓冲器408，该下输入缓冲器具有类似或相同设计以产生与m时钟输出互补p时钟输出。

分频器410具有I支路412和Q支路414。I支路在I节点422和IB节点424处生成差分分频I信号。Q支路在Q节点426和QB节点428处生成差分分频Q信号。利用相应尾晶体管对每个分频器进行电压偏置。I支路412由在一侧耦合到供电电压例如V_DD的第一晶体管432和在相反侧耦合到地例如V_SS的第二晶体管434电压偏置为供电电压。第一晶体管432是I支路供电晶体管。第二晶体管434是I支路地晶体管。类似地，Q支路由耦合到供电电压的第三晶体管436以及第四晶体管438偏置。第三晶体管436是Q支路供电晶体管，并且第四晶体管438是Q支路地晶体管。I支路412第一晶体管432由来自上输入缓冲器406的m时钟信号进行门控，Q支路414第四晶体管438也是如此。Q支路414第三晶体管436由下输入缓冲器408的p时钟进行门控，I支路412第二晶体管434也是如此。这些门控制分频器410的锁存器的动作。

另选地，代替I支路412和Q支路414，分频器410可被认为具有第一I/Q部段和带有IB/QB输出的互补第二I/Q部段。第一I/Q部段具有作为I频率输入的第一晶体管432和作为互补Q频率输入的第四晶体管438。第二I/Q部段具有作为IB频率输入的第二晶体管434和作为QB频率输入的第三晶体管436。换句话讲，第一I/Q部段在I部分中耦合到第一频率输入，并且在Q部分中耦合到第四频率输入，以生成第一I/Q分频输出。互补第二I/Q部段在I部分中耦合到第二频率输入，并且在Q部分中耦合到第三频率输入，以生成互补IB/QB输出。

偏置分频器的锁存器的晶体管的直流(DC)电压利用相应偏置电压源452、454、456、458来设定。在所示示例中，锁存器是反相器。第一晶体管432漏极耦合到分频器的I部分中的反相器的偏置电流端口。晶体管432、434、436、438中的每个晶体管各自耦合到分频器的相应反相器的相应偏置电流端口。然而，可使用其他分频器配置来适应不同应用。这些晶体管是电路的尾晶体管。对应电流在不同缓冲器之间并且随操作温度的改变可具有强烈变化。这些温度变化可影响分频器410的频率和其他性能参数。分频器具有四个频率输入，该四个频率输入可各自由振荡器通过上输入缓冲器406和下输入缓冲器408供应为p VCO信号和m VCO信号。输入缓冲器分别产生各自耦合到相应尾晶体管的栅极的相应p时钟信号和m时钟信号。尾晶体管栅极将频率输入提供给分频器。

在所示示例中，第一晶体管432处的第一频率输入和第四晶体管438处的第四频率输入通过上输入缓冲器406耦合到第一振荡器频率输出，即pVCO信号。第二晶体管434的栅极处的互补第二频率输入和第三晶体管436的栅极处的第三频率输入通过下输入缓冲器408耦合到第二振荡器频率输出，即m VCO信号。这些频率输出都施加到分频器，以利用I节点422和Q节点426来生成第一同相/正交(I/Q)分频输出并且利用IB节点424和QB节点428来生成互补第二I/Q分频输出。

如图所示，AC(交流)耦合电容器放置为每个输入缓冲器和所连接的尾晶体管栅极之间的耦合电容。然而，在一些实施方案中，并非所有尾晶体管都通过电容器耦合。在其他实施方案中，添加附加组件以加强电容器的AC耦合功能。在一些实施方案中，电容由代替电容器或作为电容器的补充的不同组件来提供。具体地，第一AC耦合电容器442耦合在上输入缓冲器406和第一晶体管432的第一频率输入之间。第二AC耦合电容器444放置在下输入缓冲器408和第二晶体管434的第二频率输入之间。与第一尾晶体管例如p型相比，第二晶体管434是互补型，例如n型。第三AC耦合电容器446耦合在下输入缓冲器408和第三晶体管436的第三频率输入之间。第四AC耦合电容器448放置在上输入缓冲器406和第四晶体管438的第四频率输入之间。与第一晶体管(432)和第三晶体管(436)例如p型相比，第四晶体管438是互补型，例如n型。电容器串联耦合以用于相应输入缓冲器和频率输入之间的AC耦合。

当AC分量穿过AC耦合电容器到达频率输入时，DC分量(其可随制造变化和操作条件而变化，如上所述)可由AC耦合电容器移除。偏置电压源可替代地在相应耦合电容器和频率输入之间耦合到每个频率输入。偏置电压源可通过串联电阻耦合并且可能够独立地控制。p型晶体管即第一晶体管432和第三晶体管436的频率输入由相应偏置电压源452、456偏置通过可选的串联电阻器，诸如第一串联电阻和第三串联电阻。电压电平被标识为Vbp。类似地，第二晶体管434和第四晶体管438的频率输入由相应偏置电压源454、458偏置通过可选的串联电阻器，诸如第二串联电阻和第四串联电阻。n型晶体管的偏置电压被标识为Vbn。两个Vbp源可被设定为相同或不同电压，并且两个Vbn源也可被设定为相同或不同电压。

图5是呈Vbp电流镜形式的适合于每个偏置电压源452、456的偏置电压源的电路图。如图所示，p型晶体管502在源极处耦合到供电电压504例如V_DD，并且在漏极处耦合到地506。漏极具有到栅极512的反馈回路510。穿过漏极到达地的电流由可变参考电流源508控制。另选地，电流源被设定为期望参考电流，并且不变或者不是可变的。电流镜的结构将电流镜锁定为栅极和漏极之间的节点处的恒定电流值。该节点耦合到相应尾晶体管以实现跨不同操作条件行为一致。电流镜(或另一偏压)还改进分频器跨不同频率的操作。可变参考电流源允许调节第一偏置电压，并且每个偏置电压源被独立地调节并且在每个输入处是可调节的。

图6是呈Vbn电流镜形式的适合于每个偏置电压源454、458的偏置电压源的电路图。如图所示，n型晶体管602跨供电电压604和地606例如V_SS耦合。漏极具有到栅极612的反馈回路610。穿过漏极的电流由类似于Vbp源极的可变参考电流源的可变参考电流源608来控制。栅极处的节点耦合到相应尾晶体管以实现跨不同操作条件行为一致。这里所示的电流镜作为示例提供。可使用任何其他合适的可控电流和/或偏置电压源来适应特定具体实施。电流镜(或另一偏压)还改进分频器跨不同频率的操作。电流镜(或另一偏压)还减少静态电流的变化。另外，分频器I/Q和IB/QB输出的中心频率可通过改变电流镜的电流来调整。四个尾晶体管中的每个尾晶体管的偏置电压可能够独立于每个其他偏置电压进行调节以校准***或维持稳定性。在一些实施方案中，测量每个I/Q分频输出，并且响应于对应输出而独立地调节每个偏置电压源。

图7是适用于例如在TX LO信号发生器290或RX LO信号发生器280(和/或390或380)中使用的另选分频器700的电路图。该绘图在发射器本地振荡器信号发生器的上下文中进行描述，但也可适于接收器本地振荡器信号发生器。该电路被实现为2分分频器，但可与所示分频器串联添加更多分频器以产生更多分频和更多输出。

分频器710具有I支路712和Q支路714。I支路在I节点722和IB节点724处生成差分分频I信号。Q支路在Q节点726和QB节点处生成差分分频Q信号。利用相应尾晶体管对每个分频器进行电压偏置。I支路712由一侧处的耦合到供电电压例如V_DD的第一晶体管732即供电晶体管和相反侧上的耦合到地例如V_SS的第二晶体管734即地晶体管电压偏置为供电电压。类似地，Q支路由耦合到供电电压的第三晶体管736以及第四晶体管738偏置。

I支路712的供电侧上的第一晶体管732通过第一晶体管732的栅极处的上支路输入缓冲器706接收m时钟信号。Q支路714的地侧上的第四晶体管738也通过其栅极处的上支路输入缓冲器706接收m时钟信号。Q支路714的供电侧上的第三晶体管736通过其栅极处的下支路输入缓冲器708接收p时钟。I支路712的地侧上的第二晶体管734也通过其栅极处的下支路输入缓冲器接收p时钟。输入缓冲器类似于图4的输入缓冲器，但可使用任何其他合适的缓冲器配置。

AC(交流)耦合电容器放置在每个输入缓冲器和每个所连接的尾晶体管的栅极之间。具体地，第一AC耦合电容器742耦合在上支路输入缓冲器706和第一晶体管732的第一频率输入之间。第二AC耦合电容器744放置在下支路输入缓冲器708和第二晶体管734的第二频率输入之间。与I支路供电晶体管732例如p型相比，第二晶体管734是互补型，例如n型。第三AC耦合电容器746耦合在下支路输入缓冲器708和第三晶体管736的第三频率输入之间。第四AC耦合电容器748放置在上支路输入缓冲器706和第四晶体管738的第四频率输入之间。AC耦合电容器将这些频率输入与本地振荡器发生器信号的DC变化隔离。DC变化可影响分频I/Q频率输出的频率和电流。

图8示出了收发器800的框图。该收发器包括：数模转换器810(例如，DAC 214、314)，该数模转换器用于将要发射的数据转换成I模拟输出信号和Q模拟输出信号；低通滤波器812(例如，滤波器232、332)，该低通滤波器用于从I输出信号和Q输出信号移除不期望镜频；上变频器814(例如，上变频器240、340)，该上变频器用于将经滤波的I输出信号和Q输出信号上变频至中频或发射频率；以及放大器816(例如，PA 244和/或相移电路381中的放大器)，该放大器用于放大经上变频的I信号和Q信号以供发射。

收发器800具有本地振荡器信号发生器802(例如，290、280、390、280)，该本地振荡器信号发生器耦合到上变频器814以为上变频器814生成I本地振荡器信号和Q本地振荡器信号。本地振荡器信号发生器802具有分频器804(例如，分频器410)，该分频器具有耦合到第一振荡器频率输出824的第一频率输入822和耦合到互补第二振荡器频率输出828的第二频率输入826。第一频率输出824和第二频率输出828可以是互补的，并且具有相同频率。因此，第一频率输入822和第二频率输入824并非旨在表示两个频率，而是信号的两个分量(具有相同频率)。分频器804还具有第一同相/正交(I/Q)分频输出832和互补第二I/Q分频输出834。输出832和834可包括或表示仅互补I分量、仅互补Q分量或者互补I分量和互补Q分量两者。第一交流(AC)耦合电容器836耦合在第一频率输入822和第一振荡器频率输出824之间，并且第二AC耦合电容器838耦合在第二频率输入826和第二振荡器频率输出828之间。

本地振荡器806(例如，包括VCO和/或PLL，诸如PLL 292、282、392、382)被配置为生成通过第一耦合电容器836耦合到第一频率输入822的第一振荡器频率输出824和通过第二耦合电容器838耦合到第二频率输入826的第二振荡器频率输出828。分频器804的组件在图3至图7的代表性电路图中更详细地示出。包括本地振荡器806和发射链的上下文在图2和图3的框图中更详细地示出。在一些示例中，分频器410、710和/或804利用具有介于大约14GHz至24GHz之间的频率的输入信号和具有介于大约7GHz至12GHz之间的频率的输出(例如，在输出832、834处)信号来操作。

图9是描述用于对振荡器信号进行分频的方法的操作的示例的流程图。方法900中的框可按或可不按所示次序执行，并且在一些实施方案中，可至少部分地并行执行。在框902中，在分频器处接收第一LO信号。在框904中，通过第一耦合电容将第一LO信号的第一AC分量耦合到分频器的第一频率输入。在框906中，接收互补第二LO信号，并且在框908中，通过第二耦合电容将第二LO信号的第二AC分量耦合到分频器的第二频率输入。

在框910中，分频器对第一AC分量进行分频以生成第一I/Q分频输出，并且在框912中，对第二AC分量进行分频以生成互补第二I/Q分频输出。框910和框912可描述提供仅互补I分量、仅互补Q分量或者互补I分量和互补Q分量两者。该输出可用于收发器内的上变频器或下变频器。该输出还可被提供给附加分频器以进一步对原始LO信号进行分频。虽然分频操作在框910和框912中被示出为顺序，但在一些实施方案中，可将差分电路用于分频器，并且第一I/Q输出与互补第二I/Q输出同时生成。方法900的操作可按与所示次序不同的次序执行。可移除一些操作，并且可添加其他操作。

该方法可选地包括，在框914中，将第一频率输入偏置到第一耦合电容和第一频率输入之间的第一偏置电压。在框916中，该方法可选地包括将第二频率输入偏置到耦合电容和第二频率输入之间的第二可独立地调节的偏置电压。这些偏置电压可由如上所述的电流镜来提供。虽然未示出，但第三偏置和第四偏置可独立地生成和/或提供给分频器，例如以减少不平衡和/或校准/校正RSB。在其他示例中，第三偏置和/或第四偏置可与第一偏置电压和第二偏置电压中的一者或两者相同。

图10是用于对振荡器信号进行分频的装置的功能框图。装置1000包括用于接收第一LO信号的构件1002和用于通过第一耦合电容将第一LO信号的第一AC分量耦合到该装置的第一频率输入的构件1004。装置1000还包括用于接收互补第二本地振荡器信号的构件1006和用于通过第二耦合电容将第二本地振荡器信号的第二AC分量耦合到分频器的第二频率输入的构件1008。

该装置的分频器部分包括用于对第一AC分量进行分频以生成第一I/Q分频输出的构件1010和用于对第二AC分量进行分频以生成互补第二I/Q分频输出的构件1012。用于对第一AC分量进行分频的构件1010可与用于对第二AC分量进行分频的构件1012同时操作，正如其他构件可全部同时一起操作以实现预期结果。构件1010和1012可被配置为生成仅互补I分量、仅互补Q分量或者互补I分量和互补Q分量两者。

该装置可选地包括用于将第一频率输入偏置到第一耦合电容和第一频率输入之间的第一偏置电压的构件914和用于将第二频率输入偏置到耦合电容和第二频率输入之间的第二独立地调节的偏置电压的构件916。虽然未示出，但该装置还可包括用于(独立地)生成第三偏置和第四偏置并将其提供给分频器的构件。这些偏置电压构件可由如上所述的电流镜来实现。

本文所述的电路架构可在一个或多个集成电路(IC)、模拟IC、射频IC(RFIC)、混合信号IC、专用集成电路(ASIC)、印刷电路板(PCB)、电子设备等上实现。本文所述的电路架构还可利用各种工艺技术来制造，这些工艺技术诸如互补金属氧化物半导体(CMOS)、NMOS、PMOS、双极结型晶体管(BJT)、双极CMOS(BiCMOS)、硅锗(SiGe)、砷化镓(GaAs)、异质结双极型晶体管(HBT)、高电子迁移率晶体管(HEMT)、绝缘体上硅(SOI)等。

本文所述的实现电路的装置可以是独立设备，或者可以是更大设备的一部分。设备可以是(i)独立IC、(ii)可包括用于存储数据和/或指令的存储器IC的一个或多个IC的集合、(iii)RFIC诸如RF接收器(RFR)或RF发射器/接收器(RTR)、(iv)专用集成电路(ASIC)诸如移动站调制解调器(MSM)、(v)可嵌入在其他设备内的模块、(vi)接收器、蜂窝电话、无线设备、手持机或移动单元、(vii)等。

如本文所用，除非另有明确说明，否则“或”旨在以包含性意义解释。例如，“a或b”可包括仅a、仅b、或a和b的组合。如本文所用，提及一列项目“中的至少一者”或“中的一者或多者”的短语是指那些项目的任何组合，包括单个成员。例如，“a、b或c中的至少一个”旨在涵盖以下的示例：仅a、仅b、仅c、a和b的组合、a和c的组合、b和c的组合、以及a和b与c的组合。

结合本文公开的实现来描述的各种例示性组件、逻辑部件、逻辑框、模块、电路、操作和算法过程可实现为电子硬件、固件、软件、或者硬件、固件或软件的组合，包括本说明书中公开的结构及其结构等效物。硬件、固件和软件的这种可互换性已以其功能性的形式作了一般化描述，并在上文描述的各种例示性组件、框、模块、电路和过程中作了例示。此类功能性是实现在硬件、固件还是软件中取决于具体应用和加诸整体***的设计约束。

对于本领域普通技术人员来说，对本公开中描述的具体实施的各种修改是显而易见的，并且在不脱离本公开内容的精神或范围的情况下，本文定义的一般原理可以应用于其他具体实施。因此，权利要求不旨在受限于本文示出的具体实施，而是要符合与本公开内容、本文所公开的原则和新颖性特征相一致的最宽的范围。

另外，本说明书中在单独的具体实施的上下文中描述的各种特征也可以在单个具体实施中组合实现。相反地，在单个具体实施的上下文中描述的各个特征还可以在多个具体实施中单独地或者以任何适当的子组合来实现。因此，尽管特征可以在上面被描述为以特定组合起作用，并且甚至最初如此要求保护，但是来自所要求保护的组合的一个或多个特征在一些情况下可以从组合中删除，并且所要求保护的组合可以针对子组合或子组合的变体。

类似地，虽然在图中以特定的次序描绘了操作，但是这并不应当被理解为要求这样的操作以所示出的特定次序或者以顺序次序来执行，或者执行所有示出的操作来实现期望的结果。此外，附图可能以流程图或流图的形式示意性地描绘一个或多个示例过程。然而，可以在示意性地示出的示例过程中并入没有描绘的其他操作。例如，一个或多个附加操作可以在所示出的操作中的任何操作之前、之后、同时或者在其之间执行。在一些环境中，多任务处理和并行处理可能是有利的。此外，在上文描述的具体实施中的各个***组件的分离不应当被理解为在所有具体实施中都要求这样的分离，而是其应当被理解为所描述的程序组件和***通常能够一起被整合在单个软件产品中，或者被封装到多个软件产品中。

以下提供了本公开的各方面的概览：

方面1：一种装置，包括：分频器，该分频器具有耦合到第一振荡器频率输出的第一频率输入、耦合到互补第二振荡器频率输出的第二频率输入、第一同相/正交(I/Q)分频输出和互补第二I/Q分频输出；以及第一交流(AC)耦合电容器，该第一AC耦合电容器位于该第一频率输入和该第一振荡器频率输出之间；以及第二AC耦合电容器，该第二AC耦合电容器位于该第二频率输入和该第二振荡器频率输出之间。

方面2：根据方面1所述的装置，还包括：第一偏置电压源，该第一偏置电压源通过串联电阻在该第一AC耦合电容器和该第一频率输入之间耦合到该第一频率输入。

方面3：根据方面2所述的装置，还包括：第二偏置电压源，该第二偏置电压源通过串联电阻在该第二AC耦合电容器和该第二频率输入之间耦合到该第二频率输入，其中该第一偏置电压源的第一偏置电压和该第二偏置电压源的第二偏置电压能够独立地调节。

方面4：根据方面2或3所述的装置，其中该第一偏置电压源包括具有可变参考电流的电流镜。

方面5：根据方面2至4中任一项或多项所述的装置，其中该分频器包括第一I/Q部段，该第一I/Q部段耦合到该第一频率输入和该第二频率输入以生成该第一I/Q分频输出，该装置还包括：第三AC耦合电容器，该第三AC耦合电容器位于该第二频率输入和该第一I/Q部段的Q部分之间；以及第三偏置电压源，该第三偏置电压源通过串联电阻在该第三AC耦合电容器和该第一I/Q部段的该Q部分之间耦合到该第二频率输入，其中该第一偏置电压源的第一偏置电压和该第三偏置电压源的第三偏置电压能够独立地调节。

方面6：根据方面1至5中任一项或多项所述的装置，还包括：第一类型的第一晶体管，其中该第一频率输入包括该第一晶体管的栅极，该第一晶体管在第一晶体管源极处耦合到供电电压，并且在第一晶体管漏极处耦合到该分频器。

WO 2023/022852A1

方面7：根据方面6所述的装置，其中该分频器包括彼此耦合的多个反相器，并且其中该第一晶体管漏极耦合到该分频器的I部分中的反相器的偏置电流端口。

方面8：根据方面6或7所述的装置，还包括：第二类型的第二晶体管，其中该第二频率输入包括该第二晶体管的栅极，该第二晶体管在第二晶体管漏极处耦合到该分频器，并且在第二晶体管源极处耦合到地。

方面9：根据方面8所述的装置，其中该分频器包括彼此耦合的多个反相器，并且其中该第二晶体管漏极耦合到该分频器的Q部分中的反相器的偏置电流。

方面10：根据方面1至9中任一项或多项所述的装置，还包括：第一输入缓冲器，该第一输入缓冲器位于该第一频率输入和该第一振荡器频率输出之间；以及第二输入缓冲器，该第二输入缓冲器位于该第二频率输入和该第二振荡器频率输出之间，其中该第一AC耦合电容器位于该第一输入缓冲器和该第一频率输入之间，并且该第二AC耦合电容器位于该第二输入缓冲器和该第二频率输入之间。

方面11：根据方面10所述的装置，其中该第一输入缓冲器包括串联反相器和跨该串联反相器耦合的反馈电阻器。

方面12：一种收发器，包括：数模转换器，该数模转换器被配置为将要发射的数据转换成I模拟输出信号和Q模拟输出信号；低通滤波器，该低通滤波器被配置为从该I输出信号和Q输出信号移除不期望镜频；上变频器，该上变频器被配置为将经滤波的I输出信号和Q输出信号上变频至发射频率；放大器，该放大器被配置为放大经上变频的I信号和Q信号以供发射；以及本地振荡器信号发生器，该本地振荡器信号发生器耦合到该上变频器，并且被配置为针对该上变频器生成I本地振荡器信号和Q本地振荡器信号，该本地振荡器信号发生器具有分频器，该分频器具有多个振荡输入、多个分频输出和各自连接到该多个振荡器输入中的相应输入的多个交流(AC)耦合电容器。

方面13：根据方面12所述的收发器，还包括：电压控制振荡器(VCO)，该VCO具有耦合到该多个振荡输入的输出。

方面14：根据方面12或13所述的收发器，其中该本地振荡器信号发生器还包括多个偏置电压源，该多个偏置电压源通过相应串联电阻在该AC耦合电容器和该振荡输入之间耦合到该振荡输入。

方面15：根据方面14所述的收发器，其中第一偏置电压源的第一偏置电压和第二偏置电压源的第二偏置电压被配置为独立地调节。

方面16：根据方面12至15中任一项或多项所述的收发器，其中该本地振荡器信号发生器还包括耦合在该VCO和该多个振荡输入之间的多个输入缓冲器。

方面17：一种方法，包括：接收第一本地振荡器信号；通过第一耦合电容将该第一本地振荡器信号的第一交流(AC)分量耦合到分频器的第一频率输入；接收互补第二本地振荡器信号；通过第二耦合电容将该第二本地振荡器信号的第二AC分量耦合到该分频器的第二频率输入；对所述第一AC分量进行分频以生成第一同相/正交(I/Q)分频输出；以及对该第二AC分量进行分频以生成互补第二I/Q分频输出。

方面18：根据方面17所述的方法，还包括：将该第一频率输入偏置到该第一耦合电容和该第一频率输入之间的第一偏置电压；以及将该第二频率输入偏置到该第二耦合电容和该第二频率输入之间的第二独立地调节的偏置电压。

方面19：根据方面18所述的方法，还包括：响应于该第一I/Q分频输出而调节该第一偏置电压。

方面20：根据方面17至19中任一项或多项所述的方法，还包括：利用第一反相器和第一反馈电阻器来缓冲该第一本地振荡器信号，以及利用第二反相器和第二反馈电阻器来缓冲该第二本地振荡器信号。

提供本公开的先前描述以使本领域的任何技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员来说将是显而易见的，并且本文定义的一般原理可以应用于其他变型而不背离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

尽管已详细地示出并描述了所选择的方面，但应当理解，可对如以下权利要求所限定的所描述实施方案作出各种替代和更改。

Claims (20)

1.一种装置，包括：

分频器，所述分频器具有耦合到第一振荡器频率输出的第一频率输入、耦合到互补第二振荡器频率输出的第二频率输入、第一同相/正交(I/Q)分频输出和互补第二I/Q分频输出；和

第一交流(AC)耦合电容器，所述第一交流(AC)耦合电容器位于所述第一频率输入和所述第一振荡器频率输出之间；和第二AC耦合电容器，所述第二AC耦合电容器位于所述第二频率输入和所述第二振荡器频率输出之间。

2.根据权利要求1所述的装置，还包括：第一偏置电压源，所述第一偏置电压源通过串联电阻在所述第一AC耦合电容器和所述第一频率输入之间耦合到所述第一频率输入。

3.根据权利要求2所述的装置，还包括：第二偏置电压源，所述第二偏置电压源通过串联电阻在所述第二AC耦合电容器和所述第二频率输入之间耦合到所述第二频率输入，其中所述第一偏置电压源的第一偏置电压和所述第二偏置电压源的第二偏置电压能够独立地调节。

4.根据权利要求2所述的装置，其中所述第一偏置电压源包括具有可变参考电流的电流镜。

5.根据权利要求2所述的装置，其中所述分频器包括第一I/Q部段，所述第一I/Q部段耦合到所述第一频率输入和所述第二频率输入以生成所述第一I/Q分频输出，所述装置还包括：第三AC耦合电容器，所述第三AC耦合电容器位于所述第二频率输入和所述第一I/Q部段的Q部分之间；和第三偏置电压源，所述第三偏置电压源通过串联电阻在所述第三AC耦合电容器和所述第一I/Q部段的所述Q部分之间耦合到所述第二频率输入，其中所述第一偏置电压源的第一偏置电压和所述第三偏置电压源的第三偏置电压能够独立地调节。

6.根据权利要求1所述的装置，还包括：第一类型的第一晶体管，其中所述第一频率输入包括所述第一晶体管的栅极，所述第一晶体管在第一晶体管源极处耦合到供电电压，并且在第一晶体管漏极处耦合到所述分频器。

7.根据权利要求6所述的装置，其中所述分频器包括彼此耦合的多个反相器，并且其中所述第一晶体管漏极耦合到所述分频器的I部分中的反相器的偏置电流端口。

8.根据权利要求6所述的装置，还包括：第二类型的第二晶体管，其中所述第二频率输入包括所述第二晶体管的栅极，所述第二晶体管在第二晶体管漏极处耦合到所述分频器，并且在第二晶体管源极处耦合到地。

9.根据权利要求8所述的装置，其中所述分频器包括彼此耦合的多个反相器，并且其中所述第二晶体管漏极耦合到所述分频器的Q部分中的反相器的偏置电流。

10.根据权利要求1所述的装置，还包括：第一输入缓冲器，所述第一输入缓冲器位于所述第一频率输入和所述第一振荡器频率输出之间；和第二输入缓冲器，所述第二输入缓冲器位于所述第二频率输入和所述第二振荡器频率输出之间，其中所述第一AC耦合电容器位于所述第一输入缓冲器和所述第一频率输入之间，并且所述第二AC耦合电容器位于所述第二输入缓冲器和所述第二频率输入之间。

11.根据权利要求10所述的装置，其中所述第一输入缓冲器包括串联反相器和跨所述串联反相器耦合的反馈电阻器。

12.一种收发器，包括：

数模转换器，所述数模转换器被配置为将要发射的数据转换成I模拟输出信号和Q模拟输出信号；

低通滤波器，所述低通滤波器被配置为从所述I输出信号和所述Q输出信号移除不期望镜频；

上变频器，所述上变频器被配置为将经滤波的所述I输出信号和所述Q输出信号上变频至发射频率；

放大器，所述放大器被配置为放大经上变频的I信号和Q信号以供发射；和

本地振荡器信号发生器，所述本地振荡器信号发生器耦合到所述上变频器，并且被配置为针对所述上变频器生成I本地振荡器信号和Q本地振荡器信号，所述本地振荡器信号发生器具有分频器，所述分频器具有多个振荡输入、多个分频输出和各自连接到所述多个振荡器输入中的相应输入的多个交流(AC)耦合电容器。

13.根据权利要求12所述的收发器，还包括：电压控制振荡器(VCO)，所述电压控制振荡器(VCO)具有耦合到所述多个振荡输入的输出。

14.根据权利要求12所述的收发器，其中所述本地振荡器信号发生器还包括多个偏置电压源，所述多个偏置电压源通过相应串联电阻在所述AC耦合电容器和所述振荡输入之间耦合到所述振荡输入。

15.根据权利要求14所述的收发器，其中第一偏置电压源的第一偏置电压和第二偏置电压源的第二偏置电压被配置为独立地调节。

16.根据权利要求13所述的收发器，其中所述本地振荡器信号发生器还包括耦合在所述VCO和所述多个振荡输入之间的多个输入缓冲器。

17.一种方法，包括：

接收第一本地振荡器信号；

通过第一耦合电容将所述第一本地振荡器信号的第一交流(AC)分量耦合到分频器的第一频率输入；

接收互补第二本地振荡器信号；

通过第二耦合电容将所述第二本地振荡器信号的第二AC分量耦合到所述分频器的第二频率输入；

对所述第一AC分量进行分频以生成第一同相/正交(I/Q)分频输出；以及

对所述第二AC分量进行分频以生成互补第二I/Q分频输出。

18.根据权利要求17所述的方法，还包括：

将所述第一频率输入偏置到所述第一耦合电容和所述第一频率输入之间的第一偏置电压；以及

将所述第二频率输入偏置到所述第二耦合电容和所述第二频率输入之间的第二独立地调节的偏置电压。

19.根据权利要求18所述的方法，还包括：响应于所述第一I/Q分频输出而调节所述第一偏置电压。

20.根据权利要求17所述的方法，还包括：利用第一反相器和第一反馈电阻器来缓冲所述第一本地振荡器信号，并且利用第二反相器和第二反馈电阻器来缓冲所述第二本地振荡器信号。