CN117792093A - 斜坡补偿与比较器电路 - Google Patents

斜坡补偿与比较器电路 Download PDF

Info

Publication number
CN117792093A
CN117792093A CN202410211006.7A CN202410211006A CN117792093A CN 117792093 A CN117792093 A CN 117792093A CN 202410211006 A CN202410211006 A CN 202410211006A CN 117792093 A CN117792093 A CN 117792093A
Authority
CN
China
Prior art keywords
mos tube
tube
mos
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410211006.7A
Other languages
English (en)
Other versions
CN117792093B (zh
Inventor
许锦龙
李瑞平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinlong Semiconductor Technology Co ltd
Original Assignee
Shanghai Xinlong Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinlong Semiconductor Technology Co ltd filed Critical Shanghai Xinlong Semiconductor Technology Co ltd
Priority to CN202410211006.7A priority Critical patent/CN117792093B/zh
Publication of CN117792093A publication Critical patent/CN117792093A/zh
Application granted granted Critical
Publication of CN117792093B publication Critical patent/CN117792093B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)

Abstract

本发明提供了一种斜坡补偿与比较器电路，包括电压叠加模块、电压放大模块和电压比较模块。其中，所述电压叠加模块用于叠加斜坡信号和采样信号并提高输出信号的带载能力。所述电压放大模块用于放大所述电压叠加模块的输出信号。所述电压比较模块用于将所述电压放大模块的输出信号和升压电路的误差放大器的输出信号进行比较，并基于比较结果输出信号协同控制所述升压电路的功率管。如此配置，一方面能够实现比较和斜坡补偿的功能，另一方面，电路简单，工作频率高，补偿的比例调节方便，无需补偿电容，版图上占用的面积小，成本更容易控制。本发明解决了现有技术中缺少一种工作于高频下、使用BCD工艺制作的斜坡补偿与比较器电路的问题。

Description

斜坡补偿与比较器电路
技术领域
本发明涉及集成电路技术领域，特别涉及一种斜坡补偿与比较器电路。
背景技术
在电源领域的DC-DC电路中，升压电路有着广泛应用，升压电路一般需要工作于电流模式下，当其工作的占空比大于50%，则有可能产生次谐波振荡，解决次谐波振荡的方式是对电路进行斜坡补偿。所谓的斜坡补偿，是将特定电路生成的锯齿波（也就是斜坡）与升压电路的主功率管采样得到的电流或电压斜坡按照一定比例的叠加得到的电压，该电压和误差放大器(EA)的输出电压进行比较，生成占空比信号，以控制功率管的导通占空比。
在BIPOLAR电路中，通常使用共基极输入的方式的比较器，实现斜坡补偿和比较的功能，该电路工作频率高，效果好，广泛应用于基于BIPOLAR的升压电路中。现在由于技术的更新，很多设计需要用BCD工艺进行设计，原来的斜坡补偿与比较器电路不再适用，需要提供一种适用于工作于高频下、使用BCD工艺制作的斜坡补偿与比较器电路。
综上，现有技术中缺少一种工作于高频下、使用BCD工艺制作的斜坡补偿与比较器电路。
发明内容
本发明的目的在于提供一种斜坡补偿与比较器电路，以解决现有技术中缺少相关电路的技术问题。
为了解决上述技术问题，本发明提供了一种斜坡补偿与比较器电路，用于对升压电路进行补偿，所述斜坡补偿与比较器电路包括电压叠加模块、电压放大模块和电压比较模块。
其中，所述电压叠加模块用于叠加斜坡信号和采样信号，所述采样信号用于表征所述升压电路的功率管的电流，所述电压叠加模块还用于提高自身的输出信号相较于所述斜坡信号的带载能力。
所述电压放大模块用于放大所述电压叠加模块的输出信号。
所述电压比较模块用于将所述电压放大模块的输出信号和所述升压电路的误差放大器的输出信号进行比较，并基于比较结果输出高电平或者低电平；所述电压比较模块的输出信号用于协同控制所述升压电路的功率管。
可选的，所述电压叠加模块包括电流源、第一CASCODE电流镜、第一三极管和第二三极管。
其中，所述第一CASCODE电流镜用于复制并放大所述电流源输出的电流。
所述第一三极管为PNP型三极管，所述第二三极管为NPN型三极管，所述第一三极管的发射极与所述第二三极管的基极连接，所述第一三极管的集电极用于接地；所述第一三极管的基极用于获取所述斜坡信号，所述第二三极管的发射极用于输出中间信号，所述中间信号的带载能力高于所述斜坡信号的带载能力；所述电压叠加模块基于所述中间信号生成输出信号。
所述第一CASCODE电流镜用于提供所述第一三极管工作所需的电流；所述第二三极管的集电极用于连接电源。
可选的，所述电压叠加模块还包括第一电阻和第二电阻；所述第一电阻的第一端与所述第二三极管的发射极连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端用于获取所述采样信号，所述第一电阻的第二端被配置为所述电压叠加模块的输出端。
可选的，所述电压放大模块为单级折叠式共源共栅结构。
可选的，所述电压放大模块包括第二CASCODE电流镜、第三CASCODE电流镜、差分对、第一MOS管、第三电阻和第四电阻。
其中，所述第二CASCODE电流镜用于输出所述差分对的偏置电流。
所述差分对的第一输入端与所述电压叠加模块的输出端连接，所述差分对的第二输入端与所述第三电阻的第二端连接；所述差分对的第一输出端与所述第三CASCODE电流镜的第一支路连接；所述差分对的第二输出端与所述第三CASCODE电流镜的第二支路连接。
所述第一MOS管为NMOS管，所述第一MOS管的漏极用于连接电源，所述第一MOS管的栅极与所述第三CASCODE电流镜的第二支路连接，所述第一MOS管的源极与所述第三电阻的第一端连接。
所述第三电阻的第二端与所述第四电阻的第一端连接，所述第四电阻的第二端用于接地；所述第三电阻的第一端被配置为所述电压放大模块的输出端。
可选的，所述电压比较模块包括比较单元，所述比较单元用于比较所述电压放大模块的输出信号和所述误差放大器的输出信号，所述比较单元具有超前校正特性和滞回特性。
可选的，所述比较单元包括第二MOS管和第三MOS管，所述第二MOS管的控制端用于获取所述电压放大模块的输出信号，所述第三MOS管的控制端用于获取所述误差放大器的输出信号，所述第三MOS管的宽长比大于所述第二MOS管的宽长比以实现超前校正特性。
可选的，所述比较单元包括第四MOS管、第五MOS管、第六MOS管和第七MOS管，所述第四MOS管和所述第五MOS管的宽长比相等，所述第六MOS管和所述第七MOS管的宽长比相等，所述第六MOS管的宽长比大于所述第四MOS管的宽长比，所述第四MOS管、所述第五MOS管、所述第六MOS管和所述第七MOS管用于实现滞回特性。
可选的，所述电压比较模块还包括两个反相器，所述比较单元的输出信号依次通过所述两个所述反相器后作为所述斜坡补偿与比较器电路的输出信号。
可选的，所述电压比较模块包括第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管和第十一MOS管。
所述第二MOS管为PMOS管，所述第二MOS管的源极用于获取偏置电流，所述第二MOS管的栅极与所述电压放大模块的输出端连接。
所述第三MOS管为PMOS管，所述第三MOS管的源极与所述第二MOS管的源极连接，所述第三MOS管的栅极用于获取所述误差放大器的输出信号。
所述第四MOS管为NMOS管，所述第四MOS管的漏极与所述第二MOS管的漏极连接，所述第四MOS管的漏极与自身的栅极连接，所述第四MOS管的源极用于接地。
所述第五MOS管为NMOS管，所述第五MOS管的漏极与所述第三MOS管的漏极连接，所述第五MOS管的漏极与自身的栅极连接，所述第五MOS管的源极用于接地。
所述第六MOS管为NMOS管，所述第六MOS管的漏极与所述第三MOS管的漏极连接，所述第六MOS管的栅极与所述第四MOS管的栅极连接，所述第六MOS管的源极用于接地。
所述第七MOS管为NMOS管，所述第七MOS管的漏极与所述第二MOS管的漏极连接，所述第七MOS管的栅极与所述第五MOS管的栅极连接，所述第七MOS管的源极用于接地。
所述第八MOS管为PMOS管，所述第八MOS管的源极用于连接电源，所述第八MOS管的栅极和自身的漏极连接。
所述第九MOS管为NMOS管，所述第九MOS管的漏极与所述第八MOS管的漏极连接，所述第九MOS管的栅极与所述第二MOS管的漏极连接，所述第九MOS管的源极用于接地。
所述第十MOS管为PMOS管，所述第十MOS管的源极用于连接电源，所述第十MOS管的栅极和第八MOS管的栅极连接。
所述第十一MOS管为NMOS管，所述第十一MOS管的漏极与所述第十MOS管的漏极连接，所述第十一MOS管的栅极与所述第三MOS管的漏极连接，所述第十一MOS管的源极用于接地。
与现有技术相比，本发明提供的斜坡补偿与比较器电路包括电压叠加模块、电压放大模块和电压比较模块。其中，所述电压叠加模块用于叠加斜坡信号和采样信号，所述采样信号用于表征所述升压电路的功率管的电流或者电压，所述电压叠加模块还用于提高输出信号的带载能力。所述电压放大模块用于放大所述电压叠加模块的输出信号。所述电压比较模块用于将所述电压放大模块的输出信号和所述升压电路的误差放大器的输出信号进行比较，并基于比较结果输出高电平或者低电平；所述电压比较模块的输出信号用于协同控制所述升压电路的功率管。如此配置，一方面能够实现比较和斜坡补偿的功能，另一方面，本发明的电路简单，工作频率高，补偿的比例调节方便，无需补偿电容，版图上占用的面积小，成本更容易控制。本发明解决了现有技术中缺少一种工作于高频下、使用BCD工艺制作的斜坡补偿与比较器电路的问题。
附图说明
本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
图1是本发明一实施例的斜坡补偿与比较器电路的框架图；
图2是本发明一实施例的斜坡补偿与比较器电路的电路图；
图3是本发明又一实施例的斜坡补偿与比较器电路的电路图；
图4是图3所示的实施例的典型波形；
图5是图4在V2上升时的局部放大图；
图6是图4在V2下降时的局部放大图。
其中：
1-电压叠加模块；2-电压放大模块；3-电压比较模块。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本发明的核心思想在于提供一种斜坡补偿与比较器电路，以解决现有技术中缺少相关电路的技术问题。
以下参考附图进行描述。
请参考图1，本实施例提供了一种斜坡补偿与比较器电路，用于对升压电路进行补偿，所述斜坡补偿与比较器电路包括电压叠加模块1、电压放大模块2和电压比较模块3。
其中，所述电压叠加模块1用于叠加斜坡信号VSAW和采样信号VCS，所述采样信号用于表征所述升压电路的功率管的电流或者电压，所述电压叠加模块还用于提高自身的输出信号相较于所述斜坡信号的带载能力。
所述电压放大模块2用于放大所述电压叠加模块1的输出信号。
所述电压比较模块3用于将所述电压放大模块的输出信号和所述升压电路的误差放大器的输出信号进行比较，并基于比较结果输出高电平或者低电平；所述电压比较模块的输出信号用于协同控制所述升压电路的功率管。
请参考图2及图3，在一实施例中所述电压叠加模块包括电流源I1、第一CASCODE电流镜、第一三极管Q1和第二三极管Q2。
其中，所述第一CASCODE电流镜用于复制并放大所述电流源输出的电流。
所述第一三极管为PNP型三极管，所述第二三极管为NPN型三极管，所述第一三极管的发射极与所述第二三极管的基极连接，所述第一三极管的集电极用于接地；所述第一三极管的基极用于获取所述斜坡信号VSAW，所述第二三极管的发射极用于输出中间信号，所述中间信号的带载能力高于所述斜坡信号的带载能力；所述电压叠加模块基于所述中间信号生成输出信号。
所述第一CASCODE电流镜用于提供所述第一三极管工作所需的电流；所述第二三极管的集电极用于连接电源VDD。
所述第一CASCODE电流镜包括第十七MOS管PM1、第十八MOS管PM2、第十九MOS管PM3、第二十MOS管PM4和第五电阻R1，上述元件的具体连接关系可以根据图1得到。
基于上述连接关系，在所述第二三极管Q2的发射极就可以产生和所述斜坡信号VSAW相同的信号，同时还提高了带载能力。
进一步地，所述电压叠加模块还包括第一电阻R2和第二电阻R3；所述第一电阻R2的第一端与所述第二三极管的发射极连接，所述第一电阻R2的第二端与所述第二电阻R3的第一端连接，所述第二电阻R3的第二端用于获取所述采样信号，所述第一电阻R2的第二端被配置为所述电压叠加模块的输出端。
关于所述电压叠加模块的工作原理分析如下：本级为电压叠加级。I1为电流源，PM1、PM2、PM3、PM4、R1共同组成CASCODE电流镜，其中PM1与PM3为同类型的PMOS，PM2与PM4为同类型的PMOS，用于成比例的复制I1的电流，其复制的比例为N，则流过Q1的发射极的电流IQ1=N×I1。VSAW信号是一个锯齿波电压，该电压是其他电路生成的特定斜率、特定频率的斜坡信号，该信号需要与表征功率管的电流的信号进行叠加。由于VSAW信号的输出阻抗一般很高，无法直接带载，故需要对该信号进行处理，以提高其带载能力。
首先计算Q1的发射极电压，可以写为：
VQ1E=VSAW+VEB1；其中VQ1E为Q1的发射极电压，VEB1为Q1的EB电压。
Q2的发射极电压VQ2E可以写为：
VQ2E=VQ1E-VBE2；其中，VEB2为Q2的EB电压。
近似计算时可以认为VEB1=VBE2，故可以得到VQ2E=VSAW，由于Q2为射极跟随器的接法，故有相对大的电流输出能力，可以带载输出一定的电流。
VCS为表征功率管的电流的信号，该信号一般直接从采样电阻上直接得到，VCS端的电压源输出阻抗极低，故该信号不需要进行处理，可以直接用于叠加。
V1为该级的输出，其电压可以计算如下：
V1=VSAW×R3/(R2+R3)+VCS×R2/(R2+R3)。
一般来说，V1信号可以直接用于比较器，但由于V1的信号幅度过小，会导致对比较器要求过高，无法快速比较，进而无法应用于高频率的开关电源电路中。故本发明对V1信号进行高速放大，使用放大的信号与后级电路进行比较，以实现高速比较的作用。
请参考图2及图3，所述电压放大模块2为单级折叠式共源共栅结构。使用该结构可以无需额外的补偿电容就可以实现电路的稳定，由于没有补偿电容，故其带宽较高，可以高速的处理V1信号，同时没有额外的电容，可以有效的减小版图面积；另一方面，相同偏置电流下，CMOS技术较BIPOLAR技术，其放大器的增益较低，故这里只能采用共源共栅结构来提高该放大器的DC增益。
具体地，所述电压放大模块包括第二CASCODE电流镜、第三CASCODE电流镜、差分对、第一MOS管NM5、第三电阻R5和第四电阻R6。
其中，所述第二CASCODE电流镜用于输出所述差分对的偏置电流。所述第二CASCODE电流镜包括：PM1、PM2、R1以及第二十一MOS管PM5、第二十二MOS管PM6。
所述差分对的第一输入端与所述电压叠加模块的输出端连接，所述差分对的第二输入端与所述第三电阻的第二端连接；所述差分对的第一输出端与所述第三CASCODE电流镜的第一支路连接；所述差分对的第二输出端与所述第三CASCODE电流镜的第二支路连接。
所述差分对由第二十三MOS管PM7和第二十四MOS管PM8构成，其中，所述第二十三MOS管的栅极被配置为所述差分对的第一输入端，所述第二十三MOS管的漏极被配置为所述差分对的第一输出端，所述第二十四MOS管的栅极被配置为所述差分对的第二输入端，所述第二十四MOS管的漏极被配置为所述差分对的第二输出端。
所述第三CASCODE电流镜包括：第二十五MOS管PM9、第二十六MOS管PM10、第二十七MOS管PM11、第二十八MOS管PM12、第六电阻R4、第二十九MOS管NM1、第三十MOS管NM2、第三十一MOS管NM3和第三十二MOS管NM4。其中，PM9、PM10、R4、NM1和NM2构成所述第三CASCODE电流镜的第一支路，PM11、PM12、NM3和NM4构成所述第三CASCODE电流镜的第二支路。
所述第一MOS管为NMOS管，所述第一MOS管的漏极用于连接电源，所述第一MOS管的栅极与所述第三CASCODE电流镜的第二支路连接，所述第一MOS管的源极与所述第三电阻的第一端连接。
所述第三电阻的第二端与所述第四电阻的第一端连接，所述第四电阻的第二端用于接地；所述第三电阻的第一端被配置为所述电压放大模块的输出端。
该放大器使用单级折叠式共源共栅结构。其中PM5、PM6为电流镜，复制PM1、PM2的电流，用于给PM7、PM8组成的差分对提供偏置电流，PM7与PM8的栅级分别为该放大的器同相输入端和反相输入端。PM9~PM12为CASCODE电流镜，可以提高其输出阻抗，从而提高该级的DC增益，同样，NM1~NM4与R4共同组成CASCODE电流镜，可以提高其输出阻抗，从而提高该级的DC增益；NM5为该级的输出级，NM5为源级跟随器，可以输出较大的电流，为R5、R6提供负载电流。R5与R6为反馈电阻，用于设定该级的放大倍数。
PM7的栅极为该级的同相输入端，即V1，PM8的栅级为该级的反相输入端，V2为该级的输出端，其中V2的输出为：
V2=V1×(R5+R6)/R6。
当R5/R6=R2/R3时，可以得到：
V2=VSAW+VCS×R2/R3。
最终V2即为VCS与VSAW的叠加结果，通过调整R2和R3（或R5和R6）电阻的比例，可以轻而易举的调整VSAW和VCS的叠加比例，实现斜坡补偿。
最后，为了提高速度，R5与R6需要尽量使用较小尺寸的电阻（如使用工艺允许的最小宽度），减小寄生电容的影响。
所述电压比较模块的具体结构可以有多种选择，本说明书中介绍如下两种实施例：按照图2所示的实施例，或者，按照图3所示的实施例。
如图2所示，所述电压比较模块包括：第三十三MOS管PM20、第三十四MOS管PM21、第三十五MOS管PM22、第三十六MOS管PM23、第三十七MOS管PM24、第三十八MOS管PM25、第三十九MOS管PM26、第四十MOS管PM27、第七电阻R7、第四十一MOS管NM14、第四十二MOS管NM15、第四十三MOS管NM16、第四十四MOS管NM17、第四十五MOS管PM28、第四十六MOS管NM18、第四十七MOS管PM29、第四十八MOS管NM19、第四十九MOS管PM30和第五十MOS管NM20。
该级的主体电路与电压放大模块的部分有较大的类似，只是去掉了相应的输出级。该级的比较器为折叠式共源共栅结构，使用该结构可以提高整体的电路增益，从而提高比较器的灵敏度，提高比较器的速度。NM18与PM28组成反相器，同理NM19、PM29组成反相器，NM20、PM30组成反相器。虽然这里可以只使用一组反相器，但三组反相器可以更好的对比较器的输出进行整形。OUT端为比较器的输出。为了提高速度，PM22和PM23的尺寸要尽可能小，减小寄生电容，典型值为该工艺允许的最小尺寸MOS的1~5倍。
VE为误差放大器的输出信号，V2信号与VE信号进行比较，其中得到占空比信号，该占空比信号用于控制升压电路的功率管的导通与关断的时间，从而达到控制输出的目的。
最终比较器的翻转点可以写为：
VE=VSAW+VCS×R2/R3
该表达式可以用来计算、设计升压电路的斜坡补偿相关的内容，这里不再赘述。
由于VSAW信号一般为上升沿变化缓慢，下降沿变化非常陡峭，由于V2信号也主要由VSAW信号决定，故V2信号的上升沿变化缓慢，下降沿变化非常陡峭。VE为误差放大器（未图示）的输出信号，该信号一般变化缓慢，在一定时间内，可以认为是直流信号。V2信号与VE信号的特征导致在V2信号上升时，常规比较器要翻转时，V2相对于VE的变化率较小，导致常规比较器无法快速翻转，导致输出的延时较高，不利于高频应用时的***设计；在V2信号下升时，V2相对于VE的变化率较高，常规比较器可以快速翻转，无影响。
基于上述分析，请参考图3，在一个较优的实施例中，所述电压比较模块包括比较单元，所述比较单元用于比较所述电压放大模块的输出信号和所述误差放大器的输出信号，所述比较单元具有超前校正特性和滞回特性。
具体地，所述比较单元包括第二MOS管PM14和第三MOS管PM15，所述第二MOS管PM14的控制端用于获取所述电压放大模块的输出信号，所述第三MOS管PM15的控制端用于获取所述误差放大器的输出信号VE，所述第三MOS管PM15的宽长比大于所述第二MOS管PM14的宽长比以实现超前校正特性。
具体地，所述比较单元包括第四MOS管NM6、第五MOS管NM7、第六MOS管NM8和第七MOS管NM9，所述第四MOS管NM6和所述第五MOS管NM7的宽长比相等，所述第六MOS管NM8和所述第七MOS管NM9的宽长比相等，所述第六MOS管NM8的宽长比大于所述第四MOS管NM6的宽长比，所述第四MOS管NM6、所述第五MOS管NM7、所述第六MOS管NM8和所述第七MOS管NM9用于实现滞回特性。
具体地，所述电压比较模块还包括两个反相器，所述比较单元的输出信号依次通过所述两个所述反相器后作为所述斜坡补偿与比较器电路的输出信号。
进一步地，所述电压比较模块包括第二MOS管PM14、第三MOS管PM15、第四MOS管NM6、第五MOS管NM7、第六MOS管NM8、第七MOS管NM9、第八MOS管PM16、第九MOS管NM10、第十MOS管PM17、第十一MOS管NM11、第十二MOS管PM13、第十三MOS管PM18、第十四MOS管NM12、第十五MOS管PM19和第十六MOS管NM13；其中，
所述第十二MOS管为PMOS管，所述第十二MOS管的源极用于连接电源，所述第十二MOS管的栅极用于获取一偏置电压以使自身的漏极输出偏置电流。在本实施例中，偏置电流由所述第二CASCODE电流镜产生。偏置电流典型值为4uA~40uA。
所述第二MOS管为PMOS管，所述第二MOS管的源极与所述第十二MOS管的漏极连接以获取偏置电流，所述第二MOS管的栅极与所述电压放大模块的输出端连接。
所述第三MOS管为PMOS管，所述第三MOS管的源极与所述第二MOS管的源极连接，所述第三MOS管的栅极用于获取所述误差放大器的输出信号。
所述第四MOS管为NMOS管，所述第四MOS管的漏极与所述第二MOS管的漏极连接，所述第四MOS管的漏极与自身的栅极连接，所述第四MOS管的源极用于接地。
所述第五MOS管为NMOS管，所述第五MOS管的漏极与所述第三MOS管的漏极连接，所述第五MOS管的漏极与自身的栅极连接，所述第五MOS管的源极用于接地。
所述第六MOS管为NMOS管，所述第六MOS管的漏极与所述第三MOS管的漏极连接，所述第六MOS管的栅极与所述第四MOS管的栅极连接，所述第六MOS管的源极用于接地。
所述第七MOS管为NMOS管，所述第七MOS管的漏极与所述第二MOS管的漏极连接，所述第七MOS管的栅极与所述第五MOS管的栅极连接，所述第七MOS管的源极用于接地。
所述第八MOS管为PMOS管，所述第八MOS管的源极用于连接电源，所述第八MOS管的栅极和自身的漏极连接。
所述第九MOS管为NMOS管，所述第九MOS管的漏极与所述第八MOS管的漏极连接，所述第九MOS管的栅极与所述第二MOS管的漏极连接，所述第九MOS管的源极用于接地。
所述第十MOS管为PMOS管，所述第十MOS管的源极用于连接电源，所述第十MOS管的栅极和第八MOS管的栅极连接。
所述第十一MOS管为NMOS管，所述第十一MOS管的漏极与所述第十MOS管的漏极连接，所述第十一MOS管的栅极与所述第三MOS管的漏极连接，所述第十一MOS管的源极用于接地。
所述第十三MOS管为PMOS管，所述第十三MOS管的源极用于连接电源，所述第十三MOS管的栅极与所述第十一MOS管的漏极连接。
所述第十四MOS管为NMOS管，所述第十四MOS管的漏极与所述第十三MOS管的漏极连接，所述第十四MOS管的栅极与所述第十三MOS管的栅极连接，所述第十四MOS管的源极用于接地。
所述第十五MOS管为PMOS管，所述第十五MOS管的源极用于连接电源，所述第十五MOS管的栅极与所述第十三MOS管的漏极连接。
所述第十六MOS管为NMOS管，所述第十六MOS管的漏极与所述第十五MOS管的漏极连接，所述第十六MOS管的栅极与所述第十五MOS管的栅极连接，所述第十六MOS管的源极用于接地。
所述第十三MOS管和所述第十四MOS管构成一个所述反相器，所述第十五MOS管和所述第十六MOS管构成另一个所述反相器。剩余的MOS管构成所述比较单元。
从完整的图2或图3可以看出，本实施例全电路图中不存在补偿电容，不需要补偿电容就能工作。
鉴于V2上升时的翻转输出延时高的问题，本实施例使用非对称的差分输入管进行超前校正，可以有效的解决V2上升时比较单元输出延时高的问题；同时由于V2下降时的斜率非常大，故非对称的差分输入管不会对V2下降时的输出造成大的误差，也即，滞回特性不会造成大的误差。PM14和PM15的宽长比比例可以根据使用对称的差分输入管时V2上升时的输出延时TD，VSAW信号的上升斜率SR，比较单元的偏置电流IPB，以及工艺参数等进行计算，具体的计算如下：
其中μP为P型材料的迁移率，COX为单位面积电容量，M14为PM14的宽长比，VOV14为PM14的VGS过驱动电压，其中μP和COX为工艺相关的参数，当IPB和M14设定好，即可以求得VOV14。
需要补偿的OFFSET电压为VOFFSET，有：
VOFFSET=SRTD×R3/(R3+R2)。
其中TD可以通过计算得到，也可以通过仿真得到，SR为VSAW信号电压上升斜率。
再通过下式，可以求得PM15的宽长比M15：
M15=IPB/(μP COX (VOV14-VOFFSET)2)。
NM6~NM9用于设置滞回比较单元的迟滞窗口，其中NM6的宽长比与NM7的宽长比相等，其中NM8的宽长比与NM9的宽长比相等。其中NM8、NM9的宽长比略大于NM6、NM7的宽长比，该滞回比较单元的典型特征是其迟滞窗口一般为1mV~20mV。
NM10、NM11、PM16、PM17组成了比较单元的输出级，其中NM10的宽长比与NM11的宽长比相等，PM16的宽长比与PM17的宽长比相等，为提高响应速度，这些管子的尺寸要尽可能小，以提高响应速度。
为了使比较单元的输出信号的上升、下降沿斜率更大，故额外添加两级反相器进行整形，其中NM12与PM18一组，NM13与PM19为一组。由于是高频率的应用，故NM12与PM18一组的反相器尺寸要尽可能的小，减小其电容，提高前级的响应速度；NM13与PM19一组的反相器可以适当提高尺寸，以提高STAGE3的输出带载能力。
OUT信号为电压比较模块的输出信号，一般该信号用于控制功率管开通开关断。
通过上述设置，实现了如下功能：
1.电压叠加模块实现了VSAW信号与VCS信号的线性叠加。
2.电压放大模块对V1信号进行高速放大，通过设置R5/R6=R2/R3，实现了高品质的斜坡信号的叠加，完成斜坡补偿功能；同时电压放大模块的高速放大，为电压比较模块的高速比较提供了基础。
3.电压比较模块使用精心设计非对称的差分输入管，实现了超前校正，使V2缓慢上升时，也可以有快速响应，再配合1mV~20mV的迟滞窗口的滞回比较器，现实高精度、高速度的比较器翻转，可应用于高频率的BOOST比较器。
本实施例的有益效果通过图4、图5和图6展示。
图4为本电路的典型波形，其中：
第一行为VSAW的波形，为0V~1.5V的电压信号，其周期为1us。
第二行为功率电流的采样信号VCS，为10mV~30mV的电压信号，其周期为1us。
第三行为V1信号，可以看出该信号为VSAW信号与VCS信号的叠加，叠加后的信号约为0V~0.25V的电压信号。
第四行为V2信号和VE信号，其中V2信号为V1信号的放大，图中大约入大了6倍，VE信号为固定电平，约为800mV，VE信号要与V2信号进行比较。
第五行为OUT输出信号，即VE信号与V2信号比较后的输出结果。
从该图中可以看出，该电路实现了电压的叠加和比较的功能，同时叠加方便，无明显失真，可以满足多数的应用场景。
图5为V2上升时的放大图像，从图中可以看出，从V2与VE相交后，大约10ns后，比较器翻转，响应速度非常快，可以满足绝大多数的BOOST电路应用。
图6为V2下降时的放大图像，从图中可以看出，从V2与VE相交后，大约17ns后，比较器翻转，响应速度非常快，可以满足绝大多数的BOOST电路应用。
综上所述，本实施例提供了一种斜坡补偿与比较器电路。所述斜坡补偿与比较器电路包括电压叠加模块、电压放大模块和电压比较模块。其中，所述电压叠加模块用于叠加斜坡信号和采样信号，所述采样信号用于表征所述升压电路的功率管的电流或者电压，所述电压叠加模块还用于提高输出信号的带载能力。所述电压放大模块用于放大所述电压叠加模块的输出信号。所述电压比较模块用于将所述电压放大模块的输出信号和所述升压电路的误差放大器的输出信号进行比较，并基于比较结果输出高电平或者低电平；所述电压比较模块的输出信号用于协同控制所述升压电路的功率管。如此配置，一方面能够实现比较和斜坡补偿的功能，另一方面，本实施例的电路简单，工作频率高，补偿的比例调节方便，无需补偿电容，版图上占用的面积小，成本更容易控制。本实施例解决了现有技术中缺少一种工作于高频下、使用BCD工艺制作的斜坡补偿与比较器电路的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种斜坡补偿与比较器电路，用于对升压电路进行补偿，其特征在于，所述斜坡补偿与比较器电路包括电压叠加模块、电压放大模块和电压比较模块；其中，
所述电压叠加模块用于叠加斜坡信号和采样信号，所述采样信号用于表征所述升压电路的功率管的电流，所述电压叠加模块还用于提高自身的输出信号相较于所述斜坡信号的带载能力；
所述电压放大模块用于放大所述电压叠加模块的输出信号；
所述电压比较模块用于将所述电压放大模块的输出信号和所述升压电路的误差放大器的输出信号进行比较，并基于比较结果输出高电平或者低电平；所述电压比较模块的输出信号用于协同控制所述升压电路的功率管。
2.根据权利要求1所述的斜坡补偿与比较器电路，其特征在于，所述电压叠加模块包括电流源、第一CASCODE电流镜、第一三极管和第二三极管；其中，
所述第一CASCODE电流镜用于复制并放大所述电流源输出的电流；
所述第一三极管为PNP型三极管，所述第二三极管为NPN型三极管，所述第一三极管的发射极与所述第二三极管的基极连接，所述第一三极管的集电极用于接地；所述第一三极管的基极用于获取所述斜坡信号，所述第二三极管的发射极用于输出中间信号，所述中间信号的带载能力高于所述斜坡信号的带载能力；所述电压叠加模块基于所述中间信号生成输出信号；
所述第一CASCODE电流镜用于提供所述第一三极管工作所需的电流；所述第二三极管的集电极用于连接电源。
3.根据权利要求2所述的斜坡补偿与比较器电路，其特征在于，所述电压叠加模块还包括第一电阻和第二电阻；所述第一电阻的第一端与所述第二三极管的发射极连接，所述第一电阻的第二端与所述第二电阻的第一端连接，所述第二电阻的第二端用于获取所述采样信号，所述第一电阻的第二端被配置为所述电压叠加模块的输出端。
4.根据权利要求1所述的斜坡补偿与比较器电路，其特征在于，所述电压放大模块为单级折叠式共源共栅结构。
5.根据权利要求4所述的斜坡补偿与比较器电路，其特征在于，所述电压放大模块包括第二CASCODE电流镜、第三CASCODE电流镜、差分对、第一MOS管、第三电阻和第四电阻；其中，
所述第二CASCODE电流镜用于输出所述差分对的偏置电流；
所述差分对的第一输入端与所述电压叠加模块的输出端连接，所述差分对的第二输入端与所述第三电阻的第二端连接；所述差分对的第一输入端与所述第三CASCODE电流镜的第一支路连接；所述差分对的第二输出端与所述第三CASCODE电流镜的第二支路连接；
所述第一MOS管为NMOS管，所述第一MOS管的漏极用于连接电源，所述第一MOS管的栅极与所述第三CASCODE电流镜的第二支路连接，所述第一MOS管的源极与所述第三电阻的第一端连接；
所述第三电阻的第二端与所述第四电阻的第一端连接，所述第四电阻的第二端用于接地；所述第三电阻的第一端被配置为所述电压放大模块的输出端。
6.根据权利要求1所述的斜坡补偿与比较器电路，其特征在于，所述电压比较模块包括比较单元，所述比较单元用于比较所述电压放大模块的输出信号和所述误差放大器的输出信号，所述比较单元具有超前校正特性和滞回特性。
7.根据权利要求6所述的斜坡补偿与比较器电路，其特征在于，所述比较单元包括第二MOS管和第三MOS管，所述第二MOS管的控制端用于获取所述电压放大模块的输出信号，所述第三MOS管的控制端用于获取所述误差放大器的输出信号，所述第三MOS管的宽长比大于所述第二MOS管的宽长比以实现超前校正特性。
8.根据权利要求6所述的斜坡补偿与比较器电路，其特征在于，所述比较单元包括第四MOS管、第五MOS管、第六MOS管和第七MOS管，所述第四MOS管和所述第五MOS管的宽长比相等，所述第六MOS管和所述第七MOS管的宽长比相等，所述第六MOS管的宽长比大于所述第四MOS管的宽长比，所述第四MOS管、所述第五MOS管、所述第六MOS管和所述第七MOS管用于实现滞回特性。
9.根据权利要求6所述的斜坡补偿与比较器电路，其特征在于，所述电压比较模块还包括两个反相器，所述比较单元的输出信号依次通过所述两个所述反相器后作为所述斜坡补偿与比较器电路的输出信号。
10.根据权利要求6所述的斜坡补偿与比较器电路，其特征在于，所述电压比较模块包括第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管、第八MOS管、第九MOS管、第十MOS管和第十一MOS管；其中，
所述第二MOS管为PMOS管，所述第二MOS管的源极用于获取偏置电流，所述第二MOS管的栅极与所述电压放大模块的输出端连接；
所述第三MOS管为PMOS管，所述第三MOS管的源极与所述第二MOS管的源极连接，所述第三MOS管的栅极用于获取所述误差放大器的输出信号；
所述第四MOS管为NMOS管，所述第四MOS管的漏极与所述第二MOS管的漏极连接，所述第四MOS管的漏极与自身的栅极连接，所述第四MOS管的源极用于接地；
所述第五MOS管为NMOS管，所述第五MOS管的漏极与所述第三MOS管的漏极连接，所述第五MOS管的漏极与自身的栅极连接，所述第五MOS管的源极用于接地；
所述第六MOS管为NMOS管，所述第六MOS管的漏极与所述第三MOS管的漏极连接，所述第六MOS管的栅极与所述第四MOS管的栅极连接，所述第六MOS管的源极用于接地；
所述第七MOS管为NMOS管，所述第七MOS管的漏极与所述第二MOS管的漏极连接，所述第七MOS管的栅极与所述第五MOS管的栅极连接，所述第七MOS管的源极用于接地；
所述第八MOS管为PMOS管，所述第八MOS管的源极用于连接电源，所述第八MOS管的栅极和自身的漏极连接；
所述第九MOS管为NMOS管，所述第九MOS管的漏极与所述第八MOS管的漏极连接，所述第九MOS管的栅极与所述第二MOS管的漏极连接，所述第九MOS管的源极用于接地；
所述第十MOS管为PMOS管，所述第十MOS管的源极用于连接电源，所述第十MOS管的栅极和第八MOS管的栅极连接；
所述第十一MOS管为NMOS管，所述第十一MOS管的漏极与所述第十MOS管的漏极连接，所述第十一MOS管的栅极与所述第三MOS管的漏极连接，所述第十一MOS管的源极用于接地。
CN202410211006.7A 2024-02-27 2024-02-27 斜坡补偿与比较器电路 Active CN117792093B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410211006.7A CN117792093B (zh) 2024-02-27 2024-02-27 斜坡补偿与比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410211006.7A CN117792093B (zh) 2024-02-27 2024-02-27 斜坡补偿与比较器电路

Publications (2)

Publication Number Publication Date
CN117792093A true CN117792093A (zh) 2024-03-29
CN117792093B CN117792093B (zh) 2024-05-17

Family

ID=90391380

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410211006.7A Active CN117792093B (zh) 2024-02-27 2024-02-27 斜坡补偿与比较器电路

Country Status (1)

Country Link
CN (1) CN117792093B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104242629A (zh) * 2014-05-22 2014-12-24 西安电子科技大学 一种具有斜坡补偿功能的低压低功耗 pwm 比较器
CN104506035A (zh) * 2014-12-10 2015-04-08 中山大学 一种自适应斜坡补偿电路
CN105393454A (zh) * 2013-07-17 2016-03-09 高通股份有限公司 折叠式共源共栅放大器
CN106787626A (zh) * 2017-01-11 2017-05-31 北京集创北方科技股份有限公司 斜坡补偿电路及功率变换装置
CN108574410A (zh) * 2018-05-21 2018-09-25 福建江夏学院 实现自适应斜坡补偿快速高精度的电路及方法
CN112865710A (zh) * 2021-01-21 2021-05-28 苏州大学 一种折叠式共源共栅结构全差分运算放大器
CN115313810A (zh) * 2022-08-24 2022-11-08 西安水木芯邦半导体设计有限公司 应用于降压型dc-dc转换器的多路脉宽调制比较器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105393454A (zh) * 2013-07-17 2016-03-09 高通股份有限公司 折叠式共源共栅放大器
CN104242629A (zh) * 2014-05-22 2014-12-24 西安电子科技大学 一种具有斜坡补偿功能的低压低功耗 pwm 比较器
CN104506035A (zh) * 2014-12-10 2015-04-08 中山大学 一种自适应斜坡补偿电路
CN106787626A (zh) * 2017-01-11 2017-05-31 北京集创北方科技股份有限公司 斜坡补偿电路及功率变换装置
CN108574410A (zh) * 2018-05-21 2018-09-25 福建江夏学院 实现自适应斜坡补偿快速高精度的电路及方法
CN112865710A (zh) * 2021-01-21 2021-05-28 苏州大学 一种折叠式共源共栅结构全差分运算放大器
CN115313810A (zh) * 2022-08-24 2022-11-08 西安水木芯邦半导体设计有限公司 应用于降压型dc-dc转换器的多路脉宽调制比较器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
周泽坤;王锐;张波;: "一种自适应斜坡补偿电路", 电子科技大学学报, no. 01, 25 February 2007 (2007-02-25) *
徐祥柱;王易;陈程;明鑫;贾鲲鹏;张波;: "一种DC/DC斜坡补偿电路的设计", 中国集成电路, no. 07, 5 July 2011 (2011-07-05) *
陈程;王慧芳;徐祥柱;周泽坤;张波;: "一种应用于DC/DC转换器的高效PWM控制电路的设计", 中国集成电路, no. 08, 31 December 2011 (2011-12-31), pages 2 *

Also Published As

Publication number Publication date
CN117792093B (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
Bult et al. The CMOS gain-boosting technique
US8514011B2 (en) Impedance transformation with transistor circuits
TWI375018B (en) Temperature sensing circuit using cmos switch-capacitor
CN108762367B (zh) 一种混合调整型温度补偿带隙基准电路
CN109067367B (zh) 一种霍尔信号放大电路
WO2012083781A1 (en) Voltage comparator
CN116723605B (zh) 一种led电源的补偿电路以及led电源
Ramirez-Angulo Low voltage current mirrors for built-in current sensors
CN117792093B (zh) 斜坡补偿与比较器电路
JPH04162809A (ja) Ｆｅｔ緩衝増幅器
CN110768645B (zh) 一种反双曲正切预失真电路、跨导器及gm-c低通滤波器
CN109634335A (zh) 一种coms恒定跨导误差放大器
TW202303165A (zh) 電流感測電路
CN113126688B (zh) 一种抑制过冲的基准产生电路
Tam et al. Design methodology of double nulling resistors nested-Miller compensation of multistage amplifier
CN110460338B (zh) 一种采样保持电路
CN108390655B (zh) 一种buffer共模电压稳定电路
KR101535332B1 (ko) 전류 궤환 계측 증폭기
CN114518486A (zh) 一种输入失调电压的测量方法及电路
CN220553109U (zh) 一种温度系数可调的低功耗基准电流源生成电路
CN117395113B (zh) 信号解调电路、芯片和电子设备
Lidgey et al. Novel current-feedback operational amplifier design based on a floating circuit technique
Pandey et al. Design of Two-Stage CMOS Operational Amplifier for Sigma-Delta ADC
CN219329736U (zh) 一种带有零点补偿的三级放大器
CN117411449B (zh) 电流采样放大电路、芯片和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant