CN117765867A - 移位寄存器、驱动电路、驱动方法和显示装置 - Google Patents

Abstract

本公开提供了一种移位寄存器、驱动电路、驱动方法和显示装置，涉及显示技术领域。该移位寄存器包括：输入电路，被配置为在来自第一时钟端的第一时钟信号的控制下，将第一电源端的第一电源电压提供至第一节点，将来自输入端的输入信号提供至第二节点；控制电路，被配置为在来自第一使能端的第一使能信号的控制下，将第二节点的电位提供至第三节点，在第二使能端的第二使能信号的控制下，将第二节点的电位提供至第四节点；以及输出电路，被配置为在第一节点、第二节点、第三节点和第四节点的电位的控制下，通过输出端输出信号。

Description

移位寄存器、驱动电路、驱动方法和显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种移位寄存器、驱动电路、驱动方法和显示装置。

背景技术

发光二极管(light-emitting diode，LED)显示器被广泛应用在日常生活的多个场景中。在不同的应用场景中，对显示器的显示视角也会有相应的要求。例如，在某些隐私场景下，需要显示器有较窄的显示视角，实现防窥。在某些公开场景下时，需要显示器有较宽的显示视角，实现屏幕信息共享。因此，同时具备防窥和共享模式的显示装置亟需开发。

发明内容

本公开提供了一种移位寄存器、驱动电路、驱动方法和显示装置。

根据第一方面，本公开提供了一种移位寄存器，包括：输入电路，被配置为在来自第一时钟端的第一时钟信号的控制下，将第一电源端的第一电源电压提供至第一节点，将来自输入端的输入信号提供至第二节点；控制电路，被配置为在来自第一使能端的第一使能信号的控制下，将第二节点的电位提供至第三节点，在第二使能端的第二使能信号的控制下，将第二节点的电位提供至第四节点；以及输出电路，被配置为在第一节点、第二节点、第三节点和第四节点的电位的控制下，通过输出端输出信号。

例如，输入电路包括扫描输入电路，控制电路包括扫描控制电路，输出电路包括扫描输出电路，输入端包括扫描输入端，第一节点包括第一扫描节点，第二节点包括第二扫描节点，第三节点包括第三扫描节点，第四节点包括第四扫描节点，输出端包括第一扫描输出端、第二扫描输出端和第三扫描输出端；其中，扫描输入电路，电连接至扫描输入端、第一电源端和第一时钟端，被配置为在第一时钟信号的控制下，将第一电源端的第一电源电压提供至第一扫描节点，将来自扫描输入端的扫描输入信号提供至第二扫描节点；扫描控制电路，电连接至第一使能端、第二使能端和第二扫描节点，被配置为在第一使能信号的控制下，将第二扫描节点的电位提供至第三扫描节点，在第二使能信号的控制下，将第二扫描节点的电位提供至第四扫描节点；以及扫描输出电路，电连接至第二时钟端、第一电源端、第二电源端、第一扫描节点、第二扫描节点、第三扫描节点和第四扫描节点，被配置为在第一扫描节点的电位和第三扫描节点的电位的控制下，将第二电源电压或第二时钟信号提供至第一扫描输出端，在第一扫描节点的电位和第四扫描节点的电位的控制下，将第二电源电压或第二时钟信号提供至第二扫描输出端，在第一扫描节点的电位、第二扫描节点的电位和第一电源电压的控制下，将第二电源电压或第二时钟信号提供至第三扫描输出端。

例如，扫描控制电路包括：第一扫描控制子电路，电连接至第一使能端、第二扫描节点和第三扫描节点，被配置为在第一使能信号的控制下，将第二扫描节点的电位提供至第三扫描节点；以及第二扫描控制子电路，电连接至第二使能端、第二扫描节点和第四扫描节点，被配置为在第二使能信号的控制下，将第二扫描节点的电位提供至第四扫描节点。

例如，扫描输出电路包括：第一扫描输出子电路，电连接至第二时钟端、第二电源端、第一扫描节点和第三扫描节点，被配置为在第一扫描节点的电位和第三扫描节点的电位的控制下，将第二电源电压或第二时钟信号提供至第一扫描输出端；第二扫描输出子电路，电连接至电连接至第二时钟端、第二电源端、第一扫描节点和第四扫描节点，被配置为在第一扫描节点的电位和第四扫描节点的电位的控制下，将第二电源电压或第二时钟信号提供至第二扫描输出端；以及第三扫描输出子电路，电连接至第二时钟端、第一电源端、第二电源端、第一扫描节点和第二扫描节点，被配置在第一扫描节点的电位、第二扫描节点的电位和第一电源电压的控制下，将第二电源电压或第二时钟信号提供至第三扫描输出端。

例如，扫描输入电路还电连接至第二时钟端和第二电源端，被配置在第一扫描节点的电位和第二时钟信号的控制下，将第二电源电压提供至第二扫描节点，以及在第二扫描节点的电位的控制下，将第一时钟信号提供至第一扫描节点。

例如，扫描输入电路包括：第一扫描晶体管、第二扫描晶体管、第三扫描晶体管、第四扫描晶体管、第五扫描晶体管；其中，第一扫描晶体管的控制极电连接至第一时钟端，第一扫描晶体管的第一极电连接至扫描输入端，第一扫描晶体管的第二极电连接至第二扫描节点；第二扫描晶体管的控制极电连接至第一时钟端，第二扫描晶体管的第一极电连接至第一电源端，第二扫描晶体管的第二极电连接至第一扫描节点；第三扫描晶体管的控制极电连接至第二扫描节点，第三扫描晶体管的第一极电连接至第一时钟端，第三扫描晶体管的第二极电连接至第一扫描节点；第四扫描晶体管的控制极电连接至第一扫描节点，第四扫描晶体管的第一极电连接至第二电源端，第四扫描晶体管的第二极电连接至第五扫描晶体管的第一极；以及第五扫描晶体管的控制极电连接至第二时钟端，第五扫描晶体管的第二极电连接至第二扫描节点。

例如，第一扫描控制子电路包括第六扫描晶体管和第七扫描晶体管；其中，第六扫描晶体管的控制极电连接至第一使能端，第六扫描晶体管的第一极电连接至第二扫描节点，第六扫描晶体管的第二极电连接至第三扫描节点；以及第七扫描晶体管的控制极和第一极均电连接至第三扫描节点，第七扫描晶体管的第二极电连接至第一使能端。

例如，第二扫描控制子电路包括第八扫描晶体管和第九扫描晶体管；其中，第八扫描晶体管的控制极电连接至第二使能端，第八扫描晶体管的第一极电连接至第二扫描节点，第八扫描晶体管的第二极电连接至第四扫描节点；以及第九扫描晶体管的控制极和第一极均电连接至第四扫描节点，第九扫描晶体管的第二极电连接至第二使能端。

例如，第一扫描输出子电路包括第十扫描晶体管、第十一扫描晶体管、第一扫描电容器和第二扫描电容器；其中，第十扫描晶体管的控制极电连接至第一扫描节点，第十扫描晶体管的第一极电连接至第二电源端，第十扫描晶体管的第二极电连接至第一扫描输出端；第十一扫描晶体管的控制极电连接至第三扫描节点，第十一扫描晶体管的第一极电连接至第二时钟端，第十一扫描晶体管的第二极电连接至第一扫描输出端；第一扫描电容器的第一端电连接至第一扫描节点，第一扫描电容器的第二端电连接至第二电源端；以及第二扫描电容器的第一端电连接至第三扫描节点，第二扫描电容器的第二端电连接至第一扫描输出端。

例如，第二扫描输出子电路包括第十二扫描晶体管、第十三扫描晶体管、第三扫描电容器和第四扫描电容器；其中，第十二扫描晶体管的控制极电连接至第一扫描节点，第十二扫描晶体管的第一极电连接至第二电源端，第十二扫描晶体管的第二极电连接至第二扫描输出端；第十三扫描晶体管的控制极电连接至第四扫描节点，第十三扫描晶体管的第一极电连接至第二时钟端，第十三扫描晶体管的第二极电连接至第二扫描输出端；第三扫描电容器的第一端电连接至第一扫描节点，第三扫描电容器的第二端电连接至第二电源端；以及第四扫描电容器的第一端电连接至第四扫描节点，第四扫描电容器的第二端电连接至第二扫描输出端。

例如，第三扫描输出子电路包括第十四扫描晶体管、第十五扫描晶体管、第十六扫描晶体管、第五扫描电容器和第六扫描电容器；其中，第十四扫描晶体管的控制极电连接至第一扫描节点，第十四扫描晶体管的第一极电连接至第二电源端，第十四扫描晶体管的第二极电连接至第三扫描输出端；第十五扫描晶体管的控制极电连接至十六扫描晶体管的第一极，第十五扫描晶体管的第一极电连接至第二时钟端，第十五扫描晶体管的第二极电连接至第三扫描输出端；第十六扫描晶体管的控制极电连接至第一电源端，第十六扫描晶体管的第二极电连接至第二扫描节点；第五扫描电容器的第一端电连接至第一扫描节点，第五扫描电容器的第二端电连接至第二电源端；以及第六扫描电容器的第一端电连接至十六扫描晶体管的第一极，第六扫描电容器的第二端电连接至第三扫描输出端。

例如，输入电路包括发光控制输入电路，控制电路包括发光控制电路，输出电路包括发光控制输出电路，输入端包括发光控制输入端，第一节点包括第一发光控制节点，第二节点包括第二发光控制节点，第三节点包括第三发光控制节点，第四节点包括第四发光控制节点，输出端包括第一发光控制输出端、第二发光控制输出端和第三发光控制输出端；其中，发光控制输入电路，电连接至发光控制输入端、第一电源端和第一时钟端，被配置为在第一时钟信号的控制下，将第一电源电压提供至第一发光控制节点，将来自发光控制输入端的发光控制输入信号提供至第二发光控制节点；发光控制电路，电连接至第一使能端、第二使能端、第一电源端、第二电源端、第二时钟端、第一发光控制节点和第二发光控制节点，被配置为在第一使能信号的控制下，将第二发光控制节点的电位提供至第三发光控制节点，在第二使能信号的控制下，将第二发光控制节点的电位提供至第四发光控制节点，在第一电源电压、第二发光控制节点的电位、第一发光控制节点的电位和第二时钟信号的控制下，将第二时钟信号或第二电源电压提供至第五发光控制节点；以及发光控制输出电路，电连接至第一电源端、第二电源端、第二发光控制节点、第三发光控制节点、第四发光控制节点和第五发光控制节点，被配置为在第三发光控制节点的电位和第五发光控制节点的电位的控制下，将第一电源电压或第二电源电压提供至第一发光控制输出端，在第四发光控制节点的电位和第五发光控制节点的电位的控制下，将第一电源电压或第二电源电压提供至第二发光控制输出端，在第二发光控制节点的电位、第五发光控制节点的电位和第一电源电压的控制下，将第一电源电压或第二电源电压提供至第三发光控制输出端。

例如，发光控制电路包括：第一发光控制子电路，电连接至第一使能端、第二时钟端、第二发光控制节点和第三发光控制节点，被配置为在第一使能信号和第二时钟信号的控制下，将第二发光控制节点的电位提供至第三发光控制节点；第二发光控制子电路，电连接至第二使能端、第二时钟端、第二发光控制节点和第四发光控制节点，被配置为在第二使能信号和第二时钟信号的控制下，将第二发光控制节点的电位提供至第四发光控制节点；以及第三发光控制子电路，电连接至第一电源端、第二电源端、第二时钟端、第一发光控制节点、第二发光控制节点和第五发光控制节点，被配置为在第一电源电压、第二发光控制节点的电位、第一发光控制节点电位和第二时钟信号的控制下，将第二时钟信号或第二电源电压提供至第五发光控制节点。

例如，发光控制输出电路包括：第一发光控制输出子电路，电连接至第一电源端、第二电源端、第三发光控制节点和第五发光控制节点，被配置为在第三发光控制节点的电位和第五发光控制节点的电位的控制下，将第一电源电压或第二电源电压提供至第一发光控制输出端；第二发光控制输出子电路，电连接至第一电源端、第二电源端、第四发光控制节点和第五发光控制节点，被配置为在第四发光控制节点的电位和第五发光控制节点的电位的控制下，将第一电源电压或第二电源电压提供至第二发光控制输出端；以及第三发光控制输出子电路，电连接至第一电源端、第二电源端、第二发光控制节点和第五发光控制节点，被配置在第二发光控制节点的电位、第五发光控制节点的电位和第一电源电压的控制下，将第一电源电压或第二电源电压提供至第三发光控制输出端。

例如，发光控制输入电路还电连接至第二时钟端和第二电源端，被配置在第一发光控制节点的电位和第二时钟信号的控制下，将第二电源电压提供至第二发光控制节点，以及在第二发光控制节点的电位的控制下，将第一时钟信号提供至第一发光控制节点。

例如，发光控制输入电路包括：第一发光控制晶体管、第二发光控制晶体管、第三发光控制晶体管、第四发光控制晶体管、第五发光控制晶体管；其中，第一发光控制晶体管的控制极电连接至第一时钟端，第一发光控制晶体管的第一极电连接至发光控制输入端，第一发光控制晶体管的第二极电连接至第二发光控制节点；第二发光控制晶体管的控制极电连接至第一时钟端，第二发光控制晶体管的第一极电连接至第一电源端，第二发光控制晶体管的第二极电连接至第一发光控制节点；第三发光控制晶体管的控制极电连接至第二发光控制节点，第三发光控制晶体管的第一极电连接至第一时钟端，第三发光控制晶体管的第二极电连接至第一发光控制节点；第四发光控制晶体管的控制极电连接至第一发光控制节点，第四发光控制晶体管的第一极电连接至第二电源端，第四发光控制晶体管的第二极电连接至第五发光控制晶体管的第一极；以及第五发光控制晶体管的控制极电连接至第二时钟端，第五发光控制晶体管的第二极电连接至第二发光控制节点。

例如，第一发光控制子电路包括第六发光控制晶体管、第七发光控制晶体管和第一发光控制电容器；其中，第六发光控制晶体管的控制极电连接至第一使能端，第六发光控制晶体管的第一极电连接至第二发光控制节点，第六发光控制晶体管的第二极电连接至第三发光控制节点；第七发光控制晶体管的控制极和第一极均电连接至第三发光控制节点，第七发光控制晶体管的第二极电连接至第一使能端；以及第一发光控制电容器的第一端电连接至第三发光控制节点，第一发光控制电容器的第二端电连接至第二时钟端。

例如，第二发光控制子电路包括第八发光控制晶体管、第九发光控制晶体管和第二发光控制电容器；其中，第八发光控制晶体管的控制极电连接至第二使能端，第八发光控制晶体管的第一极电连接至第二发光控制节点，第八发光控制晶体管的第二极电连接至第四发光控制节点；第九发光控制晶体管的控制极和第一极均电连接至第四发光控制节点，第九发光控制晶体管的第二极电连接至第二使能端；以及第二发光控制电容器的第一端电连接至第四发光控制节点，第二发光控制电容器的第二端电连接至第二时钟端。

例如，第三发光控制子电路包括第十发光控制晶体管、第十一发光控制晶体管、第十二发光控制晶体管、第十三发光控制晶体管和第三发光控制电容器；其中，第十发光控制晶体管的控制极电连接至第一电源端，第十发光控制晶体管的第一极电连接至第一发光控制节点，第十发光控制晶体管的第二极电连接至第十一发光控制晶体管的控制极；第十一发光控制晶体管的第一极均电连接至第二时钟端，第十一发光控制晶体管的第二极电连接至第十二发光控制晶体管的第一极；第十二发光控制晶体管的控制极电连接至第二时钟端，第十二发光控制晶体管的第二极电连接至第五发光控制节点；第十三发光控制晶体管的控制极电连接至第二发光控制节点，第十三发光控制晶体管的第一极电连接至第二电源端，第十三发光控制晶体管的第二极电连接至第五发光控制节点；以及第三发光控制电容器的第一端电连接至第十一发光控制晶体管的控制极，第三发光控制电容器的第二端电连接至第十一发光控制晶体管的第二极。

例如，第一发光控制输出子电路包括第十四发光控制晶体管、第十五发光控制晶体管和第四发光控制电容器；其中，第十四发光控制晶体管的控制极电连接至第五发光控制节点，第十四发光控制晶体管的第一极电连接至第二电源端，第十四发光控制晶体管的第二极电连接至第一发光控制输出端；第十五发光控制晶体管的控制极电连接至第三发光控制节点，第十五发光控制晶体管的第一极电连接至第一电源端，第十五发光控制晶体管的第二极电连接至第一发光控制输出端；以及第四发光控制电容器的第一端电连接至第五发光控制节点，第四发光控制电容器的第二端电连接至第二电源端。

例如，第二发光控制输出子电路包括第十六发光控制晶体管、第十七发光控制晶体管和第五发光控制电容器；其中，第十六发光控制晶体管的控制极电连接至第五发光控制节点，第十六发光控制晶体管的第一极电连接至第二电源端，第十六发光控制晶体管的第二极电连接至第二发光控制输出端；第十七发光控制晶体管的控制极电连接至第四发光控制节点，第十七发光控制晶体管的第一极电连接至第一电源端，第十七发光控制晶体管的第二极电连接至第二发光控制输出端；以及第五发光控制电容器的第一端电连接至第五发光控制节点，第五发光控制电容器的第二端电连接至第二电源端。

例如，第三发光控制输出子电路包括第十八发光控制晶体管、第十九发光控制晶体管、第二十发光控制晶体管和第六发光控制电容器；其中，第十八发光控制晶体管的控制极电连接至第五发光控制节点，第十八发光控制晶体管的第一极电连接至第二电源端，第十八发光控制晶体管的第二极电连接至第三发光控制输出端；第十九发光控制晶体管的控制极电连接至二十发光控制晶体管的第一极，第十九发光控制晶体管的第一极电连接至第一电源端，第十九发光控制晶体管的第二极电连接至第三发光控制输出端；第二十发光控制晶体管的控制极电连接至第一电源端，第二十发光控制晶体管的第二极电连接至第二发光控制节点；以及第六发光控制电容器的第一端电连接至十九发光控制晶体管的控制极，第六发光控制电容器的第二端电连接至第二时钟端。

根据第二方面，本公开提供了一种驱动电路，包括级联的M个本公开实施例提供的移位寄存器，M为大于1的正整数；第m级移位寄存器的输入端与第m-1级移位寄存器的输出端电连接，1＜m≤M。

根据第三方面，本公开提供了一种显示装置，包括显示面板；以及本公开实施例提供的驱动电路；其中，显示面板包括多个像素单元，每个像素单元包括第一子像素组和第二子像素组，第一子像素组与驱动电路中的第一扫描输出端和第一发光控制输出端电连接，第二子像素组与驱动电路中的第二扫描输出端和第二发光控制输出端电连接，其中，第一子像素组包括的多个第一子像素的出光角度小于第二子像素组包括的多个第二子像素的出光角度，出光角度为出射光线与垂直于显示面板的方向之间的夹角。

根据第四方面，本公开提供了一种驱动方法，应用于本公开实施例提供的扫移位寄存器，包括：来自第一使能端的第一使能信号为第一电平和来自第二使能端的第二使能信号为第二电平，控制第一扫描输出端输出脉冲信号以及第二扫描输出端输出直流电信号；第一使能信号为第二电平和第二使能信号为第一电平，控制第一扫描输出端输出直流电信号以及第二扫描输出端输出脉冲信号；以及第一使能信号和第二使能信号均为第一电平，控制第一扫描输出端和第二扫描输出端均输出脉冲信号。

附图说明

图1是本公开实施例的显示面板的结构示意图；

图2A是一个示例的像素电路的结构示意图；

图2B是另一个示例的像素电路的结构示意图；

图3A是根据本公开实施例的扫描移位寄存器的结构示意图；

图3B是根据本公开实施例的发光控制移位寄存器的结构示意图；

图4A是根据本公开另一实施例的扫描移位寄存器的结构示意图；

图4B是根据本公开另一实施例的发光控制移位寄存器的结构示意图；

图5A是根据本公开另一实施例的扫描移位寄存器的结构示意图；

图5B和图5C是图5A中扫描移位寄存器的信号时序图；

图6A是根据本公开另一实施例的发光控制移位寄存器的结构示意图；

图6B和图6C是图6A中发光控制移位寄存器的信号时序图；

图7A是根据本公开实施例的驱动电路的结构示意图；

图7B是根据本公开实施例的栅极驱动电路的结构示意图；

图7C是根据本公开实施例的发光控制驱动电路的结构示意图；

图8A是根据本公开实施例的像素单元的结构示意图；

图8B是根据本公开实施例的显示装置的结构示意图；

图9A是根据本公开另一实施例的像素单元的结构示意图；

图9B是根据本公开另一实施例的显示装置的结构示意图；

图10是根据本公开实施例的驱动方法的流程图；

图11A是根据本公开另一实施例的驱动方法的流程图；

图11B是根据本公开另一实施例的驱动方法的流程图；以及

图12是根据本公开实施例的移位寄存器的结构示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部。基于所描述的本公开实施例，本领域普通技术人员在无需创造性劳动的前提下获得的所有其他实施例都属于本公开保护的范围。应注意，贯穿附图，相同的元素由相同或相近的附图标记来表示。在以下描述中，一些具体实施例仅用于描述目的，而不应该理解为对本公开有任何限制，而只是本公开实施例的示例。在可能导致对本公开的理解造成混淆时，将省略常规结构或配置。应注意，图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。

除非另外定义，本公开实施例使用的技术术语或科学术语应当是本领域技术人员所理解的通常意义。本公开实施例中使用的“第一”、“第二”以及类似词语并不表示任何顺序、数量或重要性，而只是用于区分不同的组成部分。

此外，在本公开实施例的描述中，术语“相连”或“连接至”可以是指两个组件直接连接，也可以是指两个组件之间经由一个或多个其他组件相连。此外，这两个组件可以通过有线或无线方式相连或相耦合。

本公开实施例中使用的开关晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本公开实施例中，根据其功能，可以将栅极称作控制极，将源极和漏极中的一个称为第一极，将源极和漏极中的另一个称为第二极。

此外，在本公开实施例的描述中，术语“第一电源电压”和“第二电源电压”仅用于区别两个电源电压的幅度不同。例如，下文中以“第一电源电压”为相对高电压、“第二电源电压”为相对低电压为例进行描述。本领域技术人员可以理解，本公开不局限于此。

需要说明是，在本公开实施例的说明中，符号GOUT既可以表示栅极驱动信号又可以表示栅极驱动信号的电平。类似地，符号EOUT既可以表示发光控制信号又可以表示发光控制信号的电平，符号GIN既可以表示扫描输入信号又可以表示扫描输入信号的电平，符号EIN既可以表示发光控制输入信号又可以表示发光控制输入信号的电平，符号VINT既可以表示预定初始电压端又可以表示初始信号的电压，符号ELVDD既可以表示电源又可以表示电源提供的电源电压，INPUT既可以表示输入信号端又可以表示输入信号端提供的输入信号，OUTPUT既可以表示输出信号端又可以表示输出信号端输出的输出信号，VGH和VGL既可以表示电源端又可以表示电源端提供的电源电压。例如，第一电源端VGL提供的可以是低电压，例如接地。第二电源端VGH提供的可以是高电平。第一电源端VGL提供的电压低于第二电源端VGH的电压。以下各实施例与此相同，类似部分不再赘述。

图1是本公开实施例的显示面板的结构示意图。

如图1所示，显示面板100包括像素单元101、像素单元102、像素单元103和像素单元104。需要说明的是，显示面板100包括的像素单元的数量仅为示意说明，本公开对像素单元的数量不作限定。

在本公开实施例中，像素单元101、像素单元102、像素单元103和像素单元104的结构相同，每个像素单元均包括两组子像素单元。

以像素单元102的结构为例进行说明。

在本公开实施例中，像素单元102包括第一子像素组121和第二子像素组122。例如，第一子像素组121用于防窥显示，第二子像素组122用于正常显示。第一子像素组121包括三个第一子像素单元。例如，三个第一子像素可以分别为红色子像素、蓝色子像素和绿色子像素。第二子像素组122包括三个第二子像素单元。例如，三个第二子像素可以分别为红色子像素、蓝色子像素和绿色子像素。

例如，第一子像素组121包括的多个子像素为防窥子像素，第二子像素组122包括的多个子像素为显示子像素。

例如，第一子像素组121和第二子像素组122也可以分别包括两个子像素。本公开对每个子像素组包括的子像素的数量不作限定。

在本公开实施例中，第一子像素组121的第一子像素的出光角度小于第二子像素组122的第二子像素的出光角度，出光角度为出射光线与垂直于显示面板的方向之间的夹角。

例如，第一子像素组121和第二子像素组122的表面设置有遮光层，通过在遮光层开口使第一子像素组121和第二子像素组122的子像素可以正常出光。第一子像素组121对应的开口面积小于第二子像素组122对应的开口面积，使得第一子像素组121的第一子像素的出光范围小于第二子像素组122的第二子像素的出光范围。

例如，第一子像素组121的第一子像素的出光角度的范围可以为0-45°，第二子像素组122的第二子像素的出光角度的范围可以为0-90°。

例如，当第一子像素组121的第一子像素发光且第二子像素组122的第二子像素不发光时，用户观看显示屏的最大视角可以为90°，即用户从显示屏左侧或右侧观看显示屏时，在用户能观看到显示屏内容情况下，用户视线与垂直于显示面板的方向之间的最大夹角为45°，从而实现屏幕防窥目的。当第一子像素组121的第一子像素不发光且第二子像素组122的第二子像素发光时，用户观看显示屏的最大视角可以为180°，即用户位于显示屏左侧或右侧观看显示屏时，在用户能观看到显示屏内容情况下，用户视线与垂直于显示面板的方向之间的最大夹角为90°，从而实现大视角屏幕内容显示。

例如，当第一子像素组121的第一子像素和第二子像素组122的第二子像素均发光时，用户观看显示屏的最大视角也为180°，实现大视角屏幕内容显示。

在本公开实施例中，第一子像素组121的第一子像素和第二子像素组122的第二子像素分别由不同的驱动信号驱动，从而可以实现其中一组子像素工作，另一组子像素不工作。

图2A是一个示例的像素电路的结构示意图，图2B是另一个示例的像素电路的结构示意图。图2A示出于图1中第一子像素组121的第一子像素的像素电路，图2B示出于图1中第二子像素组122的第一子像素的像素电路。

如图2A和图2B所示，子像素的像素电路可以为7T1C结构，即每个像素单元包括7个薄膜晶体管TFT和1个电容C组成。需要说明的是，子像素的像素电路还可以为8T1C和7T2C等电路结构，图2A和图2B示出的像素电路仅为示例性说明，本公开对像素电路的电路结构不做限定。

如图2A所示，晶体管T1～晶体管T7均为P型晶体管。晶体管T1、晶体管T2、晶体管T4和晶体管T7的栅极由第一栅极驱动信号GOUT_O控制，晶体管T5和晶体管T6的栅极由第一发光控制信号控制EOUT_O。

如图2B所示，晶体管T1～晶体管T7均为P型晶体管。晶体管T1、晶体管T2、晶体管T4和晶体管T7的栅极由第二栅极驱动信号GOUT_E控制，晶体管T5和晶体管T6的栅极由第二发光控制信号控制EOUT_E。

通过控制第一栅极驱动信号GOUT_O、第一发光控制信号控制EOUT_O、第二栅极驱动信号GOUT_E和第二发光控制信号控制EOUT_E，可以控制图1所示的第一子像素组121的第一子像素和第二子像素组122的第二子像素的工作状态。

第一栅极驱动信号GOUT_O和第二栅极驱动信号GOUT_E可以由栅极驱动(Gate OnArray，GOA)电路提供，第一发光控制信号控制EOUT_O和第二发光控制信号控制EOUT_E由发光控制信号驱动(Emission On Array，EOA)电路提供。

例如，GOA电路可以包括多个级联GOA单元，每一级GOA单元向像素阵列中的一行像素单元提供驱动信号。例如，图2A示出的栅极驱动信号GOUT(n)_O可以为第n级GOA单元提供的栅极驱动信号，栅极驱动信号Gate(n-1)_O可以为第n-1级GOA单元提供的栅极驱动信号。

类似地，EOA电路包括多个级联的EOA单元，每一级EOA单元向像素阵列中的一行像素单元提供发光控制信号EM。

因此，在一种示例中，由图2A和图2B所示的像素单元组成的像素电路需要两组驱动电路提供驱动信号，每组驱动电路包括一个GOA电路和一个EOA电路。在显示装置中，两组驱动电路会占用较大空间，这对缩窄显示器的边框造成了困难，也会增加显示装置的功耗。

针对上述问题，本公开提供一种扫描移位寄存器和一种发光控制移位寄存器，通过使能信号控制扫描移位寄存器和发光控制移位寄存器的信号输出，使得通过一个GOA电路和一个EOA电路可以为两个子像素组分别提供栅极驱动信号和发光控制信号。

图3A是根据本公开实施例的扫描移位寄存器的结构示意图.

如图3A所示，扫描移位寄存器300a包括扫描输入电路310、扫描控制电路320和扫描输出电路330。

在本公开实施例中，扫描输入电路310电连接至扫描输入端GIN_n、第一电源端VGL和第一时钟端CK。扫描输入电路310被配置为在来自第一时钟端CK的第一时钟信号CK的控制下，将第一电源端VGL的第一电源电压VGL提供至第一扫描节点SN1，将来自扫描输入端GIN_n的扫描输入信号GIN_n提供至第二扫描节点SN2。

在本公开实施例中，扫描控制电路320电连接至第一使能端EN_O、第二使能端EN_E和第二扫描节点SN2。扫描控制电路320被配置为在来自第一使能端EN_O的第一使能信号EN_O的控制下，将第二扫描节点SN2的电位提供至第三扫描节点SN3，在第二使能端EN_E的第二使能信号EN_E的控制下，将第二扫描节点SN2的电位提供至第四扫描节点SN4。

在本公开实施例中，扫描输出电路330电连接至第二时钟端CB、第一电源端VGL、第二电源端VGH、第一扫描节点SN1、第二扫描节点SN2、第三扫描节点SN3和第四扫描节点SN4。扫描输出电路330被配置为在第一扫描节点SN1的电位和第三扫描节点SN3的电位的控制下，将第二电源端VGH的第二电源电压VGH或来自第二时钟端CB的第二时钟信号CB提供至第一扫描输出端GOUT_O，在第一扫描节点SN1的电位和第四扫描节点SN4的电位的控制下，将第二电源电压VGH或第二时钟信号CB提供至第二扫描输出端GOUT_E，在第一扫描节点SN1的电位、第二扫描节点SN2的电位和第一电源电压VGL的控制下，将第二电源电压VGH或第二时钟信号CB提供至第三扫描输出端GOUT_n。

在本公开实施例中，扫描移位寄存器300a可以为栅极驱动电路中的一个驱动单元。扫描移位寄存器300a可以输出第一栅极驱动信号GOUT_O、第二栅极驱动信号GOUT_E和第三栅极驱动信号GOUT_n。

例如，第一栅极驱动信号GOUT_O用于驱动图2A的像素电路，第二栅极驱动信号GOUT_E用于驱动图2B的像素电路。第三栅极驱动信号GOUT_n被提供至下一级扫描移位寄存器。

在本公开实施例中，扫描输入端GIN_n的扫描输入信号GIN_n可以为上一级扫描移位寄存器输出的第三栅极驱动信号GOUT_n-1，第三扫描输出端GOUT_n可以为驱动电路中下一级扫描移位寄存器提供的扫描输入信号GIN_n+1。当扫描移位寄存器300a为第一级扫描移位寄存器时，扫描输入信号GIN_1可以为栅极触发(Gate Start Vertical，GSTV)信号。

在本公开实施例中，通过第一使能端EN_O控制第一扫描输出端GOUT_O的输出，以及通过第二使能端EN_E控制第二扫描输出端GOUT_E的输出，从而可以控制对显示面板中两组子像素的驱动，实现显示面板的防窥显示和正常显示。以一个移位寄存器300a作为一个驱动单元为两组子像素提供栅极驱动信号，可以减少栅极驱动电路的占用空间，有利于缩窄显示器的边框。

需要说明的是，第一节点SN1、第二节点SN2、第三节点SN3和第四节点SN4并非表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。

图3B是根据本公开实施例的发光控制移位寄存器的结构示意图。

如图3B所示，发光控制移位寄存器300b包括发光控制输入电路340、发光控制电路350和发光控制输出电路360。

在本公开实施例中，发光控制输入电路340电连接至发光控制输入端EIN、第一电源端VGL和第一时钟端CK。发光控制输入电路340被配置为在来自第一时钟端CK的第一时钟信号CK的控制下，将第一电源端VGL的第一电源电压VGL提供至第一发光控制节点EMN1，将来自发光控制输入端EIN_n的发光控制输入信号EIN_n提供至第二发光控制节点EMN2。

在本公开实施例中，发光控制电路350电连接至第一使能端EN_O、第二使能端EN_E、第一电源端VGL、第二电源端VGH、第二时钟端CB、第一发光控制节点EMN1、第二发光控制节点EMN2、第三发光控制节点EMN3、第四发光控制节点EMN4和第五发光控制节点EMN5。发光控制电路350被配置为在来自第一使能端EN_O的第一使能信号EN_O的控制下，将第二发光控制节点EMN2的电位提供至第三发光控制节点EMN3，在第二使能端EN_E的第二使能信号EN_E的控制下，将第二发光控制节点EMN2的电位提供至第四发光控制节点EMN4，在第一电源电压VGL、第二发光控制节点EMN2的电位、第一发光控制节点EMN1的电位和来自第二时钟端CB的第二时钟信号CB的控制下，将第二时钟信号CB或第二电源端VGH的第二电源电压VGH提供至第五发光控制节点EMN5。

在本公开实施例中，发光控制输出电路360电连接至第一电源端VGL、第二电源端VGH、第二发光控制节点EMN2、第三发光控制节点EMN3、第四发光控制节点EMN4和第五发光控制节点EMN5。发光控制输出电路360被配置为在第三发光控制节点EMN3的电位和第五发光控制节点EMN5的电位的控制下，将第一电源电压VGL或第二电源电压VGH提供至第一发光控制输出端EOUT_O，在第四发光控制节点EMN4的电位和第五发光控制节点EMN5的电位的控制下，将第一电源电压VGL或第二电源电压VGH提供至第二发光控制输出端EOUT_E，在第二发光控制节点EMN2的电位、第五发光控制节点EOUT_5的电位和第一电源电压VGL的控制下，将第一电源电压VGL或第二电源电压VGH提供至第三发光控制输出端EOUT_n。

在本公开实施例中，发光控制移位寄存器300b可以为发光控制驱动电路中的一个驱动单元。发光控制移位寄存器300b可以输出第一发光控制驱动信号EOUT_O、第二发光控制驱动信号EOUT_E和第三发光控制驱动信号EOUT_n。

例如，第一发光控制驱动信号EOUT_O用于驱动图2A的像素电路，第二发光控制驱动信号EOUT_E用于驱动图2B的像素电路。第三发光控制驱动信号EOUT_n被提供至下一级发光控制移位寄存器。

在本公开实施例中，发光控制输入端EIN_n的发光控制输入信号EIN_n可以为上一级发光控制移位寄存器输出的第三发光控制信号EOUT_n-1，第三发光控制输出端EOUT_n可以为驱动电路中下一级发光控制移位寄存器提供的发光控制输入信号EIN_n+1。当发光控制移位寄存器300b为第一级发光控制移位寄存器时，发光控制输入信号EIN_1可以为发光控制触发(Emission Start Vertical，ESTV)信号。

在本公开实施例中，通过第一使能端EN_O控制第一发光控制输出端EOUT_O的输出，以及通过第二使能端EN_E控制第二发光控制输出端EOUT_E的输出，从而可以控制对显示面板中两组子像素的驱动，实现显示面板的防窥显示和正常显示。以一个发光控制移位寄存器300b作为一个驱动单元为两组子像素提供发光控制信号，可以减少发光控制驱动电路的占用空间，有利于缩窄显示器的边框。

需要说明的是，第一节点EMN1、第二节点EMN2、第三节点EMN3、第四节点EMN4和第五节点EMN5并非表示实际存在的部件，而是表示电路图中相关电路连接的汇合点。

在本公开实施例中，扫描移位寄存器300a和发光控制移位寄存器300b可以共用时钟信号端、电源端和使能端，也可以为扫描移位寄存器300a和发光控制移位寄存器300b分别单独设置时钟信号端、电源端和使能端。例如，第一时钟端CK可以包括第一时钟端GCK和第一时钟端ECK，第二时钟端CB可以包括第二时钟端GCB和第二时钟端ECB。第一时钟端GCK和第二时钟端GCB用于为扫描移位寄存器300a提供时钟信号，第一时钟端ECK和第二时钟端ECB用于为发光控制移位寄存器300b提供时钟信号。

图4A是根据本公开另一实施例的扫描移位寄存器的结构示意图。

如图4A所示，扫描移位寄存器400a包括扫描输入电路410、扫描控制电路420和扫描输出电路430。扫描输入电路410、扫描控制电路420和扫描输出电路430分别与前文的扫描输入电路310、扫描控制电路320和扫描输出电路330类似，为了简明，相同部分本公开在此不再赘述。

在本公开实施例中，扫描输入电路410电连接至扫描输入端GIN_n、第一电源端VGL、第一时钟端CK、第二时钟端CB和第二电源端VGH。扫描输入电路410被配置在第一扫描节点SN1的电位和第二时钟信号CB的控制下，将第二电源电压VGH提供至第二扫描节点SN2，以及在第二扫描节点SN2的电位的控制下，将第一时钟信号CK提供至第一扫描节点SN1。

在本公开实施例中，扫描控制电路420包括第一扫描控制子电路421和第二扫描控制子电路422。

第一扫描控制子电路421电连接至第一使能端EN_O、第二扫描节点SN2和第三扫描节点SN3。第一扫描控制子电路421被配置为在第一使能信号EN_O的控制下，将第二扫描节点SN2的电位提供至第三扫描节点SN3。

第二扫描控制子电路422电连接至第二使能端EN_E、第二扫描节点SN2和第四扫描节点SN4。第二扫描控制子电路422被配置为在第二使能信号EN_E的控制下，将第二扫描节点SN2的电位提供至第四扫描节点SN4。

在本公开实施例中，通过第一使能信号EN_O可以控制第二扫描节点SN2与第三扫描节点SN3之间的通断。通过第二使能信号EN_E可以控制第二扫描节点SN2与第四扫描节点SN4之间的通断。例如，当第二扫描节点SN2与第三扫描节点SN3之间的导通时，第二扫描节点SN2的电位被提供至第四扫描节点SN4。当第二扫描节点SN2与第四扫描节点SN4之间导通时，第二扫描节点SN2的电位被提供至第四扫描节点SN4。

在本公开实施例中，第一使能信号EN_O和第二使能信号EN_E可以为指示显示装置的显示模式的信号。例如，基于第一使能信号EN_O可以控制显示装置处于防窥模式，并使扫描移位寄存器400a驱动防窥子像素。基于第二使能信号EN_E可以控制显示装置处于正常模式，并使扫描移位寄存器400a驱动显示子像素。

在本公开实施例中，扫描输出电路430包括第一扫描输出子电路431、第二扫描输出子电路432和第三扫描输出子电路433。

第一扫描输出子电路431电连接至第二时钟端CB、第二电源端VGH、第一扫描节点SN1和第三扫描节点SN3。第一扫描输出子电路431被配置为在第一扫描节点SN1的电位和第三扫描节点SN3的电位的控制下，将第二电源电压VGH或第二时钟信号CB提供至第一扫描输出端GOUT_O。

第二扫描输出子电路432电连接至电连接至第二时钟端CB、第二电源端VGH、第一扫描节点SN1和第四扫描节点SN4。第二扫描输出子电路432被配置为在第一扫描节点SN1的电位和第四扫描节点SN4的电位的控制下，将第二电源电压VGH或第二时钟信号CB提供至第二扫描输出端GOUT_E。

第三扫描输出子电路433电连接至第二时钟端CB、第一电源端VGL、第二电源端VGH、第一扫描节点SN1和第二扫描节点SN2。第三扫描输出子电路433被配置在第一扫描节点SN1的电位、第二扫描节点SN2的电位和第一电源电压VGL的控制下，将第二电源电压VGH或第二时钟信号CB提供至第三扫描输出端GOUT_n。

在本公开实施例中，第一扫描输出端GOUT_O输出第一栅极驱动信号GOUT_O，用于驱动防窥子像素。第二扫描输出端GOUT_E输出第二栅极驱动信号GOUT_E，用于驱动显示子像素。第三扫描输出端GOUT_n输出第三栅极驱动信号GOUT_n，用于驱动下一级扫描移位寄存器。

在本公开实施例中，第二电源电压VGH提供第一栅极驱动信号GOUT_O、第二栅极驱动信号GOUT_E和第三栅极驱动信号GOUT_n的高电位，第二时钟信号CB提供第一栅极驱动信号GOUT_O、第二栅极驱动信号GOUT_E和第三栅极驱动信号GOUT_n的低电位。

图4B是根据本公开另一实施例的发光控制移位寄存器的结构示意图。

如图4B所示，发光控制移位寄存器400b包括发光控制输入电路440、发光控制电路450和发光控制输出电路460。发光控制输入电路440、发光控制电路450和发光控制输出电路460分别与前文的发光控制输入电路340、发光控制电路350和发光控制输出电路360类似，为了简明，相同部分本公开在此不再赘述。

在本公开实施例中，发光控制输入电路440电连接至发光控制输入端EIN_n、第一时钟端CK、第二时钟端CB、第一电源端VGL和第二电源端VGH。发光控制输入电路440被配置在第一发光控制节点EMN1的电位和第二时钟信号CB的控制下，将第二电源电压VGH提供至第二发光控制节点EMN2，以及在第二发光控制节点EMN2的电位的控制下，将第一时钟信号CK提供至第一发光控制节点EMN1。

在本公开实施例中，发光控制电路450包括第一发光控制子电路451、第二发光控制子电路452和第三发光控制子电路453。

第一发光控制子电路451电连接至第一使能端EN_O、第二时钟端、第二发光控制节点EMN2和第三发光控制节点EMN3。第一发光控制子电路451被配置为在第一使能信号EN_O和第二时钟信号CB的控制下，将第二发光控制节点EMN2的电位提供至第三发光控制节点EMN3。

第二发光控制子电路452电连接至第二使能端EN_E、第二时钟端CB、第二发光控制节点EMN2和第四发光控制节点EMN4。第二发光控制子电路452被配置为在第二使能信号EN_E和第二时钟信号CB的控制下，将第二发光控制节点EMN2的电位提供至第四发光控制节点EMN4。

第三发光控制子电路453电连接至第一电源端VGL、第二电源端VGH、第二时钟端CB、第一发光控制节点EMN1、第二发光控制节点EMN2和第五发光控制节点EMN5。第三发光控制子电路453被配置为在第一电源电压VGL、第二发光控制节点EMN2的电位、第一发光控制节点EMN1的电位和第二时钟信号CB的控制下，将第二时钟信号CB或第二电源电压VGH提供至第五发光控制节点EMN5。

在本公开实施例中，通过第一使能信号EN_O可以控制第二发光控制节点EMN2与第三发光控制节点EMN3之间的通断。通过第二使能信号EN_E可以控制第二发光控制节点EMN2与第四发光控制节点EMN4之间的通断。例如，当第二发光控制节点EMN2与第三发光控制节点EMN3之间导通时，第二发光控制节点EMN2的电位被提供至第三发光控制节点EMN3。当第二发光控制节点EMN2与第四发光控制节点EMN4之间导通时，第二发光控制节点EMN2的电位被提供至第四发光控制节点EMN4。

在本公开实施例中，第一使能信号EN_O和第二使能信号EN_E可以为指示显示装置的显示模式的信号。例如，基于第一使能信号EN_O可以控制显示装置处于防窥模式，并使发光控制移位寄存器400b驱动防窥子像素。基于第二使能信号EN_E可以控制显示装置处于正常模式，并使发光控制移位寄存器400a驱动显示子像素。

在本公开实施例中，发光控制输出电路460包括第一发光控制输出子电路461、第二发光控制输出子电路462和第三发光控制输出子电路463。

第一发光控制输出子电路461电连接至第一电源端VGL、第二电源端VGH、第三发光控制节点EMN3和第五发光控制节点EMN5。第一发光控制输出子电路461被配置为在第三发光控制节点EMN3的电位和第五发光控制节点EMN5的电位的控制下，将第一电源电压VGL或第二电源电压VGH提供至第一发光控制输出端EOUT_O。

第二发光控制输出子电路462电连接至第一电源端VGL、第二电源端VGH、第四发光控制节点EMN4和第五发光控制节点EMN5。第二发光控制输出子电路462被配置为在第四发光控制节点EMN4的电位和第五发光控制节点EMN5的电位的控制下，将第一电源电压VGL或第二电源电压VGH提供至第二发光控制输出端EOUT_E。

第三发光控制输出子电路463电连接至第一电源端VGL、第二电源端VGH、第二发光控制节点EMN2和第五发光控制节点EMN5。第三发光控制输出子电路463被配置在第二发光控制节点EMN2的电位、第五发光控制节点EMN5的电位和第一电源电压VGL的控制下，将第一电源电压VGL或第二电源电压VGH提供至第三发光控制输出端EOUT_n。

在本公开实施例中，第一发光控制输出端EOUT_O输出第一发光控制信号EOUT_O，用于驱动防窥子像素。第二发光控制输出端EOUT_E输出第二发光控制信号EOUT_E，用于驱动显示子像素。第三发光控制输出端EOUT_n输出第三发光控制信号EOUT_n，用于驱动下一级发光控制移位寄存器。

在本公开实施例中，第二电源电压VGH提供第一发光控制信号EOUT_O、第二发光控制信号EOUT_E和第三发光控制信号EOUT_n的高电位，第二时钟信号CB提供第一发光控制信号EOUT_O、第二发光控制信号EOUT_E和第三发光控制信号EOUT_n的低电位。

图5A是根据本公开另一实施例的扫描移位寄存器的结构示意图。

如图5A所示，扫描移位寄存器500包括扫描输入电路510、扫描控制电路520和扫描输出电路530。

扫描控制电路520包括第一扫描控制子电路521和第二扫描控制子电路522。扫描输出电路530包括第一扫描输出子电路531、第二扫描输出子电路532和第二扫描输出子电路533。

扫描输入电路510、扫描控制电路520和扫描输出电路530分别与前文的扫描输入电路410、扫描控制电路420和扫描输出电路430类似，第一扫描控制子电路521和第二扫描控制子电路522分别与前文的第一扫描控制子电路421和第二扫描控制子电路422类似，第一扫描输出子电路531、第二扫描输出子电路532和第二扫描输出子电路533分别与前文的第一扫描输出子电路431、第二扫描输出子电路432和第二扫描输出子电路433类似。为了简明，相同部分本公开在此不再赘述。

在本公开实施例中，扫描输入电路510包括第一扫描晶体管T1、第二扫描晶体管T2、第三扫描晶体管T3、第四扫描晶体管T4和第五扫描晶体管T5。第一扫描晶体管T1、第二扫描晶体管T2、第三扫描晶体管T3、第四扫描晶体管T4和第五扫描晶体管T5为P型晶体管，被用作开关晶体管。

第一扫描晶体管T1的控制极电连接至第一时钟端GCK，第一扫描晶体管T1的第一极电连接至扫描输入端GIN_n，第一扫描晶体管T1的第二极电连接至第二扫描节点SN2。第二扫描晶体管T2的控制极电连接至第一时钟端GCK，第二扫描晶体管T2的第一极电连接至第一电源端VGL，第二扫描晶体管T2的第二极电连接至第一扫描节点SN1。第三扫描晶体管T3的控制极电连接至第二扫描节点SN2，第三扫描晶体管T3的第一极电连接至第一时钟端GCK，第三扫描晶体管T3的第二极电连接至第一扫描节点SN1。

第四扫描晶体管T4的控制极电连接至第一扫描节点SN1，第四扫描晶体管T4的第一极电连接至第二电源端VGH，第四扫描晶体管T4的第二极电连接至第五扫描晶体管条的第一极。第五扫描晶体管T5的控制极电连接至第二时钟端GCB，第五扫描晶体管T5的第二极电连接至第二扫描节点SN2。

在本公开实施例中，第一扫描控制子电路521包括第六扫描晶体管T6和第七扫描晶体管T7。第六扫描晶体管T6和第七扫描晶体管T7为P型晶体管，被用作开关晶体管。

第六扫描晶体管T6的控制极电连接至第一使能端EN O，第六扫描晶体管T6的第一极电连接至第二扫描节点SN2，第六扫描晶体管T6的第二极电连接至第三扫描节点SN3。第七扫描晶体管T7的控制极和第一极均电连接至第三扫描节点SN3，第七扫描晶体管T7的第二极电连接至第一使能端EN O。

在本公开实施例中，第二扫描控制子电路522包括第八扫描晶体管T8和第九扫描晶体管T9。第八扫描晶体管T8和第九扫描晶体管T9为P型晶体管，被用作开关晶体管。

第八扫描晶体管T8的控制极电连接至第二使能端EN E，第八扫描晶体管T8的第一极电连接至第二扫描节点SN2，第八扫描晶体管T8的第二极电连接至第四扫描节点SN4。第九扫描晶体管T9的控制极和第一极均电连接至第四扫描节点SN4，第九扫描晶体管T9的第二极电连接述第二使能端EN E。

在本公开实施例中，第一扫描输出子电路531包括第十扫描晶体管T10、第十一扫描晶体管T11、第一扫描电容器C1和第二扫描电容器C2。

第十扫描晶体管T10的控制极电连接至第一扫描节点SN1，第十扫描晶体管T10的第一极电连接至第二电源端VGH，第十扫描晶体管T10的第二极电连接至第一扫描输出端GOUT O。第十一扫描晶体管T11的控制极电连接至第三扫描节点SN3，第十一扫描晶体管T11的第一极电连接至第二时钟端GCB，第十一扫描晶体管T11的第二极电连接至第一扫描输出端GOUT O。第一扫描电容器C1的第一端电连接至第一扫描节点SN1，第一扫描电容器C1的第二端电连接至第二电源端VGH。第二扫描电容器C2的第一端电连接至第三扫描节点SN3，第二扫描电容器C2的第二端电连接至第一扫描输出端GOUT_O。

在本公开实施例中，第二扫描输出子电路532包括第十二扫描晶体管T12、第十三扫描晶体管T13、第三扫描电容器C3和第四扫描电容器C4。

第十二扫描晶体管T12的控制极电连接至第一扫描节点SN1，第十二扫描晶体管T12的第一极电连接至第二电源端VGH，第十二扫描晶体管T12的第二极电连接至第二扫描输出端GOUT_E。第十三扫描晶体管T13的控制极电连接至第四扫描节点SN4，第十三扫描晶体管T13的第一极电连接至第二时钟端GCB，第十三扫描晶体管T13的第二极电连接至第二扫描输出端GOUT_E。第三扫描电容器C3的第一端电连接至第一扫描节点SN1，第三扫描电容器C3的第二端电连接至第二电源端VGH。第四扫描电容器C4的第一端电连接至第四扫描节点SN4，第四扫描电容器C4的第二端电连接至第二扫描输出端GOUT_E。

在本公开实施例中，第三扫描输出子电路533包括第十四扫描晶体管T14、第十五扫描晶体管T15、第十六扫描晶体管T16、第五扫描电容器C5和第六扫描电容器C6。

第十四扫描晶体管T14的控制极电连接至第一扫描节点SN1，第十四扫描晶体管T14的第一极电连接至第二电源端VGH，第十四扫描晶体管T14的第二极电连接至第三扫描输出端GOUT_n。第十五扫描晶体管T15的控制极电连接至第十六扫描晶体管T16的第一极，第十五扫描晶体管T15的第一极电连接至第二时钟端GCB，第十五扫描晶体管T15的第二极电连接至第三扫描输出端GOUT_n。第十六扫描晶体管T16的控制极电连接至第一电源端VGL，第十六扫描晶体管T16的第二极电连接至第二扫描节点SN2。第五扫描电容器C5的第一端电连接至第一扫描节点SN1，第五扫描电容器C5的第二端电连接至第二电源端VGH。第六扫描电容器C6的第一端电连接至第六扫描晶体管T16的第一极，第六扫描电容器C6的第二端电连接至第三扫描输出端GOUT_n。

在图5A的示例中，第一扫描晶体管T1～第十六扫描晶体管T16均为P型晶体管，例如有源层为低温掺杂多晶硅(LTPS)的薄膜晶体管。本领域技术人员可以理解，根据本公开实施例，第一扫描晶体管T1～第十六扫描晶体管T16也可以为N型晶体管，例如有源层为铟镓锌氧化物(IGZO)的薄膜晶体管，相应改变各晶体管的栅极导通信号的电平即可。

此外，本领域技术人员可以理解，扫描电容器可以被分别实现为单个电容器或多个并联或串联的电容单元，只需能够实现其相应功能即可。

图5B和图5C是图5A中扫描移位寄存器的信号时序图。图5B和图5C示出了每个阶段中各个信号的时序波形。下面以图5A所示的扫描移位寄存器的结构为例，结合图5B和图5C所示的信号时序图对本发明实施例提供的扫描移位寄存器的工作过程进行描述。移位寄存器的工作过程包括4个阶段。

例如，图5B示出了第一使能信号EN_O为低电平，第二使能像素EN_E为高电平时，第一扫描输出端GOUT_O、第二扫描输出端GOUT_E和第三扫描输出端GOUT_n输出的信号时序。

在第一阶段S1，第一扫描输入信号GIN_n为低电平，第一时钟信号GCK为低电平，第二时钟信号GCB为高电平，第一使能信号EN_O为低电平，第二使能信号EN_E为高电平。

在第一时钟信号GCK的控制下，第一扫描晶体管T1和第二扫描晶体管T2导通，第一扫描输入信号GIN_n经过第一扫描晶体管T1被提供到第二扫描节点SN2，此时第二扫描节点SN2的电位为低电平。第一电源电压VGL经过第二扫描晶体管T2被提供到第一扫描节点SN1，此时第一扫描节点SN1的电位为低电平。

在第一扫描节点N1的低电平的控制下，第四扫描晶体管T4、第十扫描晶体管T10、第十二扫描晶体管T12和第十四扫描晶体管T14导通。在第二扫描节点SN2的低电平的控制下，第三扫描晶体管T3导通。第五扫描晶体管T5被第二时钟信号GCB的高电平截止。

由于第一电源电压VGL和第一时钟信号GCK均为低电平，低电平被提供到第一扫描电容器C1、第三扫描电容器C3和第五扫描电容器C5的第一端，第二电源电压VGH被提供到第一扫描电容器C1、第三扫描电容器C3和第五扫描电容器C5的第二端。因此，第一电源电压VGL和第一时钟信号GCK给第一扫描电容器C1、第三扫描电容器C3和第五扫描电容器C5充电，使第一扫描电容器C1、第三扫描电容器C3和第五扫描电容器C5的第一端存储低电平。

在第一使能信号EN_O的控制下，第六扫描晶体管T6导通，第二扫描节点SN2的低电平被施加至第三扫描节点SN3。在第三扫描节点SN3的电位控制下，第七扫描晶体管T7导通，第一使能信号EN_O被提供到第三扫描节点SN3。在第三扫描节点SN3的低电平的控制下，第十一扫描晶体管T11导通。

在第十扫描晶体管T10和第十一扫描晶体管T11均为导通的情况下，第一电源电压VGH和第二时钟信号GCB被提供至第一扫描输出端GOUT_O，此时，第一扫描输出端GOUT_O输出的第一栅极驱动信号GOUT_O为高电平。

由于第二扫描电容器C2的第二端为高电平，利用第三扫描节点SN3的低电平给第二扫描电容器C2的第一端充电，第二扫描电容器C2的第一端存储低电平。

第八扫描晶体管T8被第二使能信号EN_E的高电平截止。在第十二扫描晶体管T12导通的情况下，第一电源电压VGH被提供至第二扫描输出端GOUT_E，此时，第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为高电平。

在第一电源电压VGL的控制下，第十六扫描晶体管T16导通，第二扫描节点SN2的高电平被提供到第十五扫描晶体管T15的控制极。第十五扫描晶体管T15被高电平截止。在第十四扫描晶体管T14导通的情况下，第一电源电压VGH被提供到第三扫描输出端GOUT_n，此时，第三扫描输出端GOUT_n输出的第三栅极驱动信号GOUT_n为高电平。

由于第六扫描电容器C6的第二端为高电平，利用第二扫描节点SN2的低电平给第六扫描电容器C6的第一端充电，第六扫描电容器C6的第一端存储低电平。

在第二阶段S2，第一扫描输入信号GIN_n为高电平，第一时钟信号GCK为高电平，第二时钟信号GCB为低电平，第一使能信号EN_O为低电平，第二使能信号EN_E为高电平。

第一扫描晶体管T1和第二扫描晶体管T2在第一时钟信号GCK的高电平下截止。在第一电源电压VGL的控制下，第十六扫描晶体管T16导通。在第一使能信号EN_O的控制下，第六扫描晶体管T6导通。在第二扫描电容器C2和第六扫描电容器C6的第一端存储的低电平的作为下，低电平被提供至第十一扫描晶体管T11和第十五扫描晶体管T15，第十一扫描晶体管T11和第十五扫描晶体管T15导通。第二扫描电容器C2和第六扫描电容器C6的第一端存储的低电平经过第六扫描晶体管T6和第十六扫描晶体管T16被提供至第二扫描节点SN2，在第二扫描节点SN2的低电平的控制下，第三扫描晶体管T3的导通。

第一时钟信号GCK经过第三扫描晶体管T3被提供至第一扫描节点SN1。此时第一扫描节点SN1的电平为高电平。第四扫描晶体管T4、第十扫描晶体管T10、第十二扫描晶体管T12和第十四扫描晶体管T14被第一扫描节点SN1的高电平截止。第八扫描晶体管T8被第二使能信号EN_E的高电平截止。

在第十扫描晶体管T10截止且第十一扫描晶体管T11导通的情况下，第二时钟信号GCB被提供至第一扫描输出端GOUT_O，此时，第一扫描输出端GOUT_O输出的第一栅极驱动信号GOUT_O为低电平。

在第十四扫描晶体管T14截止且第十五扫描晶体管T15导通的情况下，第二时钟信号GCB被提供至第三扫描输出端GOUT_n，此时，第三扫描输出端GOUT_n输出的第三栅极驱动信号GOUT_n为低电平。

由于在S1阶段，第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为高电平，利用第二栅极驱动信号GOUT_E为第四扫描电容器C4的第二端充电，第四扫描电容器C4的第二端充电存储高电平。因此在S2阶段，第四扫描电容器C4的第二端放电，第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为高电平。

在第三阶段S3，第一扫描输入信号GIN_n为高电平，第一时钟信号GCK为低电平，第二时钟信号GCB为高电平，第一使能信号EN_O为低电平，第二使能信号EN_E为高电平。

在第一时钟信号GCK的控制下，第一扫描晶体管T1和第二扫描晶体管T2导通，第一扫描输入信号GIN_n经过第一扫描晶体管T1被提供到第二扫描节点SN2，此时第二扫描节点SN2的电位为高电平。第一电源电压VGL经过第二扫描晶体管T2被提供到第一扫描节点SN1，此时第一扫描节点SN1的电位为低电平。

在第一扫描节点N1的低电平的控制下，第四扫描晶体管T4、第十扫描晶体管T10、第十二扫描晶体管T12和第十四扫描晶体管T14导通。第一扫描电容器C1、第三扫描电容器C3和第五扫描电容器C5的第一端存储低电平。在第二扫描节点SN2的高电平的控制下，第三扫描晶体管T3导通。第五扫描晶体管T5被第二时钟信号GCB的高电平截止。

在第一使能信号EN_O的控制下，第六扫描晶体管T6导通。在第一电源电压VGL的作用下，第十六扫描晶体管T16导通。第二扫描节点SN2的高电平被施加至第三扫描节点SN3和第十五扫描晶体管T15的控制极。第七扫描晶体管T7、第十一扫描晶体管T11和第十五扫描晶体管T15被高电位截止，第二扫描电容器C2和第六扫描电容器C6的第一端存储高电平。

在第十扫描晶体管T10导通且第十一扫描晶体管T11截止的情况下，第一电源电压VGH被提供至第一扫描输出端GOUT_O，此时，第一扫描输出端GOUTO输出的第一栅极驱动信号GOUT_O为高电平。

在第八扫描晶体管T8被第二使能信号EN_E的高电平截止且第十二扫描晶体管T12导通的情况下，第一电源电压VGH被提供至第二扫描输出端GOUT_E，此时，第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为高电平。

在第十四扫描晶体管T14导通且第十五扫描晶体管T15截止的情况下，第一电源电压VGH被提供到第三扫描输出端GOUT_n，此时，第三扫描输出端GOUT_n输出的第三栅极驱动信号GOUT_n为高电平。

在第四阶段S4，第一扫描输入信号GIN_n为高电平，第一时钟信号GCK为高电平，第二时钟信号GCB为低电平，第一使能信号EN_O为低电平，第二使能信号EN_E为高电平。

第一扫描晶体管T1和第二扫描晶体管T2在第一时钟信号GCK的高电平下截止。在第一电源电压VGL的控制下，第十六扫描晶体管T16导通。在第一使能信号EN_E的控制下，第六扫描晶体管T6导通。

由于在S3阶段第二扫描电容器C2和第六扫描电容器C6的第一端存储了高电平，第二扫描电容器C2和第六扫描电容器C6的第一端放电，第十一扫描晶体管T11和第十五扫描晶体管T15被高电位截止。

由于在S3阶段第一扫描电容器C1、第三扫描电容器C3和第五扫描电容器C5的第一端存储低电平，第四扫描晶体管T4、第十扫描晶体管T10、第十二扫描晶体管T12和第十四扫描晶体管T14导通。

在第十扫描晶体管T10导通且第十一扫描晶体管T11截止的情况下，第一电源电压VGH被提供至第一扫描输出端GOUT_O，此时，第一扫描输出端GOUT_O输出的第一栅极驱动信号GOUT_O为高电平。

在第八扫描晶体管T8被第二使能信号EN_E的高电平截止且第十二扫描晶体管T12导通的情况下，第一电源电压VGH被提供至第二扫描输出端GOUT_E，此时，第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为高电平。

在第十四扫描晶体管T14导通且第十五扫描晶体管T15截止的情况下，第一电源电压VGH被提供到第三扫描输出端GOUT_n，此时，第三扫描输出端GOUT_n输出的第三栅极驱动信号GOUT_n为高电平。

在本公开实施例中，通过控制第一使能信号EN_O为低电平且第二使能信号EN_E为高电平，第一扫描输出端GOUT_O输出的第一栅极驱动信号GOUT_O为脉冲波形，第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为直流电信号，第二栅极驱动信号GOUT_E保持为高电平不变。在这种情况下，当第一栅极驱动信号GOUT_O用于驱动防窥子像素时，防窥子像素进行工作，防窥子像素的像素电路中的放光元件发光。当第二栅极驱动信号GOUT_E用于驱动显示子像素时，在直流的第二栅极驱动信号GOUT_E的驱动下，显示子像素不工作，显示子像素的像素电路中的发光元件不发光。

由于第二栅极驱动信号GOUT_E为直流电信号，因此可以在显示子像素不工作时，减少由于第二栅极驱动信号GOUT_E的电压跳变而产生的逻辑功耗。

例如，图5C示出了第一使能信号EN_O为高电平，第二使能像素EN_E为低电平时，第一扫描输出端GOUT_O、第二扫描输出端GOUT_E和第三扫描输出端GOUT_n输出的信号时序。

图5C示出信号控制下图5A示出的扫描移位寄存器500的工作过程与图5B示出信号控制下图5A示出的扫描移位寄存器500的工作过程类似，为了简明，类似部分不再赘述。

在第一阶段S1，第一扫描输入信号GIN_n为低电平，第一时钟信号GCK为低电平，第二时钟信号GCB为高电平，第一使能信号EN_O为高电平，第二使能信号EN_E为低电平。

第一扫描晶体管T1～第四扫描晶体管T4、第八扫描晶体管T8、第九扫描晶体管T9、第十二扫描晶体管T12～第十六扫描晶体管T16导通，第五扫描晶体管T5～第七扫描晶体管T7和第十一扫描晶体管T11截止。第一扫描节点SN1的电位为低电平，第二扫描节点SN2的电位为低电平，第四扫描节点SN4的电位为低电平。

第一扫描输出端GOUT_O输出的第一栅极驱动信号GOUT_O为高电平。第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为高电平。第三扫描输出端GOUT_n输出的第三栅极驱动信号GOUT_n为高电平。

在第二阶段S2，第一扫描输入信号GIN_n为高电平，第一时钟信号GCK为高电平，第二时钟信号GCB为低电平，第一使能信号EN_O为高电平，第二使能信号EN_E为低电平。

第三扫描晶体管T3、第五扫描晶体管T5、第八扫描晶体管T8、第九扫描晶体管T9、第十三扫描晶体管T13、第十五扫描晶体管T15和第十六扫描晶体管T16导通，第一扫描晶体管T1、第二扫描晶体管T2、第四扫描晶体管T4、第六扫描晶体管T6、第七扫描晶体管T7、第十扫描晶体管T10～第十二扫描晶体管T12和第十四扫描晶体管T14截止。第一扫描节点SN1的电位为高电平，第二扫描节点SN2的电位为低电平，第四扫描节点SN4的电位为低电平。

第一扫描输出端GOUT_O输出的第一栅极驱动信号GOUT_O为高电平。第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为低电平。第三扫描输出端GOUT_n输出的第三栅极驱动信号GOUT_n为低电平。

在第三阶段S3，第一扫描输入信号GIN_n为高电平，第一时钟信号GCK为低电平，第二时钟信号GCB为高电平，第一使能信号EN_O为高电平，第二使能信号EN_E为低电平。

第一扫描晶体管T1、第二扫描晶体管T2、第四扫描晶体管T4、第八扫描晶体管T8、第十扫描晶体管T10、第十二扫描晶体管T12、第十四扫描晶体管T14和第十六扫描晶体管T16导通，第三扫描晶体管T3、第五扫描晶体管T5～第七扫描晶体管T7、第九扫描晶体管T9、第十一晶扫描体管T11、第十三扫描晶体管T13和第十五扫描晶体管T15截止。第一扫描节点SN1的电位为低电平，第二扫描节点SN2的电位为高电平，第四扫描节点SN4的电位为高电平。

第一扫描输出端GOUT_O输出的第一栅极驱动信号GOUT_O为高电平。第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为高电平。第三扫描输出端GOUT_n输出的第三栅极驱动信号GOUT_n为高电平。

在第四阶段S4，第一扫描输入信号GIN_n为高电平，第一时钟信号GCK为高电平，第二时钟信号GCB为低电平，第一使能信号EN_O为高电平，第二使能信号EN_E为低电平。

第四扫描晶体管T4、第五扫描晶体管T5、第八扫描晶体管T8～第十扫描晶体管T10、第十二扫描晶体管T12、第十四扫描晶体管T14和第十六扫描晶体管T16导通，第一扫描晶体管T1～第三扫描晶体管T3、第六扫描晶体管T6、第七扫描晶体管T7、第十一扫描晶体管T11、第十三扫描晶体管T13和第十五扫描晶体管T15截止。第一扫描节点SN1的电位为低电平，第二扫描节点SN2的电位为高电平，第四扫描节点SN4的电位为高电平。

第一扫描输出端GOUT_O输出的第一栅极驱动信号GOUT_O为高电平。第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为高电平。第三扫描输出端GOUT_n输出的第三栅极驱动信号GOUT_n为高电平。

在本公开实施例中，通过控制第一使能信号EN_O为高电平且第二使能信号EN_E为低电平，第一扫描输出端GOUT_O输出的第一栅极驱动信号GOUT_O为直流电信号，第一栅极驱动信号GOUT_O保持为高电平不变，第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E为脉冲波形。在这种情况下，当第一栅极驱动信号GOUT_O用于驱动防窥子像素时，在直流的第一栅极驱动信号GOUT_O的驱动下，防窥子像素不工作，防窥子像素的像素电路中的放光元件不发光。当第二栅极驱动信号GOUT_E用于驱动显示子像素时，显示子像素工作，显示子像素的像素电路中的发光元件发光。

由于第一栅极驱动信号GOUT_O为直流电信号，因此可以在防窥子像素不工作时，减少由于第一栅极驱动信号GOUT_O的电压跳变而产生的逻辑功耗。

在第一使能信号EN_O为低电平且第二使能信号EN_E为高电平时，第一扫描输出端GOUT_O输出的第一栅极驱动信号GOUT_O的时序与第三扫描输出端GOUT_n输出的第三栅极驱动信号GOUT_n的时序相同。

在第一使能信号EN_O为高电平且第二使能信号EN_E为低电平时，第二扫描输出端GOUT_E输出的第二栅极驱动信号GOUT_E的时序与第三扫描输出端GOUT_n输出的第三栅极驱动信号GOUT_n的时序相同。

在本公开实施例中，基于第一使能信号EN_O控制第一栅极驱动信号GOUT_O的输出，基于第二使能信号EN_E控制第二栅极驱动信号GOUT_E的输出。当第一栅极驱动信号GOUT_O驱动防窥子像素，第二栅极驱动信号GOUT_E驱动显示子像素时，通过控制第一使能信号EN_O可以独立控制防窥子像素的工作状态，通过控制第二使能信号EN_E的电平可以控制显示子像素的工作状态。相应地，在第一栅极驱动信号GOUT_O驱动显示子像素，第二栅极驱动信号GOUT_E驱动防窥子像素时，通过控制第一使能信号EN_O可以独立控制显示子像素的工作状态，通过控制第二使能信号EN_E的电平可以控制防窥子像素的工作状态。

例如，在第一栅极驱动信号GOUT_O驱动防窥子像素，第二栅极驱动信号GOUT_E驱动显示子像素时，通过控制第一使能信号EN_O的电平为低电平，可以独立控制防窥子像素处于工作状态。通过控制第一使能信号EN_O的电平为高电平，可以独立控制防窥子像素处于不工作状态。通过控制第二使能信号EN_E的电平为低电平，可以独立控制显示子像素处于工作状态。通过控制第二使能信号EN_E的电平为高电平，可以独立控制显示子像素处于不工作状态。

在本公开实施例中，通过第七扫描晶体管T7，可以避免第十一扫描晶体管T11的控制极处于浮空floating状态。通过第九扫描晶体管T9，可以避免第十三扫描晶体管T13的控制极处于浮空floating状态。

在本公开实施例中，通过设置第七扫描晶体管T7和第九扫描晶体管T9的第二极电连接的信号端，可以实现对显示面板中显示画面的局部刷新。

例如，扫描移位寄存器500可以用于为像素阵列的不同像素行设置不同的刷新频率。例如，显示画面可以包括静态画面和动态画面。例如，静态画面可以是显示画面中的画面不发生变化的背景部分，动态画面可以是显示画面中画面发生变化的部分。在显示器显示画面时，可能会出现在一段时间内显示画面出现静态画面。如果静态画面和动态画面都按照同一种刷新率(例如，高频率)进行刷新，会产生较大的功耗。如果设置动态画面部分保持原有的高频率刷新，设置静态画面部分以相对较低的刷新频率刷新画面，可以降低刷新功耗。

例如，可以设置动态画面部分的帧刷新率为120Hz。在1秒内，显示画面刷新120帧画面。相应地，还可以设置静态画面部分的帧刷新率为60Hz或30Hz。在帧刷新率为60Hz时，在1秒内，显示画面刷新60帧画面。在帧刷新率为30Hz时，在1秒内，显示画面帧刷新30帧画面。

通过设置第七扫描晶体管T7和第九扫描晶体管T9的第二极电连接的信号端输出的信号时序，可以控制第十一扫描晶体管T11和第十三扫描晶体管T13的通断，从而控制第一扫描输入端GOUT_O和第二扫描输入端GOUT_E输出信号或不输出信号。

例如，当第一扫描输入端GOUT_O输出第一栅极驱动信号GOUT_O时，第一栅极驱动信号GOUT_O驱动的防窥子像素刷新像素值。当第一扫描输入端GOUT_O不输出第一栅极驱动信号GOUT_O时，第一栅极驱动信号GOUT_O驱动的防窥子像素不刷新像素值。

因此，通过设置第七扫描晶体管T7和第九扫描晶体管T9的第二极电连接的信号端输出的信号时序，可以为不同像素行提供具有相应帧刷新率的栅极驱动信号，从而可以灵活控制像素阵列中不同区域的刷新率，实现像素阵列中不同区域以不同刷新率进行刷新，降低刷新功耗。

图6A是根据本公开另一实施例的发光控制移位寄存器的结构示意图。

如图6A所示，发光控制移位寄存器600包括发光控制输入电路640、发光控制电路650和发光控制输出电路660。

发光控制输入电路650包括第一发光控制子电路651、第二发光控制子电路652和第三发光控制子电路653。发光控制输出电路660包括第一发光控制输出子电路661、第二发光控制输出子电路662和第二发光控制输出子电路663。

发光控制输入电路640、发光控制电路650和发光控制输出电路660分别与前文的发光控制输入电路440、发光控制电路450和发光控制输出电路460类似，第一发光控制子电路651、第二发光控制子电路652和第三发光控制子电路653分别与前文的第一发光控制子电路451、第二发光控制子电路452和第三发光控制子电路453类似，第一发光控制输出子电路661、第二发光控制输出子电路662和第二发光控制输出子电路663分别与前文的第一发光控制输出子电路461、第二发光控制输出子电路462和第二发光控制输出子电路463类似。为了简明，相同部分本公开在此不再赘述。

在本公开实施例中，发光控制输入电路640包括第一发光控制晶体管T1、第二发光控制晶体管T2、第三发光控制晶体管T3、第四发光控制晶体管T4、第五发光控制晶体管T5。

第一发光控制晶体管T1的控制极电连接至第一时钟端ECK，第一发光控制晶体管T1的第一极电连接至发光控制输入端EIN_n，第一发光控制晶体管T1的第二极电连接至第二发光控制节点EMN2。第二发光控制晶体管T2的控制极电连接至第一时钟端ECK，第二发光控制晶体管T2的第一极电连接至第一电源端VGL，第二发光控制晶体管T2的第二极电连接至第一发光控制节点EMN1。第三发光控制晶体管T3的控制极电连接至第二发光控制节点EMN2，第三发光控制晶体管T3的第一极电连接至第一时钟端ECK，第三发光控制晶体管T3的第二极电连接至第一发光控制节点EMN1。第四发光控制晶体管T4的控制极电连接至第一发光控制节点EMN1，第四发光控制晶体管T4的第一极电连接至第二电源端VGH，第四发光控制晶体管T4的第二极电连接至第五发光控制晶体管T5的第一极。第五发光控制晶体管T5的控制极电连接至第二时钟端ECB，第五发光控制晶体管T5的第二极电连接至第二发光控制节点EMN2。

在本公开实施例中，第一发光控制子电路651包括第六发光控制晶体管T6、第七发光控制晶体管T7和第一发光控制电容器C1。第六发光控制晶体管T6的控制极电连接至第一使能端EN_O，第六发光控制晶体管T6的第一极电连接至第二发光控制节点EMN2，第六发光控制晶体管T6的第二极电连接至第三发光控制节点EMN3。第七发光控制晶体管T7的控制极和第一极均电连接至第三发光控制节点EMN3，第七发光控制晶体管T7的第二极电连接至第一使能端EN_O。第一发光控制电容器C1的第一端电连接至第三发光控制节点EMN3，第一发光控制电容器C1的第二端电连接至第二时钟端ECB。

在本公开实施例中，第二发光控制子电路652包括第八发光控制晶体管T8、第九发光控制晶体管T9和第二发光控制电容器C2。第八发光控制晶体管T8的控制极电连接至第二使能端EN_E，第八发光控制晶体管T8的第一极电连接至第二发光控制节点EMN2，第八发光控制晶体管T8的第二极电连接至第四发光控制节点EMN4。第九发光控制晶体管T9的控制极和第一极均电连接至第四发光控制节点EMN4，第九发光控制晶体管T9的第二极电连接至第二使能端EN_E。第二发光控制电容器C2的第一端电连接至第四发光控制节点EMN4，第二发光控制电容器C2的第二端电连接至第二时钟端ECB。

在本公开实施例中，第三发光控制子电路653包括第十发光控制晶体管T10、第十一发光控制晶体管T11、第十二发光控制晶体管T12、第十三发光控制晶体管T13和第三发光控制电容器C3。第十发光控制晶体管T10的控制极电连接至第一电源端VGL，第十发光控制晶体管T10的第一极电连接至第一发光控制节点EMN1，第十发光控制晶体管T10的第二极电连接至第十一发光控制晶体管T11的控制极。第十一发光控制晶体管T11的第一极均电连接至第二时钟端ECB，第十一发光控制晶体管T11的第二极电连接至第十二发光控制晶体管T12的第一极。第十二发光控制晶体管T12的控制极电连接至第二时钟端ECB，第十二发光控制晶体管T12的第二极电连接至第五发光控制节点EMN5。第十三发光控制晶体管T13的控制极电连接至第二发光控制节点EMN2，第十三发光控制晶体管T13的第一极电连接至第二电源端VGH，第十三发光控制晶体管T13的第二极电连接至第五发光控制节点EMN5。第三发光控制电容器C3的第一端电连接至第十一发光控制晶体管T11的控制极，第三发光控制电容器C3的第二端电连接至第十一发光控制晶体管T11的第二极。

在本公开实施例中，第一发光控制输出子电路661包括第十四发光控制晶体管T14、第十五发光控制晶体管T15和第四发光控制电容器C4。第十四发光控制晶体管T14的控制极电连接至第五发光控制节点EMN5，第十四发光控制晶体管T14的第一极电连接至第二电源端VGH，第十四发光控制晶体管T14的第二极电连接至第一发光控制输出端EOUT_O。第十五发光控制晶体管T15的控制极电连接至第三发光控制节点EMN3，第十五发光控制晶体管T15的第一极电连接至第一电源端VGL，第十五发光控制晶体管T15的第二极电连接至第一发光控制输出端EOUT_O。第四发光控制电容器C4的第一端电连接至第五发光控制节点EMN5，第四发光控制电容器C4的第二端电连接至第二电源端VGH。

在本公开实施例中，第二发光控制输出子电路662包括第十六发光控制晶体管T16、第十七发光控制晶体管T17和第五发光控制电容器C5。第十六发光控制晶体管T16的控制极电连接至第五发光控制节点EMN5，第十六发光控制晶体管T16的第一极电连接至第二电源端VGH，第十六发光控制晶体管T16的第二极电连接至第二发光控制输出端EOUT_E。第十七发光控制晶体管T17的控制极电连接至第四发光控制节点，第十七发光控制晶体管T17的第一极电连接至第一电源端VGL，第十七发光控制晶体管T17的第二极电连接至第二发光控制输出端EOUT_E。第五发光控制电容器C5的第一端电连接至第五发光控制节点EMN5，第五发光控制电容器C5的第二端电连接至第二电源端VGH。

在本公开实施例中，第三发光控制输出子电路663包括第十八发光控制晶体管T18、第十九发光控制晶体管T19、第二十发光控制晶体管T20和第六发光控制电容器C6。第十八发光控制晶体管T18的控制极电连接至第五发光控制节点EMN5，第十八发光控制晶体管T18的第一极电连接至第二电源端VGH，第十八发光控制晶体管T18的第二极电连接至第三发光控制输出端EOUT_n。第十九发光控制晶体管T19的控制极电连接至第二十发光控制晶体管T20的第一极，第十九发光控制晶体管T19的第一极电连接至第一电源端VGL，第十九发光控制晶体管T19的第二极电连接至第三发光控制输出端EOUT_n。第二十发光控制晶体管T20的控制极电连接至第一电源端VGL，第二十发光控制晶体管T20的第二极电连接至第二发光控制节点EMN2。第六发光控制电容器C6的第一端电连接至十九发光控制晶体管T19的控制极，第六发光控制电容器C6的第二端电连接至第二时钟端ECB。

在图6A的示例中，第一发光控制晶体管T1～第二十发光控制晶体管T20均为P型晶体管，例如有源层为低温掺杂多晶硅(LTPS)的薄膜晶体管。本领域技术人员可以理解，根据本公开实施例，第一发光控制晶体管T1～第二十发光控制晶体管T20也可以为N型晶体管，例如有源层为铟镓锌氧化物(IGZO)的薄膜晶体管，相应改变各晶体管的栅极导通信号的电平即可。

此外，本领域技术人员可以理解，发光控制电容器可以被分别实现为单个电容器或多个并联或串联的电容单元，只需能够实现其相应功能即可。

图6B和图6C是图6A中发光控制移位寄存器的信号时序图。图6B和图6C示出了每个阶段中各个信号的时序波形。下面以图6A所示的发光控制移位寄存器的结构为例，结合图6B和图6C所示的信号时序图对本发明实施例提供的发光控制移位寄存器的工作过程进行描述。发光控制移位寄存器的工作过程包括5个阶段。

例如，图6B示出了第一使能信号EN_O为低电平，第二使能像素EN_E为高电平时，第一发光控制输出端EOUT_O、第二发光控制输出端EOUT_E和第三发光控制输出端EOUT_n输出的信号时序。

在第一阶段S1，第一发光控制输入信号EIN_n为低电平，第一时钟信号ECK为低电平，第二时钟信号ECB为高电平，第一使能信号EN_O为低电平，第二使能信号EN_E为高电平。

在第一时钟信号ECK的控制下，第一发光控制晶体管T1和第二发光控制晶体管T2导通，第一发光控制输入信号EIN_n经过第一发光控制晶体管T1被提供到第二发光控制节点EMN2，此时第二发光控制节点EMN2的电位为高电平。第一电源电压VGL经过第二发光控制晶体管T2被提供到第一发光控制节点EMN1，此时第一发光控制节点EMN1的电位为低电平。

在第一电源电压VGL的控制下，第十发光控制晶体管T10导通。第一发光控制节点EMN1的电位经过第十发光控制晶体管T10被提供到第十一发光控制晶体管T11的控制极，第十一发光控制晶体管T11导通。第一发光控制节点EMN1的电位给第三发光控制电容器C3的第一端充电，第三发光控制电容器C3的第一端充电存储低电平。

第十二发光控制晶体管T12被第二时钟信号ECB的高电位截止，第一发光控制节点EMN1与第五发光控制节点EMN5之间断开。

在第一使能信号EN_O的控制下，第六发光控制晶体管T6导通，第二发光控制节点EMN2的高电平被提供至第三发光控制节点EMN3。第七发光控制晶体管T7和第十五发光控制晶体管T15被第三发光控制节点EMN3的高电平截止。第十三发光控制晶体管T13被第二发光控制节点EMN2的高电平截止。

第二发光控制节点EMN2的高电平经过第二十发光控制晶体管T20给第七发光控制电容器C7的第一端充电，第二发光控制节点EMN2的高电平经过第六发光控制晶体管T6给第一发光控制电容器C1的第一端充电第一发光控制电容器C1和第七发光控制电容器C7的第一端充电存储高电平。

第八发光控制晶体管T8被第二使能信号EN_E的高电平截止。第二发光控制节点EMN2与第四发光控制节点EMN4之间断开。

在第一电源电压VGL的控制下，第二十发光控制晶体管T20导通，第二发光控制节点EMN2的高电平经过第二十发光控制晶体管T20被提供第十九发光控制晶体管T19的控制极，第十九发光控制晶体管T19截止。

第五发光控制节点EMN5保持为上一阶段的高电平，第五发光控制节点EMN5上一阶段的电位与第五阶段S5五发光控制节点EMN5的电位相同。第十四发光控制晶体管T14、第十六发光控制晶体管T16和第十八发光控制晶体管T18被第五发光控制节点EMN5保持为上一阶段的高电平截止。

在第十五发光控制晶体管T15和第十四发光控制晶体管T14均截止的情况下，第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O与上一阶段相同，第一发光控制信号EOUT_O为低电平。上一阶段可以认为是上一帧刷新过程的第五阶段S5。

在第十九发光控制晶体管T19和第十八发光控制晶体管T18均截止的情况下，第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n与上一阶段相同，第三发光控制信号EOUT_n为低电平。

在第八发光控制晶体管T18和第十六发光控制晶体管T16均截止的的情况下，第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E与上一阶段相同，第二发光控制信号EOUT_E为高电平。

在第二阶段S2，第一发光控制输入信号EIN_n为高电平，第一时钟信号ECK为高电平，第二时钟信号ECB为低电平，第一使能信号EN_O为低电平，第二使能信号EN_E为高电平。

第一发光控制晶体管T1和第二发光控制晶体管T2在第一时钟信号ECK的高电平下截止。在第一电源电压VGL的控制下，第十发光控制晶体管T10和第二十发光控制晶体管T20导通。在第一使能信号EN_O的控制下，第六发光控制晶体管T6导通。

在第一发光控制电容器C1和第七发光控制电容器C7的第一端存储的高电平的控制下，第三发光控制晶体管T3、第十五发光控制晶体管T15和第十九发光控制晶体管T19截止。

在第三发光控制电容器C3的第一端存储的低电平的控制下，第十一发光控制晶体管T11导通。在第二时钟信号ECB的控制下，第十二发光控制晶体管T12导通。第二时钟信号ECB经过第十二发光控制晶体管T12被提供至第五发光控制节点EMN5。此时，第五发光控制节点EMN5的电位为低电平。

在第五发光控制节点EMN5的低电平的控制下，第十四发光控制晶体管T14、第十六发光控制晶体管T16和第十八发光控制晶体管T18导通，利用第五发光控制节点EMN5的低电平的低电平给第四发光控制电容器C4、第五发光控制电容器C5和第六发光控制电容器C6的第一端充电，第四发光控制电容器C4、第五发光控制电容器C5和第六发光控制电容器C6的第一端存储低电平。第八发光控制晶体管T8被第二使能信号EN_E的高电平截止。

在第十五发光控制晶体管T15截止且第十四发光控制晶体管T14导通的情况下，第二电源电压VGH被提供至第一发光控制输出端EOUT_O，此时，第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为高电平。

在第十九发光控制晶体管T19截止且第十八发光控制晶体管T18导通的情况下，第二电源电压VGH被提供至第三发光控制输出端EOUT_n，此时，第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n为高电平。

在第八发光控制晶体管T18截止且第十六发光控制晶体管T16导通的情况下，第二电源电压VGH被提供至第二发光控制输出端EOUT_E，此时，第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E为高电平。

在第三阶段S3，第一发光控制输入信号EIN_n为高电平，第一时钟信号ECK为低电平，第二时钟信号ECB为高电平，第一使能信号EN_O为低电平，第二使能信号EN_E为高电平。

在第一时钟信号ECK的控制下，第一发光控制晶体管T1和第二发光控制晶体管T2导通，第一发光控制输入信号EIN_n经过第一发光控制晶体管T1被提供到第二发光控制节点EMN2，此时第二发光控制节点EMN2的电位为高电平。第一电源电压VGL经过第二发光控制晶体管T2被提供到第一发光控制节点EMN1，此时第一发光控制节点EMN1的电位为低电平。

在第一电源电压VGL的控制下，第十发光控制晶体管T10和第二十发光控制晶体管T20导通。第一发光控制节点EMN1的电位经过第十发光控制晶体管T10被提供到第十一发光控制晶体管T11的控制极，第十一发光控制晶体管T11导通。第一发光控制节点EMN1的电位给第三发光控制电容器C3的第一端充电，第三发光控制电容器C3的第一端充电存储低电平。

第十二发光控制晶体管T12被第二时钟信号ECB的高电位截止，第一发光控制节点EMN1与第五发光控制节点EMN5之间断开。

在第四发光控制电容器C4、第五发光控制电容器C5和第六发光控制电容器C6的第一端存储的低电平的控制下，第十四发光控制晶体管T14、第十六发光控制晶体管T16和第十八发光控制晶体管T18导通。

在第一使能信号EN_O的控制下，第六发光控制晶体管T6导通，第二发光控制节点EMN2的高电平被提供至第三发光控制节点EMN3。第七发光控制晶体管T7和第十五发光控制晶体管T15被第三发光控制节点EMN3的高电平截止。第十三发光控制晶体管T13被第二发光控制节点EMN2的高电平截止。

第二发光控制节点EMN2的高电平经过第二十发光控制晶体管T20和第七发光控制电容器C7的第一端充电，第二发光控制节点EMN2的高电平经过第六发光控制晶体管T6给第一发光控制电容器C1的第一端充电第一发光控制电容器C1和第七发光控制电容器C7的第一端充电存储高电平。

第二发光控制节点EMN2的高电平经过第二十发光控制晶体管T20被提供第十九发光控制晶体管T19的控制极，第十九发光控制晶体管T19截止。

第八发光控制晶体管T8被第二使能信号EN_E的高电平截止。第二发光控制节点EMN2与第四发光控制节点EMN4之间断开。

在第十五发光控制晶体管T15截止且第十四发光控制晶体管T14导通的情况下，第二电源电压VGH被提供至第一发光控制输出端EOUT_O，此时，第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为高电平。

在第十九发光控制晶体管T19截止且第十八发光控制晶体管T18导通的情况下，第二电源电压VGH被提供至第三发光控制输出端EOUT_n，此时，第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n为高电平。

在第八发光控制晶体管T8截止且第十六发光控制晶体管T16导通的情况下，第二电源电压VGH被提供至第二发光控制输出端EOUT_E，此时，第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E为高电平。

在第四阶段S4，第一发光控制输入信号EIN_n为低电平，第一时钟信号ECK为高电平，第二时钟信号ECB为低电平，第一使能信号EN_O为低电平，第二使能信号EN_E为高电平。

第一发光控制晶体管T1和第二发光控制晶体管T2在第一时钟信号ECK的高电平下截止。在第一电源电压VGL的控制下，第十发光控制晶体管T10和第二十发光控制晶体管T20导通。在第一使能信号EN_O的控制下，第六发光控制晶体管T6导通。

在第三发光控制电容器C3的第一端存储的低电平的控制下，第十一发光控制晶体管T11导通。第三发光控制电容器C3的第一端存储的低电平经过第十发光控制晶体管T10被提供至第一发光控制节点EMN1。在第一发光控制节点EMNl的低电平的控制下，第四发光控制晶体管T4导通。

在第二时钟信号ECB的控制下，第五发光控制晶体管T5和第十二发光控制晶体管T12导通。第二时钟信号ECB经过第十一发光控制晶体管T11和第十二发光控制晶体管T12被提供至第五发光控制节点EMN5。此时，第五发光控制节点EMN5的电位为低电平。第二电源电压VGH经过第四发光控制晶体管T4和第五发光控制晶体管T5被提供至第二发光控制节点EMN2。

第二发光控制节点EMN2的高电平经过第二十发光控制晶体管T20被提供至第十九发光控制晶体管T19的控制极。第二发光控制节点EMN2的高电平经过第六发光控制晶体管T6被提供至第十五发光控制晶体管T15的控制极，第十五发光控制晶体管T15和第十九发光控制晶体管T19截止。

在第五发光控制节点EMN5的低电平的控制下，第十四发光控制晶体管T14、第十六发光控制晶体管T16和第十八发光控制晶体管T18导通，利用第五发光控制节点EMN5的低电平的低电平给第四发光控制电容器C4、第五发光控制电容器C5和第六发光控制电容器C6的第一端充电，第四发光控制电容器C4、第五发光控制电容器C5和第六发光控制电容器C6的第一端存储低电平。第八发光控制晶体管T8被第二使能信号EN_E的高电平截止。

在第十五发光控制晶体管T15截止且第十四发光控制晶体管T14导通的情况下，第二电源电压VGH被提供至第一发光控制输出端EOUT_O，此时，第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为高电平。

在第十九发光控制晶体管T19截止且第十八发光控制晶体管T18导通的情况下，第二电源电压VGH被提供至第三发光控制输出端EOUT_n，此时，第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n为高电平。

在第八发光控制晶体管T8截止且第十六发光控制晶体管T16导通的情况下，第二电源电压VGH被提供至第二发光控制输出端EOUT_E，此时，第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E为高电平。

在第五阶段S5，第一发光控制输入信号EIN_n为低电平，第一时钟信号ECK为低电平，第二时钟信号ECB为高电平，第一使能信号EN_O为低电平，第二使能信号EN_E为高电平。

在第一时钟信号ECK的控制下，第一发光控制晶体管T1和第二发光控制晶体管T2导通，第一发光控制输入信号EIN_n经过第一发光控制晶体管T1被提供到第二发光控制节点EMN2，此时第二发光控制节点EMN2的电位为低电平。第一电源电压VGL经过第二发光控制晶体管T2被提供到第一发光控制节点EMN1，此时第一发光控制节点EMN1的电位为低电平。

在第一电源电压VGL的控制下，第十发光控制晶体管T10和第二十发光控制晶体管T20导通。第一发光控制节点EMN1的电位经过第十发光控制晶体管T10被提供到第十一发光控制晶体管T11的控制极，第十一发光控制晶体管T11导通。第一发光控制节点EMN1的电位给第三发光控制电容器C3的第一端充电，第三发光控制电容器C3的第一端充电存储低电平。

第十二发光控制晶体管T12被第二时钟信号ECB的高电位截止，第一发光控制节点EMN1与第五发光控制节点EMN5之间断开。

在第一使能信号EN_O的控制下，第六发光控制晶体管T6导通，第二发光控制节点EMN2的低电平被提供至第三发光控制节点EMN3，第七发光控制晶体管T7和第十五发光控制晶体管T15导通。

在第二发光控制节点EMN2的低电平的控制下，第十三发光控制晶体管T13导通，第二电源电压VGH经过第十三发光控制晶体管T13被提供至第五发光控制节点EMN5。第十四发光控制晶体管T14、第十六发光控制晶体管T16和第十八发光控制晶体管T18被第五发光控制节点EMN5的高电平截止。

第二发光控制节点EMN2的高电平经过第二十发光控制晶体管T20被提供第十九发光控制晶体管T19的控制极，第十九发光控制晶体管T19导通。

第八发光控制晶体管T8被第二使能信号EN_E的高电平截止。第二发光控制节点EMN2与第四发光控制节点EMN4之间断开。

在第十五发光控制晶体管T15导通且第十四发光控制晶体管T14截止的情况下，第一电源电压VGL被提供至第一发光控制输出端EOUT_O，此时，第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为低电平。

在第十九发光控制晶体管T19导通且第十八发光控制晶体管T18截止的情况下，第一电源电压VGL被提供至第三发光控制输出端EOUT_n，此时，第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n为低电平。

在第八发光控制晶体管T8和第十六发光控制晶体管T16均截止的情况下，第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E与上一阶段S4相同，第二发光控制信号EOUT_E为高电平。

在本公开实施例中，通过控制第一使能信号EN_O为低电平且第二使能信号EN_E为高电平，第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为脉冲波形，第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E为直流电信号，第二发光控制信号EOUT_E保持为高电平不变。在这种情况下，当第一发光控制信号EOUT_O用于驱动防窥子像素时，防窥子像素进行工作，防窥子像素的像素电路中的放光元件发光。当第二发光控制信号EOUT_E用于驱动显示子像素时，在直流的第二发光控制信号EOUT_E的驱动下，显示子像素不工作，显示子像素的像素电路中的发光元件不发光。

通过使能信号关闭一组子像素，使该组子像素不工作时，且不需要为该组子像素写入数据电压，实现降低功耗的效果。由于第二发光控制信号EOUT_E为直流电信号，因此可以在显示子像素不工作时，减少由于第二发光控制信号EOUT_E的电压跳变而产生的逻辑功耗。

例如，图6C示出了第一使能信号EN_O为高电平，第二使能像素EN_E为低电平时，第一发光控制输出端EOUT_O、第二发光控制输出端EOUT_E和第三发光控制输出端EOUT_n输出的信号时序。

图6C示出信号控制下图6A示出的发光控制移位寄存器600的工作过程与图6B示出信号控制下图6A示出的发光控制移位寄存器600的工作过程类似，为了简明，类似部分不再赘述。

在第一阶段S1，第一发光控制输入信号EIN_n为高电平，第一时钟信号ECK为低电平，第二时钟信号ECB为高电平，第一使能信号EN_O为高电平，第二使能信号EN_E为低电平。

第一发光控制晶体管T1、第二发光控制晶体管T2、第四发光控制晶体管T4、第八发光控制晶体管T8、第十发光控制晶体管T10、第十一发光控制晶体管T11和第二十发光控制晶体管T20导通，第三发光控制晶体管T3、第五发光控制晶体管T5～第七发光控制晶体管T7、第九发光控制晶体管T9和第十二发光控制晶体管T12～第十九发光控制晶体管T19截止。第一发光控制节点EMN1的电位为低电平，第二发光控制节点EMN2的电位为高电平，第四发光控制节点EMN4的电位为高电平，第五发光控制节点EMN5的电位为高电平。

第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为高电平。第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E为低电平。第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n为低电平。

在第二阶段S2，第一发光控制输入信号EIN_n为高电平，第一时钟信号ECK为高电平，第二时钟信号ECB为低电平，第一使能信号EN_O为高电平，第二使能信号EN_E为低电平。

第四发光控制晶体管T4、第五发光控制晶体管T5、第八发光控制晶体管T8、第十发光控制晶体管T10～第十二发光控制晶体管T12、第十四发光控制晶体管T14、第十六发光控制晶体管T16、第十八发光控制晶体管T18和第二十发光控制晶体管T20导通，第一发光控制晶体管T1～第三发光控制晶体管T3、第六发光控制晶体管T6、第七发光控制晶体管T7、第九发光控制晶体管T9、第十三发光控制晶体管T13、第十五发光控制晶体管T15、第十七发光控制晶体管T17和第十九发光控制晶体管T19截止。第一发光控制节点EMN1的电位为低电平，第二发光控制节点EMN2的电位为高电平，第四发光控制节点EMN4的电位为高电平，第五发光控制节点EMN5的电位为低电平。

第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为高电平。第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E为高电平。第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n为高电平。

在第三阶段S3，第一发光控制输入信号EIN_n为高电平，第一时钟信号ECK为低电平，第二时钟信号ECB为高电平，第一使能信号EN_O为高电平，第二使能信号EN_E为低电平。

第一发光控制晶体管T1、第二发光控制晶体管T2、第四发光控制晶体管T4、第八发光控制晶体管T8、第十发光控制晶体管T10、第十一发光控制晶体管T11、第十四发光控制晶体管T14、第十六发光控制晶体管T16、第十八发光控制晶体管T18和第二十发光控制晶体管T20导通，第三发光控制晶体管T3、第五发光控制晶体管T5～第七发光控制晶体管T7、第九发光控制晶体管T9、第十二晶发光控制体管T12、第十三发光控制晶体管T13、第十五发光控制晶体管T15、第十七发光控制晶体管T17和第十九发光控制晶体管T19截止。第一发光控制节点EMN1的电位为低电平，第二发光控制节点EMN2的电位为高电平，第四发光控制节点EMN4的电位为高电平，第五发光控制节点EMN5的电位为低电平。

第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为高电平。第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E为高电平。第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n为高电平。

在第四阶段S4，第一发光控制输入信号EIN_n为低电平，第一时钟信号ECK为高电平，第二时钟信号ECB为低电平，第一使能信号EN_O为高电平，第二使能信号EN_E为低电平。

第四发光控制晶体管T4、第五发光控制晶体管T5、第八发光控制晶体管T8、第十发光控制晶体管T10、第十一发光控制晶体管T11、第十四发光控制晶体管T14、第十六发光控制晶体管T16、第十八发光控制晶体管T18和第二十发光控制晶体管T20导通，第一发光控制晶体管T1～第三发光控制晶体管T3、第六发光控制晶体管T6、第七发光控制晶体管T7、第九发光控制晶体管T9、第十三发光控制晶体管T13、第十五发光控制晶体管T15、第十七发光控制晶体管T17和第十九发光控制晶体管T19截止。第一发光控制节点EMN1的电位为低电平，第二发光控制节点EMN2的电位为高电平，第四发光控制节点EMN4的电位为高电平，第五发光控制节点EMN5的电位为低电平。

第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为高电平。第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E为高电平。第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n为高电平。

在第五阶段S5，第一发光控制输入信号EIN_n为低电平，第一时钟信号ECK为低电平，第二时钟信号ECB为高电平，第一使能信号EN_O为高电平，第二使能信号EN_E为低电平。

第一发光控制晶体管T1～第四发光控制晶体管T4、第八发光控制晶体管T8～第十一发光控制晶体管T11、第十三发光控制晶体管T13、第十七发光控制晶体管T17、第十九发光控制晶体管T190和第二十发光控制晶体管T20导通，第五发光控制晶体管T5～第七发光控制晶体管T7、第十二晶发光控制体管T12、第十四发光控制晶体管T14～第十六发光控制晶体管T16和第十八发光控制晶体管T18截止。第一发光控制节点EMN1的电位为低电平，第二发光控制节点EMN2的电位为低电平，第四发光控制节点EMN4的电位为高电平，第五发光控制节点EMN5的电位为低电平。

第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为高电平。第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E为低电平。第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n为低电平。

在本公开实施例中，通过控制第一使能信号EN_O为高电平且第二使能信号EN_E为低电平，第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O为直流电信号，第一发光控制信号EOUT_O保持为高电平不变，第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E为脉冲波形。在这种情况下，当第一发光控制信号EOUT_O用于驱动防窥子像素时，在直流的第一发光控制信号EOUT_O的驱动下，防窥子像素不工作，防窥子像素的像素电路中的放光元件不发光。当第二发光控制信号EOUT_E用于驱动显示子像素时，显示子像素工作，显示子像素的像素电路中的发光元件发光。

由于第一发光控制信号EOUT_O为直流电信号，因此可以在防窥子像素不工作时，减少由于第一发光控制信号EOUT_O的电压跳变而产生的逻辑功耗。

在第一使能信号EN_O为低电平且第二使能信号EN_E为高电平时，第一发光控制输出端EOUT_O输出的第一发光控制信号EOUT_O的时序与第三发光控制输出端EOUT_n输出的第三栅极驱动信号EOUT_n的时序相同。

在第一使能信号EN_O为高电平且第二使能信号EN_E为低电平时，第二发光控制输出端EOUT_E输出的第二发光控制信号EOUT_E的时序与第三发光控制输出端EOUT_n输出的第三发光控制信号EOUT_n的时序相同。

在本公开实施例中，基于第一使能信号EN_O控制第一发光控制信号EOUT_O的输出，基于第二使能信号EN_E控制第二发光控制信号EOUT_E的输出。当第一发光控制信号EOUT_O驱动防窥子像素，第二发光控制信号EOUT_E驱动显示子像素时，通过控制第一使能信号EN_O可以独立控制防窥子像素的工作状态，通过控制第二使能信号EN_E的电平可以控制显示子像素的工作状态。相应地，在第一发光控制信号EOUT_O驱动显示子像素，第二发光控制信号EOUT_E驱动防窥子像素时，通过控制第一使能信号EN_O可以独立控制显示子像素的工作状态，通过控制第二使能信号EN_E的电平可以控制防窥子像素的工作状态。

例如，在第一发光控制信号EOUT_O驱动防窥子像素，第二发光控制信号EOUT_E驱动显示子像素时，通过控制第一使能信号EN_O的电平为低电平，可以独立控制防窥子像素处于工作状态。通过控制第一使能信号EN_O的电平为高电平，可以独立控制防窥子像素处于不工作状态。通过控制第二使能信号EN_E的电平为低电平，可以独立控制显示子像素处于工作状态。通过控制第二使能信号EN_E的电平为高电平，可以独立控制显示子像素处于不工作状态。

在本公开实施例中，通过第七发光控制晶体管T7，可以避免第十五发光控制晶体管T15的控制极处于浮空floating状态。通过第九发光控制晶体管T9，可以避免第十七发光控制晶体管T17的控制极处于浮空floating状态。

在本公开实施例中，通过设置第七扫描晶体管T7和第九扫描晶体管T9的第二极电连接的信号端，可以实现对显示面板中显示画面的局部刷新。

在一些实施例中，本公开还提供了一种移位寄存器。移位寄存器可以扫描移位寄存器和发光控制移位寄存器。

在本公开实施例中，扫描移位寄存器可以为前文描述的扫描移位寄存器300a、扫描移位寄存器400a和扫描移位寄存器500。发光控制移位寄存器可以为前文描述的发光控制移位寄存器300b、发光控制移位寄存器400b和发光控制移位寄存器600。

在本公开实施例中，一个扫描移位寄存器和一个发光控制移位寄存器形成驱动电路中的一个驱动单元，可以为像素阵列中的一行像素提供栅极驱动信号和发光控制信号。

图7A是根据本公开实施例的驱动电路的结构示意图。

如图7A所示，驱动电路700a包括级联的M个移位寄存器，M为大于1的正整数。M个移位寄存器包括移位寄存器710_1、移位寄存器710_2、…、扫描移位寄存器710M。

在本公开实施例中，移位寄存器可以为前文描述的扫描移位寄存器300a、扫描移位寄存器400a和扫描移位寄存器500，还可以为前文描述的发光控制移位寄存器300b、发光控制移位寄存器400b和发光控制移位寄存器600。移位寄存器也还可以包括前文描述的扫描移位寄存器300a、扫描移位寄存器400a和扫描移位寄存器500中的任意一个以及前文描述的发光控制移位寄存器300b、发光控制移位寄存器400b和发光控制移位寄存器600中的任意一个。

在本公开实施例中，第m级移位寄存器的输入端与第m-1级移位寄存器的输出端电连接，1＜m≤M。

在本公开实施例中，第1级移位寄存器710_1的输入端INPUT与触发信号端STV电连接。

在本公开实施例中，驱动电路700a的每个移位寄存器可以为像素阵列中的一行像素提供栅极驱动信号和发光控制信号。

图7B是根据本公开实施例的栅极驱动电路的结构示意图。

如图7B所示，栅极驱动电路700b包括级联的M个扫描移位寄存器，M为大于1的正整数。M个扫描移位寄存器包括扫描移位寄存器ST1、扫描移位寄存器ST2、…、扫描移位寄存器STM。

在本公开实施例中，扫描移位寄存器可以为前文的扫描移位寄存器300a、扫描移位寄存器400a和扫描移位寄存器500。

在本公开实施例中，在级联的M个扫描移位寄存器中，第m级扫描移位寄存器的扫描输入端INPUT与第m-1级扫描移位寄存器的第三扫描输出端OUTPUT3电连接，第m级扫描移位寄存器的第三扫描输出端OUTPUT3与第m+1级扫描移位寄存器的扫描输入端INPUT电连接，1＜m≤M-1。

例如，第2级扫描移位寄存器ST2的扫描输入端INPUT与第1级扫描移位寄存器ST1的第三扫描输出端OUTPUT3电连接，第1级扫描移位寄存器ST1的第三扫描输出端OUTPUT3输出的第三栅极驱动信号GOUT(1)为第2级扫描移位寄存器ST2的扫描输入端INPUT的输入信号。

在本公开实施例中，第1级扫描移位寄存器ST1的扫描输入端INPUT与扫描触发信号端GSTV电连接，第M级扫描移位寄存器STM的第三扫描输出端OUTPUT3与防静电端ESD电连接。

在本公开实施例中，级联的M个扫描移位寄存器的第一电源端VGL电连接电源端Vgl，电源端Vgl提供低电位的电压。级联的M个扫描移位寄存器的第二电源端VGH电连接电源端Vgh，电源端Vgh提供高电位的电压。

在本公开实施例中，级联的M个扫描移位寄存器的第一时钟端GCK电连接至时钟信号端CK，接收第一时钟信号GCK。级联的M个扫描移位寄存器的第二时钟端GCB电连接至时钟信号端CB，接收第二时钟信号GCB。

在本公开实施例中，级联的M个扫描移位寄存器的第一使能端EN_O电连接至使能端EN1，接收第一使能信号EN_O。级联的M个扫描移位寄存器的第二使能端EN_E电连接至使能端EN2，接收第二使能信号EN_E。

图7C是根据本公开实施例的发光控制驱动电路的结构示意图。

如图7C所示，发光控制驱动电路700c包括级联的M个发光控制移位寄存器，M为大于1的正整数。M个发光控制移位寄存器包括发光控制移位寄存器ET1、发光控制移位寄存器ET2、…、发光控制移位寄存器ETM。

在本公开实施例中，发光控制移位寄存器可以为前文的发光控制移位寄存器300b、发光控制移位寄存器400b和发光控制移位寄存器600。

在本公开实施例中，在级联的M个发光控制移位寄存器中，第m级发光控制移位寄存器的发光控制输入端INPUT与第m-1级发光控制移位寄存器的第三发光控制输出端OUTPUT3电连接，第m级发光控制移位寄存器的第三发光控制输出端OUTPUT3与第m+1级发光控制移位寄存器的发光控制输入端INPUT电连接，1＜m≤M-1。

例如，第2级发光控制移位寄存器ET2的发光控制输入端INPUT与第1级发光控制移位寄存器ET1的第三发光控制输出端OUTPUT3电连接，第1级发光控制移位寄存器ET1的第三发光控制输出端OUTPUT3输出的第三发光控制信号EOUT(1)为第2级发光控制移位寄存器ET2的发光控制输入端INPUT的输入信号。

在本公开实施例中，第1级发光控制移位寄存器ET1的发光控制输入端INPUT与发光控制触发信号端ESTV电连接，第M级发光控制移位寄存器ETM的第三发光控制输出端OUTPUT3与防静电端ESD电连接。

在本公开实施例中，级联的M个发光控制移位寄存器的第一电源端VGL电连接电源端Vgl，电源端Vgl提供低电位的电压。级联的M个发光控制移位寄存器的第二电源端VGH电连接电源端Vgh，电源端Vgh提供高电位的电压。

在本公开实施例中，级联的M个发光控制移位寄存器的第一时钟端ECK电连接至时钟信号端CK，接收第一时钟信号ECK。级联的M个发光控制移位寄存器的第二时钟端ECB电连接至时钟信号端CB，接收第二时钟信号ECB。

在本公开实施例中，级联的M个发光控制移位寄存器的第一使能端EN_O电连接至使能端EN1，接收第一使能信号EN_O。级联的M个发光控制移位寄存器的第二使能端EN_E电连接至使能端EN2，接收第二使能信号EN_E。

图8A是根据本公开实施例的像素单元的结构示意图。

如图8A所示，像素单元P1包括第一子像素组Pixel O1和第二子像素组Pixel E1。

在本公开实施例中，第一子像素组Pixel O1可以包括第一子像素Sub-Pixel O1_1、第一子像素Sub-Pixel O1_2和第一子像素Sub-PixelO1_3。第二子像素组Pixel E1可以包括第二子像素Sub-Pixel E1_1、第二子像素Sub-Pixel E1_2和第二子像素Sub-PixelE1_3。

例如，第一子像素Sub-Pixel O1_1、第一子像素Sub-Pixel O1_2和第一子像素Sub-Pixel O1_3可以为防窥子像素。第二子像素Sub-PixelE1_1、第二子像素Sub-PixelE1_2和第二子像素Sub-Pixel E1_3可以为显示子像素。当第一子像素Sub-Pixel O1_1、第一子像素Sub-Pixel O1_2和第一子像素Sub-Pixel O1_3处于工作状态，且第二子像素Sub-Pixel E1_1、第二子像素Sub-Pixel E1_2和第二子像素Sub-Pixel E1_3不工作时，显示装置处于防窥模式。当第一子像素Sub-Pixel O1_1、第一子像素Sub-Pixel O1_2和第一子像素Sub-Pixel O1_3不工作，且第二子像素Sub-Pixel E1_1、第二子像素Sub-Pixel E1_2和第二子像素Sub-Pixel E1_3处于工作状态时，显示装置处于正常显示模式。

例如，第一子像素Sub-Pixel O1_1、第一子像素Sub-Pixel O1_2和第一子像素Sub-Pixel O1_3也可以为显示子像素。第二子像素Sub-Pixel E1_1、第二子像素Sub-PixelE1_2和第二子像素Sub-Pixel E1_3可以为防窥子像素。

在本公开实施例中，第一子像素Sub-Pixel O1_1、第一子像素Sub-Pixel O1_2和第一子像素Sub-Pixel O1_3可以认为是同一行的子像素。第二子像素Sub-Pixel E1_1、第二子像素Sub-Pixel E1_2和第二子像素Sub-Pixel E1_3可以认为是同一行的子像素。

例如，第一子像素Sub-Pixel O1_1、第一子像素Sub-Pixel O1_2和第一子像素Sub-Pixel O1_3可以为像素阵列中第一行的子像素，第二子像素Sub-Pixel E1_1、第二子像素Sub-Pixel E1_2和第二子像素Sub-Pixel E1_3可以为像素阵列中第二行的子像素。通过一级移位寄存器为两行子像素提供栅极驱动信号和发光控制信号。

在本公开实施例中，可以设置显示面板中像素阵列的奇数行子像素均为防窥子像素，偶数行子像素均为显示子像素。

图8B是根据本公开实施例的显示装置的结构示意图。

如图8B所示，显示装置800包括显示面板810和驱动电路820。

在本公开实施例中，显示面板810包括多个像素单元。每个像素单元的结构可以如图8A所示。

例如，像素单元810_1包括第一子像素组Pixel O1和第二子像素组Pixel E1。第一子像素组Pixel O1与驱动电路820中移位寄存器820_1的第1级扫描移位寄存器ST1的第一扫描输出端GOUT(1)_O和第1级发光控制移位寄存器ET1的第一发光控制输出端EOUT(1)_O电连接，第二子像素组Pixel E1与驱动电路820中移位寄存器820_1的第1级扫描移位寄存器ST1的第二扫描输出端GOUT(1)_E和第1级发光控制移位寄存器ET1的第二发光控制输出端EOUT(1)_E电连接。

在本公开实施例中，第一子像素组Pixel O1包括的多个第一子像素的出光角度小于第二子像素组Pixel E1包括的多个第二子像素的出光角度，出光角度为出射光线与垂直于显示面板的方向之间的夹角。例如，第一子像素组Pixel O1包括的多个第一子像素可以为防窥子像素，第二子像素组Pixel E1包括的多个第二子像素可以为显示子像素。

图9A是根据本公开另一实施例的像素单元的结构示意图。

如图9A所示，像素单元P2包括第一子像素组Pixel O2和第二子像素组Pixel E2。

在本公开实施例中，第一子像素组Pixel O2可以包括第一子像素Sub-Pixel O2_1、第一子像素Sub-Pixel O2_2和第一子像素Sub-PixelO2_3。第二子像素组Pixel E2可以包括第二子像素Sub-Pixel E2_1、第二子像素Sub-Pixel E2_2和第二子像素Sub-PixelE2_3。

例如，第一子像素Sub-Pixel O2_1、第一子像素Sub-Pixel O2_2和第一子像素Sub-Pixel O2_3可以为防窥子像素。第二子像素Sub-Pixel E2_1、第二子像素Sub-PixelE2_2和第二子像素Sub-Pixel E2_3可以为显示子像素。当第一子像素Sub-Pixel O2_1、第一子像素Sub-Pixel O2_2和第一子像素Sub-Pixel O2_3处于工作状态，且第二子像素Sub-Pixel E2_1、第二子像素Sub-Pixel E2_2和第二子像素Sub-Pixel E2_3不工作时，显示装置处于防窥模式。当第一子像素Sub-Pixel O2_1、第一子像素Sub-Pixel O2_2和第一子像素Sub-Pixel O2_3不工作，且第二子像素Sub-Pixel E2_1、第二子像素Sub-Pixel E2_2和第二子像素Sub-Pixel E2_3处于工作状态时，显示装置处于正常显示模式。

例如，第一子像素Sub-Pixel O2_1、第一子像素Sub-Pixel O2_2和第一子像素Sub-Pixel O2_3也可以为显示子像素。第二子像素Sub-Pixel E2_1、第二子像素Sub-PixelE2_2和第二子像素Sub-Pixel E2_3可以为防窥子像素。

在本公开实施例中，第一子像素Sub-Pixel O2_1、第一子像素Sub-Pixel O2_2和第一子像素Sub-Pixel O2_3、第二子像素Sub-Pixel E2_1、第二子像素Sub-Pixel E2_2和第二子像素Sub-Pixel E2_3可以认为是同一行的子像素。其中第一子像素Sub-Pixel O2_1、第一子像素Sub-Pixel O2_2和第一子像素Sub-Pixel O2_3可以认为是同一列的子像素。第二子像素Sub-Pixel E2_1、第二子像素Sub-Pixel E2_2和第二子像素Sub-Pixel E2_3可以认为是同一列的子像素。

例如，第一子像素Sub-Pixe1 O2_1、第一子像素Sub-Pixel O2_2和第一子像素Sub-Pixel O2_3、第二子像素Sub-Pixel E2_1、第二子像素Sub-Pixel E2_2和第二子像素Sub-Pixel E2_3均为第一行子像素，通过同一个移位寄存器为一行子像素提供栅极驱动信号和发光控制信号。其中，第一子像素Sub-Pixel O2_1、第一子像素Sub-Pixel O2_2和第一子像素Sub-Pixel O2_3可以为像素阵列中第一列的子像素，第一子像素Sub-Pixel E2_1、第二子像素Sub-Pixel E2_2和第三子像素Sub-Pixel E2_3可以为像素阵列中第二列的子像素。

在本公开实施例中，可以设置显示面板中像素阵列的奇数列子像素均为防窥子像素，偶数列子像素均为显示子像素。

图9B是根据本公开另一实施例的显示装置的结构示意图。

如图9B所示，显示装置900包括显示面板910和驱动电路920。

在本公开实施例中，显示面板910包括多个像素单元。每个像素单元的结构可以如图9A所示。

例如，像素单元9101包括第一子像素组Pixel O2和第二子像素组Pixel E2。第一子像素组Pixel O2与驱动电路920中移位寄存器920_1的第1级扫描移位寄存器ST1的第一扫描输出端GOUT(1)_O和第1级发光控制移位寄存器ET1的第一发光控制输出端EOUT(1)_O电连接，第二子像素组Pixel E2与驱动电路920中移位寄存器920_1的第1级扫描移位寄存器ST1的第二扫描输出端GOUT(1)_E和第1级发光控制移位寄存器ET1的第二发光控制输出端EOUT(1)_E电连接。

在本公开实施例中，第一子像素组Pixel O2包括的多个第一子像素的出光角度小于第二子像素组Pixel E2包括的多个第二子像素的出光角度，出光角度为出射光线与垂直于显示面板的方向之间的夹角。例如，第一子像素组Pixel O2包括的多个第一子像素可以为防窥子像素，第二子像素组Pixel E2包括的多个第二子像素可以为显示子像素。

图10是根据本公开实施例的驱动方法的流程图。

如图10所示，驱动方法可以应用于前文描述的扫描移位寄存器300a、扫描移位寄存器400a和扫描移位寄存器500。驱动方法还可以应用于前文描述的发光控制移位寄存器300b、发光控制移位寄存器400b和发光控制移位寄存器600。驱动方法还可以应用于前文描述的扫描移位寄存器300a、扫描移位寄存器400a和扫描移位寄存器500中的任意一个以及前文描述的发光控制移位寄存器300b、发光控制移位寄存器400b和发光控制移位寄存器600中的任意一个。

在本公开实施例中，驱动方法可以包括操作S1010至操作S1030。

在操作S1010，来自第一使能端的第一使能信号为第一电平和来自第二使能端的第二使能信号为第二电平，控制输入端中的第一输出端输出脉冲信号以及输入端中的第二输出端输出直流电信号。

在操作S1020，第一使能信号为第二电平和第二使能信号为第一电平，控制第一输出端输出直流电信号以及第二输出端输出脉冲信号。

在操作S1030，第一使能信号和第二使能信号均为第一电平，控制第一输出端和第二输出端均输出脉冲信号。

图11A是根据本公开另一实施例的驱动方法的流程图。

如图11A所示，驱动方法可以应用于前文描述的扫描移位寄存器300a、扫描移位寄存器400a和扫描移位寄存器500。驱动方法可以包括操作S11 10a至操作S1130a。

在操作S11 10a，来自第一使能端的第一使能信号为第一电平和来自第二使能端的第二使能信号为第二电平，控制第一扫描输出端输出脉冲信号以及第二扫描输出端输出直流电信号。

在操作S1120a，第一使能信号为第二电平和第二使能信号为第一电平，控制第一扫描输出端输出直流电信号以及第二扫描输出端输出脉冲信号。

在操作S1130a，第一使能信号和第二使能信号均为第一电平，控制第一扫描输出端和第二扫描输出端均输出脉冲信号。

在本公开实施例中，S1110a至操作S1130a与前文描述的扫描移位寄存器500执行的操作类似，在此不再赘述。

在本公开实施例中，第一电平为低电平，第二电平为高电平。本领域技术人员也可以根据移位寄存器中晶体管的类型，相应的设置第一电平为高电平，第二电平为低电平。

图11B是根据本公开另一实施例的驱动方法的流程图。

如图11B所示，驱动方法可以应用于前文描述的发光控制移位寄存器300b、发光控制移位寄存器400b和发光控制移位寄存器600。驱动方法可以包括操作S1110b至操作S1130b。

在操作S1110b，来自第一使能端的第一使能信号为第一电平和来自第二使能端的第二使能信号为第二电平，控制第一发光控制输出端输出脉冲信号以及第二发光控制输出端输出直流电信号。

在操作S1120b，第一使能信号为第二电平和第二使能信号为第一电平，控制第一发光控制输出端输出直流电信号以及第二发光控制输出端输出脉冲信号。

在操作S1130b，第一使能信号和第二使能信号均为第一电平，控制第一发光控制输出端和第二发光控制输出端均输出脉冲信号。

在本公开实施例中，操作S1110b至操作S1130b与前文描述的发光控制移位寄存器600执行的操作类似，在此不再赘述。

在本公开实施例中，第一电平为低电平，第二电平为高电平。本领域技术人员也可以根据移位寄存器中晶体管的类型，相应的设置第一电平为高电平，第二电平为低电平。

图12是根据本公开实施例的扫描移位寄存器的结构示意图。

如图12所示，移位寄存器1200包括输入电路1210、控制电路1220和输出电路1230。

在本公开实施例中，前文所示的驱动方法包括的操作S1010至操作S1030可应用于移位寄存器1200。

在本公开实施例中，输入电路1210被配置为在来自第一时钟端CK的第一时钟信号CK的控制下，将第一电源端VGL的第一电源电压VGL提供至第一节点N1，将来自输入端INPUT的输入信号INPUT提供至第二节点N。控制电路1220被配置为在来自第一使能端EN O的第一使能信号EN O的控制下，将第二节点N2的电位提供至第三节点N3，在第二使能端EN E的第二使能信号EN E的控制下，将第二节点N2的电位提供至第四节点N4。输出电路1230被配置为在第一节点N1、第二节点N2、第三节点N3和第四节点N3的电位的控制下，通过输出端OUTPUT输出信号。

在本公开实施例中，移位寄存器1200可以为前文描述的扫描移位寄存器300a、扫描移位寄存器400a和扫描移位寄存器500。移位寄存器1200还可以为前文描述的发光控制移位寄存器300b、发光控制移位寄存器400b和发光控制移位寄存器600。移位寄存器1200还可以包括前文描述的扫描移位寄存器300a、扫描移位寄存器400a和扫描移位寄存器500中的任意一个以及前文描述的发光控制移位寄存器300b、发光控制移位寄存器400b和发光控制移位寄存器600中的任意一个。

在本公开实施例中，输入电路1210可以为前文描述的扫描输入电路310、扫描输入电路410和扫描输入电路510，输入电路1210还可以为发光控制输入电路340、发光控制输入电路440和发光控制输入电路640。输入电路1210还可以包括扫描输入电路310、扫描输入电路410和扫描输入电路510中的任意一个以及发光控制输入电路340、发光控制输入电路440和发光控制输入电路640中的任意一个。

在本公开实施例中，控制电路1220可以为前文描述的扫描控制电路320、扫描控制电路420和扫描控制电路520，控制电路1220还可以为发光控制电路350、发光控制电路450和发光控制电路650。控制电路1220还可以包括扫描控制电路320、扫描控制电路420和扫描控制电路520中的任意一个以及发光控制电路350、发光控制电路450和发光控制电路650中的任意一个。

在本公开实施例中，输出电路1230可以为前文描述的扫描输出电路330、扫描输出电路430和扫描输出电路530，输出电路1230还可以为发光控制输出电路360、发光控制输出电路460和发光控制输出电路660。输出电路1230还可以包括扫描输出电路330、扫描输出电路430和扫描输出电路530中的任意一个以及发光控制输出电路360、发光控制输出电路460和发光控制输出电路660中的任意一个。

在本公开实施例中，第一节点N1可以为前文描述的第一扫描节点SN1，也可以为前文描述的第一发光控制节点EMN1，第一节点N1还可以包括第一扫描节点SN1和第一发光控制节点EMN1。第二节点N2可以为前文描述的第二扫描节点SN2，也可以为前文描述的第二发光控制节点EMN2，第二节点N2还可以包括第二扫描节点SN2和第二发光控制节点EMN2。第三节点N3可以为前文描述的第三扫描节点SN3，也可以为前文描述的第三发光控制节点EMN3，第三节点N3还可以包括第三扫描节点SN3和第三发光控制节点EMN3。第四节点N4可以为前文描述的第四扫描节点SN4，也可以为前文描述的第四发光控制节点EMN4，第四节点N4还可以包括第一扫描节点SN4和第四发光控制节点EMN4。

在本公开实施例中，输入端INPUT可以为前文描述的扫描输入端GIN_n，也可以为前文描述的发光控制输入端EIN_n，输入端INPUT还可以包括扫描输入端GIN_n和发光控制输入端EIN_n。

在本公开实施例中，输出端OUTPUT可以包括前文描述的第一扫描输出端GOUT_O、第二扫描输出端GOUT_E和第三扫描输出端GOUT_n。输出端OUTPUT可以包括前文描述的第一发光控制输出端EOUT_O、第二发光控制输出端EOUT_E和第三发光控制输出端EOUT_n。

附图中的流程图和框图，图示了按照本公开各种实施例的***、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的***来实现，或者可以用专用硬件与计算机指令的组合来实现。

本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合，即使这样的组合或结合没有明确记载于本公开中。特别地，在不脱离本公开精神和教导的情况下，本公开的各个实施例和/或权利要求中记载的特征可以进行多种组合和/或结合。所有这些组合和/或结合均落入本公开的范围。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本公开的范围由所附权利要求及其等同物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (25)

1.一种移位寄存器，包括：

输入电路，被配置为在来自第一时钟端的第一时钟信号的控制下，将第一电源端的第一电源电压提供至第一节点，将来自输入端的输入信号提供至第二节点；

控制电路，被配置为在来自第一使能端的第一使能信号的控制下，将所述第二节点的电位提供至第三节点，在第二使能端的第二使能信号的控制下，将所述第二节点的电位提供至第四节点；以及

输出电路，被配置为在所述第一节点、所述第二节点、所述第三节点和所述第四节点的电位的控制下，通过输出端输出信号。

2.根据权利要求1所述的移位寄存器，其中，所述输入电路包括扫描输入电路，所述控制电路包括扫描控制电路，所述输出电路包括扫描输出电路，所述输入端包括扫描输入端，所述第一节点包括第一扫描节点，所述第二节点包括第二扫描节点，所述第三节点包括第三扫描节点，所述第四节点包括第四扫描节点，所述输出端包括第一扫描输出端、第二扫描输出端和第三扫描输出端；

其中，所述扫描输入电路，电连接至所述扫描输入端、所述第一电源端和所述第一时钟端，被配置为所述第一时钟信号的控制下，将所述第一电源电压提供至所述第一扫描节点，将来自所述扫描输入端的扫描输入信号提供至所述第二扫描节点；

所述扫描控制电路，电连接至所述第一使能端、所述第二使能端和所述第二扫描节点，被配置为在所述第一使能信号的控制下，将所述第二扫描节点的电位提供至所述第三扫描节点，在所述第二使能信号的控制下，将所述第二扫描节点的电位提供至所述第四扫描节点；以及

所述扫描输出电路，电连接至第二时钟端、所述第一电源端、第二电源端、所述第一扫描节点、所述第二扫描节点、所述第三扫描节点和所述第四扫描节点，被配置为在所述第一扫描节点的电位和所述第三扫描节点的电位的控制下，将所述第二电源端的第二电源电压或来自所述第二时钟端的第二时钟信号提供至所述第一扫描输出端，在所述第一扫描节点的电位和所述第四扫描节点的电位的控制下，将所述第二电源电压或所述第二时钟信号提供至所述第二扫描输出端，在所述第一扫描节点的电位、所述第二扫描节点的电位和所述第一电源电压的控制下，将所述第二电源电压或所述第二时钟信号提供至所述第三扫描输出端。

3.根据权利要求2所述的移位寄存器，其中，所述扫描控制电路包括：

第一扫描控制子电路，电连接至所述第一使能端、所述第二扫描节点和所述第三扫描节点，被配置为在所述第一使能信号的控制下，将所述第二扫描节点的电位提供至所述第三扫描节点；以及

第二扫描控制子电路，电连接至所述第二使能端、所述第二扫描节点和所述第四扫描节点，被配置为在所述第二使能信号的控制下，将所述第二扫描节点的电位提供至所述第四扫描节点。

4.根据权利要求2所述的移位寄存器，其中，所述扫描输出电路包括：

第一扫描输出子电路，电连接至所述第二时钟端、所述第二电源端、所述第一扫描节点和所述第三扫描节点，被配置为在所述第一扫描节点的电位和所述第三扫描节点的电位的控制下，将所述第二电源电压或所述第二时钟信号提供至第一扫描输出端；

第二扫描输出子电路，电连接至电连接至所述第二时钟端、所述第二电源端、所述第一扫描节点和所述第四扫描节点，被配置为在所述第一扫描节点的电位和所述第四扫描节点的电位的控制下，将所述第二电源电压或所述第二时钟信号提供至第二扫描输出端；以及

第三扫描输出子电路，电连接至所述第二时钟端、所述第一电源端、所述第二电源端、所述第一扫描节点和所述第二扫描节点，被配置在所述第一扫描节点的电位、所述第二扫描节点的电位和所述第一电源电压的控制下，将所述第二电源电压或所述第二时钟信号提供至第三扫描输出端。

5.根据权利要求2所述的移位寄存器，其中，所述扫描输入电路还电连接至所述第二时钟端和所述第二电源端，被配置在所述第一扫描节点的电位和所述第二时钟信号的控制下，将所述第二电源电压提供至所述第二扫描节点，以及在所述第二扫描节点的电位的控制下，将所述第一时钟信号提供至所述第一扫描节点。

6.根据权利要求5所述的移位寄存器，其中，所述扫描输入电路包括：

第一扫描晶体管、第二扫描晶体管、第三扫描晶体管、第四扫描晶体管和第五扫描晶体管；

其中，所述第一扫描晶体管的控制极电连接至所述第一时钟端，所述第一扫描晶体管的第一极电连接至所述扫描输入端，所述第一扫描晶体管的第二极电连接至所述第二扫描节点；

所述第二扫描晶体管的控制极电连接至所述第一时钟端，所述第二扫描晶体管的第一极电连接至所述第一电源端，所述第二扫描晶体管的第二极电连接至所述第一扫描节点；

所述第三扫描晶体管的控制极电连接至所述第二扫描节点，所述第三扫描晶体管的第一极电连接至所述第一时钟端，所述第三扫描晶体管的第二极电连接至所述第一扫描节点；

所述第四扫描晶体管的控制极电连接至所述第一扫描节点，所述第四扫描晶体管的第一极电连接至所述第二电源端，所述第四扫描晶体管的第二极电连接至所述第五扫描晶体管的第一极；以及

所述第五扫描晶体管的控制极电连接至所述第二时钟端，所述第五扫描晶体管的第二极电连接至所述第二扫描节点。

7.根据权利要求3所述的移位寄存器，其中，所述第一扫描控制子电路包括第六扫描晶体管和第七扫描晶体管；

其中，所述第六扫描晶体管的控制极电连接至所述第一使能端，所述第六扫描晶体管的第一极电连接至所述第二扫描节点，所述第六扫描晶体管的第二极电连接至所述第三扫描节点；以及

所述第七扫描晶体管的控制极和第一极均电连接至所述第三扫描节点，所述第七扫描晶体管的第二极电连接至所述第一使能端。

8.根据权利要求2所述的移位寄存器，其中，所述第二扫描控制子电路包括第八扫描晶体管和第九扫描晶体管；

其中，所述第八扫描晶体管的控制极电连接至所述第二使能端，所述第八扫描晶体管的第一极电连接至所述第二扫描节点，所述第八扫描晶体管的第二极电连接至所述第四扫描节点；以及

所述第九扫描晶体管的控制极和第一极均电连接至所述第四扫描节点，所述第九扫描晶体管的第二极电连接至所述第二使能端。

9.根据权利要求4所述的移位寄存器，其中，所述第一扫描输出子电路包括第十扫描晶体管、第十一扫描晶体管、第一扫描电容器和第二扫描电容器；

其中，所述第十扫描晶体管的控制极电连接至所述第一扫描节点，所述第十扫描晶体管的第一极电连接至所述第二电源端，所述第十扫描晶体管的第二极电连接至所述第一扫描输出端；

所述第十一扫描晶体管的控制极电连接至所述第三扫描节点，所述第十一扫描晶体管的第一极电连接至所述第二时钟端，所述第十一扫描晶体管的第二极电连接至所述第一扫描输出端；

所述第一扫描电容器的第一端电连接至所述第一扫描节点，所述第一扫描电容器的第二端电连接至所述第二电源端；以及

所述第二扫描电容器的第一端电连接至所述第三扫描节点，所述第二扫描电容器的第二端电连接至所述第一扫描输出端。

10.根据权利要求4所述的移位寄存器，其中，所述第二扫描输出子电路包括第十二扫描晶体管、第十三扫描晶体管、第三扫描电容器和第四扫描电容器；

其中，所述第十二扫描晶体管的控制极电连接至所述第一扫描节点，所述第十二扫描晶体管的第一极电连接至所述第二电源端，所述第十二扫描晶体管的第二极电连接至所述第二扫描输出端；

所述第十三扫描晶体管的控制极电连接至所述第四扫描节点，所述第十三扫描晶体管的第一极电连接至所述第二时钟端，所述第十三扫描晶体管的第二极电连接至所述第二扫描输出端；

所述第三扫描电容器的第一端电连接至所述第一扫描节点，所述第三扫描电容器的第二端电连接至所述第二电源端；以及

所述第四扫描电容器的第一端电连接至所述第四扫描节点，所述第四扫描电容器的第二端电连接至所述第二扫描输出端。

11.根据权利要求4所述的移位寄存器，其中，所述第三扫描输出子电路包括第十四扫描晶体管、第十五扫描晶体管、第十六扫描晶体管、第五扫描电容器和第六扫描电容器；

其中，所述第十四扫描晶体管的控制极电连接至所述第一扫描节点，所述第十四扫描晶体管的第一极电连接至所述第二电源端，所述第十四扫描晶体管的第二极电连接至所述第三扫描输出端；

所述第十五扫描晶体管的控制极电连接至所述第十六扫描晶体管的第一极，所述第十五扫描晶体管的第一极电连接至所述第二时钟端，所述第十五扫描晶体管的第二极电连接至所述第三扫描输出端；

所述第十六扫描晶体管的控制极电连接至所述第一电源端，所述第十六扫描晶体管的第二极电连接至所述第二扫描节点；

所述第五扫描电容器的第一端电连接至所述第一扫描节点，所述第五扫描电容器的第二端电连接至所述第二电源端；以及

所述第六扫描电容器的第一端电连接至所述第十六扫描晶体管的第一极，所述第六扫描电容器的第二端电连接至所述第三扫描输出端。

12.根据权利要求1所述的移位寄存器，其中，所述输入电路包括发光控制输入电路，所述控制电路包括发光控制电路，所述输出电路包括发光控制输出电路，所述输入端包括发光控制输入端，所述第一节点包括第一发光控制节点，所述第二节点包括第二发光控制节点，所述第三节点包括第三发光控制节点，所述第四节点包括第四发光控制节点，所述输出端包括第一发光控制输出端、第二发光控制输出端和第三发光控制输出端；

其中，所述发光控制输入电路，电连接至所述发光控制输入端、所述第一电源端和所述第一时钟端，被配置为在所述第一时钟信号的控制下，将所述第一电源电压提供至所述第一发光控制节点，将来自所述发光控制输入端的发光控制输入信号提供至所述第二发光控制节点；

所述发光控制电路，电连接至所述第一使能端、所述第二使能端、所述第一电源端、所述第二电源端、所述第二时钟端、所述第一发光控制节点和所述第二发光控制节点，被配置为在所述第一使能信号的控制下，将所述第二发光控制节点的电位提供至所述第三发光控制节点，在所述第二使能信号的控制下，将所述第二发光控制节点的电位提供至所述第四发光控制节点，在所述第一电源电压、所述第二发光控制节点的电位、所述第一发光控制节点的电位和所述第二时钟信号的控制下，将所述第二时钟信号或所述第二电源电压提供至第五发光控制节点；以及

所述发光控制输出电路，电连接至所述第一电源端、所述第二电源端、所述第二发光控制节点、所述第三发光控制节点、所述第四发光控制节点和所述第五发光控制节点，被配置为在所述第三发光控制节点的电位和所述第五发光控制节点的电位的控制下，将所述第一电源电压或所述第二电源电压提供至所述第一发光控制输出端，在所述第四发光控制节点的电位和所述第五发光控制节点的电位的控制下，将所述第一电源电压或所述第二电源电压提供至所述第二发光控制输出端，在所述第二发光控制节点的电位、所述第五发光控制节点的电位和所述第一电源电压的控制下，将所述第一电源电压或所述第二电源电压提供至所述第三发光控制输出端。

13.根据权利要求12所述的移位寄存器，其中，所述发光控制电路包括：

第一发光控制子电路，电连接至所述第一使能端、所述第二时钟端、所述第二发光控制节点和所述第三发光控制节点，被配置为在所述第一使能信号和所述第二时钟信号的控制下，将所述第二发光控制节点的电位提供至所述第三发光控制节点；

第二发光控制子电路，电连接至所述第二使能端、所述第二时钟端、所述第二发光控制节点和所述第四发光控制节点，被配置为在所述第二使能信号和所述第二时钟信号的控制下，将所述第二发光控制节点的电位提供至所述第四发光控制节点；以及

第三发光控制子电路，电连接至所述第一电源端、所述第二电源端、所述第二时钟端、所述第一发光控制节点、所述第二发光控制节点和所述第五发光控制节点，被配置为在所述第一电源电压、所述第二发光控制节点的电位、所述第一发光控制节点电位和所述第二时钟信号的控制下，将所述第二时钟信号或所述第二电源电压提供至所述第五发光控制节点。

14.根据权利要求12所述的移位寄存器，其中，所述发光控制输出电路包括：

第一发光控制输出子电路，电连接至所述第一电源端、所述第二电源端、所述第三发光控制节点和所述第五发光控制节点，被配置为在所述第三发光控制节点的电位和所述第五发光控制节点的电位的控制下，将所述第一电源电压或所述第二电源电压提供至第一发光控制输出端；

第二发光控制输出子电路，电连接至所述第一电源端、所述第二电源端、所述第四发光控制节点和所述第五发光控制节点，被配置为在所述第四发光控制节点的电位和所述第五发光控制节点的电位的控制下，将所述第一电源电压或所述第二电源电压提供至第二发光控制输出端；以及

第三发光控制输出子电路，电连接至所述第一电源端、所述第二电源端、所述第二发光控制节点和所述第五发光控制节点，被配置在所述第二发光控制节点的电位、所述第五发光控制节点的电位和所述第一电源电压的控制下，将所述第一电源电压或所述第二电源电压提供至第三发光控制输出端。

15.根据权利要求12所述的移位寄存器，其中，所述发光控制输入电路还电连接至所述第二时钟端和所述第二电源端，被配置在所述第一发光控制节点的电位和所述第二时钟信号的控制下，将所述第二电源电压提供至所述第二发光控制节点，以及在所述第二发光控制节点的电位的控制下，将所述第一时钟信号提供至所述第一发光控制节点。

16.根据权利要求15所述的移位寄存器，其中，所述发光控制输入电路包括：

第一发光控制晶体管、第二发光控制晶体管、第三发光控制晶体管、第四发光控制晶体管、第五发光控制晶体管；

其中，所述第一发光控制晶体管的控制极电连接至所述第一时钟端，所述第一发光控制晶体管的第一极电连接至所述发光控制输入端，所述第一发光控制晶体管的第二极电连接至所述第二发光控制节点；

所述第二发光控制晶体管的控制极电连接至所述第一时钟端，所述第二发光控制晶体管的第一极电连接至所述第一电源端，所述第二发光控制晶体管的第二极电连接至所述第一发光控制节点；

所述第三发光控制晶体管的控制极电连接至所述第二发光控制节点，所述第三发光控制晶体管的第一极电连接至所述第一时钟端，所述第三发光控制晶体管的第二极电连接至所述第一发光控制节点；

所述第四发光控制晶体管的控制极电连接至所述第一发光控制节点，所述第四发光控制晶体管的第一极电连接至所述第二电源端，所述第四发光控制晶体管的第二极电连接至所述第五发光控制晶体管的第一极；以及

所述第五发光控制晶体管的控制极电连接至所述第二时钟端，所述第五发光控制晶体管的第二极电连接至所述第二发光控制节点。

17.根据权利要求13所述的移位寄存器，其中，所述第一发光控制子电路包括第六发光控制晶体管、第七发光控制晶体管和第一发光控制电容器；

其中，所述第六发光控制晶体管的控制极电连接至所述第一使能端，所述第六发光控制晶体管的第一极电连接至所述第二发光控制节点，所述第六发光控制晶体管的第二极电连接至所述第三发光控制节点；

所述第七发光控制晶体管的控制极和第一极均电连接至所述第三发光控制节点，所述第七发光控制晶体管的第二极电连接至所述第一使能端；以及

所述第一发光控制电容器的第一端电连接至所述第三发光控制节点，所述第一发光控制电容器的第二端电连接至所述第二时钟端。

18.根据权利要求13所述的移位寄存器，其中，所述第二发光控制子电路包括第八发光控制晶体管、第九发光控制晶体管和第二发光控制电容器；

其中，所述第八发光控制晶体管的控制极电连接至所述第二使能端，所述第八发光控制晶体管的第一极电连接至所述第二发光控制节点，所述第八发光控制晶体管的第二极电连接至所述第四发光控制节点；

所述第九发光控制晶体管的控制极和第一极均电连接至所述第四发光控制节点，所述第九发光控制晶体管的第二极电连接至所述第二使能端；以及

所述第二发光控制电容器的第一端电连接至所述第四发光控制节点，所述第二发光控制电容器的第二端电连接至所述第二时钟端。

19.根据权利要求13所述的移位寄存器，其中，所述第三发光控制子电路包括第十发光控制晶体管、第十一发光控制晶体管、第十二发光控制晶体管、第十三发光控制晶体管和第三发光控制电容器；

其中，所述第十发光控制晶体管的控制极电连接至所述第一电源端，所述第十发光控制晶体管的第一极电连接至所述第一发光控制节点，所述第十发光控制晶体管的第二极电连接至所述第十一发光控制晶体管的控制极；

所述第十一发光控制晶体管的第一极均电连接至所述第二时钟端，所述第十一发光控制晶体管的第二极电连接至所述第十二发光控制晶体管的第一极；

所述第十二发光控制晶体管的控制极电连接至所述第二时钟端，所述第十二发光控制晶体管的第二极电连接至所述第五发光控制节点；

所述第十三发光控制晶体管的控制极电连接至所述第二发光控制节点，所述第十三发光控制晶体管的第一极电连接至所述第二电源端，所述第十三发光控制晶体管的第二极电连接至所述第五发光控制节点；以及

所述第三发光控制电容器的第一端电连接至所述第十一发光控制晶体管的控制极，所述第三发光控制电容器的第二端电连接至所述第十一发光控制晶体管的第二极。

20.根据权利要求14所述的移位寄存器，其中，所述第一发光控制输出子电路包括第十四发光控制晶体管、第十五发光控制晶体管和第四发光控制电容器；

其中，所述第十四发光控制晶体管的控制极电连接至所述第五发光控制节点，所述第十四发光控制晶体管的第一极电连接至所述第二电源端，所述第十四发光控制晶体管的第二极电连接至所述第一发光控制输出端；

所述第十五发光控制晶体管的控制极电连接至所述第三发光控制节点，所述第十五发光控制晶体管的第一极电连接至所述第一电源端，所述第十五发光控制晶体管的第二极电连接至所述第一发光控制输出端；以及

所述第四发光控制电容器的第一端电连接至所述第五发光控制节点，所述第四发光控制电容器的第二端电连接至所述第二电源端。

21.根据权利要求14所述的移位寄存器，其中，所述第二发光控制输出子电路包括第十六发光控制晶体管、第十七发光控制晶体管和第五发光控制电容器；

其中，所述第十六发光控制晶体管的控制极电连接至所述第五发光控制节点，所述第十六发光控制晶体管的第一极电连接至所述第二电源端，所述第十六发光控制晶体管的第二极电连接至所述第二发光控制输出端；

所述第十七发光控制晶体管的控制极电连接至所述第四发光控制节点，所述第十七发光控制晶体管的第一极电连接至所述第一电源端，所述第十七发光控制晶体管的第二极电连接至所述第二发光控制输出端；以及

所述第五发光控制电容器的第一端电连接至所述第五发光控制节点，所述第五发光控制电容器的第二端电连接至所述第二电源端。

22.根据权利要求14所述的移位寄存器，其中，所述第三发光控制输出子电路包括第十八发光控制晶体管、第十九发光控制晶体管、第二十发光控制晶体管和第六发光控制电容器；

其中，所述第十八发光控制晶体管的控制极电连接至所述第五发光控制节点，所述第十八发光控制晶体管的第一极电连接至所述第二电源端，所述第十八发光控制晶体管的第二极电连接至所述第三发光控制输出端；

所述第十九发光控制晶体管的控制极电连接至所述第二十发光控制晶体管的第一极，所述第十九发光控制晶体管的第一极电连接至所述第一电源端，所述第十九发光控制晶体管的第二极电连接至所述第三发光控制输出端；

所述第二十发光控制晶体管的控制极电连接至所述第一电源端，所述第二十发光控制晶体管的第二极电连接至所述第二发光控制节点；以及

所述第六发光控制电容器的第一端电连接至所述十九发光控制晶体管的控制极，所述第六发光控制电容器的第二端电连接至所述第二时钟端。

23.一种驱动电路，包括级联的M个如权利要求1-22任一项所述的移位寄存器，M为大于1的正整数；

第m级移位寄存器的输入端与第m-1级移位寄存器的输出端电连接，1＜m≤M。

24.一种显示装置，包括：

显示面板；以及

如权利要求23所述的驱动电路；

其中，所述显示面板包括多个像素单元，每个所述像素单元包括第一子像素组和第二子像素组，所述第一子像素组与所述驱动电路中的所述第一扫描输出端和第一发光控制输出端电连接，所述第二子像素组与所述驱动电路中的所述第二扫描输出端和第二发光控制输出端电连接，其中，所述第一子像素组包括的多个第一子像素的出光角度小于所述第二子像素组包括的多个第二子像素的出光角度，所述出光角度为出射光线与垂直于所述显示面板的方向之间的夹角。

25.一种驱动方法，应用于如权利要求1-22中任一项所述的移位寄存器，包括：

来自所述第一使能端的第一使能信号为第一电平和来自所述第二使能端的第二使能信号为第二电平，控制所述输入端中的第一输出端输出脉冲信号以及所述输入端中的第二输出端输出直流电信号；

所述第一使能信号为第二电平和所述第二使能信号为第一电平，控制所述第一输出端输出直流电信号以及所述第二输出端输出脉冲信号；以及

所述第一使能信号和所述第二使能信号均为第一电平，控制所述第一输出端和所述第二输出端均输出脉冲信号。