CN117761494A - 一种信号源*** - Google Patents

Abstract

本发明提供一种信号源***，包括PCIE卡、FPGA芯片、小信号源、功率放大器和待测器件，所述PCIE卡的输入端连接上位机，并接收所述上位机发出的包含所需波形的类型和参数的信号，所述PCIE卡的输出端连接所述FPGA芯片，所述FPGA芯片包括第一输出端和第二输出端，所述第一输出端连接所述小信号源的输入端，所述第二输出端根据所述信号向外部设备输出同步时钟输出信号，所述小信号源的输出端连接所述功率放大器的输入端，所述功率放大器的输出端连接被测器件，所述功率放大器能够直流信号进行电压偏置，对交流信号进行直流电压偏置及功率放大处理，从而克服所述小信号源的功率输出能力不足的问题。

Description

一种信号源***

技术领域

本发明涉及测试领域，特别涉及一种信号源***。

背景技术

在ATE(自动测试设备)中，信号源***是必不可缺少的组成部分。在对半导体器件进行参数测试时，需要输出各种电压或者电流的波形，并且对信号输出的波形存在功率以及任意波形输出的要求，还对测试设备精度要求高。当前的信号源***存在的主要问题是：输出电压低、输出电流小(例如当前的小信号源***的输出电压值峰峰值最大是20V，输出电流最大是0.4A)，另外，当前的小信号源***的输出没有偏置电压，并在对于需要一定功率信号的半导体器件不能直接测试，因此在ATE中当前的信号源***具有一定的功率限制性。

发明内容

本发明的目的在于，提供一种信号源***，可以解决功率限制性问题。

为了解决以上问题，本发明提供一种信号源***，包括PCIE卡、FPGA芯片、小信号源、功率放大器和待测器件，所述PCIE卡的输入端连接上位机，并接收所述上位机发出的包含所需波形的类型和参数的信号，所述PCIE卡的输出端连接所述FPGA芯片，所述FPGA芯片包括第一输出端和第二输出端，所述第一输出端连接所述小信号源的输入端，所述第二输出端根据所述信号向外部设备输出同步时钟输出信号，所述小信号源的输出端连接所述功率放大器的输入端，所述功率放大器的输出端连接被测器件，所述功率放大器能够直流信号进行电压偏置，对交流信号进行直流电压偏置及功率放大处理。

可选的，所述功率放大器包括放大倍数电路、反向放大电路和功率放大电路，所述放大倍数电路包括第一端、第二端和第三端，所述输入端连接所述第一端，所述第二端连接所述反向放大电路的一端，所述第三端连接所述输出端，所述反向放大电路的另一端连接所述功率放大电路的一端，所述功率放大电路的另一端连接所述输出端。

进一步的，所述放大倍数电路包括第一电阻和第二电阻，所述第一电阻的一端作为所述第一端，并连接所述输入端，所述第一电阻的另一端作为所述第二端，同时连接所述第二电阻的一端和所述反向放大电路的一端，所述第二电阻的另一端作为所述第三端，同时连接所述输出端和所述功率放大电路的另一端。

进一步的，所述反向放大电路包括第三电阻、第一电容、第二电容和运放电路，所述运放电路的反相输入端同时连接所述第二电阻的一端、所述第一电阻的另一端、所述第三电阻的一端和所述第一电容的一端，所述运放电路的正相输入端接地，所述运放电路的输出端同时连接所述第二电容的一端和所述功率放大电路的一端，所述第一电容的另一端同时连接所述第三电阻的另一端和所述第二电容的另一端。

进一步的，所述功率放大电路包括静态调节电路和后端功率放大电路，所述静态调节电路具有一个输入端、第一输出端和第二输出端，所述后端功率放大电路具有第一输入端、第二输入端和一个输出端，所述静态调节电路的输入端连接所述运放电路的输出端，所述静态调节电路的第一输出端连接所述后端功率放大电路的第一输入端，所述静态调节电路的第二输出端连接所述后端功率放大电路的第二输入端，所述后端功率放大电路的输出端作为所述输出端连接所述被测器件。

进一步的，所述静态调节电路包括第四电阻至第14电阻、第三电容至第五电容、以及第一三极管至第四三极管，

所述第四电阻的一端作为所述静态调节电路的输入端，同时连接所述第三电容的一端、第四电容的一端以及所述运放电路的输出端，所述第三电容的另一端连接第六电阻的一端，所述第四电容的另一端连接所述第五电阻的一端，所述第四电阻的另一端同时连接所述第五电容的一端、所述第一三极管的栅极和第二三极管的栅极，所述第五电容的另一端接地，所述第一三极管的源极同时连接第九电阻的一端和第10电阻的一端，所述第九电阻的另一端接入第一负固定电压源，所述第10电阻的另一端接地，所述第一三极管的漏极同时连接第七电阻的一端和第三三极管的栅极，所述第二三极管的源极同时连接第11电阻的一端和第12电阻的一端，所述第11电阻的另一端接入第一正固定电压源，所述第12电阻的另一端接地，所述第二三极管的漏极同时接第13电阻的一端和第四三极管的栅极，所述第三三极管的漏极作为所述静态调节电路的第一输出端，并连接所述后端功率放大电路的第一输入端，所述第三三极管的源极同时连接所述第五电阻的另一端和第八电阻的一端，所述第七电阻的另一端同时连接所述第八电阻的另一端和第二正固定电压源，所述第四三极管的漏极作为所述静态调节电路的第二输出端，并连接所述后端功率放大电路的第二输入端，所述第四三极管的源极同时连接所述第六电阻的另一端和第14电阻的一端，所述第13电阻的另一端和所述第14电阻的另一端同时连接第二负固定电压源。

进一步的，所述后端功率放大电路包括第15电阻至第19电阻以及第五三极管至第九三极管，第七三极管的栅极作为所述后端功率放大电路的第一输入端，并同时连接所述第15电阻的一端、第五三极管的漏极、所述第三三极管的漏极，所述第15电阻的另一端同时连接第16电阻的一端和所述第五三极管的栅极，所述第五三极管的源极作为所述后端功率放大电路的第二输入端，并同时连接所述第16电阻的另一端、第六三极管的栅极和所述第四三极管的漏极，所述第七三极管的漏极和所述第九三极管的漏极均连接所述第二正固定电压源，所述第七三极管的源极同时连接所述第九三极管的栅极和第17电阻的一端，所述第六三极管的源极同时连接所述第17电阻的另一端和所述第八三极管的栅极，所述第六三极管的漏极和所述第八三极管的漏极同时连接所述第二负固定电压源，所述第八三极管的源极连接所述第19电阻的一端，所述第九三极管的源极连接所述第18电阻的一端，所述第18电阻的另一端和所述第19电阻的另一端连接后作为所述后端功率放大电路的输出端以及所述功率放大电路的输出端，并连接所述被测器件。

可选的，所述小信号源由数模电路搭成，并能够向所述功率放大器提供交流信号和直流信号。

进一步的，所述小信号源提供直流信号，且所述小信号源向所述输入端输入正直流时，所述输出端输出偏置后的负直流；所述小信号源向所述输入端输入负直流时，所述输出端输出偏置后的正直流。

进一步的，所述小信号源提供交流信号，且所述小信号源向所述输入端输入的交流信号为正值时，所述输出端输出电压偏置及放大后的负值交流信号；所述小信号源向所述输入端输入的交流信号为负值时，所述输出端输出电压偏置及放大后的正值交流信号。

与现有技术相比，本发明具有以下意想不到的技术效果：

本发明提供一种信号源***，包括PCIE卡、FPGA芯片、小信号源、功率放大器和待测器件，所述PCIE卡的输入端连接上位机，并接收所述上位机发出的包含所需波形的类型和参数的信号，所述PCIE卡的输出端连接所述FPGA芯片，所述FPGA芯片包括第一输出端和第二输出端，所述第一输出端连接所述小信号源的输入端，所述第二输出端根据所述信号向外部设备输出同步时钟输出信号，所述小信号源的输出端连接所述功率放大器的输入端，所述功率放大器的输出端连接被测器件，所述功率放大器能够直流信号进行电压偏置，对交流信号进行直流电压偏置及功率放大处理，克服所述小信号源的功率输出能力不足的问题。

附图说明

图1为本发明一实施例提供的一种信号源***的流程框图；

图2为图1中框A结构对应的电路图；

图3为本发明一实施的功率放大器的负直流放大通路的电路图；

图4为本发明一实施的功率放大器的正直流放大通路的电路图；

图5为本发明一实施的功率放大器的输入输出波形图。

具体实施方式

以下将对本发明的一种信号源***作进一步的详细描述。下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关***或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。

图1为本实施例提供的一种信号源***的流程框图。如图1所示，本实施例提供的一种信号源***，包括PCIE(peripheral component interconnect express，外部设备互连总线)卡、FPGA(Field Programmable Gate Array，现场可编程逻辑阵列)芯片、小信号源、功率放大器和待测器件DUT。

所述PCIE卡的输入端连接上位机，并接收所述上位机发出的包含所需波形的类型和参数的信号，所述PCIE卡的输出端连接所述FPGA芯片，所述FPGA芯片包括第一输出端和第二输出端，所述第一输出端连接所述小信号源的输入端，所述第二输出端根据所述信号向外部设备输出同步时钟输出信号，所述小信号源的输出端连接所述功率放大器的输入端，并向所述功率放大器提供电源信号，所述功率放大器的输出端连接所述被测器件DUT，所述功率放大器能够直流信号进行电压偏置，对交流信号进行直流电压偏置及功率放大处理。

所述上位机的软件建立包含所需波形的类型和参数的信号，并通过所述PCIE卡把所述信号传输给所述FPGA芯片，所述FPGA芯片根据所述信号获得同步时钟输出信号，并把所述同步时钟输出信号输出至外部设备，使得所述外部设备若存在测量电路时可以根据所述同步时钟信号进行信号处理；同时，所述FPGA芯片再通过所述小信号源把所述信号传输给所述功率放大器，所述功率放大器把信号偏置及放大到所述被测器件DUT上，以得到可以大功率输出的信号源***，并克服所述小信号源的功率输出能力不足的问题。

其中，所述功率放大电路通过分立器件塔成，且所述功率放大电路具有直流电压偏置功能。

图2为图1中框A结构对应的电路图。如图2所示，所述功率放大器具有输入端IN和输出端OUT，所述输入端IN连接所述小信号源AC1的正极端，所述小信号源AC1的负极端接地，所述输出端OUT连接所述负载Rload(即所述被测器件DUT)。其中，所述小信号源AC1由数模电路搭成，其可以作为直流电源也可以作为交流电源，所述小信号源AC1可以向所述述功率放大器提供交流信号，也可以向所述述功率放大器提供直流信号。

所述功率放大器包括放大倍数电路、反向放大电路和功率放大电路，所述放大倍数电路包括第一端、第二端和第三端，所述输入端IN连接所述第一端，所述第二端连接所述反向放大电路的一端，所述第三端连接所述输出端OUT，所述反向放大电路的另一端连接所述功率放大电路的一端，所述功率放大电路的另一端连接所述输出端OUT。

所述放大倍数电路包括第一电阻R1和第二电阻R2，所述第一电阻R1的一端作为所述第一端，并连接所述输入端IN，所述第一电阻R1的另一端作为所述第二端，同时连接所述第二电阻R2的一端和所述反向放大电路的一端，所述第二电阻R2的另一端作为所述第三端，同时连接所述输出端OUT和所述功率放大电路的另一端。

所述反向放大电路包括第三电阻R3、第一电容C1、第二电容C2和运放电路U1，所述运放电路U1的反相输入端同时连接所述第二电阻R2的一端、所述第一电阻R1的另一端、所述第三电阻R3的一端和所述第一电容C1的一端，所述运放电路U1的正相输入端接地，所述运放电路U1的正电源端接固定电压源VCC的正极(例如接入电压100V)，所述运放电路U1的负电源端接固定电压源VEE的负极(例如接入电压-100V)，所述运放电路U1的输出端同时连接所述第二电容C2的一端和所述功率放大电路的一端，所述第一电容C1的另一端同时连接所述第三电阻R3的另一端和所述第二电容C2的另一端。

所述功率放大电路包括静态调节电路和后端功率放大电路，所述静态调节电路具有一个输入端、第一输出端OUT1和第二输出端OUT2，所述后端功率放大电路具有第一输入端、第二输入端和一个输出端，所述静态调节电路的输入端连接所述运放电路U1的输出端，所述静态调节电路的第一输出端连接所述后端功率放大电路的第一输入端，所述静态调节电路的第二输出端连接所述后端功率放大电路的第二输入端，所述后端功率放大电路的输出端作为所述输出端OUT连接所述负载Rload。

所述静态调节电路包括第四电阻R4至第14电阻R14、第三电容C3至第五电容C5、以及第一三极管Q1至第四三极管Q4。

所述第四电阻R4的一端作为所述静态调节电路的输入端，同时连接所述第三电容C3的一端、第四电容C4的一端以及所述运放电路U1的输出端，所述第三电容C3的另一端连接所述第六电阻R6的一端，所述第四电容C4的另一端连接所述第五电阻R5的一端，所述第四电阻R4的另一端同时连接所述第五电容C5的一端、所述第一三极管Q1的栅极和第二三极管Q2的栅极，所述第五电容C5的另一端接地，所述第一三极管Q1的源极同时连接第九电阻R9的一端和第10电阻R10的一端，所述第九电阻R9的另一端接入第一负固定电压源(例如接入电压-12V)，所述第10电阻R10的另一端接地，所述第一三极管Q1的漏极同时连接第七电阻R7的一端和第三三极管Q3的栅极，所述第二三极管Q2的源极同时连接第11电阻的一端和第12电阻R12的一端，所述第11电阻的另一端接入第一正固定电压源(例如接入电压+12V)，所述第12电阻R12的另一端接地，所述第二三极管Q2的漏极同时接第13电阻R13的一端和第四三极管Q4的栅极，所述第三三极管Q3的漏极作为所述静态调节电路的第一输出端OUT1，并连接所述后端功率放大电路的第一输入端，所述第三三极管Q3的源极同时连接所述第五电阻R5的另一端和第八电阻R8的一端，所述第七电阻R7的另一端同时连接所述第八电阻R8的另一端和第二正固定电压源(例如+120V)，所述第四三极管Q4的漏极作为所述静态调节电路的第二输出端，并连接所述后端功率放大电路的第二输入端，所述第四三极管Q4的源极同时连接所述第六电阻R6的另一端和第14电阻R14的一端，所述第13电阻R13的另一端和所述第14电阻R14的另一端同时连接第二负固定电压源(例如-120V)。

所述后端功率放大电路包括第15电阻R15至第19电阻R19以及第五三极管Q5至第九三极管Q9，第七三极管Q7的栅极作为所述后端功率放大电路的第一输入端，并同时连接所述第15电阻R15的一端、第五三极管Q5的漏极、所述第三三极管Q3的漏极，所述第15电阻R15的另一端同时连接第16电阻R16的一端和所述第五三极管Q5的栅极，所述第五三极管Q5的源极作为所述后端功率放大电路的第二输入端，并同时连接所述第16电阻R16的另一端、第六三极管Q6的栅极和所述第四三极管Q4的漏极，所述第七三极管Q7的漏极和所述第九三极管Q9的漏极均连接所述第二正固定电压源，所述第七三极管Q7的源极同时连接所述第九三极管Q9的栅极和第17电阻R17的一端，所述第六三极管Q6的源极同时连接所述第17电阻R17的另一端和所述第八三极管Q8的栅极，所述第六三极管Q6的漏极和所述第八三极管Q8的漏极同时连接所述第二负固定电压源，所述第八三极管Q8的源极连接所述第19电阻R19的一端，所述第九三极管Q9的源极连接所述第18电阻R18的一端，所述第18电阻R18的另一端和所述第19电阻R19的另一端连接后作为所述后端功率放大电路的输出端以及所述功率放大电路的输出端OUT，并连接所述负载Rload。

由于所述输出端OUT通过电阻连接所述第八三极管Q8的源极和所述第九三极管Q9的源极，因此，所述第八三极管Q8和第九三极管Q9均采用高电压大电流(例如电压250V电流17A)的三极管，用以放大输出电压和电流，从而进行大功率输出。

所述功率放大器包括交流放大通路和直流放大通路，所述直流放大通路包括正直流放大通路和负直流放大通路，所述交流放大通路包括正交流放大通路和负交流放大通路。当所述小信号源向所述输入端IN输入正直流时，所述输出端OUT输出偏置后的负直流，此时，通路为负直流放大通路。如图3所示，所述负直流放大通路由第一电阻R1、放大电路U1、第四电阻R4、第二三极管Q2、第四三极管Q4、第六三极管Q6、第八三极管Q8、第19电阻R19以及第二电阻R2组成。

当所述小信号源向所述输入端IN输入负直流时，所述输出端OUT输出偏置后的正直流，此时，通路为正直流放大通路。如图4所示，所述正直流放大通路由第一电阻R1、放大电路U1、第四电阻R4、第一三极管Q1、第三三极管Q3、第七三极管Q7、第九三极管Q9、第18电阻R18以及第二电阻R2组成。

所述交流放大通路为在所述直流放大通路的基础上进行交流放大，也就是说，所述交流地方大通路主要由直流放大通路的正直流放大通路和负直流放大通路的合成，即由第一电阻R1、运放电路U1、第三电阻R3、第一电容C1、第二电容C2、第三电容C3、第六电阻R6、第四电容C4、第五电阻R5、第四电阻R4、第二三极管Q2、第四三极管Q4、第六三极管Q6、第八三极管Q8、第19电阻R19、第一三极管Q1、第三三极管Q3、第七三极管Q7、第九三极管Q9、第18电阻R18以及第二电阻R2组成。其中加入了交流补偿(即第四电容C4和第五电阻R5，第三电容C3和第六电阻R6)，以实现交流信号叠加在直流电压上。

当所述小信号源向所述输入端IN输入的交流信号为正值时，所述输出端OUT输出电压偏置及放大后的负值交流信号，此时，通路为负交流放大通路。所述负交流放大通路由所述第一电阻R1、运放电路U1、第三电阻R3、第一电容C1、第二电容C2、第三电容C3、第六电阻R6、第四电阻R4、第二三极管Q2、第四三极管Q4、第六三极管Q6、第八三极管Q8、第19电阻R19以及第二电阻R2组成。

当所述小信号源向所述输入端IN输入的交流信号为负值时，所述输出端OUT输出电压偏置及放大后的正值交流信号，此时，通路为正交流放大通路。所述正交流放大通路由所述第一电阻R1、运放电路U1、第三电阻R3、第一电容C1、第二电容C2、第四电容C4、第五电阻R5、第一三极管Q1、第三三极管Q3、第七三极管Q7、第九三极管Q9、第18电阻R18以及第二电阻R2组成。

可见本实施例的功率放大器存在直流放大通路和交流放大通路，其既可以放大偏置直流也可以放大交流信号，同时交流信号可以进行直流电压偏置，并使得所述功率放大器可以进行功率输出。

测试可知，本实施例的信号源***例如可以输出16mV偏置为-64.48V的交流信号；如图5所示，可以输入端输入1V的交流信号Vin，输出1.4V电压偏置为-2V的交流信号Vout。并且经过多次实验和测试发现，使用本实施例的信号源***，偏置电压最高可以达到100V，同时也可以输出大功率的信号源(例如当输出直流信号且偏置电压为100V，以加在待测器件DUT上时，根据负载阻抗Rload的大小，电流最大可以输出15A，直流功率可以达到1500W。假如输出交流信号且峰值达到100V，以加在待测器件DUT上时，根据负载阻抗Rload的大小，电流最大也可以输出15A，且瞬态峰值功率可以达到1500W)，并且测试数据更准确和稳定。本实施例的信号源***的原理简单，频率、电压和波形类型都可调，适用性强，更易于在ATE设备中使用，极大方便了测试，还提高了生产效率。

综上所述，本发明提供一种信号源***，包括PCIE卡、FPGA芯片、小信号源、功率放大器和待测器件，所述PCIE卡的输入端连接上位机，并接收所述上位机发出的包含所需波形的类型和参数的信号，所述PCIE卡的输出端连接所述FPGA芯片，所述FPGA芯片包括第一输出端和第二输出端，所述第一输出端连接所述小信号源的输入端，所述第二输出端根据所述信号向外部设备输出同步时钟输出信号，所述小信号源的输出端连接所述功率放大器的输入端，所述功率放大器的输出端连接被测器件，所述功率放大器能够直流信号进行电压偏置，对交流信号进行直流电压偏置及功率放大处理，从而克服所述小信号源的功率输出能力不足的问题。

此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”的描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种信号源***，其特征在于，包括PCIE卡、FPGA芯片、小信号源、功率放大器和待测器件，所述PCIE卡的输入端连接上位机，并接收所述上位机发出的包含所需波形的类型和参数的信号，所述PCIE卡的输出端连接所述FPGA芯片，所述FPGA芯片包括第一输出端和第二输出端，所述第一输出端连接所述小信号源的输入端，所述第二输出端根据所述信号向外部设备输出同步时钟输出信号，所述小信号源的输出端连接所述功率放大器的输入端，所述功率放大器的输出端连接被测器件，所述功率放大器能够直流信号进行电压偏置，对交流信号进行直流电压偏置及功率放大处理。

2.如权利要求1所述的信号源***，其特征在于，所述功率放大器包括放大倍数电路、反向放大电路和功率放大电路，所述放大倍数电路包括第一端、第二端和第三端，所述输入端连接所述第一端，所述第二端连接所述反向放大电路的一端，所述第三端连接所述输出端，所述反向放大电路的另一端连接所述功率放大电路的一端，所述功率放大电路的另一端连接所述输出端。

3.如权利要求2所述的信号源***，其特征在于，所述放大倍数电路包括第一电阻和第二电阻，所述第一电阻的一端作为所述第一端，并连接所述输入端，所述第一电阻的另一端作为所述第二端，同时连接所述第二电阻的一端和所述反向放大电路的一端，所述第二电阻的另一端作为所述第三端，同时连接所述输出端和所述功率放大电路的另一端。

4.如权利要求3所述的信号源***，其特征在于，所述反向放大电路包括第三电阻、第一电容、第二电容和运放电路，所述运放电路的反相输入端同时连接所述第二电阻的一端、所述第一电阻的另一端、所述第三电阻的一端和所述第一电容的一端，所述运放电路的正相输入端接地，所述运放电路的输出端同时连接所述第二电容的一端和所述功率放大电路的一端，所述第一电容的另一端同时连接所述第三电阻的另一端和所述第二电容的另一端。

5.如权利要求4所述的信号源***，其特征在于，所述功率放大电路包括静态调节电路和后端功率放大电路，所述静态调节电路具有一个输入端、第一输出端和第二输出端，所述后端功率放大电路具有第一输入端、第二输入端和一个输出端，所述静态调节电路的输入端连接所述运放电路的输出端，所述静态调节电路的第一输出端连接所述后端功率放大电路的第一输入端，所述静态调节电路的第二输出端连接所述后端功率放大电路的第二输入端，所述后端功率放大电路的输出端作为所述输出端连接所述被测器件。

6.如权利要求5所述的信号源***，其特征在于，所述静态调节电路包括第四电阻至第14电阻、第三电容至第五电容、以及第一三极管至第四三极管，

所述第四电阻的一端作为所述静态调节电路的输入端，同时连接所述第三电容的一端、第四电容的一端以及所述运放电路的输出端，所述第三电容的另一端连接第六电阻的一端，所述第四电容的另一端连接所述第五电阻的一端，所述第四电阻的另一端同时连接所述第五电容的一端、所述第一三极管的栅极和第二三极管的栅极，所述第五电容的另一端接地，所述第一三极管的源极同时连接第九电阻的一端和第10电阻的一端，所述第九电阻的另一端接入第一负固定电压源，所述第10电阻的另一端接地，所述第一三极管的漏极同时连接第七电阻的一端和第三三极管的栅极，所述第二三极管的源极同时连接第11电阻的一端和第12电阻的一端，所述第11电阻的另一端接入第一正固定电压源，所述第12电阻的另一端接地，所述第二三极管的漏极同时接第13电阻的一端和第四三极管的栅极，所述第三三极管的漏极作为所述静态调节电路的第一输出端，并连接所述后端功率放大电路的第一输入端，所述第三三极管的源极同时连接所述第五电阻的另一端和第八电阻的一端，所述第七电阻的另一端同时连接所述第八电阻的另一端和第二正固定电压源，所述第四三极管的漏极作为所述静态调节电路的第二输出端，并连接所述后端功率放大电路的第二输入端，所述第四三极管的源极同时连接所述第六电阻的另一端和第14电阻的一端，所述第13电阻的另一端和所述第14电阻的另一端同时连接第二负固定电压源。

7.如权利要求6所述的信号源***，其特征在于，所述后端功率放大电路包括第15电阻至第19电阻以及第五三极管至第九三极管，第七三极管的栅极作为所述后端功率放大电路的第一输入端，并同时连接所述第15电阻的一端、第五三极管的漏极、所述第三三极管的漏极，所述第15电阻的另一端同时连接第16电阻的一端和所述第五三极管的栅极，所述第五三极管的源极同时连接所述第16电阻的另一端、第六三极管的栅极和所述第四三极管的漏极，所述第七三极管的漏极和所述第九三极管的漏极均连接所述第二正固定电压源，所述第七三极管的源极同时连接所述第九三极管的栅极和第17电阻的一端，所述第六三极管的源极同时连接所述第17电阻的另一端和所述第八三极管的栅极，所述第六三极管的漏极和所述第八三极管的漏极同时连接所述第二负固定电压源，所述第八三极管的源极连接所述第19电阻的一端，所述第九三极管的源极连接所述第18电阻的一端，所述第18电阻的另一端和所述第19电阻的另一端连接后作为所述后端功率放大电路的输出端以及所述功率放大电路的输出端，并连接所述被测器件。

8.如权利要求1～7中任一项所述的信号源***，其特征在于，所述小信号源由数模电路搭成，并能够向所述功率放大器提供交流信号和直流信号。

9.如权利要求8所述的信号源***，其特征在于，所述小信号源提供直流信号，且所述小信号源向所述输入端输入正直流时，所述输出端输出偏置后的负直流；所述小信号源向所述输入端输入负直流时，所述输出端输出偏置后的正直流。

10.如权利要求8所述的信号源***，其特征在于，所述小信号源提供交流信号，且所述小信号源向所述输入端输入的交流信号为正值时，所述输出端输出电压偏置及放大后的负值交流信号；所述小信号源向所述输入端输入的交流信号为负值时，所述输出端输出电压偏置及放大后的正值交流信号。