JP2009198250A - 試験装置 - Google Patents
試験装置 Download PDFInfo
- Publication number
- JP2009198250A JP2009198250A JP2008038840A JP2008038840A JP2009198250A JP 2009198250 A JP2009198250 A JP 2009198250A JP 2008038840 A JP2008038840 A JP 2008038840A JP 2008038840 A JP2008038840 A JP 2008038840A JP 2009198250 A JP2009198250 A JP 2009198250A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- resistor
- potential
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31706—Testing of digital circuits involving differential digital signals, e.g. testing differential signal circuits, using differential signals for testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】第1抵抗R1は、第1入出力端子P1と電源端子VTTの間に設けられる。第2抵抗R2は、第2入出力端子P2と電源端子VTTの間に設けられる。第1切り換えスイッチ10は、パターンデータPATの値に応じて第1入出力端子P1側と第2入出力端子P2側のいずれかを第1電流源12と結合する。第3抵抗R3は、第2入出力端子P2に接続される。第4抵抗R4は、第1入出力端子P1に接続される。第2切り換えスイッチ20は、パターンデータPATの値に応じて第1入出力端子P1側と第2入出力端子P2側のいずれかを第2電流源22と結合する。レベルシフト回路30は、第3抵抗R3の第2端子の電位Vlpおよび第4抵抗R4の第2端子Vhpの電位を、所定レベルだけシフトする。比較回路40は、電位VhpをVhnと比較し、電位VlpをVlnと比較する。
【選択図】図1
Description
この場合、メインドライバアンプの出力が比較回路の入力電圧に及ぼす影響を好適にキャンセルできる。
この場合、第5、第6抵抗の抵抗値をRc、第3、第4電流源により生成される電流をIcと書くとき、試験装置は、Vth=2×Rc×Icで与えられるしきい値電圧にもとづく振幅マージン試験を行うことができる。
この場合も、各コンパレータの2つの入力信号が受ける遅延もしくは波形なまりを均一化できる。
第1、第2ダミー電流源をそれぞれ第3、第4電流源と同じ構成にしているため、容量値が等しくなり、各コンパレータの2つの入力信号が受ける遅延もしくは波形なまりを、より好適に均一化できる。
この場合、レベルシフト回路ごとに異なるレベルシフトを与えることにより、差動信号の振幅を複数の異なるしきい値と同時に比較できる。
Vhp=Vdn−Rb・{(1−PAT)・Ib+Ic} …(1a)
Vlp=Vdp−Rb・{PAT・Ib+Ic} …(1b)
Vhn=Vlp−Rc・Ic …(2a)
Vln=Vhp−Rc・Ic …(2b)
Vdp=VTT−Ra・{(1−PAT)・(Ia+Ib)+PAT・Ib+Iup+Ic} …(3a)
Vdn=VTT−Ra・{PAT・(Ia+Ib)+(1−PAT)・Ib−Iun+Ic} …(3b)
Iup=(Vdp−Vup)/Rtu …(4a)
Iun=(Vun−Vdn)/Rtu …(4b)
VTT=VT+Ra・(Ib+Ic) (5)
Rtu=Ra …(6)
Vdp=1/2・{VT−Ra・(1−PAT)・Ia+Vup} …(7a)
Vdn=1/2・{VT−Ra・PAT・Ia+Vun} …(7b)
Vlp=1/2・{VT−Ra・(1−PAT)・Ia+Vup}−Rb・{PAT・Ib+Ic} …(8b)
Rb=α・Ra …(9a)
Ib=Ia/(2・α) …(9b)
Vhp=1/2・{VT−Ra・Ia+Vun}−Rb・Ic …(10a)
Vlp=1/2・{VT−Ra・Ia+Vup}−Rb・Ic …(10b)
Vhp>VhnのときFAIL_H=1
Vhp<VhnのときFAIL_H=0
Vlp>VlnのときFAIL_L=1
Vlp<VlnのときFAIL_L=0 …(11)
となる。
Vhp>Vhn …(12a)
Vlp>Vln …(12b)
Vup−Vun>−2・Rc・Ic …(13b)
VO=2・Rc・Ic …(14)
Vup−Vun<VO …(15a)
Vup−Vun>−VO …(15b)
Vup−Vun<VOのとき、FAIL_H=1
Vup−Vun>VOのとき、FAIL_H=0
Vup−Vun>−VOのとき、FAIL_L=1
Vup−Vun<−VOのとき、FAIL_L=0 …(16)
で与えられる。
式(16)の比較信号FAIL_H、FAIL_Lの値に着目すると、DUT102から送信される差動信号Vup、Vunにのみ依存しており、パターンデータPATに応じてメインドライバアンプAMP1により生成される差動信号の影響がキャンセルされていることがわかる。
VTT=VT+Ra・(Ib+ΣIci) …(5’)
この場合のi番目の比較回路40_iに設定されるしきい値レベルVOiは、
VOi=2・Rc・Ici …(14’)
となる。
図5は、第2の実施の形態に係るATE100cの構成を示す回路図である。図5のATE100cは、図1のレベルシフト回路30および比較回路40に代えて、アナログ減算器42、比較回路40cを備える。アナログ減算器42は、第3抵抗R3の第2端子の電位Vspから、第4抵抗R4の第2端子の電位Vsnを減算し、差に応じた差動電圧Vs=Vsp−Vsnを出力する。
Claims (9)
- 被試験デバイスとの間で差動伝送線路を介して差動信号を双方向伝送し、前記被試験デバイスを検査する試験装置であって、
前記差動伝送線路に接続される第1、第2入出力端子と、
前記第1入出力端子と固定電圧端子の間に設けられた第1抵抗と、
前記第2入出力端子と前記固定電圧端子の間に設けられた第2抵抗と、
所定の第1テール電流を生成する第1電流源と、
前記被試験デバイスに送信すべきパターンデータを受け、その値に応じて前記第1入出力端子側と前記第2入出力端子側のいずれかを選択し、前記第1電流源と結合する第1電流切り換えスイッチと、
第1端子が前記第2入出力端子に接続された第3抵抗と、
第1端子が前記第1入出力端子に接続された第4抵抗と、
所定の第2テール電流を生成する第2電流源と、
前記パターンデータを受け、その値に応じて前記第1入出力端子側と前記第2入出力端子側のいずれかを選択し、前記第2電流源と結合する第2電流切り換えスイッチと、
前記第3抵抗の第2端子および前記第4抵抗の第2端子の電位を、所定レベルだけシフトするレベルシフト回路と、
前記レベルシフト回路によりレベルシフトされた前記第3抵抗の前記第2端子の電位を、前記第4抵抗の前記第2端子の電位と比較し、比較結果に応じた第1比較信号を生成し、前記レベルシフト回路によりレベルシフトされた前記第4抵抗の前記第2端子の電位を、前記第3抵抗の前記第2端子の電位と比較し、比較結果に応じた第2比較信号を生成する比較回路と、
を備えることを特徴とする試験装置。 - 前記第1、第2抵抗の抵抗値をRaと書くとき、前記第3、第4抵抗の抵抗値は略等しくα・Ra(αはパラメータ)で与えられることを特徴とする請求項1に記載の試験装置。
- 前記第2テール電流の電流値をIb、前記第1テール電流の電流値を(Ia+Ib)と書くとき、
Ib=Ia/(2・α)
が成り立つことを特徴とする請求項2に記載の試験装置。 - 前記レベルシフト回路は、
第1端子が前記第3抵抗の前記第2端子と接続された第5抵抗と、
前記第5抵抗の第2端子と接続され、所定の電流を生成する第3電流源と、
第1端子が前記第4抵抗の前記第2端子と接続された第6抵抗と、
前記第6抵抗の第2端子と接続され、所定の電流を生成する第4電流源と、
を含み、前記第5、第6抵抗それぞれの前記第2端子の電位を出力することを特徴とする請求項1から3のいずれかに記載の試験装置。 - 前記比較回路は、
前記レベルシフト回路によりレベルシフトされた前記第3抵抗の前記第2端子の電位を、前記第4抵抗の第2端子の電位と比較する第1コンパレータと、
前記レベルシフト回路によりレベルシフトされた前記第4抵抗の前記第2端子の電位を、前記第3抵抗の第2端子の電位と比較する第2コンパレータと、
を含み、
前記第1コンパレータの一方の入力端子と、前記第4抵抗の前記第2端子の間に設けられた第7抵抗と、
前記第2コンパレータの一方の入力端子と、前記第3抵抗の前記第2端子の間に設けられた第8抵抗と、
をさらに備えることを特徴とする請求項4に記載の試験装置。 - 前記比較回路は、
前記レベルシフト回路によりレベルシフトされた前記第3抵抗の前記第2端子の電位を、前記第4抵抗の前記第2端子の電位と比較する第1コンパレータと、
前記レベルシフト回路によりレベルシフトされた前記第4抵抗の前記第2端子の電位を、前記第3抵抗の前記第2端子の電位と比較する第2コンパレータと、
を含み、
前記第1コンパレータの一方の入力端子と固定電圧端子の間に設けられた第1キャパシタと、
前記第2コンパレータの一方の入力端子と固定電圧端子の間に設けられた第2キャパシタと、
をさらに備えることを特徴とする請求項4に記載の試験装置。 - 前記比較回路は、
前記レベルシフト回路によりレベルシフトされた前記第3抵抗の前記第2端子の電位を、前記第4抵抗の前記第2端子の電位と比較する第1コンパレータと、
前記レベルシフト回路によりレベルシフトされた前記第4抵抗の前記第2端子の電位を、前記第3抵抗の前記第2端子の電位と比較する第2コンパレータと、
を含み、
前記第1コンパレータの一方の入力端子と固定電圧端子の間に設けられ、前記第3電流源と同様に構成され、電流値が0に設定された第1ダミー電流源と、
前記第2コンパレータの一方の入力端子と固定電圧端子の間に設けられ、前記第4電流源と同様に構成され、電流値が0に設定された第2ダミー電流源と、
をさらに備えることを特徴とする請求項4に記載の試験装置。 - 前記レベルシフト回路は複数並列に設けられており、
前記比較回路は、複数の前記レベルシフト回路ごとに複数設けられることを特徴とする請求項1から7のいずれかに記載の試験装置。 - 前記第1切り換えスイッチ回路は、
第1端子が前記第1入出力端子に接続された第1トランジスタと、
第1端子が前記第2入出力端子に接続され、第2端子が前記第1トランジスタの第2端子と共通に接続された第2トランジスタと、
を含む差動トランジスタ対であり、
前記第2切り換えスイッチ回路は、
第1端子が前記第3抵抗の前記第2端子と接続された第3トランジスタと、
第1端子が前記第4抵抗の前記第2端子と接続され、第2端子が前記第3トランジスタの第2端子と共通に接続された第4トランジスタと、
を含む差動トランジスタ対であることを特徴とする請求項1から8のいずれかに記載の試験装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008038840A JP4977056B2 (ja) | 2008-02-20 | 2008-02-20 | 試験装置 |
US12/390,292 US7952359B2 (en) | 2008-02-20 | 2009-02-20 | Test apparatus having bidirectional differential interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008038840A JP4977056B2 (ja) | 2008-02-20 | 2008-02-20 | 試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009198250A true JP2009198250A (ja) | 2009-09-03 |
JP4977056B2 JP4977056B2 (ja) | 2012-07-18 |
Family
ID=40954518
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008038840A Expired - Fee Related JP4977056B2 (ja) | 2008-02-20 | 2008-02-20 | 試験装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7952359B2 (ja) |
JP (1) | JP4977056B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180044222A (ko) * | 2016-10-21 | 2018-05-02 | 싱크-테크 시스템 코포레이션 | 프로브 카드 모듈 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011151856A1 (ja) * | 2010-05-31 | 2011-12-08 | 株式会社アドバンテスト | 測定装置および測定方法 |
US10060968B2 (en) * | 2016-08-26 | 2018-08-28 | Teradyne, Inc. | Combining current sourced by channels of automatic test equipment |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61193081A (ja) * | 1985-02-22 | 1986-08-27 | Hitachi Ltd | Ic回路のテスト装置 |
JPH04172270A (ja) * | 1990-11-06 | 1992-06-19 | Hitachi Electron Eng Co Ltd | Ic試験装置 |
JP2004118845A (ja) * | 2002-09-25 | 2004-04-15 | Samsung Electronics Co Ltd | 同時両方向入出力回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3725582A (en) * | 1970-12-09 | 1973-04-03 | Rca Corp | Simultaneous digital transmission in both directions over one line |
JPH0823354A (ja) | 1994-07-06 | 1996-01-23 | Hitachi Ltd | 信号入出力装置 |
US6573764B1 (en) * | 2001-09-24 | 2003-06-03 | Intel Corporation | Method and apparatus for voltage-mode differential simultaneous bi-directional signaling |
US7190194B2 (en) * | 2004-02-13 | 2007-03-13 | Nec Electronics Corporation | Active hybrid transformer circuit having a replica driver |
JP4261432B2 (ja) | 2004-07-09 | 2009-04-30 | 株式会社アドバンテスト | 半導体試験装置および半導体試験方法 |
US7772892B2 (en) * | 2009-01-15 | 2010-08-10 | Advantest Corporation | Differential hybrid circuit |
WO2010122603A1 (ja) * | 2009-04-22 | 2010-10-28 | 株式会社アドバンテスト | ドライバ・コンパレータ回路およびそれを用いた試験装置 |
-
2008
- 2008-02-20 JP JP2008038840A patent/JP4977056B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-20 US US12/390,292 patent/US7952359B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61193081A (ja) * | 1985-02-22 | 1986-08-27 | Hitachi Ltd | Ic回路のテスト装置 |
JPH04172270A (ja) * | 1990-11-06 | 1992-06-19 | Hitachi Electron Eng Co Ltd | Ic試験装置 |
JP2004118845A (ja) * | 2002-09-25 | 2004-04-15 | Samsung Electronics Co Ltd | 同時両方向入出力回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180044222A (ko) * | 2016-10-21 | 2018-05-02 | 싱크-테크 시스템 코포레이션 | 프로브 카드 모듈 |
KR102202461B1 (ko) * | 2016-10-21 | 2021-01-14 | 싱크-테크 시스템 코포레이션 | 프로브 카드 모듈 |
Also Published As
Publication number | Publication date |
---|---|
US20090206843A1 (en) | 2009-08-20 |
JP4977056B2 (ja) | 2012-07-18 |
US7952359B2 (en) | 2011-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1069739B1 (en) | Removal of a common mode voltage in a differential receiver | |
US7471110B2 (en) | Current mode interface for off-chip high speed communication | |
US9467310B2 (en) | Wide common-mode range receiver | |
JP4384207B2 (ja) | 半導体集積回路 | |
CN103684279B (zh) | 用于改进mos晶体管线性度的电路 | |
JP4848004B2 (ja) | 双方向データ伝送を行う通信回路 | |
JP4977056B2 (ja) | 試験装置 | |
US9941958B2 (en) | On-chip test interface for voltage-mode Mach-Zehnder modulator driver | |
US7816949B2 (en) | Signal transmission circuit and signal transmission system using the same | |
KR101239487B1 (ko) | 가변 이퀄라이저 회로 및 이를 이용한 시험 장치 | |
JP2007189723A (ja) | レシーバ | |
JP4944793B2 (ja) | 試験装置、及びピンエレクトロニクスカード | |
WO2010122603A1 (ja) | ドライバ・コンパレータ回路およびそれを用いた試験装置 | |
JPWO2009031404A1 (ja) | 伝送回路、送信器、受信器、および、試験装置 | |
JP4874210B2 (ja) | 試験装置 | |
JP4443392B2 (ja) | 送信切り換え回路および半導体集積回路 | |
US9754638B1 (en) | Sense amplifier | |
US20130278291A1 (en) | Multifunction word recognizer element | |
US20110043216A1 (en) | Circuit structure free from test effect and testing method thereof | |
JP2010259060A (ja) | ドライバ・コンパレータ回路およびそれを用いた試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120413 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |