CN117729693A - 电路板组件及电子设备 - Google Patents

Abstract

本申请实施例提供了一种电路板组件及电子设备，电路板组件包括电路板、连接板和第二电子器件。电路板具有电路板本体和第一电子器件，第一电子器件位于电路板本体上。电路板本体上具有第一信号孔。连接板位于电路板本体与第一电子器件相对的一侧，并通过第一信号孔与第一电子器件导通。第二电子器件与连接板导通。本申请的电路板组件在实现第一电子器件与第二电子器件之间的信号传输的同时，能够充分利用第一信号孔，以避免第一电子器件与第二电子器件之间的信号在第一信号孔内产生残桩，提升第一电子器件与第二电子器件之间的信号的质量。

Description

电路板组件及电子设备

技术领域

本申请涉及电子技术领域，特别涉及一种电路板组件及电子设备。

背景技术

目前，笔记本电脑、平板电脑等电子设备在人们的日常生活和工作中起到重要作用。这些电子设备的存在，极大的方便了人们的生活和工作。随着电子技术不断发展，人们对电子设备的性能的要求也不断提高。

电子设备内具有电路板，电路板作为电子设备的核心组成部分，在电子设备中起着重要作用。电路板的性能直接影响了电子设备的性能。电路板包括电路板本体和大量的电子器件，电路板本体上承载有大量的电子器件。目前，电路板中的电路板本体多为信号孔的设置，以便通过信号孔能够实现电路板上承载的电子器件之间的信号传输。例如，通过电路板上的信号孔能够实现电路板本体上的中央处理器与双倍速率同步动态随机存储器（简称随机存储器）之间的信号传输。

在中央处理器与随机存储器通过信号孔实现信号传输时，电路板本体在信号孔内会形成残桩（stub）。残桩会导致信号质量恶化，造成随机存储器的速率无法提升到电子设备所能支持的最大速率，限制了电路板的性能的提升。

发明内容

本申请提供了一种电路板组件及电子设备，以使第一电子器件与第二电子器件之间的信号在传输的过程中，能够充分利用第一信号孔，以避免在第一信号孔内传输时产生残桩，提升第一电子器件与第二电子器件之间的信号的质量。

本申请实施例第一方面提供了一种电路板组件，该电路板组件包括：

电路板，具有电路板本体和第一电子器件，第一电子器件位于电路板本体上；电路板本体上具有信号孔，信号孔包括第一信号孔；

连接板，位于电路板本体与第一电子器件相对的一侧，并通过第一信号孔与第一电子器件导通；

第二电子器件，第二电子器件与连接板导通。

本申请实施例的电路板组件中通过连接板的设置，使得第一电子器件可以利用电路板本体上的第一信号孔，并通过连接板实现与第二电子器件的导通，以使第一电子器件与第二电子器件之间的信号（简称第二电子器件信号）在传输的过程中，能够充分利用第一信号孔，以避免在第一信号孔内产生残桩。本申请无需背钻工艺，使得第二电子器件能够靠近第一电子器件，提升第二电子器件信号的质量，确保第二电子器件的性能得到更好的发挥。

在一些可能的实施方式中，连接板为高密度互连板，连接板内具有第一信号通路，第一信号通路的第一端通过第一信号孔与第一电子器件导通，第一信号通路的第二端与第二电子器件导通；

第二电子器件和第一电子器件之间的信号在第一信号通路内传输时，连接板在第一信号通路处不产生残桩。

这样连接板通过第一信号通路实现第一电子器件与第二电子器件的导通，以确保第一电子器件与第二电子器件电连接的同时，在第二电子器件信号在传输时能够完全利用第一信号孔以及第一信号通路，不会在第一信号孔以及第一信号通路内产生残桩。

相较于为解决第二电子器件信号在第一信号孔内产生残桩电路板本体采用高密度互连板的方式，本申请仅需通过连接板的设置，便能够避免第二电子器件信号在第一信号孔内产生残桩，能够降低电路板组件的制作成本。

在一些可能的实施方式中，第一电子器件与电路板本体之间具有第一导通部，第一电子器件通过第一导通部与第一信号孔的第一端连接；连接板与电路板本体之间具有第二导通部，第一信号孔的第二端通过第二导通部与第一信号通路的第一端连接。

通过第一导通部和第二导通部能够实现第一电子器件与第一信号通路的第一端的导通。并且，由于连接板的引入，能够缩小第一电子器件的信号扇出面积，使得第二电子器件更靠近第一电子器件，以进一步降低第二电子器件信号的插损，提升第二电子器件信号的质量。

在一些可能的实施方式中，第一信号孔位于第一导通部的侧方，能够简化第一信号孔的形成工艺，降低电路板组件的制作成本。

在一些可能的实施方式中，第一导通部的数量为多个，各第一导通部处均对应设有第一信号孔和第二导通部；

连接板在各第二导通部处对应设置有第一信号通路，以便第一电子器件与第二电子器件之间形成多个传输路径，通过多个第二电子器件信号通过各自的传输路径传输，在提升第二电子器件信号传输速率的同时，能够避免第二电子器件信号之间相互干扰。

在一些可能的实施方式中，第二电子器件与连接板之间具有第三导通部，第三导通部连接于第一信号通路的第二端与第二电子器件之间，以通过第三导通部实现第二电子器件与连接板的导通。

在一些可能的实施方式中，第二电子器件位于连接板朝向第一电子器件的一侧；第一信号通路的第一端和第一信号通路的第二端均形成于连接板朝向电路板本体的一侧，以确保第一信号通路与第一电子器件和第二电子器件导通。

在一些可能的实施方式中，第二电子器件连接于电路板本体上设有第一电子器件的一侧，以确保第一电子器件与第二电子器件导通，避免第二电子器件信号在第一信号孔内传输时产生的残桩，提升第二电子器件信号的质量的同时，还能够实现第一电子器件与第二电子器件在电路板本体同面的设置。

在一些可能的实施方式中，信号孔还包括第二信号孔，电路板本体在对应第三导通部处具有第二信号孔；

第二信号孔的第一端与第二电子器件连接，第二信号孔的第二端与第三导通部连接。

通过第二信号孔与第二电子器件和第三导通部的连接，在实现第二电子器件与连接板的导通的同时，在第二电子器件信号在传输时能够完全利用第二信号孔，以避免在第二信号孔内产生残桩。

在一些可能的实施方式中，第二电子器件与电路板本体之间具有第四导通部，第二电子器件通过第四导通部与第二信号孔的第一端连接，以便实现第二电子器件与连接板的导通。

在一些可能的实施方式中，电路板组件还包括转接板，第二电子器件通过转接板与第二信号孔的第一端连接，以通过转接板实现第二电子器件与电路板本体的导通的同时，能够确保第二信号孔在电路板本体上的开设。

在一些可能的实施方式中，第二电子器件在电路板本体上具有第二投影区；

连接板在电路板本体上的投影与第二投影区具有第二重叠区；第二信号孔位于第二重叠区，以便第二电子器件通过第二信号孔与连接板导通的同时，能够使得第二电子器件更靠近第一电子器件，提升第二电子器件信号的质量。

在一些可能的实施方式中，第二电子器件位于电路板本体内，实现第二电子器件与第二电子器件导通的同时，能够将第二电子器件隐藏在电路板本体内，以避免电路板组件过厚影响电子设备的机体的厚度。

在一些可能的实施方式中，第二电子器件位于连接板远离第一电子器件的一侧，以实现第二电子器件与第一电子器件在电路板本体的异面设置；

第一信号通路的第一端形成于连接板朝向电路板本体的一侧，第一信号通路的第二端形成于连接板朝向第二电子器件的一侧，以便通过第一信号通路实现第二电子器件与第一电子器件的导通。

在一些可能的实施方式中，第三导通部的数量与第一信号通路的数量相等，且一一对应，以便连接板的各第一信号通路处均能够通过一个第三导通部与第二电子器件导通，以实现第二电子器件信号在各传输路径内的传输。

在一些可能的实施方式中，连接板包括导电部和多层堆叠设置导电线路层，相邻导电线路层相互绝缘；位于连接板的中间层的至少两层导电线路层形成连接板的芯板单元，位于芯板单元侧方的相邻导电线路层通过导电部互连；

第一信号通路至少形成于芯板单元朝向电路板本体一侧的导电部处，以便利用相邻导电线路层之间互连的导电部形成第一信号通路，实现第二电子器件信号在第一信号通路内传输的同时，能够避免第二电子器件信号通过第一信号通路时穿过无用的导电线路层，从而避免残桩的产生。

在一些可能的实施方式中，芯板单元内的相邻导电线路层通过导电部互连。

在一些可能的实施方式中，信号孔为电路板本体上的信号过孔或者信号埋孔，以解决第二电子器件信号在电路板本体的信号过孔或者信号埋孔内传输时，产生残桩问题。

在一些可能的实施方式中，第一电子器件在电路板本体上具有第一投影区；

连接板在电路板本体上的投影与第一投影区具有第一重叠区；第一信号孔位于第一重叠区，使得第一电子器件的信号扇出面积可以为零，进一步提升第二电子器件信号的质量。

在一些可能的实施方式中，电路板本体在板厚方向上具有第一面和第二面，第二面面向电子设备的键盘；

第一电子器件设置于第一面，连接板设置于第二面，以使连接板位于电路板本体与第一电子器件相对的一侧，以确保连接板能够通过第一信号孔与第一电子器件导通的同时，能够便于第一电子器件的散热，提升电子设备的用户体验。

在一些可能的实施方式中，电路板组件还包括隔离件，隔离件遮挡于第二电子器件的至少一侧，以通过隔离件实现对第二电子器件的屏蔽，以避免第二电子器件对电子设备的其他信号造成影响。

在一些可能的实施方式中，隔离件包括隔离罩或隔离板，实现对第二电子器件的屏蔽的同时，能够使得隔离件的结构更加多样化，以适应电路板组件在不同场景下对隔离件的设计要求。

在一些可能的实施方式中，第一电子器件包括处理器，第二电子器件包括存储器，以提升存储器的性能，使得存储器的速率能够提升到电子设备所能支持的最大速率。

本申请实施例第二方面提供了一种电子设备，电子设备包括壳体和如上任一项的电路板组件，电路板组件位于壳体内，以确保电路板组件中第二电子器件的性能得到更好的发挥，以提升电路板组件的性能。

附图说明

图1为本申请实施例提供的一种电子设备的结构示意图；

图2为本申请实施例提供的一种电子设备的机体的内部结构示意图；

图3为相关技术中提供的第一种电路板在核心区的局部示意图；

图4为图3中电路板本体在第一信号孔和第二信号孔处的局部细节图；

图5为相关技术中提供的第二种电路板在核心区的局部示意图；

图6为相关技术中提供的一种电路板组件的局部示意图；

图7为相关技术中提供的另一种电路板组件的局部示意图；

图8为相关技术中提供的一种背钻消除电路板本体上的残桩的结构示意图；

图9为本申请实施例提供的第一种电路板组件的结构示意图；

图10为本申请实施例提供的一种连接板的结构示意图；

图11为本申请实施例提供的另一种连接板的结构示意图；

图12为本申请实施例提供的又一种连接板的结构示意图；

图13为本申请实施例提供的再一种连接板的结构示意图；

图14为本申请实施例提供的一种信号在低阶高密度互连板内的走线示意图；

图15为本申请实施例提供的第二种电路板组件的结构示意图；

图16为本申请实施例提供的第三种电路板组件的结构示意图；

图17为本申请实施例提供的第四种电路板组件的结构示意图；

图18为本申请实施例提供的第一电子器件与第二电子器件在连接板同面设置时，第二电子器件信号在连接板内的第一种走线示意图；

图19为本申请实施例提供的第一电子器件与第二电子器件在连接板同面设置时，第二电子器件信号在连接板内的第二种走线示意图；

图20为本申请实施例提供的第一电子器件与第二电子器件在连接板同面设置时，第二电子器件信号在连接板内的第三种走线示意图；

图21为本申请实施例提供的第五种电路板组件的结构示意图；

图22为本申请实施例提供的第六种电路板组件的结构示意图；

图23为本申请实施例提供的第一电子器件与第二电子器件在连接板异面设置时，第二电子器件信号在连接板内的第一种走线示意图；

图24为本申请实施例提供的第一电子器件与第二电子器件在连接板异面设置时，第二电子器件信号在连接板内的第二种走线示意图；

图25为本申请实施例提供的第一电子器件与第二电子器件在连接板异面设置时，第二电子器件信号在连接板内的第三种走线示意图。

附图标记：

100-电子设备；

1-屏幕件；11-屏幕壳体；12-显示屏；

2-机体；21-机座；22-键盘；23-触控板；

3-转轴机构；

4-电路板；41-电路板本体；411-第一信号孔；412-第二信号孔；413-工作层；414-第一导通部；415-第二导通部；416-第三导通部；417-第四导通部；418-第五导通部；42-中央处理器；421-基板；422-芯片；423-封装层；43-随机存储器；44-核心区；45-第一连接部；46-第二连接部；47-第三连接部；48-第一电子器件；49-第二电子器件；

5-风扇；

6-连接板；61-第一信号通路；62-导电线路层；63-绝缘层；64-芯板单元；641-第一侧；642-第二侧；65-导电部；651-第一导电部；652-第二导电部；653-第三导电部；654-第四导电部；655-第五导电部；66-信号埋孔；67-导电组；

7-转接板；71-第二信号通路；

8-钻头；

9-隔离件；

S0-信号扇出面积；S1-第一重叠区；S2-第二重叠区。

具体实施方式

本申请的实施方式部分使用的术语仅用于对本申请的具体实施例进行解释，而非旨在限定本申请。

本申请实施例提供一种电子设备，该电子设备可以包括但不限于为电脑、手机、无人机、上网本、个人数字助理（personal digital assistant，缩写为PDA）、超级移动个人计算机（ultra-mobile personal computer，缩写为UMPC）、手持计算机、智能穿戴设备、虚拟现实（virtual reality，缩写为VR）设备、服务器、销售终端（point of sales，缩写为POS）等移动或固定终端。电脑可以包括笔记本电脑、平板电脑（即pad）等。

图1示意性地显示了一种电子设备100的结构，该电子设备100为一种笔记本电脑。下面以笔记本电脑为例，对电子设备100的结构作进一步阐述。

参见图1所示，电子设备100可以包括屏幕件1和机体2。屏幕件1可以用于显示信息，并为用户提供交互界面。机体2上具有输入装置，用户可以在机体2上操作，以方便用户在使用电子设备100时的输入。

参见图1所示，电子设备100还可以包括转轴机构3。转轴机构3位于屏幕件1与机座21的连接处，屏幕件1通过转轴机构3与机座21转动连接。通过转动屏幕件1，可以改变电子设备100的构型。例如，通过转动屏幕件1，可以使得电子设备100从闭合状态切换到打开状态（如图1所示）。又例如，通过转动屏幕件1，可以使得电子设备100从打开状态切换到闭合状态。在电子设备100呈闭合状态时，屏幕件1叠设在机座21上。在电子设备100呈打开状态时，屏幕件1相对机体2呈夹角设置。

在一些实施例中，屏幕件1可以设置在机体2上，并能够与机体2分离。例如，屏幕件1可以通过磁吸设置在机体2上，以便屏幕件1与机体2分离。在屏幕件1与机体2分离后，屏幕件1可以与机体2呈相互独立的两个装置。屏幕件1可以单独使用。通过改变屏幕件1相对机体2的位置，能够满足用户在更多应用场景下的使用需求。

下面以图1中示意的屏幕件1与机座21转动连接的笔记本电脑为例，对电子设备100的结构作进一步阐述。

继续参见图1所示，屏幕件1可以包括屏幕壳体11和显示屏12。显示屏12装配在屏幕壳体11上，并与屏幕壳体11共同构成了屏幕件1。显示屏12装配在屏幕壳体11上时，显示屏12显露在屏幕壳体11朝向机体2的一面，以使显示屏12可以用于显示信息，并为用户提供交互界面。

继续参见图1，屏幕件1还包括摄像模组（未示出）等。摄像模组位于屏幕壳体11内，以实现摄像模组在屏幕件1上的装配。

继续参见图1，机体2包括机座21。电子设备100包括壳体，壳体包括机座21和屏幕壳体11。转轴机构3位于屏幕壳体11与机座21之间，屏幕壳体11通过转轴机构3与机座21的转动连接，以实现屏幕件1与机体2的转动连接。这样通过转动屏幕壳体11，能够实现电子设备100在打开状态与闭合状态之间的切换。

屏幕壳体11背离显示屏12的一面形成了电子设备100的A面。屏幕件1设有显示屏12的一面形成了电子设备100的B面。

继续参见图1，机体2上的输入装置可以包括键盘22。键盘22包括语言输入模块、数字输入模块和符号输入键盘22等。键盘22安装在机座21朝向显示屏12的一侧，以实现键盘22在机座21上的装配。用户可以在键盘22上操作，以方便用户在使用电子设备100时的输入。

除键盘22之外，机体2上的输入装置还可以包括触控板23。触控板23作为电子设备100中另一种输入模块，也可以安装在机座21朝向显示屏12的一面上，向电子设备100发出命令或者输入数据等。触控板23在机座21上可以设置于触控板23远离转轴机构3的一侧，以使用户在使用电子设备100时，触控板23能够靠近用户，以便于用户在触控板23上的使用。

机座21设有键盘22和触控板23的一面构成了电子设备100的C面，机座21上与键盘22或触控板23相对的一面形成了电子设备100的D面。

图2示出了一种电子设备100的机体2的内部结构示意图。参见图2所示，电子设备100还具有电路板4。电路板4可以设置于机座21内，以实现电路板4在机体2内的安装。电路板4包括电路板本体41（未标示）和大量的电子器件。为便于下文中的描述，将电路板本体41的长度方向定义为X方向，将电路板本体41的宽度方向定义为Y方向，将电路板本体41的厚度方向定义为Z方向。电路板本体41上通常设置有大量的电子器件（在图中未示意），以实现电路板4对电子设备100的控制功能。例如，电路板4可以与显示屏12连接，以实现对显示屏12的显示控制功能。

大量的电子器件中包括处理器、存储器和电连接器。例如，处理器可以包括中央处理器42（central processing unit，缩写为CPU）、应用处理器（application processor，缩写为AP），调制解调处理器，图形处理器（graphics processing unit，缩写为GPU），图像信号处理器（image signal processor，缩写为ISP），控制器，视频编解码器，数字信号处理器（digital signal processor，简称DSP），基带处理器，显示处理单元（display processunit，缩写为DPU）等。

处理器（比如中央处理器42）可以通过电路板本体41上的电连接器与显示屏12电连接，以使处理器与显示屏12之间的信号可以在处理器与显示屏12之间传输，从而实现处理器对显示屏12的显示控制功能。其中，电连接器可以为电连接插座等。

存储器可以用于存储计算机可执行程序代码、以及电子设备100使用过程中所创建的数据(比如音频数据、电话本)等。可执行程序代码包括指令。存储器可以包括高速随机存取存储器或者非易失性存储器等。例如，高速随机存取存储器可以包括双倍速率同步动态随机存储器（缩写为DDR，简称随机存储器43）。例如，非易失性存储器可以包括快闪存储器等。

处理器与存储器电连接，可以实现处理器与存储器之间信号的传输。例如，处理器（比如中央处理器42）与存储器电连接时，不仅使得存储器能够保存处理器刚用过或循环使用的指令或数据，而且使得处理器能够通过运行存储在存储器的指令，执行电子设备100的各种功能应用以及数据处理。

除处理器、存储器、电连接器之外，电路板4上还承载有电源管理模块、充电管理模块等电子器件。在此对电路板4上的承载的电子器件不做进一步说明。

由于处理器中的至少大部分为发热器件，在工作时，会产生大量的热量。例如，中央处理器42、图形处理器、应用处理器等处理器为发热器件，在工作时，会产生大量的热量。因此，在电子器件在电路板4上布局时，将处理器等发热器件集中设置，以便通过机体2内的散热***对处理器等发热器件进行散热，以确保电子设备100的正常使用。

电路板本体41上集中设置处理器的区域称为电路板4的核心区44。散热***可以包括主动散热件和被动散热件。被动散热件可以包括热管、均热板等。被动散热件主要用于设置于发热器件上，被动吸收发热器件上的热量，以实现对发热器件的散热。主动散热件可以包括风扇5。通过风扇5能够带着被动散热件上的热量，从而实现被动散热件对发热器件的持续散热。在风扇5通常设置于电路板本体41的侧方。风扇5的数量可以为两个。电路板4的核心区44可以位于电路板本体41在两个风扇5之间的区域。

电路板4作为电子设备100的核心组成部分，在电子设备100中起着重要作用。电路板4的性能直接影响了电子设备100的性能。

图3示意性示出了相关技术中的第一种电路板在核心区44的局部结构。参见图3所示，电路板本体41a为电路板4a承载电子器件的线路板。在确保电路板4a上承载的电子器件之间的信号传输的前提下，受限于电子设备100的制作成本，电路板4a中的电路板本体41a多为信号孔的设置。电路板本体41a内的信号孔为信号过孔。电路板4a上承载的电子器件之间的信号可以通过信号孔传输。信号过孔可以为电路板本体41a上的金属过孔。金属过孔可以理解为电路板本体41a上镀有导电金属的通孔。例如，导电金属可以为铜等。

例如，继续参见图3，为便于随机存储器43与中央处理器42的电连接，随机存储器43也设置于核心区44（未标示）内，通过电路板4上的信号孔能够实现中央处理器42与随机存储器43之间的信号传输。

继续参见图3，中央处理器42可以包括基板421、芯片422和封装层423。芯片422焊接于基板421上。封装层423封装在芯片422以及基板421的外侧。基板421通过多个第一连接部45焊接于电路板本体41a上。第一连接部45为焊接部。例如，焊接部可以包括焊盘以及焊盘上的焊球。随机存储器43可以与中央处理器42设置于电路板本体41a的同面。随机存储器43通过多个第二连接部46焊接于电路板本体41a上。第二连接部46为上文提及的焊接部。

电路板本体41a在对应第一连接部45处设置有第一信号孔411a，在对应第二连接部46处设置有第二信号孔412a。中央处理器42通过第一连接部45、第一信号孔411a、第二信号孔412a以及第二连接部46与随机存储器43导通，从而实现中央处理器42与随机存储器43的电连接，以便中央处理器42与随机存储器43之间信号（简称随机存储器信号）的传输。

第一连接部45、第一信号孔411a、第二信号孔412a以及第二连接部46可以构成中央处理器42与随机存储器43之间的传输路径，传输路径用于随机存储器信号在中央处理器42与随机存储器43之间的传输。

图3中仅示出了中央处理器42与随机存储器43之间的一个传输路径，并不构成对中央处理器42与随机存储器43之间传输路径数量的限定。随机存储器信号的数量为多个。中央处理器42与随机存储器43之间具有多个传输路径，以便各随机存储器信号均能够通过一个传输路径传输。此时，中央处理器42可以通过多个第一连接部45实现与随机存储器43的电连接。多个第一连接部45沿中央处理器42的周侧均匀排布在电路板本体41上。各第一连接部45处均对应设置一个第一信号孔411、一个第二信号孔412以及一个第二连接部46，以在中央处理器42与随机存储器43之间形成多个传输路径。各信号传输路中均对应设置有一个第一连接部45、一个第一信号孔411、一个第二信号孔412以及一个第二连接部46。在申请中，对中央处理器42与随机存储器43之间传输路径的数量不做特别限定。下面以其中一个传输路径为例，对随机存储器信号的传输作进一步阐述。

受限于电路板4a的制作成本，第一信号孔411a通常设置于电路板本体41a在第一连接部45侧方的空白区域内，第二信号孔412a通常设置于电路板本体41a在第二连接部46侧方的空白区域内。第一信号孔411a与第一连接部45对应设置，并与对应的第一连接部45连接，第二信号孔412a通过电路板本体41a内部的工作层413（未标示）连接。第二信号孔412a还与第二连接部46对应设置，并与对应的第二连接部46连接，以使中央处理器42通过第一连接部45、第一信号孔411a、第二信号孔412a以及第二连接部46与随机存储器43导通。

图4示意性的示出了图3中电路板本体41a在第一信号孔411a和第二信号孔412a处的局部细节图。参见图4所示，现有的电路板本体41a包括多层堆叠的工作层413。工作层413包括位于电路板本体41a的顶层以及底层的铜层。工作层413还包括位于电路板本体41a的中间层。例如，中间层可以为线路层等。相邻工作层413之间相互绝缘。信号孔贯穿各工作层413。各第一信号孔411a可以通过电路板本体41a内的中间层与第二信号孔412a连接。

当随机存储器信号在第一信号孔411a内传输时，在第一信号孔411内仅经过电路板本体41a的部分工作层413，会存在第一信号孔411a过长的情况。

随机存储器信号未经过的工作层413会在第一信号孔411a内会形成残桩。残桩会对第一信号孔411a内的高速信号形成反射，造成高速信号质量的恶化。例如，在一些示例中，高速信号可以理解为速率大于2G的信号。在一些示例中，高速信号的速率还可以采用其他的界定条件（比如速率大于5G），在本申请中以速率大于2G的信号为高速信号为例，对电子设备100做进一步说明。

随机存储器信号为一种高速信号，因此，残桩对随机存储器信号的质量的恶化较为严重，会造成随机存储器43的速率无法提升到电子设备100所能支持的最大速率，限制了电路板4a的性能的提升。

同理的，当随机存储器信号在第二信号孔412a内传输时，由于随机存储器信号在第二信号孔412a内仅经过电路板本体41a的部分工作层413，因此，随机存储器信号未经过的工作层413会在第二信号孔412a内会形成残桩，会导致随机存储器信号的质量的恶化。

图5示意出了相关技术中提供的第二种电路板在核心区44（未标示）的局部示意图。第二种电路板4与图3中的第一种电路板（电路板4a）不同之处在于，参见图5所示，第二种电路板（电路板4b）中的随机存储器43通过第二连接部46焊接于电路板本体41a的与中央处理器42相对的一面。也就是说，随机存储器43与中央处理器42在电路板本体41a上呈异面设置。同理的，当随机存储器43与中央处理器42在电路板本体41a上呈异面设置时，也会存在第一种电路板4（电路板4a）所存在的两个技术问题，导致随机存储器信号的质量的恶化。

图3和图5均示意出了现有的随机存储器43在电路板本体41上的常规设置。该常规设置中，电路板本体41a在相邻第二连接部46之间的间距较大，能够满足第二信号孔412a在电路板本体41a上的设置。

图6示意出了相关技术中的一种电路板组件的局部示意图。图6为现有的随机存储器43在电路板本体41a上的一种非常规设置。参见图6所示，相较于上文提及的第一种电路板（电路板4a）和第二种电路板（电路板4b），随机存储器43与电路板本体41a之间的第二连接部46的数量增多，且相邻第二连接部46之间的间距更小。

正如上文中所描述的，第二信号孔412a通常设置于电路板本体41a在第二连接部46侧方的空白区域内。当相邻第二连接部46之间的间距更小时，会导致电路板本体41a在相邻第二连接部46之间无足够的空间设置第二信号孔412a。

因此，继续参见图6，在非常规设置中，随机存储器43通过转接板7a连接电路板本体41a。第二连接部46可以位于转接板7a与随机存储器43之间。电路板本体41a通过第三连接部47与转接板7a连接。第三连接部47为上文提及的焊接部。例如，电路板本体41a在对应各第二信号孔412a处均对应设置有第三连接部47。第二信号孔412a与对应的第三连接部47连接。转接板7a在各第三连接部47处具有信号通路（未标示）。第二信号孔412a通过对应第三连接部47、转接板7a内的信号通路和第二连接部46与随机存储器43的电连接，以实现随机存储器信号在第二连接部46以及第二信号孔412a之间的传输。

参见图6所示，在随机存储器43通过转接板7a连接电路板本体41a时，随机存储器43可以通过转接板7a连接于电路板本体41a设有中央处理器42的一面。也就是说，随机存储器43和中央处理器42可以设置在电路板本体41a的同面。

考虑到中央处理器42的散热以及电子设备100的使用体验，电路板本体41a设置于机体2内时，中央处理器42通常设置于电路板本体41a朝向电子设备100的D面的一侧。

图7示意出了相关技术中提供的另一种电路板组件的局部示意图。参见图7所示，如若随机存储器43通过转接板7a连接于电路板本体41a与中央处理器42相对的一面时，即随机存储器43和中央处理器42在电路板本体41a上呈异面设置时，则会导致随机存储器43朝向电子设备100的C面，使得随机存储器43与键盘22距离过近。

在机体2的厚度不变时，当随机存储器43与键盘22距离过近时，会导致随机存储器43与键盘22之间的距离不符合电子设备100的设计要求。因此，在随机存储器43通过转接板7a连接电路板本体41a时，随机存储器43和中央处理器42通常设置在电路板本体41a的同面，使得随机存储器43朝向电子设备100的D面。

同理的，在随机存储器43通过转接板7a连接电路板本体41时，也同样会存在第一种电路板（电路板4a）存在的两个技术问题，导致随机存储器信号的质量的恶化。

相关技术中通常采用背钻工艺来消除电路板本体41a内存在的残桩。

以图6中的电路板组件为例，图8示意出了背钻消除电路板本体41a上的残桩的结构示意图。参见图8所示，以第一信号孔411a为例，对背钻消除信号孔内的残桩的工艺作简单说明。继续参见图8，在背钻工艺中，钻头8的尺寸大于第一信号孔411a的孔径，且钻头8可以位于电路板本体41a在第一信号孔411a产生残桩的一端（无用端）处，通过钻头8对电路板本体41a进行钻孔，可以消除第一信号孔411a内产生的残桩。同理的，通过背钻工艺，也能够消除第二信号孔412a内产生的残桩。

然而，背钻的工艺无法在笔记本电脑等电子设备100上广泛使用。具体原因包括三点。

第一点为受限于现有钻头8在电路板本体41a上的信号孔的对位精度，钻头8在电路板本体41a上形成的钻孔的尺寸会比预设的钻孔的尺寸大。为避免钻头8在钻孔的过程中无损伤电路板本体41a在钻孔周侧的工作层413，在电路板本体41a的设置初期，需要增大信号孔与周边的工作层413之间的距离，这样会导致钻头8在背钻工艺中在电路板本体41a上需要较大的空间。在背钻工艺中在电路板本体41上需要较大的空间时，会造成电路板4在核心区44的面积过大。由于电路板的核心区44的尺寸需耦合被动散热件的尺寸，而电子设备100的诉求为电路板在核心区44的尺寸尽量小，这样会导致背钻工艺的使用与电子设备100的诉求相悖。

继续参见图8并结合图6所示，第二点为在背钻需要增大信号孔与周边工作层413之间的距离时，会使得电路板本体41a在相邻两信号孔之间的距离增大。例如，相邻两第一信号孔411a之间的距离增大时，会导致多个第一信号孔411a中的部分沿电路板本体41a的宽度方向（Y方向）朝向随机存储器43的一侧移动，继而导致随机存储器43沿Y方向朝向远离中央处理器42的一侧移动，随机存储器43在电路板本体41上所需的设计面积增大，使得随机存储器43相距中央处理器42较远。

在随机存储器43相距中央处理器42较远时，会导致随机存储器信号的插损增大，随机存储器信号的质量恶化。

第三点为，在电路板本体41a的制作过程中需额外的工序进行背钻工艺，会造成电路板的制造成本上升。

综上，背钻的工艺无法广泛应用在笔记本电脑等电子设备100上。残桩以及随机存储器43与中央处理器42，所导致的随机存储器信号质量的恶化问题仍未得到有效解决。

为此，本申请实施例提供了一种电路板组件。图9示意出了本申请的第一种电路板组件的结构示意图。参见图9所示，通过在电路板组件中增加连接板6，使得第一电子器件48可以利用电路板本体41上的第一信号孔411，并通过连接板6实现与第二电子器件49的导通，以实现第一电子器件48与第二电子器件49之间的信号（简称第二电子器件信号）传输的同时，第二电子器件信号在传输的过程中能够充分利用（100%利用）第一信号孔411，从而避免在第一信号孔411内产生残桩。因此，本申请的电路板组件无需背钻工艺，使得第二电子器件49靠近第一电子器件48，在提升第一电子器件48与第二电子器件49之间的信号的质量，确保第二电子器件49的性能得到更好的发挥的同时，有效解决了背钻工艺所带来的技术问题。

第一电子器件48可以包括处理器。例如，第一电子器件48可以包括中央处理器42等。第二电子器件49可以包括存储器。例如，第二电子器件49可以包括随机存储器43（DDR）或其他具有高速信号的存储器。通过电路板组件中连接板6的引入，不会在第一信号孔411内产生残桩，能够使得第二电子器件49靠近第一电子器件48设置，能够提升随机存储器信号的质量，提升随机存储器43的性能，使得随机存储器43的速率能够提升到电子设备100所能支持的最大速率，确保随机存储器43的性能得到更好的发挥，以提升电路板组件的性能。

因此，在第一电子器件48为中央处理器42、第二电子器件49为随机存储器43时，本申请能够有效解决背钻工艺所带来的电路板4的核心区44的面积过大、随机存储器43与中央处理器42距离较远等技术问题。

需要说明的是，除存储器之外，第二电子器件49还可以包括电子设备100内的其他电子器件。例如，第二电子器件49还可以包括连接器等。连接器被构造为与显示屏12连接。这样在显示屏12通过连接器与第一电子器件48导通时，能够实现显示屏12与第一电子器件48的电连接，能够提升第二电子器件信号的质量，以提升电路板组件与显示屏12的连接性能。

下面以第一电子器件48为中央处理器42，第二电子器件49为随机存储器43为例，对本申请的电路板组件的结构作进一步阐述。

本申请的电路板组件设置于电子设备的壳体内，以实现电路板组件在电子设备内的装配的同时，能够电路板组件的性能，降低电路板组件的制作成本。具体的，电路板组件可以设置于机体2的机座21内。

继续参见图9，电路板组件包括电路板4。电路板4具有电路板本体41和第一电子器件48。第一电子器件48位于电路板本体41上。电路板本体41上具有信号孔。其中，信号孔包括第一信号孔411。电路板组件还包括连接板6。连接板6位于电路板本体41与第一电子器件48相对的一侧，并通过第一信号孔411与第一电子器件48导通，从而通过第一信号孔411实现第二电子器件信号在第一电子器件48与连接板6之间的传输。

电路板组件还包括第二电子器件49。第二电子器件49与连接板6导通。由于连接板6与第一电子器件48导通，因此，在第二电子器件49与连接板6导通时，能够通过连接板6以及第一信号孔411使得第一电子器件48与第二电子器件49电连接，实现第二电子器件信号在第一电子器件48与第二电子器件49之间的传输。

由于连接板6位于电路板本体41与第一电子器件48相对的一侧，因此，第二电子器件49信号在电路板本体41内传输，并经过第一信号孔411时，能够完全穿过第一信号孔411，实现对第一信号的充分利用（100%利用），不会在第一信号孔411内产生残桩，避免第二电子器件信号的质量因残桩而导致恶化，以提升第二电子器件信号的质量。

由于连接板6的引入，第一信号孔411不会产生残桩，本申请的电路板组件无需背钻工艺，也无需增大第一信号孔411与电路板本体41内的周边工作层413之间的距离，因此，本申请电路板4的电路板组件不存在电路板4在核心区44的面积过大以及第二电子器件49所需的设计面积增大的问题。

相较于上文提及的第一种电路板4、第二种电路板4、第一种电路板组件以及第二种电路板组件，本申请的电路板组件使得第二电子器件49更靠近第一电子器件48，能够降低第二电子器件信号的插损，提升随机存储器信号的质量。

因此，本申请的电路板组件能够确保第二电子器件49的性能得到更好的发挥，以提升第二电子器件49以及电路板组件的性能。

继续参见图9，电路板本体41在板厚方向上具有第一面和第二面。也就是说，第一面与第一面为电路板本体41在板厚方向上相对的两个面。电路板本体41的板厚方向可以参见Z方向，Z方向垂直于上文提及的Y方向。其中，第二面面向电子设备100的键盘22。由于第一面与第一面为电路板本体41上相对的两个面，第二面则远离键盘22，此时，第二面面向电子设备100的D面。

第一电子器件48设置于第一面，连接板6设置于第二面，以使连接板6位于电路板本体41与第一电子器件48相对的一侧，以确保连接板6能够通过第一信号孔411与第一电子器件48导通。并且，由于第一电子器件48设置于第一面，使得本申请的电路板组件不改变第一电子器件48在电路板本体41上的设置位置，以便于第一电子器件48散热的同时，能够确保电子设备100的用户体验。

继续参见图9，连接板6为高密度互连（high density interconnector，缩写为HDI）板。连接板6内具有第一信号通路61。第一信号通路61的第一端通过第一信号孔411与第一电子器件48导通，第一信号通路61的第二端与第二电子器件49导通。第二电子器件信号在第一信号通路61内传输时，连接板6在第一信号通路61处不产生残桩。这样连接板6通过第一信号通路61实现第一电子器件48与第二电子器件49的导通，以确保第一电子器件48与第二电子器件49电连接的同时，能够完全利用第一信号孔411以及第一信号通路61进行第二电子器件信号的传输，不会在第一信号孔411以及第一信号通路61内产生残桩，以进一步提升第二电子器件信号的质量。

为解决第二电子器件信号在第一信号孔411内产生残桩，电路板本体41也可以采用高密度互连板，但是会造成电路板组件的制作成本过高。相较于电路板本体41采用高密度互连板的方式，由于连接板6的尺寸较小，仅为设置在电路板本体41上的一块小板，因此，本申请通过连接板6的设置，在避免第二电子器件信号在第一信号孔411内产生残桩的同时，无需电路板本体41整体采用高密度互连板，能够降低电路板组件的制作成本。

继续参见图9，第一电子器件48与电路板本体41之间具有第一导通部414。第一电子器件48通过第一导通部414与第一信号孔411的第一端连接。连接板6与电路板本体41之间具有第二导通部415。第一信号孔411的第二端通过第二导通部415与第一信号通路61的第一端连接。通过第一导通部414和第二导通部415，能够实现第一电子器件48与第一信号通路61的第一端的导通，以便在第一信号通路61的第二端与第二电子器件49导通时，能够实现第一电子器件48与第二电子器件49的导通，进而实现第二电子器件信号在第一电子器件48与第二电子器件49之间的传输。

如若无连接板6的引入，则需将外侧的第一导通部414对应的第一信号孔411沿Y方向移动至第一电子器件48的外侧，为内侧第一导通部414与对应的第一信号孔411之间预留足够走线通道。这样会造成第一电子器件48的信号扇出面积S0较大，使得第二电子器件49沿Y方向朝远离第二电子器件49的方向移动，导致第二电子器件49与第一电子器件48相距较远，第二电子器件信号插损较大。

第一电子器件48在电路板本体41上具有第一投影区。第一电子器件48的信号扇出面积S0可以理解为第一信号孔411在电路板本体41上超出第一投影区的面积。

由于连接板6的引入，第一导通部414可直接与第一信号孔411的第一端连接，连接板6可在电路板本体41的背面直接与第一信号孔411的第二端连接，利用电路板4实现第二电子器件信号在第一电子器件48与第二电子器件49之间的走线，无需部分第一信号孔411移动至第一电子器件48的外侧。这样能够缩小第一电子器件48的信号扇出面积S0，进一步压缩第一电子器件48与第二电子器件49之间的距离，使得第二电子器件49更靠近第一电子器件48，以进一步降低第一电子器件48与第二电子器件49之间信号的插损，提升第二电子器件信号的质量。

需要说明的是，第一电子器件48通过第一导通部414与第一信号孔411连接。第一导通部414的结构将在下文中进行描述，在此不再赘述。

第一电子器件48与电路板本体41之间具有多个焊接部。焊接部可以为包括焊球或焊盘。为便于描述，将第一电子器件48与电路板本体41之间的焊接部称为第二焊接部。多个第一焊接部可以均匀排布在第一电子器件48与电路板本体41之间。第一焊接部可以为包括焊球或焊盘。多个第一焊接部中的部分与连接板6相连，另一部分可以连接电路板4上的其他电子器件。与连接板6相连的第一焊接部形成第一导通部414，以便利用第一焊接部实现第一电子器件48与第一信号孔411的第一端的连接。

连接板6与电路板本体41之间具有多个焊接部。为便于描述，将连接板6与电路板本体41之间的焊接部称为第二焊接部。多个第二焊接部可以均匀排布在连接板6与电路板本体41之间。同样的，与连接板6相连的第二焊接部形成第二导通部415，以便利用第二焊接部实现第一信号孔411的第二端与第一信号通路61的第一端的连接。

继续参见图9，第一电子器件48在电路板本体41上具有第一投影区。连接板6在电路板本体41上的投影与第一投影区具有第一重叠区S1。第一信号孔411可以位于第一重叠区S1，使得第一电子器件48的信号扇出面积S0可以为零，从而尽可能的降低第二电子器件信号插损，提升第二电子器件信号的质量。

需要说明的是，在降低第二电子器件信号插损的同时，第一信号孔411也可以部分位于第一投影区的外部。

由于第一信号孔411位于第一导通部414内，第一信号孔411的形成工艺较为复杂。因此，本申请的第一信号孔411可以位于第一导通部414的侧方，并与第一信号孔411直接连接，实现第一导通部414与第一信号连接的同时，能够简化第一信号孔411的形成工艺，降低电路板组件的制作成本。

第一导通部414的数量为多个。各第一导通部414处均对应设有第一信号孔411和第二导通部415。连接板6在各第二导通部415处对应设置有第一信号通路61。此时，第一电子器件48与第二电子器件49之间形成多个传输路径。各传输路径中均包括一个第一导通部414、一个第一信号孔411、一个第二导通部415以及一个第一信号通路61。各传输路径传输一个第二电子器件信号，在提升信号传输速率的同时，能够避免第二电子器件信号之间相互干扰。

下面以一个传输路径为例，对电路板组件的结构作进一步阐述。

图10示意出了一种连接板6的结构示意图。参见图10所示，连接板6包括多层堆叠设置的导电线路层62。导电线路层62可以为导电金属层。例如，导电线路层62可以为铜层。多层导电线路层62堆叠设置，且相邻导电线路层62相互绝缘。高密度互连板中导电线路层62的层数至少为四层。具体的，连接板6还包括绝缘层63。相邻导电线路层62之间可以设置有绝缘层63，以使相邻导电线路层62相互绝缘。

继续参见图10，位于连接板6的中间层的至少两层导电线路层62形成连接板6的芯板单元64。连接板6还包括导电部65。导电部65的形成材料可以为导电金属。例如，导电部65的形成材料可以为铜等。位于芯片422单元侧方的相邻导电线路层62通过导电部65互连，以通过导电部65实现相邻导电线路层62的互连。

在连接板6的制作时，芯板单元64内的导电线路层62可以预先压合，然后再在压合芯板单元64内进行导电过孔设置，以便信号在通过导电过孔实现芯板单元64内相邻导电线路层62互连的同时，还能够通过导电过孔实现信号在芯板单元64内各导电线路层62内的传输。芯板单元64内的导电过孔形成连接板6内的信号埋孔66。

图11示意出了另一种连接板6的结构示意图。当芯板单元64的任意侧具有至少两层导电线路层62时，芯板单元64任意侧的多个导电线路层62可以逐层压合在芯板单元64的侧方。具体的，芯板单元64在厚度方向上具有第一侧641和第二侧642。芯板单元64在厚度方向可以平行Z方向。芯板单元64的第一侧641朝向连接板6的顶部设置，芯板单元64的第二侧642朝向连接板6的底部设置。位于芯板单元64的第一侧641的导电线路层62可以形成连接板6的顶部区域。位于芯板单元64的第二侧642的导电线路层62可以形成连接板6的底部区域。

通过导电部65连接的相邻导电线路层62内均设置有激光孔（未示意）。导电部65的形成材料可以通过电镀等工艺填充在相邻导电线路层62的激光孔内，以形成导电部65。

连接板6内具有多个导电部65。根据导电部65所在的位置，为便于描述，将导电部65定义为第一导电部651、第二导电部652、第三导电部653、第四导电层以及第五导电部655。

顶部区域内的相邻导电线路层62之间设置有第一导电部651，以通过第一导电部651实现顶部区域内的相邻导电线路层62之间的互连。顶部区域内邻近芯板单元64的一层导电线路层62通过第二导电部652与芯板单元64表层的导电线路层62互连，从而实现顶部区域内导电线路层62与芯板单元64的第一侧641的互连。

底部区域内的相邻导电线路层62之间设置有第三导电部653，以通过第三导电部653底部区域内的相邻导电线路层62的互连。底部区域内邻近芯板单元64的一层导电线路层62通过第四导电部654与位于芯板单元64表层的导电线路层62互连，从而实现底部区域内导电线路层62与芯板单元64的第二侧642的互连。

高密度互连板的制成工艺可以参见现有技术中的相关描述，在此不做进一步赘述。

芯板单元64内的导电线路层62的层数为N。N为偶数，N大于或等于2。顶部区域以及底部区域内的导电线路层62的层数为a。a大于或等于1。底部区域内的导电线路层62的数量与顶部区域内的导电线路层62的数量相同。

连接板6的型号通常可以用a+N+a表示。a也可以表示芯板单元64在侧方的压合此时，也可以理解为连接板6的阶数。连接板6中导电线路层62的总层数为N与2a之和。在电子设备100中，连接板6通常采用导电线路层62的总层数为八层或者十层的高密度互连板。

下文以十层的高密度互连板为例，对连接板6的结构做进一步描述。

当连接板6的型号为1+8+1时，则代表该连接板6为10层1阶高密度互连板。当连接板6的型号为2+6+2时，则代表该连接板6为10层的2阶高密度互连板。当连接板6的型号为3+4+3时，则代表该连接板6为10层的3阶高密度互连板。当连接板6的型号为4+3+4时，则代表该连接板6为10层的4阶高密度互连板。

当连接板6为10层1阶高密度互连板（如图10所示）时，芯板单元64中导电线路层62的层数较多，连接板6内信号埋孔66的长度较长。

图11中的连接板6为10层2阶高密度互连板。参见图11所示，相较于10层1阶高密度互连板，当连接板6为10层2阶高密度互连板时，信号埋孔66的长度减小。

图12示意出了另一种连接板6的结构示意图。图12中的连接板6为10层4阶高密度互连板。参见图12所示，在10层4阶高密度互连板内，芯板单元64的信号埋孔66延伸至顶部区域以及底部区域邻近芯板单元64的导电线路层62内。此时，顶部区域以及底部区域邻近芯板单元64的一层导电线路层62也可以看作芯板单元64的一部分。参见图12所示，相较于10层2阶高密度互连板，当连接板6为10层4阶高密度互连板时，信号埋孔66的长度减小。

图13为示意出了再一种连接板6的结构示意图。图13中的连接板6为10层任意阶高密度互连板。参见图13所示，当连接板6为任意阶高密度互连板时，芯板单元64内的相邻导电线路层62通过导电部65互连。例如，芯板单元64内的相邻导电线路层62通过第五导电部655互连。在任意阶高密度互连板内，可实现任意层导电线路层62的互连。

由此可见，在导电线路层62的总层数一定的调节下，当连接板6的阶数越小，第二电子器件信号在连接板6内传输时，较易产生残桩。

图14示意出了一种信号在低阶高密度互连板内的走线示意图。图14中的高密度互连板为10层2阶高密度互连板。参见图14所示，沿Z方向上，高密度互连板内的10层导电线路层62可以依次用L1、L2、L3、L4、L5、L6、L7、L8、L9和L10表示。当第二电子器件信号在高密度互连板内的走线层为L4层导电线路层62时，由于高密度互连板的阶数较低，第二电子器件信号通过L1层导电线路层62与L2层导电线路层62、以及L2层导电线路层62与L3层导电线路层62之间的导电部65后，还需经过信号埋孔66到达L4层导电线路层62，会在信号埋孔66处产生残桩。

因此，本申请的电路板本体41可以包括为一次压合的通孔线路板。或者，本申请的电路板本体41还可以包括低阶且信号在信号埋孔66内会产生残桩的低阶高密度互连板。例如，电路板本体41可以为1阶或者2阶高密度互连板。也就是说，本申请的电路板组件不仅能够解决通孔线路板内残桩的残桩问题，还能够解决低阶高密度互连板内残桩的残桩问题。

当电路板本体41为一次压合的通孔线路板时，信号孔可以为电路板本体41内的信号过孔。当电路板本体41为低阶高密度互连板时，信号孔可以为电路板本体41内的信号埋孔66。因此，本申请通过连接板6的设置，不仅能够解决电路板本体41内信号过孔产生的残桩问题，还能够解决电路板本体41内信号埋孔66内产生的残桩问题。

需要说明的是，由于信号孔为信号埋孔66时，信号孔未裸露于电路板本体41的表面，此时，连接板6通过信号孔与第一电子器件48和第二电子器件49导通时，还需借助电路板本体41内的导电部65。

以连接板6与第一电子器件48的导通为例进行说明。当连接板6与第一电子器件48导通时，第一导通部414第一信号孔411的第一端需利用电路板本体41内的导电部65与第一焊接部导通，第二信号孔412的第二端也需利用电路板本体41内的导电部65与第二导通部415连接。

下面以电路板本体41为通孔线路板（信号孔为信号过孔）为例，对本申请的电路板组件的结构作进一步阐述。

图15示意出了本申请的第二种电路板组件的结构示意图。参见图15所示，本申请的连接板6的第一信号通路61至少形成于连接板6的芯板单元64朝向电路板本体41的一侧的导电部65内，以便利用相邻导电线路层62之间互连的导电部65形成第一信号通路61，实现第二电子器件信号在第一信号通路61内传输的同时，能够避免第二电子器件信号通过第一信号通路61时穿过无用的导电线路层62，从而避免产生残桩。

第一信号通路61中导电部65的数量不仅取决于第二电子器件49相对连接板6的位置，还取决于第二电子器件信号在连接板6内走线时，所占据的导电线路层62的层数。在下文中将结合具体的实施例作进一步说明。

继续参见图15，第二电子器件49与连接板6之间具有第三导通部416。例如，第三导通部416可以为焊接部等。第三导通部416连接于第一信号通路61的第二端与第二电子器件49之间，以通过第三导通部416实现第二电子器件49与连接板6的导通，使得第二电子器件信号可以在第一电子器件48以及第二电子器件49之间传输。

第三导通部416的数量与第一信号通路61的数量相等，且一一对应，以便连接板6的各第一信号通路61处均能够通过一个第三导通部416与第二电子器件49导通，以实现第二电子器件信号在各传输路径内的传输。此时，继第一信号通路61之后，第二电子器件信号的传输路径中还包括第三导通部416。

继续参见图15，第二电子器件49可以位于连接板6朝向第一电子器件48的一侧。第一信号通路61的第一端和第一信号通路61的第二端可以均形成于连接板6朝向电路板本体41的一侧，以确保第一信号通路61与第一电子器件48和第二电子器件49导通。

在第二电子器件49位于连接板6朝向第一电子器件48的一侧时，第二电子器件49可以连接于电路板本体41上设有第一电子器件48的一侧，以确保第一电子器件48与第二电子器件49导通，避免第二电子器件信号在第一信号孔411内传输时产生残桩，提升第二电子器件信号的质量的同时，能够实现第一电子器件48与第二电子器件49在电路板本体41同面的设置。

并且，在第一电子器件48与第二电子器件49在电路板本体41同面时，还能够利用第一电子器件48在电路板本体41上的器件高度，实现第二电子器件49在电路板4上设置的同时，能够避免第二电子器件49的设置对电路板组件的板厚造成影响，以确保电子设备100具有较小的厚度。

由于第一电子器件48与第二电子器件49在电路板本体41同面，为便于连接板6与第二电子器件49的导通，信号孔还可以包括第二信号孔412。第二信号孔412与第一信号孔411的结构相同，具体可以参见上文中第一信号孔411的相关描述。电路板本体41在对应第三导通部416处具有第二信号孔412。也就是说，第二信号孔412与第三导通部416的数量相等，且一一对应。第二信号孔412位于第三导通部416的侧方，并与第三导通部416直接连接。

第二信号孔412的第一端与第二电子器件49连接，第二信号孔412的第二端与第三导通部416连接。通过第二信号孔412与第二电子器件49和第三导通部416的连接，实现第二电子器件49与连接板6的导通的同时，能够实现对第二信号孔412的完全利用（100%利用），以避免第二电子器件信号在第二信号孔412内传输时产生残桩，进一步改善第二电子器件信号的质量。

继续参见图15，第二电子器件49与电路板本体41之间具有第四导通部417。例如，第四导通部417可以为焊接部等。第二电子器件49可以通过第四导通部417与第二信号孔412的第一端连接，以实现第二电子器件49与第二信号孔412的第一端的连接，以便实现第二电子器件49与连接板6的导通。此时，继第三导通部416之后，第二电子器件信号的传输路径还包括第二信号孔412和第四导通部417。

第四导通部417与第二信号孔412的数量相等，且一一对应，以便各第二信号孔412处对应连接有第四导通部417。第二信号孔412位于第四导通部417的侧方，并与第四导通部417直接连接。

第二电子器件49在电路板本体41上具有第二投影区。连接板6在电路板本体41上的投影与第二投影区具有第二重叠区S2。第二信号孔412位于第二重叠区S2，以便第二电子器件49通过第二信号孔412与连接板6导通的同时，能够使得第二电子器件49靠近第一电子器件48，提升第二电子器件信号的质量。

再次参见图9所示，当第四导通部417间的间距较大时，第二电子器件49可以通过第四导通部417直接与第二信号孔412的第一端连接。

图16示出了本申请的第三种电路板组件的结构示意图。参见图16所示，当第四导通部417间的间距较小，导致电路板本体41无法在相邻第四导通部417间设置第二信号孔412时，电路板组件还可以包括转接板7。第二电子器件49可以通过转接板7与第二信号孔412的第一端连接，以通过转接板7实现第二电子器件49与电路板本体41的导通的同时，能够确保第二信号孔412在电路板本体41上的开设。

为避免第二电子器件信号在转接板7内传输时产生残桩，转接板7可以为任意阶高密度互连板。例如，转接板7可以为4层任意阶高密度互连板、6层任意阶高密度互连板、8层任意阶高密度互连板、10层任意阶高密度互连板等。由于任意阶高密度互连板中相邻导电线路层62通过导电部65互连，可以通过导电部65实现任意层导电线路层62的互连，这样第二电子器件信号传输至转接板7内时，可以根据自身的走线需求，在转接板7内选择所需层数的导电线路层62进行走线，不会产生残桩。

第二电子器件49可以通过第四导通部417与转接板7内第二信号通路71的第一端连接，第二信号通路71的第二端可以通过第五导通部418与第二信号孔412的第一端导通。此时，继第四导通部417之后，第二电子器件信号的传输路径还包括第二信号通路71和第五导通部418。

需要说明的是，第二电子器件信号在转接板7内所经过的导电部65形成第二信号通路71。

图17示出了第四种电路板组件的结构示意图。参见图17所示，在第一电子器件48与第二电子器件49在电路板本体41同面时，第二电子器件49可以位于电路板本体41内。此时，第二电子器件49仍可以通过第三导通部416直接与第一信号通路61的第二端导通，以实现第二电子器件49与第二电子器件49导通的同时，能够将第二电子器件49隐藏在电路板本体41内，以避免电路板组件过厚影响电子设备100的机体2的厚度。机体2的厚度所在的方向与电路板本体41的厚度方向相同，可以参见Z方向。

电路板本体41内具有安装孔，第二电子器件49可以位于安装孔内，以实现第二电子器件49在电路板本体41内的设置。此时，电路板本体41内无需设置第二信号孔412。

由于转接板7为任意阶高密度互连板。因此，在第二电子器件49可以通过转接板7与第二信号孔412的第一端连接时，转接板7可以作为连接板6使用，同样能够消除第一信号孔411内的存根，无需再额外设置连接板6。

继续参见图17所示，电路板组件还可以包括隔离件9。隔离件9遮挡于第二电子器件49的至少一侧，以通过隔离件9实现对第二电子器件49的屏蔽，以避免第二电子器件49对电子设备100的其他信号造成影响。例如，当第二电子器件49为随机存储器43（DDR）时，通过隔离件9能够屏蔽第二电子器件49工作时产生的噪声对电子设备100的无线网络通信（WiFi）信号的影响。

隔离件9可以包括隔离罩或隔离板。例如，隔离罩可以为金属隔离罩，隔离板可以为铜箔、铝箔或者尺寸较小的高密度互连板等。在隔离板为高密度互连板时，还能够增加电路板组件的布线空间。通过隔离罩能够遮挡于第二电子器件49的多侧。通过隔离板能够遮挡于第二电子器件49远离连接板6的一侧。在隔离罩或隔离板均采用相同的材料以及相同的板厚时，相较于隔离板，隔离罩对第二电子器件49的隔离效果更好。

通过隔离件9的隔离罩或隔离板的设置，能够实现对第二电子器件49的屏蔽的同时，能够使得隔离件9的结构更加多样化，以适应电路板组件在不同场景下对隔离件9的设计要求。

例如，在第二电子器件49凸出于电路板本体41朝第一电子器件48的一侧时，可以采用隔离罩罩设在第二电子器件49的外侧。隔离罩可以通过焊接等方式与连接板6或电路板本体41连接，以实现隔离罩在电路板组件中的装配和固定。

例如，在第二电子器件49未凸出于电路板本体41朝第一电子器件48的一侧时，可以采用隔离板遮挡于第二电子器件49远离连接板6的一侧。隔离板可以通过焊接等方式与电路板本体41连接，以实现隔离板在电路板组件中的装配和固定。

在第一电子器件48与第二电子器件49在电路板本体41上同面设置时，为实现第一电子器件48通过连接板6与第二电子器件49导通，且第二电子器件信号在连接板6内第一信号通路61内传输时，且不产生残桩，连接板6的芯板单元64内的相邻导电线路层62通过导电部65互连。也就是说，连接板6可以采用任意阶高密度互连板。因此，第二电子器件信号可以根据自身在连接板6内的走线需求，在转接板7内选择所需层数的导电线路层62进行走线，实现连接板6对第二电子器件信号传输的同时，不会产生残桩。第二电子器件信号在连接板6内所经过的导电部65形成第一信号通路61。

下面以第二电子器件49在连接板6内的走线时，需要占据10层任意阶的连接板6内的三层导电线路层62为例，对第二电子器件信号的一个传输路径作进一步阐述。

图18示意出了第一电子器件48与第二电子器件49在连接板6同面设置时，第二电子器件信号在连接板6内的第一种走线示意图。图18中示出了两组导电组67。各导电组67中包括在连接板6的同一区域内连接各导电线路层62的多个导电部65。对于10层任意阶的连接板6而言，各导电组67包括沿Z方向依次设置的9个导电部65。

参见图18所示，同样的，沿Z方向上，将连接板6内的10层导电线路层62依次用L1、L2、L3、L4、L5、L6、L7、L8、L9和L10表示。假设第二电子器件信号在连接板6内需占据三层导电线路层62、进行走线，且所占据的三层导电线路层62在连接板6内所在的层数分别为L3、L5和L7。

继续参见图18，当第二电子器件信号在L3层导电线路层62走线时，第二电子器件信号可以依次通过左侧的导电组67在L1层导电线路层62与L2层导电线路层62、以及L2层导电线路层62与L3层导电线路层62之间的导电部65后，在L3层导电线路层62走线后，再依次通过右侧的导电组67中L2层导电线路层62与L3层导电线路层62、以及L2层导电线路层62与L1层导电线路层62之间的导电部65后，传输至第二电子器件49。

第一信号通路61形成于第二电子器件信号在连接板6内所经过的导电部65处。除导电部65外，第一信号通路61还包括第二电子器件信号在L3层导电线路层62上的走线。第二电子器件信号也可以沿第一信号通路61传输至第一电子器件48。

图19示意出了第一电子器件48与第二电子器件49在连接板6同面设置时，第二电子器件信号在连接板6内的第二种走线示意图。参见图19所示，当第二电子器件信号在L5层导电线路层62走线时，与第二电子器件信号在L3层导电线路层62走线不同之处在于，第二电子器件信号在通过L2层导电线路层62与L3层导电线路层62之间的导电部65后，继续依次通过左侧的导电组67在L3层导电线路层62与L4层导电线路层62、以及L4层导电线路层62与L5层导电线路层62之间的导电部65后，在L5层导电线路层62走线后，再沿着图19中示意的传输方向依次通过右侧的导电组67中的4个导电部65后，传输至第二电子器件49。此时，除导电部65外，第一信号通路61还包括第二电子器件信号在L5层导电线路层62上的走线。

图20示意出了第一电子器件48与第二电子器件49在连接板6同面设置时，第二电子器件信号在连接板6内的第三种走线示意图。参见图20所示，当第二电子器件信号在L7层导电线路层62走线时，与第二电子器件信号在L5层导电线路层62走线不同之处在于，第二电子器件信号在通过L4层导电线路层62与L5层导电线路层62之间的导电部65后，继续依次通过左侧的导电组67在L5层导电线路层62与L6层导电线路层62、以及L6层导电线路层62与L7层导电线路层62之间的导电部65后，在L7层导电线路层62走线后，再沿着图20中示意的传输方向依次通过右侧的导电组67中的6个导电部65后，传输至第二电子器件49。此时，除导电部65外，第一信号通路61还包括第二电子器件信号在L7层导电线路层62上的走线。

综上可以看出，第二电子器件信号在通过连接板6的第一信号通路61时，不会产生残桩。

需要说明的是，当第二电子器件信号在转接板7内的走线较为简单时，连接板6也可以采用低阶高密度互连板，同样也不会产生残桩。例如，当第二电子器件信号在转接板7内的走线仅存在于表层导电线路层62时，连接板6可以采用1阶高密度互连板。

图21示意出了本申请的第五种电路板组件的结构示意图。参见图21所示，在一些实施例中，第二电子器件49还可以位于连接板6远离第一电子器件48的一侧，以实现第二电子器件49与第一电子器件48在电路板本体41的异面设置。此时，第一信号通路61的第一端形成于连接板6朝向电路板本体41的一侧，第一信号通路61的第二端形成于连接板6朝向第二电子器件49的一侧，以便通过第一信号通路61实现第二电子器件49与第一电子器件48的导通，使得第二电子器件信号能够在第一电子器件48和第二电子器件49之间传输。

继续参见图21，第二电子器件49可以通过第三导通部416与连接板6的信号通路的第二端连接，以实现第二电子器件49与第一电子器件48导通。

图22示意出了本申请的第六种电路板组件的结构示意图。参见图22所示，如若电路板组件朝电子设备100的C面的高度允许的情况下，当第二电子器件49通过转接板7与电路板本体41连接，且当转接板7为任意阶高密度互连板时，转接板7同样可以作为连接板6使用，同样能够消除第一信号孔411内的存根，无需再额外设置连接板6，能够简化电路板组件的结构。

在第二电子器件49还可以位于连接板6远离第一电子器件48的一侧时，隔离件9可以为隔离罩，隔离罩罩设在第二电子器件49的外侧时，可以通过焊接等方式与连接板6或电路板本体41连接，以实现隔离件9在电路板组件中的装配和固定。

在第二电子器件49还可以位于连接板6远离第一电子器件48的一侧时，连接板6可以为任意阶的高密度互连板。这样第二电子器件信号可以根据自身在连接板6内的走线需求，在转接板7内选择所需层数的导电线路层62进行走线，实现连接板6对第二电子器件信号传输的同时，不会产生残桩。

下面同样以连接板6为10层任意阶高密度互连板为例，对第二电子器件信号的一个传输路径作进一步阐述。

图23示意出了第一电子器件48与第二电子器件49在连接板6异面设置时，第二电子器件信号在连接板6内的第一种走线示意图。同样假设第二电子器件信号在连接板6内需占据三层导电线路层62、进行走线，且所占据的三层导电线路层62在连接板6内所在的层数分别为L3、L5和L7。

继续参见图23，当第二电子器件信号在L3层导电线路层62走线时，第二电子器件信号可以依次通过左侧的导电组67在L1层导电线路层62与L2层导电线路层62、以及L2层导电线路层62与L3层导电线路层62之间的导电部65后，在L3层导电线路层62走线后，再依次通过右侧的导电组67中的7个导电部65后到达L10层导电线路层62，传输至第二电子器件49。

第一信号通路61形成于第二电子器件信号在连接板6内所经过的导电部65处。除导电部65外，第一信号通路61还包括第二电子器件信号在L3层导电线路层62上的走线。第二电子器件信号也可以沿第一信号通路61传输至第一电子器件48。

图24示意出了第一电子器件48与第二电子器件49在连接板6异面设置时，第二电子器件信号在连接板6内的第二种走线示意图。参见图24所示，当第二电子器件信号在L5层导电线路层62走线时，与第二电子器件信号在L3层导电线路层62走线不同之处在于，第二电子器件信号在通过L2层导电线路层62与L3层导电线路层62之间的导电部65后，继续通过左侧的导电组67在L3层导电线路层62与L4层导电线路层62、以及L4层导电线路层62与L5层导电线路层62之间的导电部65后，在L5层导电线路层62走线后，再依次通过右侧的导电组67中的5个导电部65后到达L10层导电线路层62，传输至第二电子器件49。除导电部65外，第一信号通路61还包括第二电子器件信号在L5层导电线路层62上的走线。

图25示意出了第一电子器件48与第二电子器件49在连接板6异面设置时，第二电子器件信号在连接板6内的第三种走线示意图。参见图25所示，当第二电子器件信号在L7层导电线路层62走线时，与第二电子器件信号在L5层导电线路层62走线不同之处在于，第二电子器件信号在通过L4层导电线路层62与L5层导电线路层62之间的导电部65后，继续通过左侧的导电组67在L5层导电线路层62与L6层导电线路层62、以及L6层导电线路层62与L7层导电线路层62之间的导电部65后，在L7层导电线路层62走线后，再依次通过右侧的导电组67中的3个导电部65后到达L10层导电线路层62，传输至第二电子器件49。除导电部65外，第一信号通路61还包括第二电子器件信号在L7层导电线路层62上的走线。

在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，需要理解的是，本文中使用的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、显示结构、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本申请使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应作广义理解，例如，可以是固定连接，也可以是通过中间媒介间接相连，可以是两个元件内部的连通或者两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请实施例中的具体含义。

本申请实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

Claims (24)

1.一种电路板组件，其特征在于，包括：

电路板，具有电路板本体和第一电子器件，所述第一电子器件位于所述电路板本体上；所述电路板本体上具有信号孔，所述信号孔包括第一信号孔；

连接板，位于所述电路板本体与所述第一电子器件相对的一侧，并通过所述第一信号孔与所述第一电子器件导通；

第二电子器件，所述第二电子器件与所述连接板导通。

2.根据权利要求1所述的电路板组件，其特征在于，所述连接板为高密度互连板，所述连接板内具有第一信号通路，所述第一信号通路的第一端通过所述第一信号孔与所述第一电子器件导通，所述第一信号通路的第二端与所述第二电子器件导通；

所述第二电子器件和所述第一电子器件之间的信号在所述第一信号通路内传输时，所述连接板在所述第一信号通路处不产生残桩。

3.根据权利要求2所述的电路板组件，其特征在于，所述第一电子器件与所述电路板本体之间具有第一导通部，所述第一电子器件通过所述第一导通部与所述第一信号孔的第一端连接；所述连接板与所述电路板本体之间具有第二导通部，所述第一信号孔的第二端通过所述第二导通部与所述第一信号通路的第一端连接。

4.根据权利要求3所述的电路板组件，其特征在于，所述第一信号孔位于所述第一导通部的侧方。

5.根据权利要求3所述的电路板组件，其特征在于，所述第一导通部的数量为多个，各所述第一导通部处均对应设有所述第一信号孔和所述第二导通部；

所述连接板在各所述第二导通部处对应设置有所述第一信号通路。

6.根据权利要求2所述的电路板组件，其特征在于，所述第二电子器件与所述连接板之间具有第三导通部，所述第三导通部连接于所述第一信号通路的第二端与所述第二电子器件之间。

7.根据权利要求6所述的电路板组件，其特征在于，所述第二电子器件位于所述连接板朝向所述第一电子器件的一侧；所述第一信号通路的第一端和所述第一信号通路的第二端均形成于所述连接板朝向所述电路板本体的一侧。

8.根据权利要求7所述的电路板组件，其特征在于，所述第二电子器件连接于所述电路板本体上设有所述第一电子器件的一侧。

9.根据权利要求8所述的电路板组件，其特征在于，所述信号孔还包括第二信号孔，所述电路板本体在对应所述第三导通部处具有所述第二信号孔；

所述第二信号孔的第一端与所述第二电子器件连接，所述第二信号孔的第二端与所述第三导通部连接。

10.根据权利要求9所述的电路板组件，其特征在于，所述第二电子器件与所述电路板本体之间具有第四导通部，所述第二电子器件通过所述第四导通部与所述第二信号孔的第一端连接。

11.根据权利要求9所述的电路板组件，其特征在于，还包括转接板，所述第二电子器件通过所述转接板与所述第二信号孔的第一端连接。

12.根据权利要求9所述的电路板组件，其特征在于，所述第二电子器件在所述电路板本体上具有第二投影区；

所述连接板在所述电路板本体上的投影与所述第二投影区具有第二重叠区；所述第二信号孔位于所述第二重叠区。

13.根据权利要求7所述的电路板组件，其特征在于，所述第二电子器件位于所述电路板本体内。

14.根据权利要求6所述的电路板组件，其特征在于，所述第二电子器件位于所述连接板远离所述第一电子器件的一侧；

所述第一信号通路的第一端形成于所述连接板朝向所述电路板本体的一侧，所述第一信号通路的第二端形成于所述连接板朝向所述第二电子器件的一侧。

15.根据权利要求6所述的电路板组件，其特征在于，所述第三导通部的数量与所述第一信号通路的数量相等，且一一对应。

16.根据权利要求2-15中任一项所述的电路板组件，其特征在于，所述连接板包括导电部和多层堆叠设置的导电线路层，相邻所述导电线路层相互绝缘；

位于所述连接板的中间层的至少两层所述导电线路层形成所述连接板的芯板单元，位于所述芯板单元侧方的相邻所述导电线路层通过所述导电部互连；

所述第一信号通路至少形成于所述芯板单元朝向所述电路板本体一侧的所述导电部处。

17.根据权利要求16所述的电路板组件，其特征在于，所述芯板单元内的相邻所述导电线路层通过所述导电部互连。

18.根据权利要求1-15中任一项所述的电路板组件，其特征在于，所述信号孔包括所述电路板本体上的信号过孔或者信号埋孔。

19.根据权利要求1-15中任一项所述的电路板组件，其特征在于，所述第一电子器件在所述电路板本体上具有第一投影区；

所述连接板在所述电路板本体上的投影与所述第一投影区具有第一重叠区；所述第一信号孔位于所述第一重叠区。

20.根据权利要求1-15中任一项所述的电路板组件，其特征在于，所述电路板本体在板厚方向上具有第一面和第二面，所述第二面面向电子设备的键盘；

所述第一电子器件设置于所述第一面，所述连接板设置于所述第二面。

21.根据权利要求1-15中任一项所述的电路板组件，其特征在于，还包括隔离件，所述隔离件遮挡于所述第二电子器件的至少一侧。

22.根据权利要求21所述的电路板组件，其特征在于，所述隔离件包括隔离罩或隔离板。

23.根据权利要求1-15中任一项所述的电路板组件，其特征在于，所述第一电子器件包括处理器，所述第二电子器件包括存储器。

24.一种电子设备，其特征在于，包括壳体和如权利要求1-23中任一项所述的电路板组件，所述电路板组件位于所述壳体内。