CN117690884A - 半导体结构和半导体结构的制造方法 - Google Patents

半导体结构和半导体结构的制造方法 Download PDF

Info

Publication number
CN117690884A
CN117690884A CN202211034123.8A CN202211034123A CN117690884A CN 117690884 A CN117690884 A CN 117690884A CN 202211034123 A CN202211034123 A CN 202211034123A CN 117690884 A CN117690884 A CN 117690884A
Authority
CN
China
Prior art keywords
interface
chip
chip module
semiconductor structure
opposite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211034123.8A
Other languages
English (en)
Inventor
吕开敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202211034123.8A priority Critical patent/CN117690884A/zh
Priority to PCT/CN2022/130070 priority patent/WO2024040749A1/zh
Publication of CN117690884A publication Critical patent/CN117690884A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开实施例涉及半导体领域，提供一种半导体结构和半导体结构的制造方法，半导体结构包括：承载结构；在承载结构上交错堆叠的多层芯片模块；芯片模块包括正对区和非正对区；所有芯片模块的正对区正对设置，相邻两层芯片模块的非正对区错开设置；正对区具有第一接口和第二接口；正对区具有相对两侧，第一接口位于相对两侧中的一侧，第二接口位于相对两侧之间；正对区的表面具有布线层，布线层与第二接口电连接，并延伸至相对两侧中的另一侧；芯片模块的第一接口与相邻芯片模块的布线层电连接；底层芯片模块的第一接口和第二接口与承载结构电连接。本公开实施例至少可以提高半导体结构的散热程度，进而提高半导体结构的性能。

Description

半导体结构和半导体结构的制造方法
技术领域
本公开属于半导体领域，具体涉及一种半导体结构和半导体结构的制造方法。
背景技术
以高带宽内存(High Bandwidth Memory，HBM)、低功耗内存(Low Power DoubleData Rate，LPDDR)为代表的芯片堆叠技术，将原本一维的存储器布局扩展到三维，即将很多个芯片堆叠在一起并进行封装，从而大幅度提高了芯片的密度，并实现了大容量和高带宽。
然而，随着堆叠层数的增加，芯片在工作时产生的热量会堆积，从而对产品性能造成不良影响。比如，温度升高会影响半导体结构的体积，进而导致材料产生机械裂纹；温度升高还会影响芯片的电气性能，从而难以达到预期功能。
发明内容
本公开实施例提供一种半导体结构和半导体结构的制造方法，至少有利于提高半导体结构的散热程度，从而提高半导体结构的性能。
根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，其中，半导体结构包括：承载结构；在所述承载结构上交错堆叠的多层芯片模块，所述芯片模块至少包括一个芯片；所述芯片模块包括正对区和非正对区；所有所述芯片模块的所述正对区正对设置，相邻两层所述芯片模块的所述非正对区错开设置；所述正对区具有第一接口和第二接口；所述正对区具有相对两侧，所述第一接口位于所述相对两侧中的一侧，所述第二接口位于所述相对两侧之间；所述正对区的表面具有布线层，所述布线层与所述第二接口电连接，并延伸至所述相对两侧中的另一侧；所述芯片模块的所述第一接口与相邻所述芯片模块的所述布线层电连接；底层的所述芯片模块的所述第一接口和所述第二接口与所述承载结构电连接。
根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，制造方法包括：提供多个芯片模块，所述芯片模块包括至少一个芯片；所述芯片模块包括正对区和非正对区；所述正对区具有第一接口和第二接口；所述正对区具有相对两侧，所述第一接口位于所述相对两侧中的一侧，所述第二接口位于所述相对两侧之间；在所述正对区的表面形成布线层，所述布线层与所述第二接口电连接，并延伸至所述相对两侧中的另一侧；提供承载结构，将多个所述芯片模块交错堆叠在所述承载结构上，且所有所述芯片模块的所述正对区正对设置；相邻两层所述芯片模块的所述非正对区错开设置；并将所述芯片模块的所述第一接口与相邻所述芯片模块的所述布线层电连接；将底层的所述芯片模块的所述第一接口和所述第二接口与所述承载结构电连接。
本公开实施例提供的技术方案至少具有以下优点：多个芯片模块交错堆叠，从而可以增大非正对区之间的距离，即增大散热空间；芯片模块的正对区具有布线层，布线层可以提高正对区的散热速度；此外，布线层可以改变第二接口的布局，以便于实现芯片之间的信号连接。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了一种LPDDR产品的示意图；
图2示出了一种HBM产品的示意图；
图3-图5分别示出了本公开一实施例提供的不同半导体结构的示意图；
图6-图7示出了本公开一实施例提供的不同半导体结构的俯视图；
图8-图9示出了本公开另一实施例提供的两种芯片模块的示意图。
具体实施方式
由背景技术可知，随着堆叠层数的增加，芯片在工作时产生的热量会堆积，从而对产品性能造成不良影响。以下将对此进行详细说明。
图1提供了一种LPDDR产品。参考图1，芯片100与芯片100之间通过固晶用胶膜(dieattach film，DAF)或引线上流体(Film on Wire，FOW)进行粘接。图2提供了一种HBM产品，参考图2，在HBM中，通过非导电胶膜(Non-Conductive Film，NCF)粘结芯片100，或者将模塑底部填充胶(Mold underfill)填充在芯片100与芯片100之间。但上述胶体、粘结层的散热能力较弱。此外，随着堆叠层数越来越多，芯片100越来越薄，芯片100与芯片100之间的空间越来越小；散热空间缩小会导致热聚集，从而会对半导体结构的性能产生影响。
本公开实施例提供一种半导体结构，其中，芯片模块交错堆叠，从而可以增大散热空间；芯片模块的正对区具有布线层，布线层可以更好地传导芯片表面的热量；此外，布线层可以改变第二接口的布局，从而便于第二接口与相邻芯片的第一接口进行电连接，以实现芯片之间的信号连接。
下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开实施例而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开实施例所要求保护的技术方案。
如图3-图7所示，本公开一实施例提供一种半导体结构，半导体结构包括：承载结构4；在承载结构4上交错堆叠的多层芯片模块10，芯片模块10至少包括一个芯片1；芯片模块10包括正对区A和非正对区B；所有芯片模块10的正对区A正对设置，相邻两层芯片模块10的非正对区B错开设置；正对区A具有第一接口21和第二接口22；正对区A具有相对两侧，第一接口21位于相对两侧中的一侧，第二接口22位于相对两侧之间；正对区A的表面具有布线层3，布线层3与第二接口22电连接，并延伸至相对两侧中的另一侧；芯片模块10的第一接口21与相邻芯片模块10的布线层3电连接；底层的芯片模块10的第一接口21和第二接口22与承载结构4电连接。
这样的设计至少具有以下优点：
第一，相邻芯片模块10在承载结构4上的正投影并不完全重合；其中，相邻非正对区B之间的距离更大，因此，散热空间更大；相邻正对区A之间的间距小，因而在正对区A的表面设置布线层3，使得正对区A表面的热量能够更好地传导。
第二，布线层3与第二接口22电连接，并延伸至正对区A的一侧，从而使得布线层3能够与相邻芯片1的第一接口21相对，由此，能够便于实现芯片1之间的信号连接，进而实现多个芯片1与承载结构4的信号连接。
第三，第一接口21位于正对区A的边缘；布线层3改变第二接口22的布局，将其引出至正对区A的边缘。即，两个芯片1的连接点均位于正对区A的边缘。相比于位于正对区A的中间区域，连接点位于边缘可以提高芯片1堆叠的牢固性，避免芯片1发生倾倒或坍塌。
以下将结合附图对半导体结构进行详细说明。
参考图3-图5，承载结构41与芯片模块10之间可以通过焊接部5进行固定，并实现信号连接。在一些实施例中，承载结构41可以为基板。基板主要起保护芯片1，以及电连接芯片1与***电路板的作用。基板选用具有良好散热性能的材料，比如有机基板或陶瓷基板等。在另一些实施例中，芯片1可以为存储芯片，比如动态随机存取存储器(DRAM，DynamicRandom Access Memory)，芯片21也可以为逻辑芯片，存储芯片与逻辑芯片进行通信。
在一些实施例中，靠近承载结构1的芯片21可以为逻辑芯片，远离承载结构1的芯片21可以为存储芯片。
在另一些实施例中，承载结构41可以是逻辑芯片。
参考图3-图5，半导体结构还包括：填充层7，填充层7覆盖芯片模块10和承载结构4。填充层7能够保护芯片模块10不受外界环境的影响，比如抵抗外部湿气、溶剂，还能够抵抗半导体结构安装时的热冲击和机械振动。在一些实施例中，填充层7的材料可以为环氧树脂材料，即EMC(Epoxy molding compound)。
芯片模块10交替设置有利于增大填充层7的填充空间，从而降低填充的难度，提高填充的效果，进而保证密封效果。此外，还可以使用大颗粒的填充材料，从而提高散热效果。
以下将对第一接口21和第二接口22进行详细说明。
参考图3-图5，为便于理解，将正对区A的相对两侧定义为第一侧L和第二侧R，且所有芯片模块10的正对区A的第一侧L排列在同一方向，所有芯片模块10的正对区A的第二侧R排列在同一方向。
由于芯片模块10交替堆叠，因此，对于相邻两个芯片模块10，其中一个芯片模块10的第一接口21位于第一侧L，且该芯片模块10的布线层3由第一侧L与第二侧R之间延伸至第二侧R；另一芯片模块10的第一接口21位于第二侧R，且该芯片模块10的布线层3由第一侧L与第二侧R之间延伸至第一侧L。
需要说明的是，第一接口21位于正对区A的边缘，但由于正对区A还与非正对区B相连，因此，第一接口21位于整个芯片模块10的中间区域。此外，第二接口22也位于整个芯片模块10的中间区域，而非边缘位置。此处的中间区域可以理解为芯片模块10的顶面或底面的中间位置。
第一接口21和第二接口22位于芯片模块10的中间区域的原因在于：芯片1通常包括阵列区和***区；其中，***区内设有控制电路，阵列区内设有存储单元，***区的电路控制存储单元的读写过程。***区位于芯片1的中间区域，阵列区位于芯片1的边缘区域。第一接口21和第二接口22与***区的电路电连接，因而，第一接口21和第二接口22通常设置于芯片1的中间区域。
在一些实施例中，第一接口21和第二接口22可以是形成在芯片1表面的焊垫51，以引出芯片1内的不同信号。在芯片1内的电路制造完毕后，可以直接在芯片1的正面形成与电路连接的第一接口21和第二接口22，以简化生产工艺。在另一些实施例中，第一接口21和第二接口22也可以位于芯片1背面。
每个芯片1可以具有多个第一接口21和多个第二接口22，从而可以为芯片1提供多种不同的电信号。在一些实施例中，同一芯片1的多个第一接口21可以排成直列，同一芯片1的多个第二接口22可以排成直列，如此，结构更加简单。在另一些实施例中，同一芯片1的相邻第一接口21也可以略有错位，同一芯片1的相邻第二接口22也可以略有错位。由此，可以充分利用芯片1表面的空间位置，以便于增加第一接口21和第二接口22数量，并增加相邻第一接口21的间距以及相邻第二接口22的间距，从而降低信号干扰。
参考图3和图4，在一些实施例中，顶层的芯片模块10的第一接口21和第二接口22位于芯片模块10的底面。由此，可以无需在顶层的芯片模块10中形成贯穿的第一导电通孔610和第二导电通孔620，以将第一接口21和第二接口22引至芯片模块10的底面。即，可以减少生产步骤，降低生产成本。在另一些实施例中，顶层的芯片模块10内也可以具有第一导电通孔610和第二导电通孔620，后续将对此进行详细说明。
非顶层的芯片模块10的第一接口21和第二接口22位于芯片模块10的底面或顶面；非顶层的芯片模块10内具有贯穿的第一导电通孔610和第二导电通孔620，第一导电通孔610与第一接口21电连接，第二导电通孔620与第二接口22电连接。即，第一导电通孔610、第二导电通孔620在上下方向上作为信号传输路径，因而无需通过引线或引线框架等导电结构将各芯片模块10与承载结构4进行电连接，从而有利于缩小半导体结构的体积，提高半导体结构的集成度。
具体地，在垂直于承载结构4上表面的方向上，第一导电通孔610可以和第一接口21正对且相连，第二导电通孔620可以和第二接口22正对且相连，从而有利于增加第一导电通孔610和第一接口21的接触面积以及第二导电通孔620与第二接口22的接触面积。
由于第一导电通孔610和第二导电通孔620在垂直于承载结构4上表面的方向上贯穿芯片模块10，且第一导电通孔610的电信号与第一接口21的电信号相同，第二导电通孔620的电信号与第二接口22的电信号相同，因此，可以理解为：非顶层的芯片模块10的顶面和底面均具有第一接口21和第二接口22。
以下将对布线层3进行详细说明。
在一些实施例中，参考图3和图5，非顶层的芯片模块10的顶面和底面均具有布线层3。具体地，参考图3，一布线层3与第二接口22相连，另一布线层3与第二导电通孔620远离第二接口22的一端相连。参考图5，芯片模块10顶面和底面的布线层3均与第二接口22相连。由前述可知，在第二导电通孔620的电连接作用下，芯片模块10的顶面和底面均具有第二接口22；因此，在芯片模块10的顶面和底面均设置布线层3，可以改变芯片模块10顶面和底面的第二接口22的布局，如此，可以方便将多个芯片模块10进行信号连接。
在另一些实施例中，参考图4，若芯片模块10的数量为两个，即非顶层的芯片模块10为底层的芯片模块10，则此芯片模块10的底面可以不设置布线层3以改变第二接口22的布局；而直接将第二导电通孔620的底部与承载结构4进行焊接。由于此焊接位置位于芯片模块10的中心区域，因此，为了保证结构的稳定程度，还可以在芯片模块10的边缘位置增加焊接部5。增加的焊接部5还有利于引导热量传递。
参考图3-图5，相邻芯片模块10之间还具有多个焊接部5，焊接部5位于正对区A的相对两侧，即部分焊接部5位于第一侧L，部分焊接部5位于第二侧R。焊接部5与一芯片模块10的布线层3相连，并与另一芯片模块10的第一接口21或第一导电通孔610相连。即，焊接部5不仅能够起到固定两个芯片模块10的作用，还能实现两个芯片模块10之间的电气连接。
也就是说，由于第一接口21位于正对区A的边缘，第二接口22被布线层3改变布局从而延伸至正对区A的另一边缘，相应地，焊接部5也可以位于正对区A的边缘。相比于位于正对区A的中心，焊接部5位于正对区A的边缘有利于增强相邻芯片模块10的连接强度，从而提高结构的牢固性。
示例地，焊接部5可以包括两个焊垫51以及位于两个焊垫51之间的焊接凸块52，其中，焊垫51的材料可以为铜，焊接凸块52的材料可以为锡银合金。
在一些实施例中，焊接部5相对于正对区A的中心呈对称分布。即，提高焊接部5分布的均一性，从而平衡相邻芯片模块10的连接力，进而提高结构的牢固性。
需要说明的是，焊接部5凸设在芯片模块10的表面，因而相邻芯片模块10可以间隔设置，从而在相邻芯片模块10之间形成散热空间。此外，焊接部5具有优良的散热能力，因此，芯片1产生的部分热量可以传递至焊接部5，再由焊接部5向外传导，从而提高散热效果。
以下将对具有不同芯片1数量的芯片模块10进行举例说明。
在一些实施例中，参考图3-图4，芯片模块10包括一个芯片1，也就是说，相邻芯片1可以交错堆叠。芯片1具有贯穿的第一通孔61和第二通孔62，第一通孔61作为第一导电通孔610，第二通孔62作为第二导电通孔620。示例地，第一通孔61和第二通孔62可以为硅穿孔(Through-Silicon Vias,TSV)。非顶层的每个芯片1的顶面和底面都可以具有布线层3，从而有利于增强散热效果。
另外，芯片1的堆叠方式可以为正面对正面、背面对背面。正面的发热量比背面的发热量更大，因此，正面也可以理解为发热面。在另一些实施例中，芯片1的堆叠方式也可以为正面对背面，由此，相邻芯片1之间的区域中只有一个正面。即发热面的分布更为均匀，有利于避免热聚集。
在另一些实施例中，参考图5，芯片模块10包括多个芯片1，芯片模块10内的多个芯片1在承载结构4上的正投影重合。多个芯片1的第一通孔61正对且电连接，并构成第一导电通孔610；多个芯片1的第二通孔62正对且电连接，并构成第二导电通孔620。值得注意的是，芯片模块10内的多个第一通孔61通过键合部23电连接在一起；芯片模块10内的多个第二通孔62也通过键合部23电连接在一起。
若顶层芯片模块10的芯片1数量为多个时，则顶层芯片模块10内也需要形成第一导电通孔610和第二导电通孔620，从而实现多个芯片1的信号连接。若顶层的芯片模块10只具有一个芯片1时，可以不形成第一导电通孔610和第二导电通孔620。
继续参考图5，在非顶层的芯片模块10中，最上层的芯片1的顶面可以具有布线层3，最下层的芯片1的底部可以具有布线层3，两个芯片1相对的表面可以不具有布线层3。由此，可以简化生产工艺。
值得说明的是，在芯片模块10内的芯片1数量多于两个时，位于中间位置的芯片模块10的表面可以不设置有布线层3。主要原因在于，在芯片模块10内，具有相同电信号的接口可以对齐设置，因此，无需采用布线层3改变接口的位置。由此可以减少布线层3的数量，从而简化生产工艺。
芯片模块10内的多个芯片1可以通过混合键合的方式进行连接。即芯片1的表面具有键合部23和介质层(图中未示出)，键合部23的上表面可以与介质层的上表面齐平，或者键合部23的上表面相对于介质层的上表面具有轻微的凹陷。在升温条件下，相邻两个芯片1的键合部23会轻微膨胀并键合在一起，从而形成电气连接；相邻两个芯片1的介质层可以通过分子间作用力连接在一起。混合键合的方式有利于提高芯片模块10的可靠性。在另一些实施例中，也可以采用凸点焊接技术将多个芯片1预先键合以形成芯片模块10。
此外，在芯片模块10包括多个层叠设置的芯片1时，芯片模块10中最上层的芯片1的正面可以向外设置，芯片模块10中最下层的芯片1的正面也可以向外设置。即最外两侧的芯片1的发热面均向外设置，从而能够及时散出热量，降低热量堆积。
示例地，芯片模块10包括两个芯片1，且两个芯片1的正面A均朝外设置。即两个芯片1为背面对背面的键合，从而保证芯片模块10内各芯片1的热量都能够及时散出。
在一些实施例中，芯片模块10内的芯片1数量少于三个。需要注意的是，若芯片模块10的芯片1数量过多，则位于芯片模块10中间位置的芯片1的热量可能无法及时散出。因此，将芯片模块10的芯片1数量控制在三个及三个以内，有利于提高芯片模块10整体的散热效果。
在一些实施例中，多个芯片模块10中的芯片1的数目相同。由此，生产工艺更加简单，且有利于提高堆叠的稳定性。在另一些实施例中，多个芯片模块10中的芯片1的数量也可以不同。比如，位于顶层和底层的芯片模块10内的芯片1数量更多，位于中间位置的芯片模块10内的芯片1数量更少，从而可以降低中间位置的芯片模块10的热聚集程度。
参考图3-图5，第一通孔61和第二通孔62均位于芯片1的中间区域。由前述可知，第一接口21和第二接口22通常位于芯片1的中间区域，由于第一通孔61与第一接口21电连接，第二通孔62与第二接口22电连接，相应地，第一通孔61和第二通孔62也可以位于芯片1的中间区域。
由于第一通孔61和第二通孔62的导热性较好，因此，芯片1的中心区域的散热速度比芯片1的边缘区域的散热速度更快。芯片1的一个边缘区域位于非正对区B，并暴露在填充层7中，使得该边缘区域的散热空间增大；芯片1的另一个边缘区域位于正对区A，该边缘区域设有布线层3，布线层3还与焊接部5相连，即该边缘区域可以借由焊接部5、相邻芯片1的第一通孔61以及自身的布线层3组成的散热通道进行散热。由此可知，交错堆叠的方式与布线层3相互配合，可以平衡中心区域和边缘区域的散热程度，以提高半导体结构的整体散热效果。
参考图6-图7，以下将对正对区A和非正对区B的位置关系进行详细说明。图6-图7示出了不同半导体结构的俯视图，为了更加直观，图6-图7仅示出半导体结构中的芯片模块10。
参考图6，在一些实施例中，同一芯片模块10的正对区A和非正对区B在第一方向X上排布，第一方向X平行于承载结构4的上表面。即，正对区A和非正对区B并排设置。示例地，正对区A和非正对区B在承载结构4上的正投影的形状均为矩形，且正对区A和非正对区B的一侧边重合。也就是说，对于相邻两个芯片模块10，二者在第一方向X上具有错位，并在第二方向Y上对齐。第二方向Y平行于承载结构4的上表面，并与第一方向X相垂直。这样的错位方式较为简单，且有利于保证结构的稳定性。
在另一些实施例中，同一芯片模块10的非正对区B半包围正对区A。示例地，正对区A和非正对区B在承载结构4上的正投影的形状均为矩形，且正对区A和非正对区B的两个侧边重合。也就是说，对于相邻两个芯片模块10，二者在第一方向X和第二方向Y上均具有错位。如此，可以在第一方向X和第二方向Y上同时增大散热空间，以提高散热效果。
在一些实施例中，参考图3和图5，多个正对区A在承载结构4上的正投影的面积相同；多个非正对区B在承载结构4上的正投影的面积相同。如此，有利于平衡多个芯片模块10的散热程度。
在一些实施例中，参考图3和图5，奇数层的芯片模块10的非正对区B在承载结构4上的正投影重合；偶数层的芯片模块10的非正对区B在承载结构4上的正投影重合。由此，半导体结构的重心可以向中心位置靠近，从而提高结构的稳定性。此外，半导体结构的形状也更加规整，有利于简化封装过程。此外，有利于统一芯片模块10的第一接口21和第二接口22的位置，从而便于对相邻两个芯片模块10进行焊接。
在一些实施例中，正对区A在承载结构4上的正投影的面积与非正对区B在承载结构4上的正投影的面积的比例为3:1～1:1。可以理解的是，若正对区A的正投影的面积过小，则芯片模块10可能会发生坍塌或倾倒的问题，且空间的利用程度较低；若非正对区B的正投影的面积过小，则芯片模块10的散热空间较小。当正对区A与非正对区B的正投影的面积在上述范围时，有利于提高芯片模块10的稳定性、提高空间利用率，且能够有效降低热聚集的程度。
综上所述，本公开实施例中，使用布线层3和焊接部5将芯片模块10的堆叠方式调整为交错堆叠，第一导电通孔610和第二导电通孔620可以进行上下信号连接。布线层3、焊接部5、以及第一导电通孔610和第二导电通孔620有利于提高正对区A的热量传导效果；非正对区B的散热空间大，从而可以提高散热速度。由此，可以同时增强正对区A和非正对区B的散热程度。此外，采用第一导电通孔610和第二导电通孔620可以降低线阻，从而减少产热。
如图8-图9以及图3所示，本公开另一实施例提供一种半导体结构的制造方法，以下将结合附图对本申请一实施例提供的半导体结构的制造方法进行详细说明。
参考图8-图9，提供多个芯片模块10，芯片模块10包括正对区A和非正对区B；正对区A具有第一接口21和第二接口22；正对区A具有相对两侧，第一接口21位于相对两侧中的一侧，第二接口22位于相对两侧之间。在正对区A的表面形成布线层3，布线层3与第二接口22电连接，并延伸至相对两侧中的另一侧。
具体地，参考图8，提供一个芯片1作为顶层的芯片模块10。在芯片1的底部形成衬垫以作为第一接口21和第二接口22，衬垫的材料可以为铝、铜等金属。在第一接口21的正下方形成焊垫51和焊接凸块52。形成与第二接口22相连的布线层3，并在布线层3远离第二接口22的一侧形成焊垫51和焊接凸块52。此芯片1内无需形成贯穿的第一通孔61和第二通孔62，以简化生产工艺。
参考图9，提供多个芯片1作为非顶层的芯片模块10。在芯片1的顶面形成衬垫以作为第一接口21和第二接口22。形成位于第一接口21正上方的焊垫51形成与第二接口22相连的布线层3，并在布线层3远离第二接口22的一侧形成焊垫51。此外，还形成了贯穿芯片1的第一通孔61和第二通孔62，第一通孔61的上端与第一接口21相连，第二通孔62的上端与第二接口22相连。在芯片1的底面形成布线层3，布线层3与第二通孔62的下端相连。在布线层3远离第二通孔62的一侧以及第一通孔61的下端形成焊垫51。
在另一些实施例中，芯片模块10可以包括多个芯片1，多个芯片1内的第一通孔61电连接从而构成第一导电通孔610，多个芯片1内的第二通孔62电连接从而构成第二导电通孔620。
基于图8-图9的步骤可知，在非顶层的芯片模块10内形成贯穿的第一导电通孔610和第二导电通孔620，第一导电通孔610与第一接口21电连接，第二导电通孔620与第二接口22电连接。第一导电通孔610和第二导电导通620使得芯片模块10的中间区域的散热速度更快。
参考图3，提供承载结构4，将多个芯片模块10交错堆叠在承载结构4上，且所有芯片模块10的正对区A正对设置；相邻两层芯片模块10的非正对区B错开设置；并将芯片模块10的第一接口21与相邻芯片模块10的布线层3电连接；将底层的芯片模块10的第一接口21和第二接口22与承载结构4电连接。
采用模塑底部填充工艺，形成覆盖芯片模块10和承载结构4的填充层7。芯片模块10交错设置可以增大填充空间，因此，可以选用大颗粒的填充材料以提高散热效果。
综上所述，在本公开实施例中，在顶层芯片模块10的第一接口21的下表面形成焊垫51和焊接凸块52，在第二接口22的下表面形成布线层3，从而将第二接口22的信号延伸到芯片1的边缘，此后，在布线层3的下表面形成焊垫51和焊接凸块52。非顶层的芯片模块10采用布线层3将第二接口22的信号延伸到芯片1的边缘，另外，在芯片模块10中形成第一导电通孔610和第二导电通孔620。此后，将芯片模块10进行交错焊接，并采用模塑底部填充工艺进行填充。如此，可以提高半导体结构的散热程度，从而改善半导体结构的性能。
在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本公开的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本公开的限制，本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本公开的权利要求和说明书所做的变化或修饰，皆应属于本公开专利涵盖的范围之内。

Claims (15)

1.一种半导体结构，其特征在于，包括：
承载结构；
在所述承载结构上交错堆叠的多层芯片模块，所述芯片模块至少包括一个芯片；所述芯片模块包括正对区和非正对区；所有所述芯片模块的所述正对区正对设置，相邻两层所述芯片模块的所述非正对区错开设置；
所述正对区具有第一接口和第二接口；所述正对区具有相对两侧，所述第一接口位于所述相对两侧中的一侧，所述第二接口位于所述相对两侧之间；所述正对区的表面具有布线层，所述布线层与所述第二接口电连接，并延伸至所述相对两侧中的另一侧；
所述芯片模块的所述第一接口与相邻所述芯片模块的所述布线层电连接；
底层的所述芯片模块的所述第一接口和所述第二接口与所述承载结构电连接。
2.根据权利要求1所述的半导体结构，其特征在于，
顶层的所述芯片模块的所述第一接口和所述第二接口位于所述芯片模块的底面；
非顶层的所述芯片模块的所述第一接口和所述第二接口位于所述芯片模块的底面或顶面；非顶层的所述芯片模块内具有贯穿的第一导电通孔和第二导电通孔，所述第一导电通孔与所述第一接口电连接，所述第二导电通孔与所述第二接口电连接。
3.根据权利要求2所述的半导体结构，其特征在于，非顶层的所述芯片模块的顶面和底面均具有所述布线层，且一所述布线层与所述第二接口相连，另一所述布线层与所述第二导电通孔远离所述第二接口的一端相连。
4.根据权利要求2所述的半导体结构，其特征在于，
相邻所述芯片模块之间具有多个焊接部，所述焊接部位于所述正对区的相对两侧；所述焊接部与一所述芯片模块的所述布线层相连，并与另一所述芯片模块的所述第一接口或所述第一导电通孔相连。
5.根据权利要求2所述的半导体结构，其特征在于，所述芯片具有贯穿的第一通孔和第二通孔，
所述芯片模块包括一个所述芯片，所述第一通孔作为所述第一导电通孔，所述第二通孔作为所述第二导电通孔；
或者，所述芯片模块包括多个芯片，且多个所述芯片的所述第一通孔正对且电连接，并构成所述第一导电通孔；多个所述芯片的所述第二通孔正对且电连接，并构成所述第二导电通孔。
6.根据权利要求5所述的半导体结构，其特征在于，所述第一通孔和所述第二通孔均位于所述芯片的中间区域。
7.根据权利要求1所述的半导体结构，其特征在于，同一所述芯片模块的所述正对区和所述非正对区在第一方向上排布，所述第一方向平行于所述承载结构的上表面。
8.根据权利要求1所述的半导体结构，其特征在于，同一所述芯片模块的所述非正对区半包围所述正对区。
9.根据权利要求1所述的半导体结构，其特征在于，
多个所述正对区在所述承载结构上的正投影的面积相同；
多个所述非正对区在所述承载结构上的正投影的面积相同。
10.根据权利要求9所述的半导体结构，其特征在于，
奇数层的所述芯片模块的所述非正对区在所述承载结构上的正投影重合；
偶数层的所述芯片模块的所述非正对区在所述承载结构上的正投影重合。
11.根据权利要求1所述的半导体结构，其特征在于，
所述正对区在所述承载结构上的正投影的面积与所述非正对区在所述承载结构上的正投影的面积的比例为3:1～1:1。
12.根据权利要求1所述的半导体结构，其特征在于，还包括：
填充层，所述填充层覆盖所述芯片模块和所述承载结构。
13.一种半导体结构的制造方法，其特征在于，
提供多个芯片模块，所述芯片模块包括至少一个芯片；所述芯片模块包括正对区和非正对区；所述正对区具有第一接口和第二接口；所述正对区具有相对两侧，所述第一接口位于所述相对两侧中的一侧，所述第二接口位于所述相对两侧之间；
在所述正对区的表面形成布线层，所述布线层与所述第二接口电连接，并延伸至所述相对两侧中的另一侧；
提供承载结构，将多个所述芯片模块交错堆叠在所述承载结构上，且所有所述芯片模块的所述正对区正对设置；相邻两层所述芯片模块的所述非正对区错开设置；并将所述芯片模块的所述第一接口与相邻所述芯片模块的所述布线层电连接；将底层的所述芯片模块的所述第一接口和所述第二接口与所述承载结构电连接。
14.根据权利要求13所述的半导体结构的制造方法，其特征在于，还包括：
在非顶层的所述芯片模块内形成贯穿的第一导电通孔和第二导电通孔，所述第一导电通孔与所述第一接口电连接，所述第二导电通孔与所述第二接口电连接。
15.根据权利要求13所述的半导体结构的制造方法，其特征在于，还包括：采用模塑底部填充工艺，形成覆盖所述芯片模块和所述承载结构的填充层。
CN202211034123.8A 2022-08-26 2022-08-26 半导体结构和半导体结构的制造方法 Pending CN117690884A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211034123.8A CN117690884A (zh) 2022-08-26 2022-08-26 半导体结构和半导体结构的制造方法
PCT/CN2022/130070 WO2024040749A1 (zh) 2022-08-26 2022-11-04 半导体结构和半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211034123.8A CN117690884A (zh) 2022-08-26 2022-08-26 半导体结构和半导体结构的制造方法

Publications (1)

Publication Number Publication Date
CN117690884A true CN117690884A (zh) 2024-03-12

Family

ID=90012260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211034123.8A Pending CN117690884A (zh) 2022-08-26 2022-08-26 半导体结构和半导体结构的制造方法

Country Status (2)

Country Link
CN (1) CN117690884A (zh)
WO (1) WO2024040749A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004049356B4 (de) * 2004-10-08 2006-06-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
KR20110137565A (ko) * 2010-06-17 2011-12-23 삼성전자주식회사 반도체 칩 패키지 및 반도체 칩 패키지의 제조 방법
TWI459482B (zh) * 2012-01-17 2014-11-01 矽品精密工業股份有限公司 多晶片堆疊的封裝件及其製法
KR102188644B1 (ko) * 2014-11-13 2020-12-08 에스케이하이닉스 주식회사 확장된 대역폭을 갖는 반도체 패키지
KR102264548B1 (ko) * 2014-11-21 2021-06-16 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20210158257A (ko) * 2020-06-23 2021-12-30 삼성전자주식회사 패키지 신뢰성을 향상시킬 수 있는 칩 적층 반도체 패키지

Also Published As

Publication number Publication date
WO2024040749A1 (zh) 2024-02-29

Similar Documents

Publication Publication Date Title
US6294406B1 (en) Highly integrated chip-on-chip packaging
JP6122863B2 (ja) 複数の熱経路を備える積み重ねられた半導体ダイアセンブリ、ならびに関連するシステムおよび方法
US7279786B2 (en) Nested integrated circuit package on package system
US20040070083A1 (en) Stacked flip-chip package
US8269329B2 (en) Multi-chip package
US20050017336A1 (en) [multi-chip package]
US20070205495A1 (en) Electronic Component With Stacked Semiconductor Chips And Heat Dissipating Means
JP2008091879A (ja) 放熱装置を備えた集積回路パッケージおよびその製造方法
KR102170197B1 (ko) 패키지 온 패키지 구조들
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
US8587111B2 (en) Multi-chip package with thermal frame and method of assembling
US20240063187A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
US20240057351A1 (en) Semiconductor structure, method for manufacturing semiconductor structure, and semiconductor device
CN117690884A (zh) 半导体结构和半导体结构的制造方法
CN117690898A (zh) 半导体结构和半导体结构的制造方法
TWI770854B (zh) 雙晶粒半導體封裝結構及其製備方法
WO2024082536A1 (zh) 一种封装结构
WO2024036765A1 (zh) 半导体结构和半导体结构的制造方法
KR20080067891A (ko) 멀티 칩 패키지
WO2024031767A1 (zh) 半导体结构和半导体结构的制造方法
CN216084861U (zh) 半导体封装结构
WO2024031769A1 (zh) 半导体结构和半导体结构的制造方法
WO2024031774A1 (zh) 半导体结构、半导体结构的制造方法和半导体器件
US20240055325A1 (en) Semiconductor structure and method for fabricating same
US20240055333A1 (en) Semiconductor structure and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination