CN117650047B - 形成半导体结构的方法、等离子体发生装置及半导体工艺设备 - Google Patents

形成半导体结构的方法、等离子体发生装置及半导体工艺设备 Download PDF

Info

Publication number
CN117650047B
CN117650047B CN202410116211.5A CN202410116211A CN117650047B CN 117650047 B CN117650047 B CN 117650047B CN 202410116211 A CN202410116211 A CN 202410116211A CN 117650047 B CN117650047 B CN 117650047B
Authority
CN
China
Prior art keywords
plasma
semiconductor
reaction chamber
etching process
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202410116211.5A
Other languages
English (en)
Other versions
CN117650047A (zh
Inventor
杨光
李佳阳
马一鸣
蒋中伟
王京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202410116211.5A priority Critical patent/CN117650047B/zh
Publication of CN117650047A publication Critical patent/CN117650047A/zh
Application granted granted Critical
Publication of CN117650047B publication Critical patent/CN117650047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开一种形成半导体结构的方法、等离子体发生装置及半导体工艺设备,属于半导体技术领域,所公开的方法包括:对半导体叠层结构执行第一刻蚀工艺,以形成多个相互间隔的鳍形结构;其中,半导体叠层结构包括交替堆叠的至少一个第一半导体层和至少一个第二半导体层,在执行第一刻蚀工艺时,使等离子体发生腔与反应腔室之间间隔第一间距;对鳍形结构执行第二刻蚀工艺,以选择性地刻蚀第一半导体层与第二半导体层中的一者的至少部分,在执行第二刻蚀工艺时,使等离子体发生腔与反应腔室之间间隔第二间距,第二间距大于第一间距。上述方案能解决半导体工艺设备在进行不同类型刻蚀工艺过程中由于需要换腔而导致刻蚀产能较低的问题。

Description

形成半导体结构的方法、等离子体发生装置及半导体工艺 设备
技术领域
本申请属于半导体技术领域,具体涉及一种形成半导体结构的方法、等离子体发生装置及半导体工艺设备。
背景技术
等离子体在刻蚀工艺中发挥着重要的作用,利用等离子体中的活性物质,例如不带电的自由基和带电离子,与半导体膜层发生反应,以得到期望的图形。
在对晶圆进行加工时,需要进行不同类型的刻蚀工艺,例如在某些工艺步骤需要进行各向同性刻蚀,在另一些工艺步骤则需要进行各向异性刻蚀。在相关技术中,执行各向同性刻蚀和各向异性刻蚀的反应腔室不同,当晶圆在一个反应腔室中执行完各向同性刻蚀之后,还需要再执行各向异性刻蚀的情况下,需要对该反应腔室进行吹扫、抽真空,然后再由机械手将晶圆从该反应腔室中取出,并转移到另一个反应腔室中以执行各向异性刻蚀。此过程中,由于晶圆需要换腔,因此刻蚀产能较低。
发明内容
本发明公开一种形成半导体结构的方法、等离子体发生装置及半导体工艺设备,以解决相关技术涉及的半导体工艺设备在进行不同类型刻蚀工艺时由于需要换腔而导致刻蚀产能较低的问题。
为了解决上述技术问题,本发明提供如下技术方案:
第一方面,本发明实施例公开一种形成半导体结构的方法,所述方法应用于半导体工艺设备,所述半导体工艺设备包括相互连通的等离子体发生腔和反应腔室,所述方法包括:
对半导体叠层结构执行第一刻蚀工艺,以形成多个相互间隔的鳍形结构;其中,所述半导体叠层结构包括交替堆叠的至少一个第一半导体层和至少一个第二半导体层;在执行所述第一刻蚀工艺时,使所述等离子体发生腔与所述反应腔室之间间隔第一间距;
对所述鳍形结构执行第二刻蚀工艺,以选择性地刻蚀所述第一半导体层与所述第二半导体层中的一者的至少部分,在执行所述第二刻蚀工艺时,使所述等离子体发生腔与所述反应腔室之间间隔第二间距,所述第二间距大于所述第一间距。
第二方面,本发明实施例公开一种等离子体发生装置,用于与反应腔室配合,所述等离子体发生装置包括:
等离子体发生腔,用于产生等离子体;
等离子体输送管,所述等离子体输送管的一端与所述等离子体发生腔连通,所述等离子体输送管的另一端用于与所述反应腔室连通,所述等离子体输送管的长度可调,以使所述等离子体发生腔靠近或远离所述反应腔室。
第三方面,本发明实施例一种半导体工艺设备,所公开的半导体工艺设备包括:
反应腔室;
第二方面所述的等离子体发生装置,所述等离子体发生腔通过所述等离子体输送管与所述反应腔室连通。
本发明提供的技术方案能够达到以下有益效果:
本发明实施例公开的形成半导体结构的方法,通过调整等离子体发生腔与反应腔室之间的距离,从而调整等离子体的传输距离大小,最终达到调节等离子体中自由基的浓度的目的。自由基的浓度不同则能够适应不同的刻蚀工艺达到不同的刻蚀效果。在此种情况下,在对半导体叠层结构实施需要不同的自由基的浓度的等离子体刻蚀工艺时,只需要调整等离子体发生腔与反应腔室之间的间距即可,无需为了进行不同类型的刻蚀工艺而需要更换不同的工艺腔室,也就不会出现由此导致的刻蚀产能较低的问题。
附图说明
图1是本发明实施例公开的形成半导体结构的方法的流程示意图;
图2本发明实施例公开的形成半导体结构的方法在完成第一刻蚀工艺后衬底及其上的半导体叠层结构的示意图;
图3是本发明实施例公开的形成半导体结构的方法在完成第二刻蚀工艺后衬底及其上的半导体叠层结构的示意图;
图4是采用不含氮的工艺气体对半导体叠层结构进行刻蚀后所得到的电镜图;
图5是采用添加有氮的工艺气体对半导体叠层结构进行刻蚀后所得到的电镜图;
图6是本发明实施例公开的半导体工艺设备的一种结构示意图;
图7是本发明实施例公开的半导体工艺设备的另一种结构示意图;
图8是本发明实施例公开的等离子体输送管的第一种结构示意图;
图9是本发明实施例公开的等离子体输送管的第二种结构示意图;
图10是本发明实施例公开的等离子体输送管的第三种结构示意图;
图11是本发明实施例公开的等离子体输送管的第四种结构示意图;
图12是本发明实施例公开的等离子体输送管的第五种结构示意图;
图13是本发明实施例公开的又一种半导体工艺设备在过滤隔板处在反应腔室中的结构示意图;
图14是本发明实施例公开的又一种半导体工艺设备在过滤隔板处在隔板存储腔中的结构示意图;
图15是本发明实施例公开的又一种过滤隔板的结构示意图。
附图标记说明:
10-反应腔室、11-内腔、101-第一子空间、102-第二子空间、
20-等离子体发生装置、21-等离子体发生腔、22-等离子体输送管、23-第一驱动机构、24-磁隔离罩体、25-密封罩体、
30-承载座、40-过滤隔板、41-贯通孔、50-第二驱动机构、60-隔板存储腔、
01-输送管段、02-环状间隙、03-密封圈、031-第一磁环、032-第二磁环、033-磁流体、034-内密封唇、035-外密封唇、036-基部、
001-衬底、002-半导体叠层结构、021-第一半导体层、022-第二半导体层、023-鳍形结构。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明具体实施例及相应的附图对本发明技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
以下结合图1至图15,详细说明本发明各个实施例公开的技术方案。
本发明实施例公开一种形成半导体结构的方法,该半导体结构例如可以用于形成GAA-FET或者3D NAND的存储单元,所述方法应用于半导体工艺设备。本发明实施例涉及的半导体工艺设备包括反应腔室10和等离子体发生腔21。反应腔室10与等离子体发生腔21相互连通。其中,等离子体发生腔21用于产生等离子体,等离子体在产生之后能够被输送到反应腔室10中进而参与刻蚀工艺。
请参考图1,本发明实施例公开的形成半导体结构的方法包括:
S101、对半导体叠层结构002执行第一刻蚀工艺,以形成多个相互间隔的鳍形(Fin)结构023。
半导体叠层结构002例如可以在化学气相沉积腔室内通过沉积工艺形成于衬底001上,其中,半导体叠层结构002包括交替堆叠的至少一个第一半导体层021和至少一个第二半导体层022。S101完成后形成的结构如图2所示,各个鳍形结构023均由每一层第一半导体层021的一部分和每一层第二半导体层022的一部分交替堆叠而成,也就是说,鳍形结构023包括第一半导体层021的一部分和第二半导体层022的一部分。在执行第一刻蚀工艺时,使等离子体发生腔21与反应腔室10之间间隔第一间距。可选地,多个鳍形结构023可以在衬底001延伸方向上间隔分布。该第一刻蚀工艺例如可以是各向异性刻蚀工艺,通过向反应腔室10的下电极施加射频偏压,以吸引等离子体中的带电离子在竖直方向上对半导体叠层结构002进行刻蚀,从而形成垂直度高且侧壁平直的鳍形结构023。
S102、对鳍形结构023执行第二刻蚀工艺,以选择性地刻蚀第一半导体层021与第二半导体层022中的一者的至少部分。
S102完成后形成的结构如图3所示,S102是在S101的基础之上进一步进行刻蚀,在执行第二刻蚀工艺时,使等离子体发生腔21与反应腔室10之间间隔第二间距。在本发明实施例中,第二间距大于第一间距。该第二刻蚀工艺例如可以是各向同性刻蚀工艺,不向下电极施加射频偏压,在图3的示例中,第二半导体层022相对于第一半导体层021具有高刻蚀选择比,从而实现对第二半导体层022的横向刻蚀。
如上文所述,等离子体发生腔21与反应腔室10之间具有一定的距离,在等离子体发生腔21产生等离子体后,等离子体需要经过一段距离的传输才能进入到反应腔室10中。等离子体包括高能电子、带电离子、自由基(自由基呈中性而不带电)等活性物质。由于带电离子的寿命(约微秒量级)小于自由基的寿命(约毫秒量级),在等离子体朝向反应腔室10运动的过程中,等离子体的运动距离越长,越多的带电离子因复合而消失,进而会导致自由基的浓度较大,相应地,等离子体的运动距离越短,因复合而消失的带电离子较少,会导致自由基的浓度较小。
由此可知,本发明实施例公开的形成半导体结构的方法,通过调整等离子体发生腔21与反应腔室10之间的距离,从而调整等离子体的传输距离大小,最终达到调节等离子体中自由基的浓度的目的。自由基的浓度不同则能够适应不同的刻蚀工艺达到不同的刻蚀效果。在此种情况下,在对半导体叠层结构002实施需要不同的自由基的浓度的等离子体刻蚀工艺时,只需要调整等离子体发生腔21与反应腔室10之间的间距即可,无需为了进行不同的刻蚀工艺而需要更换不同的工艺腔室,也就不会出现由此导致的刻蚀产能较低的问题。
在本发明实施例中,第一刻蚀工艺和第二刻蚀工艺由于对自由基的浓度需求不同,因此配方不同,进而导致第一刻蚀工艺与第二刻蚀工艺的种类不同。本发明实施例不限制第一刻蚀工艺和第二刻蚀工艺的具体种类,只要是需要不同浓度的自由基作为刻蚀介质的刻蚀工艺均可。例如,第一刻蚀工艺可以是各向异性刻蚀工艺,第二刻蚀工艺可以是各向同性刻蚀工艺。
半导体叠层结构002包括交替堆叠的第一半导体层021和第二半导体层022。第一半导体层021和第二半导体层022的种类可以有多种,只需要通过不同的浓度的自由基进行刻蚀的不同材料均可。例如,第一半导体层021可以为氧化硅,第二半导体层022可以为氮化硅;或者第一半导体层021可以为Si,第二半导体层022可以为SiGe。第二刻蚀工艺可以选择性地刻蚀第一半导体层021和第二半导体层022中一者的至少部分,例如从Si和SiGe的叠层结构中选择性地去除SiGe,以形成GAA-FET,或者是从氮化硅和氧化硅的叠层结构中选择性地去除氮化硅,以形成3D NAND的存储单元。
在一些可选实施方式中,第一半导体层021为氧化硅层,第二半导体层022为氮化硅层,第二刻蚀工艺所采用的工艺气体可以包括含氟气体和含氧气体,可选地,工艺气体中的氟元素和工艺气体中的氧元素的含量比值范围可以为0.1~2,含氧气体例如可以是氮氧化物、碳氧化物、氧气等。含氟气体可以是CF4、C3F6、C4F8、NF3和SF6中的至少一种。在该工艺气体中,含氟气体为主刻蚀气体,氟元素与硅元素反应生成可挥发产物SiF4,以实现刻蚀;含氧气体为辅刻蚀气体,氧元素可以抑制氟元素与氧化硅层发生反应,以提升氮化硅相对于氧化硅的刻蚀选择比。在一些可选实施方式中,第二刻蚀工艺所采用的工艺气体可以不包含氢元素,这是因为,本发明的发明人发现在刻蚀过程中,工艺气体中含有氢元素会导致产生不可挥发的聚合物沉积在氧化硅和氮化硅层表面,以阻碍刻蚀的进一步进行,降低了刻蚀速率,且在一定程度上降低了氮化硅相对于氧化硅的刻蚀选择比。
本发明实施例不限制进行第一刻蚀工艺和第二刻蚀工艺需要的工艺气体的具体种类。更具体地,在进行第二刻蚀工艺时,反应腔室10的压力可以为0至2 Torr,反应腔室10的上电极射频功率范围可以为50至3000W,不施加下电极射频功率。在一个具体实施例中,第二刻蚀工艺所采用的工艺气体包括CF4和O2,CF4与O2的比值范围为0.1~1,第二刻蚀工艺完成后所得到的电镜图如图4所示,实现了氮化硅层相对于氧化硅层的选择性刻蚀。
从图4可以看出,在刻蚀氮化硅的同时,外侧氧化硅也存在一定的损耗,呈圆弧状,为了进一步提升氮化硅层相对于氧化硅层的刻蚀选择比,在一些可选实施方式中,在第二刻蚀工艺所采用的工艺气体还可以包括含氮气体,其中,工艺气体中的氟元素与工艺气体中的氮元素的含量比值可以大于1。本发明的发明人发现,当辅刻蚀气体同时包括氮元素和氧元素时,氧元素和氮元素会结合生成NxOy,该物质能够进一步促进对氮化硅层的刻蚀。进一步地,所述的氟元素与所述的氮元素的含量比值可以大于2且小于10。
在一个具体实施例中,第二刻蚀工艺所采用的工艺气体可以包括CF4、O2和N2,CF4与O2的比值范围可以为0.1~1,CF4与N2的比值可以大于0.5,更优选地,CF4与N2的比值范围可以为0.1~1,第二刻蚀工艺完成后所得到的电镜图如图5所示。可以清楚地看到,刻蚀凹陷的氮化硅层的侧壁平滑,刻蚀均匀性好,外侧氧化硅层的轮廓平直,在第二刻蚀工艺所采用的工艺气体中增加了含氮气体的情况下,显著提升了氮化硅层相对于氧化硅层的刻蚀选择比,在刻蚀氮化硅层的同时保证氧化硅层的损失极低。需要说明的是,本文中气体之间的比值指的是体积比值或流量比值。
在进一步可选的方案中,如图7所示,本发明实施例公开的半导体工艺设备还可以包括过滤隔板40,本发明实施例公开的方法还可以包括:在执行第一刻蚀工艺时,使过滤隔板40运动至反应腔室10之外,在此种情况下,输入到反应腔室10中的等离子体的各种离子均可以参与刻蚀。在执行第二刻蚀工艺时,使过滤隔板40运动至反应腔室10内,过滤隔板40用于所产生的等离子体中的带电离子通过,即阻隔带电离子到达半导体叠层结构002的表面。在此种情况下,由于过滤隔板40将等离子体中的带电离子过滤掉,从而使得等离子体中不带电的自由基穿过过滤隔板40而参与第二刻蚀工艺,从而实现更好的各向同性刻蚀效果。具体地,过滤隔板40设有贯通孔41,由于带电离子的寿命小于自由基,带电离子在穿过贯通孔41时会延长其路径,使得带电离子湮灭;由于自由基的寿命较长,碰撞到过滤隔板40的非贯通孔区域的自由基也可以通过不断运动而穿过贯通孔41并参与第二刻蚀工艺。
在本发明实施例中,过滤隔板40还可以接地或被施加有一定的电压,从而使得等离子体在通过过滤隔板40的过程中,等离子体中的带电离子则会被吸附在过滤隔板40上复合而无法通过过滤隔板40,从而更好地实现对带电离子过滤的目的。
请再次参考图6,本发明实施例公开一种等离子体发生装置20,所公开的等离子体发生装置20用于与反应腔室10配合。等离子体发生装置20包括等离子体发生腔21和等离子体输送管22。等离子体发生腔21用于产生等离子体。等离子体输送管22的一端与等离子体发生腔21连通,等离子体输送管22的另一端用于与反应腔室10连通。在具体的工作过程中,等离子体发生腔21能够产生等离子体,等离子体能够通过等离子体输送管22而被输送到反应腔室10中以进行相应的刻蚀工艺。
在本发明实施例中,等离子体输送管22的长度可调,以使等离子体发生腔21靠近或远离反应腔室10。在此种情况下,等离子体输送管22的长度能够调节,从而能够改变等离子体发生腔21与反应腔室10之间的间距(例如第一间距、第二间距),最终能够调节被输送到反应腔室10之内自由基的浓度来适应不同种类的刻蚀工艺。由此可见,本发明实施例公开的等离子体发生装置20则能够实现自由基的浓度调节,从而使得反应腔室10进行不同种类的刻蚀工艺,无需在工艺进行中更换不同的反应腔室10,这无疑有利于提升刻蚀产能。
实现等离子体输送管22的长度可调的结构有多种,本发明实施例不限制等离子体输送管22的具体结构。在一种可选的实施例中,等离子体输送管22可以包括波纹管以及涂覆在波纹管的内壁上的石英涂层或氧化铝层,波纹管能够伸缩从而改变等离子体输送管22的长度。波纹管的第一端口可以与等离子体发生腔21密封对接,波纹管的第二端口用于与反应腔室10连通。
在其它的实施例中,如图8所示,等离子体输送管22可以包括至少两个输送管段01,相邻的两个输送管段01的一者套设于另一者之外,且可相对移动。位于等离子体输送管22的一端的输送管段01可以与等离子体发生腔21连通,位于等离子体输送管22的另一端的输送管段01用于与反应腔室10连通,等离子体输送管22可通过相邻的两个输送管段01之间的相对滑动而适应性伸缩。在具体使用的过程中,相邻的两个输送管段01之间发生相对滑动,从而改变整个等离子体输送管22的长度,等离子体输送管22的长度变化,则改变了等离子体被输送的距离,达到调节等离子体中自由基的浓度的目的。
在等离子体输送管22包括至少两个输送管段01的实施例中,相邻的两个输送管段01嵌套的部分之间可以形成环状间隙02,如图8所示。在工艺过程中,等离子体可能会通过环状间隙02而逃逸,基于此,可以对环状间隙02的长度(即在等离子体输送管22的长度方向)以及环状间隙02的宽度进行设计,使得等离子体一旦进入环状间隙02,会在顺着环状间隙02逃逸的过程中发生湮灭,从而能够避免等离子体通过环状间隙02而逃逸到等离子体输送管22之外。当然,本领域技术人员可以对环状间隙02的尺寸(即长度和宽度)进行设计以使得环状间隙02虽然连通等离子体输送管22的内部与外部环境,但是环状间隙02能够成为使得等离子体能发生湮灭的湮灭间隙,从而能够缓解等离子体逃逸的现象发生。
在环状间隙02连通等离子体输送管22的内部与外部环境的情况下,工艺气体也会通过环状间隙02往外泄露,为了避免对外部环境造成不良影响,在进一步可选的方案中,如图9所示,本发明实施例公开的等离子体发生装置20还可以包括密封罩体25,密封罩体25密封罩设在等离子体输送管22之外,等离子体输送管22穿过密封罩体25,且与密封罩体25滑动密封。当然,密封罩体25与等离子体输送管22之间可以滑动配合,以避免对等离子体输送管22的伸缩产生影响。
环状间隙02内可以不设置密封件。当然,为了更好地防止等离子体和工艺气体逃逸,在进一步的技术方案中,如图10至图12所示,本发明实施例公开的等离子体发生装置20还可以包括密封圈03,密封圈03设置在相邻的两个输送管段01之间,具体地,密封圈03设置在相邻的两个输送管段01形成的环状间隙02中。具体地,组成等离子体输送管22的多个输送管段01中,所有相邻的两个输送管段01嵌套形成的环状间隙02中均可以设置密封圈03。密封圈03能够封堵环状间隙02,从而更好地阻止等离子体和工艺气体通过。密封圈03可以跟随相邻的两个输送管段01中的一个相对于另一个滑动,从而实现密封环状间隙02的同时,还能够适应等离子体输送管22在伸缩过程中相邻的两个输送管段01之间发生的相对移动。
密封圈03的种类可以有多种,本发明实施例不限制密封圈03的具体种类。在一种可选的方案中,密封圈03可以为磁流体密封圈。如图10所示,磁流体密封圈可以包括第一磁环031、第二磁环032和磁流体033,第一磁环031和第二磁环032均套于位于内侧的输送管段01上,且间隔分布。第一磁环031和第二磁环032相对的端部的磁极相反,且磁流体033被约束在第一磁环031、第二磁环032、位于内侧的输送管段01的外壁与位于外侧的输送管段01的内壁围成的空间内,并分别与位于内侧的输送管段01的外壁和位于外侧的输送管段01的内壁密封配合,从而实现对环状间隙02的密封。在此实施例中,磁流体密封圈不但能够发挥密封功能,而且还能够避免与输送管段01产生摩擦,也就能够避免摩擦产生的颗粒落入等离子体输送管22中的情况发生,进而能够避免颗粒落入等离子体输送管22后进入反应腔室10而污染反应腔室10的现象发生,能够较好地确保工艺效果。
为了避免磁流体密封圈受外部环境的磁场的干扰或避免磁流体密封圈的磁场影响外部环境,在进一步可选的方案中,如图11所示,本发明实施例公开的等离子体发生装置20还可以包括磁隔离罩体24,等离子体输送管22穿过磁隔离罩体24,磁隔离罩体24罩设在磁流体密封圈对应的区域之外。在此种情况下,磁隔离罩体24能够发挥隔离磁场的作用,从而能够避免磁场干扰。在此种情况下,磁隔离罩体24可以与等离子体输送管22滑动配合,从而能够不影响等离子体输送管22的伸缩。
如上文所述,密封圈03的种类可以有多种,具体地,密封圈03也可以为普通的密封圈,例如,密封圈03可以是O型密封圈、V型密封圈等,请参考图12,在一种可选的方案中,密封圈可以为Y型密封圈,Y型密封圈为一体式结构,且包括内密封唇034、外密封唇035和基部036,内密封唇034和外密封唇035的第一端均固定于基部036上,内密封唇034和外密封唇035的第二端可以分别向远离基部036,且相互远离的方向延伸。外密封唇035与位于外侧的输送管段01的内壁密封配合,内密封唇034与位于内侧的输送管段01的外壁密封配合。在此种情况下,内密封唇034和外密封唇035分别与相邻的两个输送管段01密封配合从而实现密封。与此同时,内密封唇034、外密封唇035之间形成沟槽,从而能够收集密封圈03与输送管段01在相对滑动过程中由于摩擦产生的颗粒,以缓解颗粒可能落入等离子体输送管22中的现象。
在本发明实施例中,在相邻的两个输送管段01中,位置较高的输送管段01可以套于位置较低的输送管段01之外。在此种情况下,相邻的两个输送管段01形成的环状间隙02则位于位置较低的输送管段01之外,此时即便存在摩擦产生的颗粒,则颗粒在重力的作用下容易落入环状间隙02中,而不容易落入位置较低的输送管段01中而被输送到反应腔室10中。
等离子体输送管22为输送等离子体的管路,因此可以采用较适合输送等离子体的材料制备。可选地,等离子体输送管22可以是石英材料制成。在等离子体输送管22包括多个输送管段01的情况下,输送管段01可以是石英管。或者,输送管段01可以为金属管,且金属管的内壁可以涂覆有氧化铝层或石英材料层。本发明实施例不限制输送管段01的具体材质。
为了使得设备更加自动化,本发明实施例公开的等离子体发生装置20还可以包括第一驱动机构23,第一驱动机构23的一端可以连接于等离子体发生腔21中,第一驱动机构23的另一端用于连接反应腔室10,第一驱动机构23用于驱动等离子体发生腔21靠近或远离反应腔室10。在此种情况下,第一驱动机构23能够驱动等离子体发生腔21相对于反应腔室10移动,从而靠近或远离反应腔室10。在此过程中,等离子体输送管22可以跟随着发生伸缩,从而实现其长度可调。第一驱动机构23可以是液压伸缩件、气压伸缩件、直线电机等,本发明实施例不限制第一驱动机构23的具体种类。
基于本发明实施例公开的等离子体发生装置,如图6所示,本发明实施例进一步公开一种半导体工艺设备,所公开的半导体工艺设备包括反应腔室10和上文任一项实施例所述的等离子体发生装置20,其中,等离子体发生腔21通过等离子体输送管22与反应腔室10连通。
为了确保刻蚀质量,进一步隔离等离子体中的带电离子以提升各向同性刻蚀的效果,基于此,请参考图7,本发明实施例公开的半导体工艺设备还可以包括过滤隔板40,反应腔室10具有内腔11,过滤隔板40设置在内腔11,过滤隔板40还可以接地或施加电压。过滤隔板40设置在内腔11中,从而将内腔11分隔成第一子空间101和第二子空间102,第一子空间101位于第二子空间102的上方。第二子空间102内设置承载座30。形成有半导体叠层结构002的衬底001放置在承载座30上,从而处于第二子空间102之内。
第一子空间101与等离子体输送管22连通,等离子体输送管22输送的等离子体会进入到第一子空间101中,等离子体会穿过过滤隔板40,等离子体中带电离子会被过滤隔板40过滤掉而不会进入到第二子空间102中,自由基由于不带电,因此能够穿过过滤隔板40而进入到第二子空间102并参与刻蚀。在此种情况下,能够确保尽可能高的自由基浓度,以提升各向同性刻蚀的效果。
可选地,过滤隔板40开设有多个间隔分布的贯通孔41,以供自由基通过。多个贯通孔41可以均匀分布,也可以不均匀分布,本发明实施例不作限制。当然,多个贯通孔41可以以行列方式分布,也可以呈多圈分布,本发明实施例不限制贯通孔的具体分布方式。当然,贯通孔41可以是直孔,也可以是弯曲孔,本发明实施例不作限制。当然,在贯通孔41为弯曲孔的情况下,带电离子通过弯曲孔需要更长的路径,能够更好地过滤带电离子,如图15所示。
在本发明实施例中,过滤隔板40可以固定在内腔11中,也可以活动地设于内腔11中。当然,在其它的刻蚀场景中,例如各向异性刻蚀场景,需要带电离子对半导体叠层结构002进行刻蚀,基于此,如图13所示,本发明实施例公开的半导体工艺设备还可以包括隔板存储腔60和第二驱动机构50。其中,隔板存储腔60位于反应腔室10的侧面,且与反应腔室10连通。具体地,隔板存储腔60和反应腔室10在水平面内依次分布。过滤隔板40设置于第二驱动机构50的承载臂上,第二驱动机构50用于在隔板存储腔60与反应腔室10之间传输过滤隔板40。当需要带电离子的刻蚀场景,第二驱动机构50将过滤隔板40置于隔板存储腔60中,当不需要带电离子的刻蚀场景,第二驱动机构50将过滤隔板40置于反应腔室10中。
在过滤隔板40处于反应腔室10内时,过滤隔板40将内腔11分隔成第一子空间101和第二子空间102,以阻隔所产生的等离子体中的带电离子通过。如图13所示,在过滤隔板40处于隔板存储腔60内时,过滤隔板40不会分隔内腔11,在此种情况下,从等离子体输送管22进入到内腔11中的等离子体中的带电离子不再受到过滤隔板40的过滤。
第二驱动机构50设于反应腔室10上,也可以设于隔板存储腔60上,第二驱动机构50能够驱动过滤隔板40在反应腔室10与隔板存储腔60之间切换。此种结构设计能够提高半导体工艺设备的自动化。当然,过滤隔板40可以活动地设于反应腔室10或隔板存储腔60之内,可以通过操作人员手动的方式实现对其位置的切换操作。
在本发明实施例中,贯通孔41可以是直孔,也可以是弯曲孔,本发明实施例不限制贯通孔41的具体形状。
为了提高过滤效果,本发明实施例中的过滤隔板40可以为至少两个,相应地,第二驱动机构50也可以为至少两个,每个过滤隔板40与相应的第二驱动机构50相连,且可在相应的第二驱动机构50的驱动下在隔板存储腔60和反应腔室10之间切换。在此种情况下,至少两个过滤隔板40叠置,从而能够使得从第一子空间101中输入的等离子体会经过多道过滤,进而使得等离子体中的带电离子更好地过滤掉。由此可知,在过滤隔板40为多个的情况下,通过调整在反应腔室10内的过滤隔板40的数量,从而能够进一步过滤带电离子。
在本发明实施例中,每个过滤隔板40均设置多个贯通孔41,至少两个第二驱动机构50分别驱动相对应的过滤隔板40在反应腔室10中的位置,以调节至少两个过滤隔板40的贯通孔41的重合面积。例如,在具体的调节过程中,每个过滤隔板40可以通过相应的第二驱动机构50驱动。在此种情况下,第二驱动机构50能够使得过滤隔板40的贯通孔41可以完全重合、部分重合或不重合。当然,在不重合的情况下,等离子体从一个过滤隔板40的贯通孔41进入到其与相邻的另一个过滤隔板40之间的缝隙后,接着再进入到另一个过滤隔板40的贯通孔41中。在此实施例中,第二驱动机构50能够调节各自对应的过滤隔板40的位置,从而达到调节过滤隔板40上的贯通孔41的重合面积的目的。例如,可以通过各个第二驱动机构50旋转相应的角度,以调节贯通孔的重合程度;或者可以使各个第二驱动机构50旋转相同的角度,例如承载过滤隔板40的各个托盘均设置在同一旋转轴上,其中一个或多个托盘沿径向方向伸出或缩回一定距离,以调节贯通孔的重合程度。
在此种情况下,等离子体在通过过滤隔板40,且带电离子被过滤隔板40吸附而过滤掉的情况下,自由基会由于过滤隔板40之间的重合面积不同而与过滤隔板40之间发生不同程度的碰撞,进而使得自由基的活性不同,自由基在通过过滤隔板40的过程中,发生碰撞的次数越多,活性逐渐下降,并且发生碰撞的次数过多,会导致部分自由基到达寿命而被湮灭,从而影响通过过滤隔板40的自由基数量,自由基的活性和数量则导致刻蚀速率不同。具体而言,自由基的活性越低数量越少,刻蚀速率越小,反之,自由基的活性越高数量越多,刻蚀速率越大。贯通孔41的重合面积越小,自由基在穿过过滤隔板40的过程中发生碰撞就越多,进而导致自由基的活性则越低数量越少,反之,自由基在穿过过滤隔板40的过程中发生碰撞越少,进而自由基的活性则相对较高数量较多。
由此可知,本发明实施例中,通过调节过滤隔板40相对位置,从而能够调节过滤隔板40的贯通孔41的重合面积,进而能够通过调节自由基的活性和数量,进而达到调节刻蚀速率的目的。
进一步地,本发明实施例公开的半导体工艺设备还可以包括控制器。控制器包括至少一个存储器和至少一个处理器。存储器中存储有计算机程序,计算机程序被处理器执行时实现上文实施例所述的方法。
在其它的实施例中,半导体工艺设备还可以包括控制器,控制器用于根据半导体工艺设备所要执行的工艺步骤调节等离子体输送管22的长度。具体地,控制器可以控制第一驱动机构23,进而使得第一驱动机构23驱动等离子体发生腔21移动,从而使得等离子体发生腔21靠近或远离反应腔室10,此过程中,等离子体输送管22会适应性伸缩,达到间接调节等离子体输送管22的长度的目的。
在本发明实施例中,半导体工艺设备还可以包括控制器,控制器用于在半导体工艺设备执行各向异性刻蚀工艺时,使等离子体发生腔21与反应腔室10之间间隔第一间距;控制器还用于在半导体工艺设备执行各向同性刻蚀工艺时,使等离子体发生腔21与反应腔室10之间间隔第二间距,第二间距大于第一间距。等离子体发生腔21与反应腔室10之间的距离变化,实质改变的是等离子体输送管22的长度,最终实现等离子体的输送距离的改变。
在其它实施例中,半导体工艺设备还可以包括控制器,控制器用于在半导体工艺设备执行各向异性刻蚀工艺时,控制第二驱动机构50以使过滤隔板40置于隔板存储腔60内;控制器还用于在半导体工艺设备执行各向同性刻蚀工艺时,控制第二驱动机构50以使过滤隔板40置于反应腔室10内。
本发明上文实施例中重点描述的是各个实施例的不同,各个实施例的不同的优化特征只要不矛盾,均可以组合形成更优的实施例,考虑到行文简洁,在此则不再赘述。
上面结合附图对本发明的实施例进行了描述,但是本发明并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本发明的启示下,在不脱离本发明宗旨和权利要求所保护的范围情况下,还可做出很多形式,均属于本发明的保护之内。

Claims (22)

1.一种形成半导体结构的方法,所述方法应用于半导体工艺设备,所述半导体工艺设备包括相互连通的等离子体发生腔(21)和反应腔室(10),其特征在于,所述方法包括:
对半导体叠层结构(002)执行第一刻蚀工艺,以形成多个相互间隔的鳍形结构(023);其中,所述半导体叠层结构(002)包括交替堆叠的至少一个第一半导体层(021)和至少一个第二半导体层(022);在执行所述第一刻蚀工艺时,使所述等离子体发生腔(21)与所述反应腔室(10)之间间隔第一间距;
对所述鳍形结构(023)执行第二刻蚀工艺,以选择性地刻蚀所述第一半导体层(021)与所述第二半导体层(022)中的一者的至少部分,在执行所述第二刻蚀工艺时,使所述等离子体发生腔(21)与所述反应腔室(10)之间间隔第二间距,所述第二间距大于所述第一间距。
2.根据权利要求1所述的方法,其特征在于,所述半导体工艺设备还包括过滤隔板(40),所述方法还包括:
在执行所述第一刻蚀工艺时,使所述过滤隔板(40)运动至所述反应腔室(10)之外;
在执行所述第二刻蚀工艺时,使所述过滤隔板(40)运动至所述反应腔室(10)内,所述过滤隔板(40)用于阻隔所产生的等离子体中的带电离子通过。
3.根据权利要求1所述的方法,其特征在于,所述第一刻蚀工艺为各向异性刻蚀工艺,所述第二刻蚀工艺为各向同性刻蚀工艺。
4.根据权利要求1所述的方法,其特征在于,所述第一半导体层(021)为氧化硅层,所述第二半导体层(022)为氮化硅层,所述第二刻蚀工艺选择性地刻蚀所述氮化硅层的至少部分。
5.根据权利要求4所述的方法,其特征在于,所述第二刻蚀工艺所采用的工艺气体包括含氟气体和含氧气体,且所述工艺气体中的氟元素与所述工艺气体中的氧元素的含量比值范围为0.1至2。
6.根据权利要求5所述的方法,其特征在于,所述第二刻蚀工艺所采用的工艺气体还包括含氮气体,且所述工艺气体中的氟元素与所述工艺气体中的氮元素的含量比值大于1。
7.根据权利要求6所述的方法,其特征在于,所述氟元素与所述氮元素的含量比值大于2且小于10。
8.根据权利要求5至7中任一项所述的方法,其特征在于,所述第二刻蚀工艺所采用的工艺气体不包含氢元素;或者,
在进行所述第二刻蚀工艺时,所述反应腔室(10)内的压力为0至2 Torr;或者,
在进行所述第二刻蚀工艺时,所述反应腔室(10)的上电极射频功率范围为50至3000W;或者,
所述含氟气体包括CF4、C3F6、C4F8、NF3和SF6中的至少一种,所述含氧气体包括O2,所述工艺气体还包括含氮气体,所述含氮气体包括N2
9.一种等离子体发生装置,用于与反应腔室(10)配合,其特征在于,所述等离子体发生装置(20)包括:
等离子体发生腔(21),用于产生等离子体;
等离子体输送管(22),所述等离子体输送管(22)的一端与所述等离子体发生腔(21)连通,所述等离子体输送管(22)的另一端用于与所述反应腔室(10)连通,所述等离子体输送管(22)的长度可调,以使所述等离子体发生腔(21)靠近或远离所述反应腔室(10)来调节被输送到所述反应腔室(10)之内的自由基的浓度。
10.根据权利要求9所述的等离子体发生装置,其特征在于,所述等离子体输送管(22)包括至少两个输送管段(01),相邻的两个所述输送管段(01)中一者套设于另一者之外,且可相对移动,位于所述等离子体输送管(22)的一端的所述输送管段(01)与所述等离子体发生腔(21)连通,位于所述等离子体输送管(22)的另一端的所述输送管段(01)用于与所述反应腔室(10)连通,所述等离子体输送管(22)可通过相邻的两个所述输送管段(01)之间的相对滑动而适应性伸缩。
11.根据权利要求10所述的等离子体发生装置,其特征在于,在相邻的两个所述输送管段(01)中,位置较高的所述输送管段(01)套于位置较低的所述输送管段(01)之外。
12.根据权利要求10所述的等离子体发生装置,其特征在于,所述等离子体发生装置(20)还包括:
密封圈(03),所述密封圈(03)设置在相邻的两个所述输送管段(01)之间,所述密封圈(03)能够跟随相邻的两个所述输送管段(01)中的一个相对于另一个滑动;和/或,
密封罩体(25),所述密封罩体(25)密封罩设在所述等离子体输送管(22)之外,所述等离子体输送管(22)穿过所述密封罩体(25),且与所述密封罩体(25)滑动密封。
13.根据权利要求9至12中任一项所述的等离子体发生装置,其特征在于,所述等离子体发生装置(20)还包括第一驱动机构(23),所述第一驱动机构(23)的一端连接于所述等离子体发生腔(21),所述第一驱动机构(23)的另一端用于连接所述反应腔室(10),所述第一驱动机构(23)用于驱动所述等离子体发生腔(21)靠近或远离所述反应腔室(10)。
14.一种半导体工艺设备,其特征在于,包括:
反应腔室(10);
权利要求9至13中任一项所述的等离子体发生装置(20),所述等离子体发生腔(21)通过所述等离子体输送管(22)与所述反应腔室(10)连通。
15.根据权利要求14所述的半导体工艺设备,其特征在于,所述半导体工艺设备还包括:
过滤隔板(40),用于阻隔所产生的等离子体中的带电离子通过,所述过滤隔板(40)开设有供等离子体中的自由基穿过的贯通孔(41);
隔板存储腔(60),位于所述反应腔室(10)侧面且与所述反应腔室(10)连通;
第二驱动机构(50),所述过滤隔板(40)与所述第二驱动机构(50)相连,所述第二驱动机构(50)用于在所述隔板存储腔(60)与所述反应腔室(10)之间传输所述过滤隔板(40)。
16.根据权利要求15所述的半导体工艺设备,其特征在于,所述过滤隔板(40)为至少两个,所述第二驱动机构(50)为至少两个,每个所述过滤隔板(40)与相应的所述第二驱动机构(50)相连,且可在相应的所述第二驱动机构(50)的驱动下在所述隔板存储腔(60)和所述反应腔室(10)之间切换。
17.根据权利要求16所述的半导体工艺设备,其特征在于,每个所述过滤隔板(40)均设置有多个所述贯通孔(41);至少两个的所述第二驱动机构(50)分别调节相对应的所述过滤隔板(40)在所述反应腔室(10)中的位置,以调节至少两个所述过滤隔板(40)的所述贯通孔(41)的重合面积。
18.根据权利要求15所述的半导体工艺设备,其特征在于,所述贯通孔(41)为弯曲孔或直孔。
19.根据权利要求14至18中任一项所述的半导体工艺设备,其特征在于,所述半导体工艺设备还包括控制器,所述控制器包括至少一个存储器和至少一个处理器,所述存储器中存储有计算机程序,所述计算机程序被所述处理器执行时实现权利要求1至7中任一项所述的方法。
20.根据权利要求14至18中任一项所述的半导体工艺设备,其特征在于,所述半导体工艺设备还包括控制器,所述控制器用于根据所述半导体工艺设备所要执行的工艺步骤调节所述等离子体输送管(22)的长度。
21.根据权利要求20所述的半导体工艺设备,其特征在于,所述控制器用于在所述半导体工艺设备执行各向异性刻蚀工艺时,使所述等离子体发生腔(21)与所述反应腔室(10)之间间隔第一间距;所述控制器还用于在所述半导体工艺设备执行各向同性刻蚀工艺时,使所述等离子体发生腔(21)与所述反应腔室(10)之间间隔第二间距,所述第二间距大于所述第一间距。
22.根据权利要求15至18中任一项所述的半导体工艺设备,其特征在于,所述半导体工艺设备还包括控制器,所述控制器用于在所述半导体工艺设备执行各向异性刻蚀工艺时,控制所述第二驱动机构(50)以使所述过滤隔板(40)置于所述隔板存储腔(60)内;所述控制器还用于在所述半导体工艺设备执行各向同性刻蚀工艺时,控制所述第二驱动机构(50)以使所述过滤隔板(40)置于所述反应腔室(10)内。
CN202410116211.5A 2024-01-26 2024-01-26 形成半导体结构的方法、等离子体发生装置及半导体工艺设备 Active CN117650047B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410116211.5A CN117650047B (zh) 2024-01-26 2024-01-26 形成半导体结构的方法、等离子体发生装置及半导体工艺设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410116211.5A CN117650047B (zh) 2024-01-26 2024-01-26 形成半导体结构的方法、等离子体发生装置及半导体工艺设备

Publications (2)

Publication Number Publication Date
CN117650047A CN117650047A (zh) 2024-03-05
CN117650047B true CN117650047B (zh) 2024-05-17

Family

ID=90045413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410116211.5A Active CN117650047B (zh) 2024-01-26 2024-01-26 形成半导体结构的方法、等离子体发生装置及半导体工艺设备

Country Status (1)

Country Link
CN (1) CN117650047B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102481536A (zh) * 2009-03-24 2012-05-30 泰克纳等离子***公司 用于纳米粉体的合成和材料加工的等离子体反应器
CN105556643A (zh) * 2013-09-17 2016-05-04 应用材料公司 用于利用循环蚀刻工艺对蚀刻停止层进行蚀刻的方法
CN110993479A (zh) * 2019-12-04 2020-04-10 北京北方华创微电子装备有限公司 远程等离子体源产生装置及半导体加工设备
CN111725099A (zh) * 2020-06-15 2020-09-29 北京北方华创微电子装备有限公司 半导体工艺设备
CN116741630A (zh) * 2023-08-14 2023-09-12 北京北方华创微电子装备有限公司 干法刻蚀方法和半导体工艺设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101333112B1 (ko) * 2007-03-29 2013-11-26 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
JP5782226B2 (ja) * 2010-03-24 2015-09-24 東京エレクトロン株式会社 基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102481536A (zh) * 2009-03-24 2012-05-30 泰克纳等离子***公司 用于纳米粉体的合成和材料加工的等离子体反应器
CN105556643A (zh) * 2013-09-17 2016-05-04 应用材料公司 用于利用循环蚀刻工艺对蚀刻停止层进行蚀刻的方法
CN110993479A (zh) * 2019-12-04 2020-04-10 北京北方华创微电子装备有限公司 远程等离子体源产生装置及半导体加工设备
CN111725099A (zh) * 2020-06-15 2020-09-29 北京北方华创微电子装备有限公司 半导体工艺设备
CN116741630A (zh) * 2023-08-14 2023-09-12 北京北方华创微电子装备有限公司 干法刻蚀方法和半导体工艺设备

Also Published As

Publication number Publication date
CN117650047A (zh) 2024-03-05

Similar Documents

Publication Publication Date Title
US11742189B2 (en) Multi-zone reactor, system including the reactor, and method of using the same
KR102460164B1 (ko) 에칭 방법
JP5211450B2 (ja) 基板処理装置、基板処理方法及び記憶媒体
KR100980525B1 (ko) 플라즈마 처리 장치
US20180102256A1 (en) SELECTIVE SiN LATERAL RECESS
JP5597463B2 (ja) 基板処理装置及び基板処理方法
US11658036B2 (en) Apparatus for processing substrate
KR102320085B1 (ko) 반도체 장치의 제조 방법
KR101534886B1 (ko) 다중-영역 프로세싱 시스템 및 헤드
WO2014168096A1 (ja) 回転型セミバッチald装置およびプロセス
US11417534B2 (en) Selective material removal
JP6230898B2 (ja) エッチング方法
KR20120120454A (ko) 에칭을 위한 방법 및 장치
KR20200105449A (ko) 기판 처리 방법 및 기판 처리 장치
US20130008604A1 (en) Method and apparatus for enhancing flow uniformity in a process chamber
TWI806915B (zh) 半導體加工設備
US11098404B2 (en) Multi-station chamber lid with precise temperature and flow control
CN117650047B (zh) 形成半导体结构的方法、等离子体发生装置及半导体工艺设备
KR20170060003A (ko) 기판 처리 방법, 컴퓨터 기억 매체 및 기판 처리 시스템
JP2023545666A (ja) ケーブル牽引型輸送装置の可動ケーブルの等電位化
JP2023519708A (ja) 塩素を用いた高アスペクト比誘電体エッチング
CN109994357B (zh) 一种等离子体处理装置
TWI533389B (zh) Airtight module and exhaust method of the airtight module
TWI834075B (zh) 約束環組件、電漿處理裝置及其排氣控制方法
US20170107616A1 (en) Method of Fabricating Semiconductor Device and Method of Cleaning Processing Chamber in Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant