CN117637011A - 一种存储器验证*** - Google Patents

Abstract

本申请涉及一种存储器验证***，其属于存储器验证技术领域，包括控制模块连接存储器芯片，用于接发信号以及处理数据；器件检测模块连接控制模块，用于对存储器芯片进行工位检测；验证模块连接控制模块，用于对存储器芯片进行功能测试；指示模块连接控制模块，用于根据器件检测模块和验证模块反馈的信号进行指示；电源模块连接控制模块，用于为控制模块提供电能。本申请具有提高了对存储器芯片的测试效率的效果。

Description

一种存储器验证***

技术领域

本申请涉及存储器验证技术领域，尤其是涉及一种存储器验证***。

背景技术

存储器，又称为半导体存储芯片，是一种用来存储程度和数据信息的记忆部件；而存储器作为一种芯片，难免会存在失效的情况，因此在使用存储器之前对存储器进行检测和功能验证是必不可少的。

传统的存储器验证方式是通过ATE设备进行验证，这种方式成本较高，并且只能对单芯片进行验证，时间长，效率低；还可以通过编程器软件对存储器进行验证，这种方式成本虽然较低，但是同样只能对单芯片进行验证；因此，开发一种能够同时对多个存储器进行验证的方式是很有必要的。

发明内容

为了实现同时对多个存储器进行验证，本申请提供一种存储器验证***。

本申请提供的一种存储器验证***采用如下的技术方案：

一种存储器验证***，包括控制模块、器件检测模块、验证模块、指示模块和电源模块；

所述控制模块连接存储器芯片，用于接发信号以及处理数据；

所述器件检测模块连接所述控制模块，用于对存储器芯片进行工位检测；

所述验证模块连接所述控制模块，用于对存储器芯片进行功能测试；

所述指示模块连接所述控制模块，用于根据所述器件检测模块和所述验证模块反馈的信号进行指示；

所述电源模块连接所述控制模块，用于为所述控制模块提供电能。

本申请在一较佳示例中可以进一步配置为：所述控制模块的型号为STM32F407VGT6；所述存储器芯片的型号为S29GL01；所述控制模块的IO管脚PD0-PD15连接所述存储器芯片的管脚DQ0-DQ15；所述控制模块的IO管脚PB0-PB15连接所述存储器芯片的管脚A0-A15；所述控制模块的IO管脚PC0-PC19连接所述存储器芯片的管脚A16-A25，用于发送地址信号；所述控制模块的管脚PC12连接所述存储器芯片的管脚WE#；所述控制模块的管脚PC10连接所述存储器芯片的管脚OE#；所述控制模块的管脚PA0-PA7连接所述存储器芯片的使能端管脚；所述控制模块的管脚PE0-PE15连接所述存储器芯片的管脚RY/BY#。

本申请在一较佳示例中可以进一步配置为：所述器件检测模块连接至所述控制模块的PA11管脚；

所述器件检测模块包括检测电阻、检测电容及检测按键；所述检测电阻与所述检测电容串联于电源，且所述检测电容远离所述检测电阻的一端接地；所述检测按键并联于所述检测电容两端；

所述控制模块的PA11管脚连接至所述检测电阻和所述检测按键的公共端。

本申请在一较佳示例中可以进一步配置为：所述验证模块包括擦除单元、烧录单元和查空单元；

所述擦除模块连接至所述控制模块的A29管脚；所述烧录单元连接至所述控制模块的A30管脚；所述查空单元连接至所述控制模块的A31管脚；

所述擦除单元包括第一电阻、第一电容和第一按键；所述第一电阻和第一电容串联于电源，且所述第一电容远离所述第一电阻的一端接地；所述第一按键并联于所述第一电容两端；所述控制模块的A29管脚连接至第一电阻和第一按键的公共端；

所述烧录单元包括第二电阻、第二电容和第二按键；所述第二电阻和第二电容串联于电源，且所述第二电容远离所述第二电阻的二端接地；所述第二按键并联于所述第二电容两端；所述控制模块的A30管脚连接至第二电阻和第二按键的公共端；

所述查空单元包括第三电阻、第三电容和第三按键；所述第三电阻和第三电容串联于电源，且所述第三电容远离所述第三电阻的三端接地；所述第三按键并联于所述第三电容两端；所述控制模块的A31管脚连接至第三电阻和第三按键的公共端。

本申请在一较佳示例中可以进一步配置为：所述指示模块包括状态指示单元和结果指示单元；所述状态指示单元包括状态指示电阻和状态指示灯；所述状态指示电阻一端连接所述存储器芯片的管脚RY/BY#，另一端连接状态指示灯；所述状态指示灯远离所述状态指示电阻的一端接地；所述结果指示单元包括结果指示电阻和结果指示灯；所述结果指示灯一端连接控制模块，另一端连接结果指示电阻；所述结果指示电阻远离所述结果指示灯的一端连接电源。

本申请在一较佳示例中可以进一步配置为：还包括晶振模块；所述晶振模块连接所述控制模块，用于提供时钟信号。

本申请在一较佳示例中可以进一步配置为：还包括复位模块；所述复位模块连接所述控制模块的NRST管脚；所述复位模块包括SW5、复位开关、复位电容和复位电阻；所述SW5一端连接所述控制模块的NRST管脚，另一端连接所述复位电阻和所述复位电容的公共端；所述复位开关并联于所述复位电容两端；所述复位电阻一端连接电源，另一端连接所述复位电容和所述复位开关的公共端；所述复位电容远离所述复位电阻的一端接地。

本申请在一较佳示例中可以进一步配置为：所述控制模块内执行有下述方法：

获取存储器芯片的数量和优先级；

确定各个工位上存储器芯片的检测结果，并根据检测结果确定连接失败的存储器芯片的工位及数量；

根据连接失败的存储器芯片的数量确定处理时间；

根据处理时间和预设的验证时间阈值得到更换数量。

附图说明

图1是本申请实施例中一种存储器验证***的结构示意图。

图2是本申请实施例的存储器芯片的电路示意图。

图3-图6是本申请实施例的控制模块的电路示意图。

图7是本申请实施例的器件检测模块的电路示意图。

图8是本申请实施例的验证模块的电路示意图。

图9是本申请实施例的结果指示单元的电路示意图。

图10是本申请实施例的晶振模块的电路示意图。

图11是本申请实施例的复位模块的电路示意图。

附图标记说明：1、控制模块；2、器件检测模块；21、检测电阻；22、检测电容；23、检测按键；3、验证模块；31、擦除单元；311、第一电阻；312、第一电容；313、第一按键；32、烧录单元；321、第二电阻；322、第二电容；323、第二按键；33、查空单元；331、第三电阻；332、第三电容；333、第三按键；4、指示模块；41、状态指示单元；411、状态指示电阻；412、状态指示灯；42、结果指示单元；421、结果指示电阻；422、结果指示灯；5、电源模块；6、晶振模块；7、复位模块；71、复位开关；72、复位电容；73、复位电阻；8、调试接口模块；9、UART模块；10、存储器芯片。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的全部其他实施例，都属于本申请保护的范围。

下面结合说明书附图对本申请实施例做进一步详细描述。

本申请实施例公开一种存储器验证***。参照图1-图11，一种存储器验证***包括控制模块1、器件检测模块2、验证模块3、指示模块4、电源模块5、晶振模块6、复位模块7和串口模块；其中，控制模块1连接存储器芯片10，用于接发信号及处理数据；器件检测模块2连接控制模块1，用于对存储器芯片10进行工位检测；验证模块3连接控制模块1，用于对存储器芯片10进行功能测试；指示模块4连接控制模块1，用于根据器件检测模块2和验证模块3反馈的信号进行指示；电源模块5连接控制模块1，用于为控制模块1提供电能；晶振模块6连接控制模块1，用于提供时钟信号；复位模块7连接控制模块1，用于实现复位功能；串口模块连接控制模块1，用于与上位机进行交互；通过上述模块之间的配合，可以实现对存储器芯片10的检测，从擦除、烧录和查空三个方面对存储器芯片10的功能进行测试。

在本申请实施例中，控制模块1采用STM芯片，具体型号为STM32F407VGT6；而存储器芯片10的型号为S29GL01；本方案旨在利用控制模块1对多个存储器芯片10进行并行测试，以更小的成本，更高的效率，实现对多个存储器芯片10的功能测试。

具体地，控制模块1的IO管脚PD0-PD15连接存储器芯片10的管脚DQ0-DQ15；控制模块1的IO管脚PB0-PB15连接存储器芯片10的管脚A0-A15；控制模块1的IO管脚PC0-PC19连接存储器芯片10的管脚A16-A25，用于发送地址信号；控制模块1的管脚PC12连接存储器芯片10的管脚WE#；控制模块1的管脚PC10连接存储器芯片10的管脚OE#；控制模块1的管脚PA0-PA7连接存储器芯片10的使能端管脚；控制模块1的管脚PE0-PE15连接存储器芯片10的管脚RY/BY#；上述是针对一个存储器芯片10的管脚连接说明；如果需要对多个存储器芯片10进行并行测试时，可以使用空置的IO管脚进行配置，来控制新添加存储器芯片10的使能端即可；在控制模块1接收到开始信号后，给存储器芯片10发送相应的指令来验证器件的状态；在验证完成后，会把验证结果反馈至指示模块4中进行显示。

在完成控制模块1与存储器芯片10的连接之后，通过器件检测模块2对各个工位上的存储器芯片10进行工位检测，判断各个存储器芯片10是否出现异常情况；具体地，器件检测模块2连接至控制模块1的PA11管脚；器件检测模块2包括检测电阻21、检测电容22及检测按键23；检测电阻21与检测电容22串联于电源，且检测电容22远离检测电阻21的一端接地；检测按键23并联于检测电容22两端；控制模块1的PA11管脚连接至检测电阻21和检测按键23的公共端；通过器件检测模块2可以实现对工位上的存储器芯片10的数量的检测，然后将检测信号发送至控制模块1；控制模块1接收到检测信号后，对工位上的存储器芯片10进行操作，监控存储器芯片10的指示位，若指示位出现变化则表示存储器芯片10不存在，该工位为空，并将该信息写入控制模块1中，后续在操作时，会跳过空的工位。

在对各个工位上的存储器芯片10检测完毕之后，通过验证模块3对存储器芯片10进行验证处理；其中，验证模块3包括擦除单元31、烧录单元32和查空单元33；所述擦除单元31连接至所述控制模块1的A29管脚；所述烧录单元32连接至所述控制模块1的A30管脚；所述查空单元33连接至所述控制模块1的A31管脚。

擦除单元31包括第一电阻311、第一电容312和第一按键313；第一电阻311和第一电容312串联于电源，且第一电容312远离第一电阻311的一端接地；第一按键313并联于第一电容312两端；控制模块1的A29管脚连接至第一电阻311和第一按键313的公共端；烧录单元32包括第二电阻321、第二电容322和第二按键323；第二电阻321和第二电容322串联于电源，且第二电容322远离第二电阻321的二端接地；第二按键323并联于第二电容322两端；控制模块1的A30管脚连接至第二电阻321和第二按键323的公共端；查空单元33包括第三电阻331、第三电容332和第三按键333；第三电阻331和第三电容332串联于电源，且第三电容332远离第三电阻331的三端接地；第三按键333并联于第三电容332两端；控制模块1的A31管脚连接至第三电阻331和第三按键333的公共端。

可以理解的是，在本申请实施例中，擦除单元31、烧录单元32和查空单元33均包含有按键，因此擦除单元31、烧录单元32和查空单元33均属于按键电路；通过操作不同的按键，能够实现相应的功能；其中，擦除单元31的功能是对存储器芯片10进行擦除，当按下第一按键313，擦除单元31发送擦除指令至控制模块1，再由控制模块1执行对存储器芯片10的擦除操作；烧录单元32的功能是对存储器芯片10内部的数据进行烧录，当按下第二按键323，烧录单元32发送烧录指令至控制模块1，再由控制模块1执行对存储器芯片10的烧录操作；查空单元33的功能是检查存储器芯片10内部的数据是否为空白，当按下第三按键333，查空单元33发送查空指令，再由控制模块1执行对存储器芯片10的查空操作。

通过上述过程，可以实现对存储器芯片10的工位检测、擦除、查空和烧录等操作；而执行过上述操作后，通过指示模块4来显示操作结果；具体地，指示模块4包括状态指示单元41和结果指示单元42；状态指示单元41包括状态指示电阻411和状态指示灯412，状态指示电阻411一端连接存储器芯片10的管脚RY/BY#，另一端连接状态指示灯412；状态指示灯412远离状态指示电阻411的一端接电源；结果指示单元42包括结果指示电阻421和结果指示灯422；结果指示灯422一端连接控制模块1，另一端连接结果指示电阻421；结果指示电阻421远离结果指示灯422的一端连接电源。

在本申请实施例中，晶振模块6用于提供时钟信号；复位模块7用于实现复位功能；本方案的存储器验证***还包括调试接口模块8和UART模块9，这两个模块都是用来实现烧录程序、调试***和扩展资源等功能，同时还可以与上位机进行交互；通过一个串口调试助手，就能够改变烧录的内容，并且可以读取到存储器芯片10的内容。

在本申请实施例中，复位模块7连接控制模块1的NRST管脚；复位模块7包括SW5、复位开关71、复位电容72和复位电阻73；SW5一端连接控制模块1的NRST管脚，另一端连接复位电阻73和复位电容72的公共端；复位开关71并联于复位电容72两端；复位电阻73一端连接电源，另一端连接复位电容72和复位开关71的公共端；复位电容72远离复位电阻73的一端接地；通过复位模块7可以实现控制模块1的复位功能；这里的复位开关71是按键开关，即复位按键；而控制模块1的NRST管脚内部自带上拉电阻，因此无需单独的上拉电阻，只需要通过复位开关71接地，即可实现复位功能。

在本申请实施例中，利用本方案的存储器验证***对存储器芯片10进行检测时，先接通5V电源，然后将需要检测的芯片放入对应的测试工位，确认存储器芯片10已经接触良好之后，打开电源开关，此时存储器验证***进入待机状态；然后按下检测按钮，控制模块1会发出相应的测试指令，对所有工位的存储器芯片10进行操作，然后再回读存储器芯片10的工作状态；如果存储器芯片10出现异常情况，会有对应工位的状态指示灯412亮，表示存储器芯片10异常，同时会标记此工位，后续操作不再对此工位进行操作，直到复位键按下，清除存储器芯片10失效信息；而对于检测没有问题的存储器芯片10，可以进行后续的操作，包括烧录、擦除和查空；其中，烧录用于验证存储器芯片10的读写功能，擦除用于给存储器芯片10恢复默认状态，查空用于检测存储器芯片10是否处于空白状态；经过这三个步骤的操作，可以实现对存储器芯片10功能的确认，保证通过测试的存储器芯片10能够正常读写；在验证结束后，通过观察各个工位的忙碌位，来确认存储器芯片10是否操作完成；在全部完成时，***总的状态指示灯412会亮，此时表明所有工位均已经测试完毕。

在本申请实施例中，控制模块1内还执行有下述方法，获取存储器芯片10的数量和优先级；确定各个工位上存储器芯片10的检测结果，并根据检测结果确定连接失败的存储器芯片10的工位及数量；根据连接失败的存储器芯片10的数量确定处理时间；根据处理时间和预设的验证时间阈值得到更换数量。

可以理解的是，在对多个存储器芯片10进行并行测试的过程中，先利用器件检测模块2来检测各个工位上的存储器芯片10与控制模块1之间的连接状态，如果存储器芯片10与控制模块1之间连接失败，那么通过指示模块4可以得到连接失败的存储器芯片10的工位及数量；对于连接失败的存储器芯片10对应的工位而言，需要等到其他工位的存储器芯片10完成验证过程之后，进行复位，才能继续使用；这样就会存在对工位的浪费的问题，为了解决这个问题，本方案中采用下述方式。

根据连接失败的存储器芯片10的数量确定处理时间；这里的处理时间包含工位更换时间和工位测试时间；可以理解的是，在本申请实施例中，是利用控制模块1实现对多个相同的存储器芯片10进行功能测试，那么对于所有工位上的存储器芯片10来说，将存储器芯片10连接至工位上的时间是相同的，将存储器芯片10从工位上拆卸的时间也是相同的；那么由此可得，工位更换的时间也是相同的；工位更换就是指将连接失败的工位上的存储器芯片10从工位上拆卸下来，并将新的存储器芯片10重新连接至空的工位上的过程；而对工位上新更换的存储器芯片10进行连接测试的时间同样是相同的；因此，上述提到的工位更换时间就是指连接失败的工位的数量乘以预设的每个工位上更换存储器芯片10的时间，同理，工位测试时间就是指连接失败的工位的数量乘以预设的每个工位上测试存储器芯片10的时间；通过上述过程就可以确定处理时间。

在得到处理时间之后，根据处理时间确定不同数量下的子处理时间；例如，处理时间指5个连接失败的工位整体的更换及测试时间，那么根据处理时间分别确定1、2、3、4个连接失败的工位对应的更换及测试时间，并将相应数量下的更换时间和测试时间相加得到相应数量下的子处理时间；在得到多个子处理时间后，根据不同的子处理时间的时间长度从短到厂依次进行排序。

可以理解的是，对于连接成功的工位而言，其正常执行对存储器芯片10的验证流程；对于连接失败的工位而言，需要将其连接的存储器芯片10更换为新的存储器芯片10，并对其重新进行测试；此时的连接成功的工位上正在对存储器芯片10进行验证流程，获取此时的验证进度并对验证进度进行分析得到分析结果；分析结果就是指验证进度目前到什么阶段；在对存储器芯片10进行验证的过程中，依次对所有工位上的存储器芯片10进行擦除、烧录和查空三项操作，那么在获取到验证进度时，验证进度可能是在进行某一项操作，也可能是已经完成了某一项操作；例如，验证进度为擦除中，那么获取剩余的擦除时间，这里获取剩余的擦除时间是通过验证开始时间和预设的验证时间阈值得到的；这里的验证开始时间就是指开始对工位上的存储器芯片10进行验证的时间，这里的预设的验证时间阈值就是指不同操作对应的预设时间；将剩余的擦除时间与各个子处理时间和处理时间进行比较得到最接近剩余的擦除时间的子处理时间或处理时间；然后将剩余的擦除时间与最接近的子处理时间或处理时间进行比较，若剩余的擦除时间较多，则说明在剩余的擦除时间里，可以更换相应数量的存储器芯片10；如擦除时间为2min，最接近的子处理时间为1min，1min对应的是2个工位上的存储器芯片10的总的更换及测试时间，那么此时可以挑选两个连接失败的工位进行存储器芯片10的更换和测试；在完成这两个工位上的存储器芯片10的更换和测试之后，待其余工位上的存储器芯片10完成擦除操作后，这两个工位上的存储器芯片10与其他工位上的存储器芯片10一同进入到烧录操作；采用这种方式，可以充分利用连接失败的工位，使其不必等到连接成功的工位全部操作完毕后进行复位再使用；采用这种方式，还可以提高对多个存储器芯片10并行测试的成功率和效率，减少作业时间。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的公开范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离前述公开构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其他技术方案。例如上述特征与本申请中公开的（但不限于）具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (8)

1.一种存储器验证***，其特征在于，包括控制模块(1)、器件检测模块(2)、验证模块(3)、指示模块(4)和电源模块(5)；

所述控制模块(1)连接存储器芯片(10)，用于接发信号以及处理数据；

所述器件检测模块(2)连接所述控制模块(1)，用于对存储器芯片(10)进行工位检测；

所述验证模块(3)连接所述控制模块(1)，用于对存储器芯片(10)进行功能测试；

所述指示模块(4)连接所述控制模块(1)，用于根据所述器件检测模块(2)和所述验证模块(3)反馈的信号进行指示；

所述电源模块(5)连接所述控制模块(1)，用于为所述控制模块(1)提供电能。

2.根据权利要求1所述的存储器验证***，其特征在于：所述控制模块(1)的型号为STM32F407VGT6；所述存储器芯片(10)的型号为S29GL01；所述控制模块(1)的IO管脚PD0-PD15连接所述存储器芯片(10)的管脚DQ0-DQ15；所述控制模块(1)的IO管脚PB0-PB15连接所述存储器芯片(10)的管脚A0-A15；所述控制模块(1)的IO管脚PC0-PC19连接所述存储器芯片(10)的管脚A16-A25，用于发送地址信号；所述控制模块(1)的管脚PC12连接所述存储器芯片(10)的管脚WE#；所述控制模块(1)的管脚PC10连接所述存储器芯片(10)的管脚OE#；所述控制模块(1)的管脚PA0-PA7连接所述存储器芯片(10)的使能端管脚；所述控制模块(1)的管脚PE0-PE15连接所述存储器芯片(10)的管脚RY/BY#。

3.根据权利要求2所述的存储器验证***，其特征在于：所述器件检测模块(2)连接至所述控制模块(1)的PA11管脚；

所述器件检测模块(2)包括检测电阻(21)、检测电容(22)及检测按键(23)；所述检测电阻(21)与所述检测电容(22)串联于电源，且所述检测电容(22)远离所述检测电阻(21)的一端接地；所述检测按键(23)并联于所述检测电容(22)两端；

所述控制模块(1)的PA11管脚连接至所述检测电阻(21)和所述检测按键(23)的公共端。

4.根据权利要求2所述的存储器验证***，其特征在于：所述验证模块(3)包括擦除单元(31)、烧录单元(32)和查空单元(33)；

所述擦除模块连接至所述控制模块(1)的A29管脚；所述烧录单元(32)连接至所述控制模块(1)的A30管脚；所述查空单元(33)连接至所述控制模块(1)的A31管脚；

所述擦除单元(31)包括第一电阻(311)、第一电容(312)和第一按键(313)；所述第一电阻(311)和第一电容(312)串联于电源，且所述第一电容(312)远离所述第一电阻(311)的一端接地；所述第一按键(313)并联于所述第一电容(312)两端；所述控制模块(1)的A29管脚连接至第一电阻(311)和第一按键(313)的公共端；

所述烧录单元(32)包括第二电阻(321)、第二电容(322)和第二按键(323)；所述第二电阻(321)和第二电容(322)串联于电源，且所述第二电容(322)远离所述第二电阻(321)的二端接地；所述第二按键(323)并联于所述第二电容(322)两端；所述控制模块(1)的A30管脚连接至第二电阻(321)和第二按键(323)的公共端；

所述查空单元(33)包括第三电阻(331)、第三电容(332)和第三按键(333)；所述第三电阻(331)和第三电容(332)串联于电源，且所述第三电容(332)远离所述第三电阻(331)的三端接地；所述第三按键(333)并联于所述第三电容(332)两端；所述控制模块(1)的A31管脚连接至第三电阻(331)和第三按键(333)的公共端。

5.根据权利要求2所述的存储器验证***，其特征在于：所述指示模块(4)包括状态指示单元(41)和结果指示单元(42)；所述状态指示单元(41)包括状态指示电阻(411)和状态指示灯(412)；所述状态指示电阻(411)一端连接所述存储器芯片(10)的管脚RY/BY#，另一端连接状态指示灯(412)；所述状态指示灯(412)远离所述状态指示电阻(411)的一端接地；所述结果指示单元(42)包括结果指示电阻(421)和结果指示灯(422)；所述结果指示灯(422)一端连接控制模块(1)，另一端连接结果指示电阻(421)；所述结果指示电阻(421)远离所述结果指示灯(422)的一端连接电源。

6.根据权利要求1所述的存储器验证***，其特征在于：还包括晶振模块(6)；所述晶振模块(6)连接所述控制模块(1)，用于提供时钟信号。

7.根据权利要求2所述的存储器验证***，其特征在于：还包括复位模块(7)；所述复位模块(7)连接所述控制模块(1)的NRST管脚；所述复位模块(7)包括SW5、复位开关(71)、复位电容(72)和复位电阻(73)；所述SW5一端连接所述控制模块(1)的NRST管脚，另一端连接所述复位电阻(73)和所述复位电容(72)的公共端；所述复位开关(71)并联于所述复位电容(72)两端；所述复位电阻(73)一端连接电源，另一端连接所述复位电容(72)和所述复位开关(71)的公共端；所述复位电容(72)远离所述复位电阻(73)的一端接地。

8.根据权利要求2所述的存储器验证***，其特征在于：所述控制模块(1)内执行有下述方法：

获取存储器芯片(10)的数量和优先级；

确定各个工位上存储器芯片(10)的检测结果，并根据检测结果确定连接失败的存储器芯片(10)的工位及数量；

根据连接失败的存储器芯片(10)的数量确定处理时间；

根据处理时间和预设的验证时间阈值得到更换数量。