CN114664369A - 一种存储芯片测试方法及装置 - Google Patents

Abstract

本发明公开了一种存储芯片测试方法及装置，方法包括：获取上位机指令，读取各存储芯片的类型，分别对每个第一类型存储芯片进行第一测试，分别对每个第二类型存储芯片进行第二测试；第一测试对存储芯片每个地址空间写入测试数据并验证，验证通过后读取存储芯片的所有保存数据并与测试数据比较，比较结果均一致则测试通过；第二测试首先擦除目标存储芯片，然后对存储芯片每个地址空间写入测试数据并验证，验证通过后读取存储芯片的所有保存数据并与测试数据比较，比较结果均一致则测试通过。本发明能够自动完成对于存储芯片的全盘测试，并采用双重判断的机制以提高测试结果的可信度，还可以实时上报测试进度以及测试结果。

Description

一种存储芯片测试方法及装置

技术领域

本发明涉及存储芯片检测领域，尤其涉及一种存储芯片测试方法及装置。

背景技术

存储芯片用于存储用户程序、数据甚至密钥等重要信息。目前的制造工艺下无法保证所有被生产出的存储芯片均能够正常工作，一部分有缺陷的存储芯片也会流入市场，这些有缺陷的存储芯片应用在工作生产中，可能导致程序运行异常、数据失效，甚至***瘫痪等严重后果。因此，在使用存储芯片之前，有必要进行全盘测试，以确保待使用的存储芯片能够正常工作。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种存储芯片测试方法及装置，能够对于多种类型的存储芯片进行测试，可以有效定位故障点并上报，为后期解决故障提供可靠依据。

为解决上述技术问题，本发明提出的技术方案为：

一种存储芯片测试方法，应用于存储芯片测试装置，所述存储芯片测试装置包括互相连接的上位机和DSP单元，所述DSP单元连接有至少两个被测试的存储芯片，所述方法包括DSP单元测试存储芯片的步骤，具体包括：

获取上位机指令并解析，若为启动测试，读取各存储芯片的硬件信息得到各存储芯片的类型；

若存在第一类型的存储芯片，针对每个第一类型的存储芯片分别进行第一测试，所述第一测试的步骤包括：依次对目标存储芯片每个地址的空间写入测试数据并验证，若存在验证不通过的地址，将所述地址的信息生成测试错误的测试结果，并上报给上位机，若每个地址均验证通过，读取目标存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机，若所有保存数据均与对应的测试数据一致，上报测试通过的测试结果给上位机；

若存在第二类型的存储芯片，针对每个第二类型的存储芯片分别进行第二测试，所述第二测试的步骤包括：擦除目标存储芯片，依次对目标存储芯片每个地址的空间写入测试数据并验证，若存在验证不通过的地址，将所述地址的信息生成测试错误的测试结果，并上报给上位机，若每个地址均验证通过，读取目标存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机，若所有保存数据均与对应的测试数据一致，上报测试通过的测试结果给上位机。

进一步的，依次对目标存储芯片每个地址的空间写入测试数据并验证的步骤具体包括：

选取当前数据作为测试数据，将目标存储芯片的当前地址的空间作为目标地址的空间；

将所述测试数据写入所述目标地址的空间，在预设时间内读取目标地址的空间中的保存数据，若保存数据和测试数据相同，则验证通过，执行下一步骤，若保存数据和测试数据不同，则验证不通过，记录目标地址并执行将所述地址的信息生成测试错误的测试结果，并上报给上位机的步骤；

将下一数据作为测试数据，且下一数据和当前数据不同，将目标存储芯片的下一地址的空间作为目标地址的空间，返回上一步骤直到目标存储芯片的地址的空间遍历完毕。

进一步的，将下一数据作为测试数据之前包括获取下一数据的步骤，具体包括：将当前数据的值自加一得到下一数据。

进一步的，若保存数据和测试数据相同，还保存所述测试数据到第一数据集合；所述读取存储芯片的所有保存数据并与对应的写入数据比较的步骤具体包括：

从目标存储芯片的所有地址的空间中读取对应保存数据并保存到第二数据集合；

从所述第二数据集合中选取保存数据，并根据所述保存数据对应的地址从所述第一数据集合中匹配对应的测试数据；

比较所述保存数据和对应的测试数据，若所述保存数据和对应的测试数据相同，执行从所述第二数据集合中选取保存数据的步骤直到所述第二数据集合中的保存数据选取完毕；若所述保存数据和对应的测试数据不相同，执行将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

进一步的，擦除目标存储芯片后还包括以下步骤：若擦除成功，执行依次对存储芯片每个地址的空间写入测试数据并验证的步骤，若擦除失败，上报擦除失败的测试结果给上位机。

进一步的，所述方法还包括上位机和DSP单元交互的步骤，具体包括：

生成启动测试的上位机指令，并发送所述上位机指令给DSP单元；

等待并获取DSP单元上报的测试结果，若为测试通过，标记对应存储芯片测试通过；若为测试错误，标记对应存储芯片测试不通过，并记录所述测试结果中的地址信息；若为擦除失败的通知，标记对应存储芯片擦除失败。

进一步的，上位机和DSP单元交互的步骤还包括：生成停止测试的上位机指令并发送给DSP单元；

DSP单元测试存储芯片的步骤还包括：获取上位机指令并解析，若为停止测试，结束并退出。

本发明还提出一种存储芯片测试装置，包括依次连接的DSP单元、桥接单元、通信单元和上位机，所述DSP单元还连接有至少两个被测试的存储芯片，其中：

所述上位机用于生成启动测试的上位机指令，并通过通信单元发送所述上位机指令给DSP单元，还用于等待并通过通信单元获取DSP单元上报的测试结果，若为测试通过，标记对应存储芯片测试通过；若为测试错误，标记对应存储芯片测试不通过，并记录所述测试结果中的地址信息；若为擦除失败的通知，标记对应存储芯片擦除失败；

所述通信单元用于将上位机指令通过桥接单元下发给DSP单元，还用于通过桥接单元获取DSP单元上报的测试结果，并将DSP单元上报的测试结果上报给上位机；

所述DSP单元用于通过通信单元获取上位机指令并解析，若为启动测试，分别根据各存储芯片的类型进行对应测试，若存储芯片的类型为第一类型，依次对存储芯片每个地址的空间写入测试数据并验证，若存储芯片的类型为第二类型，擦除存储芯片后，若擦除成功，执行依次对存储芯片每个地址的空间写入测试数据并验证的步骤，若擦除失败，依次通过桥接单元和通信单元上报擦除失败的测试结果给上位机；依次对存储芯片每个地址的空间写入测试数据并验证后，若存在验证不通过的地址，将所述地址的信息生成测试错误的测试结果，并依次通过桥接单元和通信单元上报给上位机；若每个地址均验证通过，读取存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将该保存数据对应地址的信息生成测试错误的测试结果，并依次通过桥接单元和通信单元上报给上位机；若所有保存数据均与对应的测试数据一致，依次通过桥接单元和通信单元上报测试通过的测试结果给上位机。

进一步的，依次对目标存储芯片每个地址的空间写入测试数据并验证时，所述DSP单元具体用于：

选取当前数据作为测试数据，将存储芯片的当前地址的空间作为目标地址的空间；

将所述测试数据写入所述目标地址的空间，在预设时间内读取目标地址的空间中的保存数据，若保存数据和测试数据相同，则验证通过，选取下一数据作为测试数据，且下一数据和当前数据不同，将目标存储芯片的下一地址的空间作为目标地址的空间，执行将所述测试数据写入所述目标地址的空间的步骤，直到目标存储芯片的地址的空间遍历完毕，若保存数据和测试数据不同，则验证不通过，记录目标地址并执行将所述地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

进一步的，所述DSP单元还用于保存数据和测试数据相同时保存所述测试数据到第一数据集合，读取存储芯片的所有保存数据并与对应的写入数据比较时，所述DSP单元具体用于：

从存储芯片的所有地址的空间中读取对应保存数据并保存到第二数据集合；

从所述第二数据集合中选取保存数据，并根据所述保存数据对应的地址从所述第一数据集合中匹配对应的测试数据；

比较所述保存数据和对应的测试数据，若所述保存数据和对应的测试数据相同，执行从所述第二数据集合中选取保存数据的步骤直到所述第二数据集合中的保存数据选取完毕；若所述保存数据和对应的测试数据不相同，执行将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

与现有技术相比，本发明的优点在于：

本发明能够自动完成对于存储芯片的全盘测试，并采用双重判断的机制，第一次对目标存储芯片每个地址的空间写入数据后验证，以确定写操作是否正常，第二次读取目标存储芯片的所有数据并与对应的写入数据比较，以确定读操作是否正常，从而提高测试结果的可信度。另外，本发明可以实时上报测试进度以及每个存储芯片的测试结果，从而便于用户知晓测试进程，也可以准确了解测试失败的存储芯片的故障原因以及故障位置。

附图说明

图1为本发明实施例一的存储芯片测试装置的功能逻辑关系框图。

图2为本发明实施例一的DSP单元的功能关系图。

图3为本发明实施例一中DSP单元测试存储芯片的整体流程图。

图4为本发明实施例一中DSP单元对EEPROM芯片测试的流程图。

图5为本发明实施例一中DSP单元对Flash芯片测试的流程图。

图6为本发明实施例三中DSP单元测试存储芯片的整体流程图。

具体实施方式

以下结合说明书附图和具体优选的实施例对本发明作进一步描述，但并不因此而限制本发明的保护范围。

实施例一

如图1所示，本实施例提出一种存储芯片测试装置，包括依次连接的DSP单元、桥接单元、通信单元和上位机，DSP单元还连接有至少两个被测试的存储芯片，这些被测试的存储芯片可以为同一类型的存储芯片，如均为EEPROM存储芯片或者均为Flash存储芯片，也可以为不同类型的存储芯片，如部分为EEPROM存储芯片且另一部分为Flash存储芯片，DSP单元为每个被测试的存储芯片分别提供了对应的数据读写接口，考虑到这些被测试的存储芯片后续会被安装于其他设备上，因此，本实施例中为每个被测试的存储芯片配置了对应的芯片座，从而被测试的存储芯片可以通过插拔连接等可拆卸连接的方式安装在芯片座上，便于取放和替换新一批存储芯片进行测试，DSP单元的每个读写接口和对应的芯片座连接，通过每个芯片座和对应的存储芯片进行数据读写。

本实施例中的DSP单元中，DSP芯片采用FT-C6416处理器，被配置以执行测试功能、驱动配置功能和串口通信功能，测试功能主要包括对于EEPROM存储芯片以及Flash存储芯片分别进行测试，如图2所示，驱动配置功能主要包括对EEPROM存储芯片、Flash存储芯片所提供的接口以及串口接口进行配置，串口通信功能主要包括接收上位机指令以及将检测结果上报，其中驱动配置功能和串口通信功能的配置过程不是本实施例的方案的重点，在此不做赘述。

本实施例的桥接单元采用CPLD，通信单元采用ST16C554QFP64芯片，CPLD通过EMIF总线与DSP单元通信，并通过ST16C554QFP64定义的总线与ST16C554QFP64通信，从而桥接DSP单元和ST16C554QFP64。ST16C554QFP64通过RS232-C接口与上位机通信，通过CPLD的桥接与DSP单元通信，从而将上位机指令通过CPLD下发给DSP单元，还通过CPLD获取DSP单元上报的测试结果，并将DSP单元上报的测试结果上报给上位机。

本实施中，上位机用于生成启动测试的上位机指令，并通过通信单元发送上位机指令给DSP单元，然后等待并通过通信单元获取DSP单元上报的测试结果，若为测试通过，标记对应存储芯片测试通过；若为测试错误，标记对应存储芯片测试不通过，并记录所述测试结果中的地址信息；若为擦除失败的通知，标记对应存储芯片擦除失败；

本实施例中，DSP单元用于通过通信单元获取上位机指令并解析，若为启动测试，分别根据各存储芯片的类型进行对应测试，若存储芯片的类型为EEPROM存储芯片(后文称为第一类型)，则进行EEPROM存储芯片测试，若存储芯片的类型为Flash存储芯片(后文称为第二类型)，则进行Flash存储芯片测试，针对每个存储芯片进行测试后均会依次通过桥接单元和通信单元上报对应的测试结果给上位机，从而实时上报测试进度以及每个存储芯片的测试结果，便于用户知晓测试进程。

本实施例中，EEPROM存储芯片测试的方案为：依次将单字节数据写入EEPROM存储芯片指定的地址空间，并在规定的读操作次数内从这些指定的地址空间读取数据，判断每个地址空间的读写数据是否相同，以确定存储芯片的写操作是否正常，如果每个地址空间在规定的读操作次数内，读出的数据与对应的写入数据均相同，则读取出所有指定的地址空间中的数据，并将这些数据逐个与对应的写入数据进行比较，以确定存储芯片的读操作是否正常。

本实施例中，Flash存储芯片测试的方案为：擦除Flash存储芯片，然后依次将单字节数据写入Flash存储芯片指定的地址空间，并在规定的读操作次数内从这些指定的地址空间读取数据，判断每个地址空间的读写数据是否相同，以确定存储芯片的写操作是否正常，如果每个地址空间在规定的读操作次数内，读出的数据与对应的写入数据均相同，则读取出所有指定的地址空间中的数据，并将这些数据逐个与对应的写入数据进行比较，以确定存储芯片的读操作是否正常。

可见EEPROM存储芯片测试的方案和Flash存储芯片测试的方案基本相同，区别在于，Flash存储芯片测试开始时首先需要擦除芯片。

因此，本实施例中，DSP单元被配置以执行：

若存储芯片的类型为第一类型，针对存储芯片每个地址，依次执行对该地址的空间写入测试数据后在预设次数内验证的步骤，若存储芯片的类型为第二类型，擦除存储芯片后，若擦除成功，针对存储芯片每个地址，依次执行对该地址的空间写入测试数据后在预设次数内验证的步骤，若擦除失败，依次通过桥接单元和通信单元上报擦除失败的测试结果给上位机；

针对存储芯片每个地址，依次执行对该地址的空间写入测试数据后在预设次数内验证的步骤之后，若存在验证不通过的地址，将验证不通过的地址的信息生成测试错误的测试结果，并依次通过桥接单元和通信单元上报给上位机；

若每个地址均验证通过，读取存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将该保存数据对应地址的信息生成测试错误的测试结果，并依次通过桥接单元和通信单元上报给上位机；

若所有保存数据均与对应的测试数据一致，依次通过桥接单元和通信单元上报测试通过的测试结果给上位机。

本实施例中，针对存储芯片每个地址，依次执行对该地址的空间写入测试数据后在预设次数内验证的步骤时，DSP单元具体用于：

选取当前数据作为测试数据，将存储芯片的当前地址的空间作为目标地址的空间；

将所述测试数据写入所述目标地址的空间，在预设时间内读取目标地址的空间中的保存数据，若保存数据和测试数据相同，则验证通过，选取下一数据作为测试数据，且下一数据和当前数据不同，将目标存储芯片的下一地址的空间作为目标地址的空间，执行将所述测试数据写入所述目标地址的空间的步骤，直到目标存储芯片的地址的空间遍历完毕，若保存数据和测试数据不同，且对应的目标地址的空间读取次数未达到预设阈值，执行在预设时间内读取目标地址的空间中的保存数据的步骤，若对应的目标地址的空间读取次数达到预设阈值，则验证不通过，将对应的目标地址作为验证不通过的地址，执行将验证不通过的地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

本实施例中，DSP单元还用于保存数据和测试数据相同时保存所述测试数据到第一数据集合，读取存储芯片的所有保存数据并与对应的写入数据比较时，所述DSP单元具体用于：

从存储芯片的所有地址的空间中读取对应保存数据并保存到第二数据集合；

从所述第二数据集合中选取保存数据，并根据所述保存数据对应的地址从所述第一数据集合中匹配对应的测试数据；

比较所述保存数据和对应的测试数据，若所述保存数据和对应的测试数据相同，执行从所述第二数据集合中选取保存数据的步骤直到所述第二数据集合中的保存数据选取完毕；若所述保存数据和对应的测试数据不相同，执行将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

如图3所示，基于本实施例的存储芯片测试装置，本实施例还提出一种存储芯片测试方法，包括DSP单元测试存储芯片的步骤，具体包括：

S1)获取上位机指令并解析，若为启动测试，读取各存储芯片的硬件信息得到各存储芯片的类型；

S2)若存在第一类型的存储芯片，针对每个第一类型的存储芯片分别进行EEPROM存储芯片测试的步骤，EEPROM存储芯片测试的步骤包括：针对目标存储芯片每个地址，依次对所述地址的空间写入测试数据后在预设次数内验证，若存在验证不通过的地址，将验证不通过的地址的信息生成测试错误的测试结果，并上报给上位机，若每个地址均验证通过，读取目标存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机，若所有保存数据均与对应的测试数据一致，上报测试通过的测试结果给上位机；

S3)若存在第二类型的存储芯片，针对每个第二类型的存储芯片分别进行Flash存储芯片测试的步骤，Flash存储芯片测试的步骤包括：擦除目标存储芯片，针对目标存储芯片每个地址，依次对所述地址的空间写入测试数据后在预设次数内验证，若存在验证不通过的地址，将验证不通过的地址的信息生成测试错误的测试结果，并上报给上位机，若每个地址均验证通过，读取目标存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机，若所有保存数据均与对应的测试数据一致，上报测试通过的测试结果给上位机。

通过上述步骤，DSP单元对于同一类型的存储芯片进行统一测试，存储芯片测试采用双重判断的机制，第一次对目标存储芯片每个地址的空间写入测试数据后在预设次数内验证，以确定写操作是否正常，第二次读取目标存储芯片的所有保存数据并与对应的测试数据比较，以确定读操作是否正常，本实施例分别对于写操作和读操作进行验证，从而提高测试结果的可信度。另外，通过实时上报测试进度以及每个存储芯片的测试结果，从而便于用户知晓测试进程，也可以准确了解测试失败的存储芯片的故障原因以及故障位置。

如图4所示，本实施例中，对于第一类型的目标存储芯片，即EEPROM存储芯片进行测试以国产芯片JM28LV256为例，容量为256Kb，测试前需初始化待写入EEPROM的8位数据，这些数据是从0开始，以1为步进的整数。DSP单元通过EMIF总线与对应的EEPROM进行访问，为EEPROM分配的逻辑地址范围为0x60000000～0x60040000。首先在0x60000000里写入数字0，然后在规定的读操作次数内从0x60000000中读出数据，判断是否为0，若均不为0，则判断地址空间0x60000000写测试错误，并将测试错误的测试结果上报上位机，然后结束对EEPROM的测试；若为0，则在0x60000001中写入数字1，然后按照相同的方法进行读写判断，如此循环直到0x60000000～0x60040000所有空间写测试都通过或者出现写测试错误的地址，写测试都通过则一次性读出0x60000000～0x60040000所有空间的数据，并逐个判断读出的数据与对应的写入的数据是否都相等，若相等，则判定EEPROM测试通过。否则，认为EEPROM相应地址空间读测试错误。

如图5所示，本实施例中，对于第二类型的目标存储芯片，即Flash存储芯片进行测试以国产芯片CX29LV160为例，容量为16Mb。测试前需要先擦除Flash芯片，然后初始化待写入Flash的8位数据，这些数据是从0开始，以1为步进的整数。DSP单元通过EMIF总线与对应的Flash进行访问，为Flash分配的逻辑地址范围为0x64000000～0x65000000。首先在0x64000000里写入数字0，然后在规定的读操作次数内从0x64000000中读出数据，判断是否为0，若均不为0，则判断地址空间0x64000000写测试错误，并将测试错误的测试结果上报上位机，然后结束对Flash的测试；若为0，则在0x64000001中写入数字1，然后按照相同的方法进行读写判断，如此循环直到0x64000000～0x65000000所有空间写测试都通过或者出现写测试错误的地址，写测试都通过则一次性读出0x64000000～0x65000000所有空间的数据，并逐个判断读出的数据与对应的写入的数据是否都相等，若相等，则判定Flash测试通过。否则，认为Flash相应地址空间读测试错误。

因此，步骤S2)和步骤S3)中所述针对目标存储芯片每个地址，依次对所述地址的空间写入测试数据后在预设次数内验证的步骤具体包括：

选取当前数据作为测试数据，将目标存储芯片的当前地址的空间作为目标地址的空间；

将所述测试数据写入所述目标地址的空间，在预设时间内读取目标地址的空间中的保存数据，若保存数据和测试数据相同，则验证通过，执行以下步骤：

将当前数据的值自加一得到下一数据，使得下一数据和当前数据不同，选取下一数据作为测试数据，且将目标存储芯片的下一地址的空间作为目标地址的空间，执行将所述测试数据写入所述目标地址的空间的步骤，直到目标存储芯片的地址的空间遍历完毕；

若保存数据和测试数据不同，执行以下步骤：

若对应的目标地址的空间读取次数未达到预设阈值，执行在预设时间内读取目标地址的空间中的保存数据的步骤，若对应的目标地址的空间读取次数达到预设阈值，则验证不通过，将对应的目标地址作为验证不通过的地址，执行将验证不通过的地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

本实施例中，若保存数据和测试数据相同，还保存所述测试数据到第一数据集合；所述读取存储芯片的所有保存数据并与对应的写入数据比较的步骤具体包括：

从目标存储芯片的所有地址的空间中读取对应保存数据并保存到第二数据集合；

从所述第二数据集合中选取保存数据，并根据所述保存数据对应的地址从所述第一数据集合中匹配对应的测试数据；

比较所述保存数据和对应的测试数据，若所述保存数据和对应的测试数据相同，执行从所述第二数据集合中选取保存数据的步骤直到所述第二数据集合中的保存数据选取完毕；若所述保存数据和对应的测试数据不相同，执行将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

本实施例的步骤S3)中，擦除目标存储芯片后还包括以下步骤：若擦除成功，执行依次对存储芯片每个地址的空间写入测试数据并验证的步骤，若擦除失败，上报擦除失败的测试结果给上位机，因为擦除失败的Flash存储芯片必然属于存在缺陷的存储芯片，从而跳过对于擦除失败的Flash存储芯片的检测，以节约测试时间。

本实施例的存储芯片测试方法还包括上位机和DSP单元交互的步骤，具体包括：

1)生成启动测试的上位机指令，并发送所述上位机指令给DSP单元；

2)等待并获取DSP单元上报的测试结果，若为测试通过，标记对应存储芯片测试通过；若为测试错误，标记对应存储芯片测试不通过，并记录所述测试结果中的地址信息；若为擦除失败的通知，标记对应存储芯片擦除失败。

本实施例中，为了控制存储芯片测试的启停，上位机和DSP单元交互的步骤还包括：生成停止测试的上位机指令并发送给DSP单元；

DSP单元测试存储芯片的步骤还包括：获取上位机指令并解析，若为停止测试，结束并退出。

实施例二

本实施例与实施例一基本相同，区别在于，本实施例的存储芯片测试方法中，上位机生成的上位机指令中还可以包括操作者输入的被测试的各存储芯片的类型，使得DSP单元测试存储芯片时可以在明确各存储芯片的类型的情况下，对同一类型的存储芯片进行统一处理，以节约测试时间，这种情况下DSP单元测试存储芯片的步骤具体包括：

A1)获取上位机指令并解析，若为启动测试，还获取上位机指令中的各存储芯片的类型；

A2)若存在第一类型的存储芯片，针对所有第一类型的存储芯片，分别进行EEPROM存储芯片测试；

A3)若存在第二类型的存储芯片，针对所有第二类型的存储芯片，分别进行Flash存储芯片测试。

本实施例中的EEPROM存储芯片测试与实施例一相同，即针对目标存储芯片每个地址，依次对所述地址的空间写入测试数据后在预设次数内验证，若存在验证不通过的地址，将验证不通过的地址的信息生成测试错误的测试结果，并上报给上位机，若每个地址均验证通过，读取目标存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机，若所有保存数据均与对应的测试数据一致，上报测试通过的测试结果给上位机。

本实施例中的Flash存储芯片测试与实施例一相同，即擦除目标存储芯片，针对目标存储芯片每个地址，依次对所述地址的空间写入测试数据后在预设次数内验证，若存在验证不通过的地址，将验证不通过的地址的信息生成测试错误的测试结果，并上报给上位机，若每个地址均验证通过，读取目标存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机，若所有保存数据均与对应的测试数据一致，上报测试通过的测试结果给上位机。

实施例三

本实施例与实施例一基本相同，区别在于，为了提高测试结果上报的实时性，本实施例的存储芯片测试方法中，DSP单元测试存储芯片的步骤不需要根据被测试存储芯片的类型确定测试的先后顺序，如图6所示，具体包括以下步骤：

B1)获取上位机指令并解析，若为启动测试，执行步骤B2)；

B2)从各存储芯片中选取目标存储芯片，读取目标存储芯片的硬件参数得到目标存储芯片的类型，若目标存储芯片的类型为第一类型，执行步骤B3)，若目标存储芯片的类型为第二类型，擦除目标存储芯片后执行步骤B3)；

B3)针对目标存储芯片每个地址，依次对所述地址的空间写入测试数据后在预设次数内验证，若存在验证不通过的地址，将验证不通过的地址的信息生成测试错误的测试结果，并上报给上位机后执行步骤B4)，若每个地址均验证通过，读取目标存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机后执行步骤B4)，若所有数据均验证通过，上报测试通过的测试结果给上位机；

B4)返回步骤B2)直到所有存储芯片选取完毕。

上述步骤适用于被测试的存储芯片数量较少且类型各不相同的情况，例如仅一个EEPROM存储芯片和一个Flash存储芯片，在这种情况下，通过顺序执行每个存储芯片的测试，并实时上报测试结果，而不需要按照存储芯片类型来决定测试顺序，提高了测试的实时性也精简了测试程序的复杂度。

本实施例的步骤B2)中，擦除目标存储芯片后还包括以下步骤：若擦除成功，执行步骤B3)，若擦除失败，上报擦除失败的测试结果给上位机，并执行步骤B4)，从而跳过擦除失败的Flash存储芯片，对下一目标存储芯片进行检测，以节约测试时间。

上述只是本发明的较佳实施例，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。因此，凡是未脱离本发明技术方案的内容，依据本发明技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均应落在本发明技术方案保护的范围内。

Claims (10)

1.一种存储芯片测试方法，其特征在于，应用于存储芯片测试装置，所述存储芯片测试装置包括互相连接的上位机和DSP单元，所述DSP单元连接有至少两个被测试的存储芯片，所述方法包括DSP单元测试存储芯片的步骤，具体包括：

获取上位机指令并解析，若为启动测试，读取各存储芯片的硬件信息得到各存储芯片的类型；

若存在第一类型的存储芯片，针对每个第一类型的存储芯片分别进行第一测试，所述第一测试的步骤包括：依次对目标存储芯片每个地址的空间写入测试数据后在预设次数内验证，若存在验证不通过的地址，将验证不通过的地址的信息生成测试错误的测试结果，并上报给上位机，若每个地址均验证通过，读取目标存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机，若所有保存数据均与对应的测试数据一致，上报测试通过的测试结果给上位机；

若存在第二类型的存储芯片，针对每个第二类型的存储芯片分别进行第二测试，所述第二测试的步骤包括：擦除目标存储芯片，依次对目标存储芯片每个地址的空间写入测试数据后在预设次数内验证，若存在验证不通过的地址，将验证不通过的地址的信息生成测试错误的测试结果，并上报给上位机，若每个地址均验证通过，读取目标存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机，若所有保存数据均与对应的测试数据一致，上报测试通过的测试结果给上位机。

2.根据权利要求1所述的存储芯片测试方法，其特征在于，依次对目标存储芯片每个地址的空间写入测试数据后在预设次数内验证的步骤具体包括：

选取当前数据作为测试数据，将目标存储芯片的当前地址的空间作为目标地址的空间；

将所述测试数据写入所述目标地址的空间，在预设时间内读取目标地址的空间中的保存数据，若保存数据和测试数据相同，则验证通过，执行以下步骤：

将下一数据作为测试数据，且下一数据和当前数据不同，将目标存储芯片的下一地址的空间作为目标地址的空间，执行将所述测试数据写入所述目标地址的空间的步骤，直到目标存储芯片的地址的空间遍历完毕；

若保存数据和测试数据不同，执行以下步骤：

若对应的目标地址的空间读取次数未达到预设阈值，执行在预设时间内读取目标地址的空间中的保存数据的步骤，若对应的目标地址的空间读取次数达到预设阈值，则验证不通过，将对应的目标地址作为验证不通过的地址，执行将验证不通过的地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

3.根据权利要求2所述的存储芯片测试方法，其特征在于，将下一数据作为测试数据之前包括获取下一数据的步骤，具体包括：将当前数据的值自加一得到下一数据。

4.根据权利要求2所述的存储芯片测试方法，其特征在于，若保存数据和测试数据相同，还保存所述测试数据到第一数据集合；所述读取存储芯片的所有保存数据并与对应的写入数据比较的步骤具体包括：

从目标存储芯片的所有地址的空间中读取对应保存数据并保存到第二数据集合；

从所述第二数据集合中选取保存数据，并根据所述保存数据对应的地址从所述第一数据集合中匹配对应的测试数据；

比较所述保存数据和对应的测试数据，若所述保存数据和对应的测试数据相同，执行从所述第二数据集合中选取保存数据的步骤直到所述第二数据集合中的保存数据选取完毕；若所述保存数据和对应的测试数据不相同，执行将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

5.根据权利要求1所述的存储芯片测试方法，其特征在于，擦除目标存储芯片后还包括以下步骤：若擦除成功，执行依次对存储芯片每个地址的空间写入测试数据并验证的步骤，若擦除失败，上报擦除失败的测试结果给上位机。

6.根据权利要求1所述的存储芯片测试方法，其特征在于，所述方法还包括上位机和DSP单元交互的步骤，具体包括：

生成启动测试的上位机指令，并发送所述上位机指令给DSP单元；

等待并获取DSP单元上报的测试结果，若为测试通过，标记对应存储芯片测试通过；若为测试错误，标记对应存储芯片测试不通过，并记录所述测试结果中的地址信息；若为擦除失败的通知，标记对应存储芯片擦除失败。

7.根据权利要求6所述的存储芯片测试方法，其特征在于，上位机和DSP单元交互的步骤还包括：生成停止测试的上位机指令并发送给DSP单元；

DSP单元测试存储芯片的步骤还包括：获取上位机指令并解析，若为停止测试，结束并退出。

8.一种存储芯片测试装置，其特征在于，包括依次连接的DSP单元、桥接单元、通信单元和上位机，所述DSP单元还连接有至少两个被测试的存储芯片，其中：

所述上位机用于生成启动测试的上位机指令，并通过通信单元发送所述上位机指令给DSP单元，还用于等待并通过通信单元获取DSP单元上报的测试结果，若为测试通过，标记对应存储芯片测试通过；若为测试错误，标记对应存储芯片测试不通过，并记录所述测试结果中的地址信息；若为擦除失败的通知，标记对应存储芯片擦除失败；

所述通信单元用于将上位机指令通过桥接单元下发给DSP单元，还用于通过桥接单元获取DSP单元上报的测试结果，并将DSP单元上报的测试结果上报给上位机；

所述DSP单元用于通过通信单元获取上位机指令并解析，若为启动测试，分别根据各存储芯片的类型进行对应测试，若存储芯片的类型为第一类型，依次对存储芯片每个地址的空间写入测试数据后在预设次数内验证，若存储芯片的类型为第二类型，擦除存储芯片后，若擦除成功，执行依次对存储芯片每个地址的空间写入测试数据后在预设次数内验证的步骤，若擦除失败，依次通过桥接单元和通信单元上报擦除失败的测试结果给上位机；依次对存储芯片每个地址的空间写入测试数据后在预设次数内验证之后，若存在验证不通过的地址，将验证不通过的地址的信息生成测试错误的测试结果，并依次通过桥接单元和通信单元上报给上位机；若每个地址均验证通过，读取存储芯片的所有保存数据并与对应的测试数据比较，若保存数据与对应的测试数据不一致，将该保存数据对应地址的信息生成测试错误的测试结果，并依次通过桥接单元和通信单元上报给上位机；若所有保存数据均与对应的测试数据一致，依次通过桥接单元和通信单元上报测试通过的测试结果给上位机。

9.根据权利要求8所述的存储芯片测试装置，其特征在于，依次对目标存储芯片每个地址的空间写入测试数据后在预设次数内验证时，所述DSP单元具体用于：

选取当前数据作为测试数据，将存储芯片的当前地址的空间作为目标地址的空间；

将所述测试数据写入所述目标地址的空间，在预设时间内读取目标地址的空间中的保存数据，若保存数据和测试数据相同，则验证通过，选取下一数据作为测试数据，且下一数据和当前数据不同，将目标存储芯片的下一地址的空间作为目标地址的空间，执行将所述测试数据写入所述目标地址的空间的步骤，直到目标存储芯片的地址的空间遍历完毕，若保存数据和测试数据不同，且对应的目标地址的空间读取次数未达到预设阈值，执行在预设时间内读取目标地址的空间中的保存数据的步骤，若对应的目标地址的空间读取次数达到预设阈值，则验证不通过，将对应的目标地址作为验证不通过的地址，执行将所述地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

10.根据权利要求8所述的存储芯片测试装置，其特征在于，所述DSP单元还用于保存数据和测试数据相同时保存所述测试数据到第一数据集合，读取存储芯片的所有保存数据并与对应的写入数据比较时，所述DSP单元具体用于：

从存储芯片的所有地址的空间中读取对应保存数据并保存到第二数据集合；

从所述第二数据集合中选取保存数据，并根据所述保存数据对应的地址从所述第一数据集合中匹配对应的测试数据；

比较所述保存数据和对应的测试数据，若所述保存数据和对应的测试数据相同，执行从所述第二数据集合中选取保存数据的步骤直到所述第二数据集合中的保存数据选取完毕；若所述保存数据和对应的测试数据不相同，执行将所述保存数据对应地址的信息生成测试错误的测试结果，并上报给上位机的步骤。

Images