CN117579012B - 一种高差分带宽的集成共模滤波器 - Google Patents

Abstract

本发明提供一种高差分带宽的集成共模滤波器，属于共模滤波器领域。本发明高差分带宽的集成共模滤波器包括衬底，及层叠设置在衬底上的第一平面电感线圈和第二平面电感线圈，所述第一平面电感线圈和第二平面电感线圈在垂直方向上设有一定间距，所述第一平面电感线圈和第二平面电感线圈形状相同，所述第一平面电感线圈和第二平面电感线圈均设有差分信号输入接口和差分信号输出接口，所述第一平面电感线圈和第二平面电感线圈的中轴线重合，并且，在垂直投影方向上，所述第一平面电感线圈的每圈线圈与下方所述第二平面电感线圈的每圈线圈交错设置。本发明在维持共模抑制能力和制造成本均不变的前提下，显著提升了差模带宽。

Description

一种高差分带宽的集成共模滤波器

技术领域

本发明涉及共模滤波器领域，具体涉及一种高差分带宽的集成共模滤波器。

背景技术

现如今，差分信号已经成为了高速数据接口的一种非常普遍的信号传输技术。相比单端信号，差分信号利用两根信号线传输信号，并且这两个信号的振幅相等，相位相反。两个信号之差为有用的差模信号，而两个信号的平均值则被称为共模信号。通过上述这种设计，可以显著提升信号的抗干扰能力，延长信号的有效传输距离。

然而，差分传输对其两个信号的同步性要求非常严格。当芯片或板级等环节的设计不够合理，恶化了信号的同步性时，就会在共模信号中引入大量的高频噪声分量。这些高频噪声会以电磁场的形式辐射出去，最终干扰周围电路的正常工作。典型的共模干扰如：手机USB接口在数据传输时产生的共模噪声，若不加抑制，会严重影响周围的无线网络（wireless fidelity，Wi-Fi），蓝牙网络或全球移动通信***（global system of mobile，GSM）等模块的正常功能。综上，为解决电磁干扰问题，差分信号的共模噪声必须能够被有效地抑制。

通常，使用共模滤波器（common-mode filter，CMF）串联在差分信号链路上，来有效抑制共模噪声。如附图1所示，典型的共模滤波器由两个同向耦合的电感所构成。对于差模信号，两个电感所产生的磁通量相互抵消，因而差模信号可以顺利传输；而对于共模信号，两个电感所产生的磁通量相互叠加，因而会对共模噪声产生强烈地抑制。一个理想的共模滤波器，其差模***损耗（Sdd21）应该尽可能小，差模带宽应该尽可能高，从而能够兼容具有更快传输速率的数据接口；同时，其共模***损耗（Scc21）在指定的频段内（与被防护的数据接口的工作频率有关）应该尽可能大，以实现优越的共模噪声抑制能力。随着半导体元器件小型化需求的持续旺盛，基于硅工艺的集成共模滤波器应运而生。现有技术的两层电感通常上下完全重叠，以保证良好的磁场耦合。

然而，在实际的集成共模滤波器中，由于存在各种寄生效应，使得差模带宽不可能太高，且经常还会随着共模抑制带宽的变化而变化，这无疑限制了其应用范围。比如会产生典型的寄生效应：两层电感线圈之间存在寄生电容。由于该寄生电容是跨接在差分信号对之间的，因此会将一部分差模信号转化为共模信号，从而不可避免地恶化共模滤波器的差分带宽。

发明内容

为解决现有技术中的问题，本发明提供一种高差分带宽的集成共模滤波器。

本发明高差分带宽的集成共模滤波器，包括衬底，及层叠设置在衬底上的第一平面电感线圈和第二平面电感线圈，所述第一平面电感线圈和第二平面电感线圈设有中空结构，所述第一平面电感线圈和第二平面电感线圈均围绕中空结构绕制，所述第一平面电感线圈和第二平面电感线圈在垂直方向上设有一定间距，其中，所述第一平面电感线圈和第二平面电感线圈形状相同，所述第一平面电感线圈的一端为第一差分信号输入接口，另一端为第一差分信号输出接口，所述第二平面电感线圈设有与第一平面电感线圈信号传输方向相同的第二差分信号输入接口和第二差分信号输出接口，所述第一平面电感线圈和第二平面电感线圈的中轴线重合，并且，在垂直投影方向上，所述第一平面电感线圈的每圈线圈与下方所述第二平面电感线圈的每圈线圈交错设置。

进一步地，所述第一平面电感线圈的每个线圈与相邻线圈之间的间隙距离S相等，每个线圈的宽度W相等，所述第二平面电感线圈的每个线圈与相邻线圈之间的间隙距离S相等，每个线圈的宽度W相等。

进一步地，相邻线圈之间的间隙距离S值小于线圈的宽度W，所述第一平面电感线圈与第二平面电感线圈在垂直投影方向部分重叠设置。

或者，相邻线圈之间的间隙距离S值等于所述线圈的宽度W，所述第一平面电感线圈与所述第二平面电感线圈在垂直投影方向侧壁重合设置。

或者，相邻线圈之间的间隙距离S值大于所述线圈的宽度W，在垂直投影面上，所述第一平面电感线圈与所述第二平面电感线圈无接触设置。

进一步地，所述集成共模滤波器制造的工艺平台，采用电感工艺平台或射频工艺制造平台，所述电感工艺平台包括半导体硅工艺、三五族化合物半导体工艺、碳化硅工艺或低温共烧陶瓷工艺。

进一步地，所述第一平面电感线圈和第二平面电感线圈平面螺旋设置，所述第一平面电感线圈和第二平面电感线圈的形状包括圆形、类圆形或多边形。

进一步地，所述第一平面电感线圈和第二平面电感线圈利用集成电路工艺中的金属层或再分布层制造，或者，利用封装工艺中的金属层或再分布层制造。

进一步地，所述第一平面电感线圈和第二平面电感线圈的材质为导体，所述导体包括铝、铜或铝铜合金。

进一步地，还包括集成在所述衬底上，分别与所述第一差分信号输入接口和/或输出接口、第二差分信号输入接口和/或输出接口相连的静电保护器件和/或瞬态电压抑制器，所述静电保护器件和/或瞬态电压抑制器的另一端接地。

与现有技术相比，本发明的有益效果是：本发明通过优化上下两层的平面电感线圈的版图布局，使第一平面电感线圈和第二平面电感线圈在垂直投影方向上共轴交错设置，可以有效减小两层金属线圈的重叠面积，从而减弱了两层线圈之间的电场耦合，减小寄生电容，从而在维持共模抑制能力和制造成本均不变的前提下，显著提升了差模带宽；

将瞬态电压抑制器TVS和/或静电保护器件ESD与高差分带宽共模滤波器集成到一起，同时拥有共模抑制和静电防护能力，由于共模滤波器的差分带宽已经事先被大幅优化过，因此在集成TVS时将留有更大的电容预算空间，这对于TVS器件的选型也产生了改变，还可以选择容值较大的浪涌防护器件。最终，相比现有集成方案，本发明可以在相同的差模带宽和共模抑制能力下，同时获得更强的静电防护和浪涌防护能力，显著提升产品可靠性。

附图说明

为了更清楚地说明本发明或现有技术中的方案，下面将对实施例或现有技术描述中所需要使用的附图作一个简单介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。

图1为共模滤波器电路原理图；

图2（a）为本发明实施例一提出的具有高差分带宽的集成共模滤波器分解结构示意图；

图2（b）为实施例一俯视结构示意图；

图3（a）为实施例一，当每个线圈之间的间隙距离S值小于线圈的宽度W时，图2（b）A-A剖面图中第一平面电感线圈和第二平面电感线圈之间产生的寄生电容示意图；

图3（b）为实施例一，当每个线圈之间的间隙距离S值等于线圈的宽度W时，图2（b）A-A剖面图中第一平面电感线圈和第二平面电感线圈之间产生的寄生电容示意图；

图3（c）为实施例一，当线圈之间的间隙距离S值大于线圈的宽度W时，图2（b）A-A剖面结构示意图；

图4为实施例一，当线圈之间的间隙距离S值大于线圈的宽度W时，与现有完全重叠的共模滤波器仿真结果示意图；

图5（a）为本发明实施例二提出的具有高差分带宽的集成共模滤波器分解结构示意图；

图5（b）为实施例二俯视结构示意图；

图6为本发明实施例三集成静电和浪涌防护功能的高差分带宽共模滤波器的等效电路图。

具体实施方式

除非另有定义，本发明所使用的所有技术和科学术语与属于本发明技术领域的技术人员通常理解的含义相同；在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明；本发明的说明书和权利要求书及上述附图说明中的术语“包括”和“具有”以及它们的任何变形，意图在于覆盖不排他的包含。本发明的说明书和权利要求书或上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。

在本发明中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的、独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本发明所描述的实施例可以与其它实施例相结合。

为了使本技术领域的技术人员更好地理解本发明方案，下面将结合附图，对本发明实施例中的技术方案进行清楚、完整地描述。

本发明高差分带宽的集成共模滤波器的电路等效图与如图1所示的典型的共模滤波器相同，同样是由两个同向耦合的电感所构成。

如图2（a）、图2（b）、图5（a）、图5（b）所示，本发明为了减小或消除现有共模滤波器的寄生电容，优化上下两层的平面电感线圈的版图布局，具体地，本发明的高差分带宽的集成共模滤波器，包括半导体工艺的衬底100，及层叠设置在衬底上的第一平面电感线圈120和第二平面电感线圈110，所述第一平面电感线圈120和第二平面电感线圈110设有中空结构，所述第一平面电感线圈120和第二平面电感线圈110均围绕中空结构绕制，所述第一平面电感线圈120和第二平面电感线圈110在垂直方向上设有一定间距，其中，

所述第一平面电感线圈120和第二平面电感线圈110形状相同，所述第一平面电感线圈120的一端为第一差分信号输入接口（或输出接口）121，另一端为第一差分信号输出接口（或输入接口）122，所述第二平面电感线圈110设有与第一平面电感线圈120信号传输方向相同的第二差分信号输入接口（或输出接口）111和第二差分信号输出接口（或输入接口）112。

所述第一平面电感线圈120和第二平面电感线圈110在垂直方向上的中轴线重合，并且，在垂直投影方向上，所述第一平面电感线圈120的每圈线圈与下方所述第二平面电感线圈110的每圈线圈交错设置。

本例的半导体工艺的衬底100可以为可为P型和N型掺杂，本例线圈中部的中空结构在所述衬底100上优选采用最大中空结构设计，使所述线圈尽可能的紧密排列。

在本发明中，将第一平面电感线圈120和第二平面电感线圈110错开摆放。高层的第一平面电感线圈120与低层的第二平面电感线圈110不再完全重合。此时，高层第一平面电感线圈120的每圈线圈刚好处于低层第二平面电感线圈110内多圈金属之间的空隙，而低层第二平面电感线圈110的每圈线圈也刚好处于高层第一平面电感线圈120内多圈金属之间的空隙。通过上述布局改进，可以有效减小两层金属线圈的重叠面积，从而减弱了两层线圈之间的“电场耦合”，减小寄生电容，显著优化共模滤波器的差分带宽。与此同时，由于“最大中空结构”的采用，使得本发明中两层电感线圈之间的“磁场耦合”并未受到显著影响，从而维持了共模滤波器的共模抑制能力的不变。

如图2（a）和图2（b）所示，作为本发明的实施例一，本例第一平面电感线圈120和第二平面电感线圈110采用八边形形状，其中，本实施例中，差分带宽的实际优化效果，将会受到制造工艺的限制，以下将通过截面线130处的上下两层线圈之间的位置关系，对差分带宽的实际优化效果进行说明。

如图3（a）所示，当线圈的宽度W大于同一个平面电感线圈相邻两个线圈间距S时，此时无论怎样优化高层的第一平面电感线圈120与低层的第二平面电感线圈110的相对位置，两层线圈之间始终会残留有一部分交叠区域，也就残留有一部分寄生电容，所述寄生电容由底部寄生电容140和侧壁寄生电容141共同构成，因此这种情形的差分带宽的优化幅度最小。

如图3（b）所示，当电感线圈的宽度W等于同一个平面电感线圈相邻两个线圈间距S时，通过精心优化布局，可刚好消除两层线圈之间的交叠区域，从而大大减小寄生电容，此时底部寄生电容140消失，只存在侧壁寄生电容141，这种情形的差模带宽的优化幅度居中。

如图3（c）所示，当电感线圈的宽度W小于同一个平面电感线圈相邻两个线圈间距S时，此时通过优化布局，不仅可以消除高层的第一平面电感线圈120与低层的第二平面电感线圈110的纵向交叠区域（即消除底部寄生电容140），还可以在水平方向上使两层线圈相互远离，从而显著抑制侧壁寄生电容141。综上，这种情形的差分带宽的优化幅度预计最大。

本例为了验证本发明的效果，将图3（c）实施例与现有共模滤波器方案进行仿真对比，仿真结果如图4所示。由图4可知，两种共模滤波器的共模***损耗（Scc21）曲线完全重合，表明两者的共模抑制能力基本相同，与理论相符。此外，相比现有方案，本发明实施例一的差模***损耗（Sdd21）得到显著改善。考察-3dB处的差模带宽，现有方案和本发明实施例一分别为~4GHz@-3dB和~10GHz@-3dB，后者带宽剧烈地提升了2.5倍，验证了本发明的优越性。相比现有方案，本发明实施例一的接口应用范围得到扩展，本发明通过图4仿真出来的电学特性使得其可被用在USB3.X Gen1/Gen2，HDMI2.0等常用高速接口，而现有方案的带宽则不能满足这些应用，从而本发明相比较现有技术取得了意料不到、优越的技术效果。

如图5（a）和图5（b）所示，作为本发明实施例二，相比实施例一，本实施例主要修改了的电感线圈的形状：八边形→正方形。在实际制造时，有些代工厂不允许45°版图形状的实现，此时平面螺旋电感便无法被做成八边形结构，只能实现正方形（或矩形）结构，本发明此时仍然有效。

本例不仅适用于实施例一和实施例二的形状，还可以采用圆形、类圆形、长方形，还可以采用其他多边形形状。

如图6所示，作为本发明的实施例三，本实施例进一步将瞬态电压抑制器（transient voltage suppressor，TVS）与实施例一中所述的高差分带宽共模滤波器集成到一起，同时拥有共模抑制和静电防护能力。虽然这种集成并不是本发明首次提出的，但是，在现有集成方案中，TVS器件的引入将会增加差分信号的对地电容，从而不可避免地会恶化差分带宽。而在本发明的实施例三中，由于共模滤波器的差分带宽已经事先被大幅优化过，因此在集成TVS时将留有更大的电容预算空间，这对于TVS器件的选型也产生了改变：之前的选型原则主要考虑“低容值的静电放电（electrostatic discharge，ESD）保护器件”，以尽可能降低寄生电容对差分带宽的恶化；而实施例三在选型时，除了上述ESD型器件，还可以选择“容值较大的浪涌防护器件”。最终，相比现有集成方案，本发明实施例三可以在相同的差模带宽和共模抑制能力下，同时获得更强的静电防护和浪涌防护能力，显著提升产品可靠性。

可选地，本例的瞬态电压抑制器TVS既可以集成在第一差分信号和第二差分信号输入接口处，也可以集成在所述第一差分信号和第二差分信号输出接口处，还可以在输入和输出接口都集成设置。

优选地，本发明第一平面电感线圈和第二平面电感线圈可以利用集成电路工艺中的金属层或再分布层制造，也可以利用封装工艺中的金属层或再分布层制造。

本发明线圈的材质为导体，所述导体可以常用常见的导体，比如铝、铜或铝铜合金等等。本发明电感制造所基于的工艺平台，可以采用任一典型的电感工艺平台，包括但不限于半导体硅工艺，三五族化合物半导体工艺，碳化硅工艺，低温共烧陶瓷（low temperatrueco-fired ceramic，LTCC）工艺等，还可以采用常用的各种射频工艺制造平台。

以上所述之具体实施方式为本发明的较佳实施方式，并非以此限定本发明的具体实施范围，本发明的范围包括并不限于本具体实施方式，凡依照本发明所作的等效变化均在本发明的保护范围内。

Claims (5)

1.一种高差分带宽的集成共模滤波器，其特征在于：包括衬底，及层叠设置在衬底上的第一平面电感线圈和第二平面电感线圈，所述第一平面电感线圈和第二平面电感线圈设有中空结构，所述第一平面电感线圈和第二平面电感线圈均围绕中空结构绕制，所述第一平面电感线圈和第二平面电感线圈在垂直方向上设有一定间距，其中，

所述第一平面电感线圈和第二平面电感线圈形状相同，所述第一平面电感线圈的一端为第一差分信号输入接口，另一端为第一差分信号输出接口，所述第二平面电感线圈设有与第一平面电感线圈信号传输方向相同的第二差分信号输入接口和第二差分信号输出接口，

所述第一平面电感线圈和第二平面电感线圈的中轴线重合，并且，在垂直投影方向上，所述第一平面电感线圈的每圈线圈与下方所述第二平面电感线圈的每圈线圈交错设置，

所述中空结构采用最大中空结构设置，使得所述第一平面电感线圈和第二平面电感线圈之间的磁场耦合未受到显著影响，维持了共模滤波器的共模抑制能力的不变，

所述第一平面电感线圈的每个线圈与相邻线圈之间的间隙距离S相等，每个线圈的宽度W相等，所述第二平面电感线圈的每个线圈与相邻线圈之间的间隙距离S相等，每个线圈的宽度W相等，

相邻线圈之间的间隙距离S值小于线圈的宽度W，所述第一平面电感线圈与第二平面电感线圈在垂直投影方向部分重叠设置，或者，

相邻线圈之间的间隙距离S值等于所述线圈的宽度W，所述第一平面电感线圈与所述第二平面电感线圈在垂直投影方向侧壁重合设置，

还包括集成在所述衬底上，一端分别与所述第一差分信号输入接口和/或输出接口、第二差分信号输入接口和/或输出接口相连的静电保护器件和/或瞬态电压抑制器，所述静电保护器件和/或瞬态电压抑制器的另一端接地。

2.根据权利要求1所述的高差分带宽的集成共模滤波器，其特征在于：所述集成共模滤波器制造的工艺平台，采用电感工艺平台或射频工艺制造平台，所述电感工艺平台包括半导体硅工艺、三五族化合物半导体工艺、碳化硅工艺或低温共烧陶瓷工艺。

3.根据权利要求1所述的高差分带宽的集成共模滤波器，其特征在于：所述第一平面电感线圈和第二平面电感线圈平面螺旋设置，所述第一平面电感线圈和第二平面电感线圈的形状包括圆形、类圆形或多边形。

4.根据权利要求1所述的高差分带宽的集成共模滤波器，其特征在于：所述第一平面电感线圈和第二平面电感线圈利用集成电路工艺中的金属层或再分布层制造，或者，利用封装工艺中的金属层或再分布层制造。

5.根据权利要求4所述的高差分带宽的集成共模滤波器，其特征在于：所述第一平面电感线圈和第二平面电感线圈的材质为导体，所述导体包括铝、铜或铝铜合金。