CN117577675B - 一种嵌入frd的igbt器件及其制造方法 - Google Patents
一种嵌入frd的igbt器件及其制造方法 Download PDFInfo
- Publication number
- CN117577675B CN117577675B CN202410051377.3A CN202410051377A CN117577675B CN 117577675 B CN117577675 B CN 117577675B CN 202410051377 A CN202410051377 A CN 202410051377A CN 117577675 B CN117577675 B CN 117577675B
- Authority
- CN
- China
- Prior art keywords
- type doped
- doped region
- frd
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 230000005684 electric field Effects 0.000 claims abstract description 52
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 6
- 239000007769 metal material Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000001883 metal evaporation Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000010354 integration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 53
- 239000000463 material Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004134 energy conservation Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- WABPQHHGFIMREM-NOHWODKXSA-N lead-200 Chemical compound [200Pb] WABPQHHGFIMREM-NOHWODKXSA-N 0.000 description 1
- WABPQHHGFIMREM-VENIDDJXSA-N lead-201 Chemical compound [201Pb] WABPQHHGFIMREM-VENIDDJXSA-N 0.000 description 1
- WABPQHHGFIMREM-FTXFMUIASA-N lead-202 Chemical compound [202Pb] WABPQHHGFIMREM-FTXFMUIASA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种嵌入FRD的IGBT器件及其制造方法，属于半导体器件制造技术领域，该嵌入FRD的IGBT器件的制造方法，提供N型掺杂的衬底，衬底中具有沟槽型栅极结构，在沟槽型栅极结构的两侧进行离子注入形成第二P型掺杂区，还在第二P型掺杂区靠近沟槽型栅极结构的一侧进行离子注入形成第二N型掺杂区，且第二P型掺杂区和第二N型掺杂区均与沟槽型栅极结构的外侧至少部分地接触；位于第二P型掺杂区背离沟槽型栅极结构的一侧形成至少一保护环，在保护环的***形成一边缘电场终止区。通过排布FRD和IGBT的结构，提高了器件集成度，由于电场截止层的存在，不需要使用很厚的衬底作为缓冲区来承受电压。
Description
技术领域
本发明涉及半导体器件制造技术领域，特别涉及一种嵌入FRD的IGBT器件及其制造方法。
背景技术
IGBT（绝缘栅双极晶体管）作为一种功率半导体器件，广泛应用于轨道交通、智能电网、工业节能、电动汽车和新能源装备等领域。具有节能、安装方便、维护方便、散热稳定等特点。它是能量转换和传输的核心装置。简单概括一下，IGBT可以说是MOSFET（金属氧化物半导体场效应晶体管）和BJT的结合体（双极结型晶体管）。即它结合了MOSFET的栅压控制晶体管（高输入阻抗），利用BJT的双载流子来达到大电流的目的（压控双极型器件）。
通常IGBT常常伴FRD（快速恢复二极管）使用，以达到***的安全及性能要求，大部分将IGBT单管搭配FRD单管使用，两种单管搭配使用，增大了器件占用面积及成本，存在***集成度下降，器件成本升高等问题。
需要说明的是，公开于该发明背景技术部分的信息仅仅旨在加深对本发明一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种嵌入FRD的IGBT器件及其制造方法，以解决***集成度下降，器件成本升高的问题。
为解决上述技术问题，本发明提供一种嵌入FRD的IGBT器件的制造方法，包括以下步骤：
提供N型掺杂的衬底，所述衬底中具有沟槽型栅极结构，在所述沟槽型栅极结构的两侧进行离子注入形成第二P型掺杂区，还在所述第二P型掺杂区靠近所述沟槽型栅极结构的一侧进行离子注入形成第二N型掺杂区，且所述第二P型掺杂区和第二N型掺杂区均与所述沟槽型栅极结构的外侧至少部分地接触；
位于所述第二P型掺杂区背离所述沟槽型栅极结构的一侧形成至少一保护环，在所述保护环的***形成一边缘电场终止区，用于定义所述IGBT器件的区域；
在所述衬底的背面还形成交替排列的第一P型掺杂区和第一N型掺杂区，且所述第一P型掺杂区对应所述沟槽型栅极结构的底部形成，其中，在所述沟槽型栅极结构和所述第一P型掺杂区之间还形成有电场截止层，由位于所述电场截止层和所述第二P型掺杂区之间的所述衬底形成缓冲漂移区。
优选地，形成所述沟槽型栅极结构的步骤包括：在所述衬底上刻蚀形成沟槽，对所述沟槽的内壁进行氧化绝缘处理，以形成覆盖所述沟槽内壁的栅极绝缘层，在所述沟槽内填充多晶硅形成栅极。
优选地，在形成所述边缘电场终止区后，在所述第二P型掺杂区、所述第二N型掺杂区以及所述栅极的表面上分别引出第三金属引线、第二金属引线和第一金属引线，用于电气连接外部器件，还在所述衬底的表面上形成复合绝缘层。
优选地，所述复合绝缘层包括绝缘层和钝化保护层。
优选地，形成所述电场截止层的步骤包括：对所述衬底的背面进行减薄，并在所述衬底背面的预定深度进行离子注入，以形成所述电场截止层。
优选地，进行N型离子注入形成电场截止层。
优选地，在形成所述第一P型掺杂区和第一N型掺杂区、电场截止层后，在所述衬底背面的表面淀积金属材料，以形成覆盖所述第一P型掺杂区和第一N型掺杂区的背面金属层。
优选地，采用金属蒸镀工艺或物理溅射工艺在所述衬底的背面淀积金属材料，以形成所述背面金属层。
优选地，所述第一P型掺杂区和第一N型掺杂区之间还通过安全区间隔。
一种嵌入FRD的IGBT器件，采用如上述的嵌入FRD的IGBT器件的制造方法进行制造。
在本发明提供的嵌入FRD的IGBT器件的制造方法，通过使FRD处于IGBT器件的***区域，且至少部分的包围FS-IGBT，FRD处于器件的外圈对IGBT呈现包裹的形态，这种结构FRD具有内部空间上的优势，能进一步提升FRD的性能，同时正面第二P型掺杂区的共用及背面电场截止层工艺的共用等使得制造流程有很大的优化空间，能进一步优化器件的空间及成本。由于电场截止层的存在，使得FRD及IGBT不需要使用很厚的衬底作为缓冲区来承受电压，在保持高耐压的条件下，进一步降低了器件的内部导通电阻，同时此结构FRD由于内部横向空间的变大，给电场提供了更大的缓冲空间，进一步提高了FRD的性能及软度。此外，由于保护环和边缘电场终止区的引入，使得FRD的稳定性及安全性进一步提高。
本发明提供的嵌入FRD的IGBT器件与本发明提供的嵌入FRD的IGBT器件的制造方法属于同一发明构思，因此，本发明提供的嵌入FRD的IGBT器件至少具有本发明提供的嵌入FRD的IGBT器件的制造方法的所有优点，在此不再赘述。FRD包括第二P型掺杂区、保护环、边缘电场终止区以及缓冲漂移区、电场截止层、第一N型掺杂区，FS-IGBT则通过沟槽型栅极结构、第二N型掺杂区、缓冲漂移区、电场截止层和第一P型掺杂区构成。电场截止层的存在，使得FRD及IGBT不需要使用很厚的衬底作为缓冲区来承受电压，在保持高耐压的条件下，进一步降低了器件的内部导通电阻，同时此结构FRD由于内部横向空间的变大，给电场提供了更大的缓冲空间，进一步提高了FRD的性能及软度。
附图说明
图1是本发明一实施例的主要流程示意图；
图2是本发明一实施例的详细流程示意图；
图3是本发明一实施例形成沟槽栅极结构的剖面结构示意图；
图4是本发明一实施例形成第二N型掺杂区后的剖面结构示意图；
图5是本发明一实施例形成边缘电场终止区的剖面结构示意图；
图6是本发明一实施例形成金属引线的剖面结构示意图；
图7是本发明一实施例形成复合绝缘层的剖面结构示意图；
图8是本发明一实施例形成电场截止层的剖面结构示意图；
图9是本发明一实施例形成第一P型掺杂区和第一N型掺杂区的剖面结构示意图；
图10是本发明一实施例的嵌入FRD的IGBT器件的剖面结构示意图；
图11是图5的衬底的俯视结构示意图；
图12是图9的衬底的仰视结构示意图。
图中，
100、衬底；101、第一P型掺杂区；102、电场截止层；103、安全区；104、第一N型掺杂区；105、缓冲漂移区；106、第二P型掺杂区；107、第二N型掺杂区；108、栅极；109、栅极绝缘层；110、保护环；111、边缘电场终止区；112、复合绝缘层；200、第一金属引线；201、第二金属引线；202、第三金属引线；300、背面金属层。
具体实施方式
以下结合附图和具体实施例对本发明提出的嵌入FRD的IGBT器件及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当了解，说明书附图并不一定按比例地显示本发明的具体结构，并且在说明书附图中用于说明本发明某些原理的图示性特征也会采取略微简化的画法。本文所公开的本发明的具体设计特征包括例如具体尺寸、方向、位置和外形将部分地由具体所要应用和使用的环境来确定。以及，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
遍及本说明书，使用数个技术术语。这些术语将呈现其在其所属领域中的普通含义，除非本文中另外具体定义或其使用的上下文将另外清晰地暗示。应注意，在本文件中，元件名称及符号可互换使用(例如，Si与硅)；然而，其两者具有相同含义。
发明人研究发现，对于搭配FRD使用的IGBT器件，不合理的器件设计将降低器件***的集成度。
基于此，本发明实的核心思想在于，通过将FS(field stop)-IGBT与FRD进行集成设计，FRD处于器件的外圈对IGBT呈现包裹的形态，这种结构FRD具有内部空间上的优势，能进一步提升FRD的性能，同时正面第二P型掺杂区的共用及背面电场截止层工艺的共用等使得制造流程有很大的优化空间，能进一步优化器件的空间及成本。
具体的，请参考图1-图12，其为本发明实施例的示意图。如图1所示，一种嵌入FRD的IGBT器件的制造方法，包括以下步骤：
提供N型掺杂的衬底100，所述衬底100中具有沟槽型栅极结构，在所述沟槽型栅极结构的两侧进行离子注入形成第二P型掺杂区106，还在所述第二P型掺杂区106靠近所述沟槽型栅极结构的一侧进行离子注入形成第二N型掺杂区107，且所述第二P型掺杂区106和第二N型掺杂区107均与所述沟槽型栅极结构的外侧至少部分地接触。
位于所述第二P型掺杂区106背离所述沟槽型栅极结构的一侧形成至少一保护环110，在所述保护环110的***形成一边缘电场终止区111，用于定义所述IGBT器件的区域。
在所述衬底100的背面还形成交替排列的第一P型掺杂区101和第一N型掺杂区104，且所述第一P型掺杂区101对应所述沟槽型栅极结构的底部形成，其中，在所述沟槽型栅极结构和所述第一P型掺杂区101之间还形成有电场截止层102，由位于所述电场截止层102和所述第二P型掺杂区106之间的所述衬底100形成缓冲漂移区105。
可以理解的，上述的第二P型掺杂区106、保护环110、边缘电场终止区111以及缓冲漂移区105、电场截止层102、第一N型掺杂区104形成了FRD，FS-IGBT则通过沟槽型栅极结构、第二N型掺杂区107、缓冲漂移区105、电场截止层102和第一P型掺杂区101构成，参考图8所示，FRD处于IGBT器件的***区域，且至少部分的包围FS-IGBT，由于电场截止层102的存在，使得FRD及IGBT不需要使用很厚的衬底100作为缓冲区来承受电压，在保持高耐压的条件下，进一步降低了器件的内部导通电阻，同时此结构FRD由于内部横向空间的变大，给电场提供了更大的缓冲空间，进一步提高了FRD的性能及软度。进一步的，由于保护环110和边缘电场终止区111的引入，使得FRD的稳定性及安全性进一步提高。
其中，衬底100的材料可以包括半导体材料、绝缘材料、导体材料或者它们的任意组合；以及，衬底100可以为单层结构，也可以为多层结构。例如，衬底100可以是诸如Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其它的III/V或II/VI化合物半导体的半导体材料。以及，衬底100例如为Si/SiGe、Si/SiC、绝缘体上硅(SOI)或绝缘体上硅锗的层状衬底。在本公开中，也可用晶圆指代衬底100。
如图3所示，形成所述沟槽型栅极结构的步骤包括：在所述衬底100上刻蚀形成沟槽，对所述沟槽的内壁进行氧化绝缘处理，以形成覆盖所述沟槽内壁的栅极绝缘层109，在所述沟槽内填充多晶硅形成栅极108。
使用N型掺杂的衬底100来制作IGBT器件，对衬底100的正面先进行光刻，通过光刻胶定义所需的区域，再进行干法刻蚀形成沟槽，对沟槽进行氧化绝缘处理，再使用多晶硅填充形成所需的栅极108。如图5和图11，第二P型掺杂区106和第二N型掺杂区107包围栅极绝缘层109，并与栅极绝缘层109相接触。
如图4所示，在形成栅极108后，再次进行光刻，定义出所需进行离子注入的区域，通过P型离子注入形成第二P型掺杂区106，这里第二P型掺杂区106不仅充当IGBT器件的P阱，同时还作为FRD的正极使用。然后，在第二P型掺杂区106的特定位置再次进行离子注入，形成第二N型掺杂区107，该第二N型掺杂区107用于充当IGBT器件的发射区。
如图5和图10所示，在第二P型掺杂区106的***特定的距离通过离子注入形成多个FRD的保护环110，这里保护环110通过P型离子注入形成，从而防止FRD的第二P型掺杂区106过早击穿，这里保护环110设置两个，在保护环110的***还形成边缘电场终止区111，边缘电场终止区111通过N型离子注入形成，用于将电场控制在器件区域内，防止电场自器件边缘传递到器件外部。
在一种实施方式中，在形成所述边缘电场终止区111后，在所述第二P型掺杂区106、所述第二N型掺杂区107以及所述栅极108的表面上分别引出第三金属引线202、第二金属引线201和第一金属引线200，用于电气连接外部器件，还在所述衬底100的表面上形成复合绝缘层112。所述复合绝缘层112包括绝缘层（未图示）和钝化保护层（未图示）。如图6-图7所示。
可以理解的，在衬底100的正面使用金属溅射工艺制作各金属引线，分别引出栅极108、第二P型掺杂区106和第二N型掺杂区107。并在衬底100的正面制作绝缘层和钝化保护层，以保证器件的安全性和稳定性。
其中，形成所述电场截止层102的步骤包括：对所述衬底100的背面进行减薄，并在所述衬底100背面的预定深度进行离子注入，以形成所述电场截止层102。进行N型离子注入形成电场截止层102。
如图8所示，为降低IGBT及FRD的内阻，进一步降低器件损耗，对衬底的背面进行减薄，有效降低缓冲漂移区105的高度，降低器件内阻。在衬底100的背面进行N型离子注入，在特定深度形成N型重掺杂区，注入的N型离子和衬底100形成的络合物能够有效地阻断电场，形成电场截止层102，电场截止层102同时作为IGBT和FRD的场截止层。
参考图9所示，在衬底100的背面分别进行离子注入，形成第一P型掺杂区101和第一N型掺杂区104，第一P型掺杂区101充当IGBT的集电极，第一N型掺杂区104充当FRD的负极。
如图10，在形成所述第一P型掺杂区101和第一N型掺杂区104、电场截止层102后，在所述衬底100背面的表面淀积金属材料，以形成覆盖所述第一P型掺杂区101和第一N型掺杂区104的背面金属层300。所述第一P型掺杂区101和第一N型掺杂区104之间还通过安全区103间隔，安全区103处未进行离子注入。
在一种实施方式中，采用金属蒸镀工艺或物理溅射工艺在所述衬底100的背面淀积金属材料，以形成所述背面金属层300。大面积的背面金属层300既可以起到电气连接的作用，又能提高器件本身的散热性能。
在执行上述工艺后，再进行后续的封装工艺。
本发明还提供一种嵌入FRD的IGBT器件，采用如上述的嵌入FRD的IGBT器件的制造方法进行制造。请参考图10，FRD包括第二P型掺杂区106、保护环110、边缘电场终止区111以及缓冲漂移区105、电场截止层102、第一N型掺杂区104，FS-IGBT则通过沟槽型栅极结构、第二N型掺杂区107、缓冲漂移区105、电场截止层102和第一P型掺杂区101构成。
综上可见，在本发明实施例提供的嵌入FRD的IGBT器件及其制造方法中，通过FRD处于IGBT器件的***区域，且至少部分的包围FS-IGBT，由于电场截止层102的存在，使得FRD及IGBT不需要使用很厚的衬底100作为缓冲区来承受电压，在保持高耐压的条件下，进一步降低了器件的内部导通电阻，同时此结构FRD由于内部横向空间的变大，给电场提供了更大的缓冲空间，进一步提高了FRD的性能及软度。进一步的，由于保护环110和边缘电场终止区111的引入，使得FRD的稳定性及安全性进一步提高。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (9)
1.一种嵌入FRD的IGBT器件的制造方法，其特征在于，包括以下步骤：
提供N型掺杂的衬底，所述衬底中具有沟槽型栅极结构，在所述沟槽型栅极结构的两侧进行离子注入形成第二P型掺杂区，还在所述第二P型掺杂区靠近所述沟槽型栅极结构的一侧进行离子注入形成第二N型掺杂区，且所述第二P型掺杂区和第二N型掺杂区均与所述沟槽型栅极结构的外侧至少部分地接触；
位于所述第二P型掺杂区背离所述沟槽型栅极结构的一侧形成至少一保护环，在所述保护环的***形成一边缘电场终止区，用于定义所述IGBT器件的区域；
在所述衬底的背面还形成交替排列的第一P型掺杂区和第一N型掺杂区，且所述第一P型掺杂区对应所述沟槽型栅极结构的底部形成，所述第一P型掺杂区和第一N型掺杂区之间还通过安全区间隔，所述安全区处未进行离子注入，其中，在所述沟槽型栅极结构和所述第一P型掺杂区之间还形成有电场截止层，由位于所述电场截止层和所述第二P型掺杂区之间的所述衬底形成缓冲漂移区；
其中，所述FRD包括第二P型掺杂区、保护环、边缘电场终止区以及缓冲漂移区、电场截止层、第一N型掺杂区，所述第二P型掺杂区充当所述IGBT器件的P阱和所述FRD的正极，所述第一N型掺杂区充当所述FRD的负极，所述FRD至少部分的包围所述IGBT器件。
2.如权利要求1所述的嵌入FRD的IGBT器件的制造方法，其特征在于，形成所述沟槽型栅极结构的步骤包括：在所述衬底上刻蚀形成沟槽，对所述沟槽的内壁进行氧化绝缘处理，以形成覆盖所述沟槽内壁的栅极绝缘层，在所述沟槽内填充多晶硅形成栅极。
3.如权利要求1所述的嵌入FRD的IGBT器件的制造方法，其特征在于，在形成所述边缘电场终止区后，在所述第二P型掺杂区、所述第二N型掺杂区以及所述栅极的表面上分别引出第三金属引线、第二金属引线和第一金属引线，用于电气连接外部器件，还在所述衬底的表面上形成复合绝缘层。
4.如权利要求3所述的嵌入FRD的IGBT器件的制造方法，其特征在于，所述复合绝缘层包括绝缘层和钝化保护层。
5.如权利要求1所述的嵌入FRD的IGBT器件的制造方法，其特征在于，形成所述电场截止层的步骤包括：对所述衬底的背面进行减薄，并在所述衬底背面的预定深度进行离子注入，以形成所述电场截止层。
6.如权利要求5所述的嵌入FRD的IGBT器件的制造方法，其特征在于，进行N型离子注入形成电场截止层。
7.如权利要求1所述的嵌入FRD的IGBT器件的制造方法，其特征在于，在形成所述第一P型掺杂区和第一N型掺杂区、电场截止层后，在所述衬底背面的表面淀积金属材料，以形成覆盖所述第一P型掺杂区和第一N型掺杂区的背面金属层。
8.如权利要求7所述的嵌入FRD的IGBT器件的制造方法，其特征在于，采用金属蒸镀工艺或物理溅射工艺在所述衬底的背面淀积金属材料，以形成所述背面金属层。
9.一种嵌入FRD的IGBT器件，其特征在于，采用如权利要求1-8任一项所述的嵌入FRD的IGBT器件的制造方法进行制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410051377.3A CN117577675B (zh) | 2024-01-15 | 2024-01-15 | 一种嵌入frd的igbt器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410051377.3A CN117577675B (zh) | 2024-01-15 | 2024-01-15 | 一种嵌入frd的igbt器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117577675A CN117577675A (zh) | 2024-02-20 |
| CN117577675B true CN117577675B (zh) | 2024-04-12 |
Family
ID=89892138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410051377.3A Active CN117577675B (zh) | 2024-01-15 | 2024-01-15 | 一种嵌入frd的igbt器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117577675B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103383957A (zh) * | 2013-07-08 | 2013-11-06 | 电子科技大学 | 一种逆导型igbt器件 |
| CN106847891A (zh) * | 2017-02-23 | 2017-06-13 | 重庆邮电大学 | 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件 |
| CN110473913A (zh) * | 2019-09-11 | 2019-11-19 | 厦门芯达茂微电子有限公司 | 一种反向导通场截止型igbt及其制作方法 |
| CN111244171A (zh) * | 2020-03-23 | 2020-06-05 | 嘉兴斯达半导体股份有限公司 | 一种沟槽rc-igbt器件结构及其制作方法 |
| CN114050183A (zh) * | 2021-11-10 | 2022-02-15 | 安徽瑞迪微电子有限公司 | 逆导型功率芯片制造方法 |
| CN115224105A (zh) * | 2022-06-09 | 2022-10-21 | 深圳基本半导体有限公司 | 一种快恢复二极管及其制作方法和应用 |
| CN116504817A (zh) * | 2023-06-29 | 2023-07-28 | 上海陆芯电子科技有限公司 | 开关速度快且损耗低的rc-igbt结构及其制备方法 |
| CN116632053A (zh) * | 2023-07-25 | 2023-08-22 | 深圳市美浦森半导体有限公司 | 一种rc-igbt器件及其制造方法 |
-
2024
- 2024-01-15 CN CN202410051377.3A patent/CN117577675B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103383957A (zh) * | 2013-07-08 | 2013-11-06 | 电子科技大学 | 一种逆导型igbt器件 |
| CN106847891A (zh) * | 2017-02-23 | 2017-06-13 | 重庆邮电大学 | 一种通过mosfet控制结终端集成体二极管的rc‑igbt器件 |
| CN110473913A (zh) * | 2019-09-11 | 2019-11-19 | 厦门芯达茂微电子有限公司 | 一种反向导通场截止型igbt及其制作方法 |
| CN111244171A (zh) * | 2020-03-23 | 2020-06-05 | 嘉兴斯达半导体股份有限公司 | 一种沟槽rc-igbt器件结构及其制作方法 |
| CN114050183A (zh) * | 2021-11-10 | 2022-02-15 | 安徽瑞迪微电子有限公司 | 逆导型功率芯片制造方法 |
| CN115224105A (zh) * | 2022-06-09 | 2022-10-21 | 深圳基本半导体有限公司 | 一种快恢复二极管及其制作方法和应用 |
| CN116504817A (zh) * | 2023-06-29 | 2023-07-28 | 上海陆芯电子科技有限公司 | 开关速度快且损耗低的rc-igbt结构及其制备方法 |
| CN116632053A (zh) * | 2023-07-25 | 2023-08-22 | 深圳市美浦森半导体有限公司 | 一种rc-igbt器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117577675A (zh) | 2024-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6678810B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
| JP5458809B2 (ja) | 半導体装置 | |
| CN103681866B (zh) | 场效应半导体器件及其制造方法 | |
| CN102163621B (zh) | 半导体器件以及制造半导体器件的方法 | |
| US7863685B2 (en) | Trench MOSFET with embedded junction barrier Schottky diode | |
| JP2012054378A (ja) | 半導体装置 | |
| EP2317553B1 (en) | Double-sided semiconductor structure and method for manufacturing the same | |
| JP6101183B2 (ja) | 半導体装置 | |
| US9070714B1 (en) | Strapped dual-gate VDMOS device | |
| US10483389B2 (en) | Silicon carbide semiconductor device | |
| US9825023B2 (en) | Insulated gate bipolar transistor comprising negative temperature coefficient thermistor | |
| JP2005501408A (ja) | トレンチショットキー整流器が組み込まれたトレンチ二重拡散金属酸化膜半導体トランジスタ | |
| US20160293691A1 (en) | Semiconductor Device With Channelstopper and Method for Producing the Same | |
| EP1044474B1 (en) | Trench-gate semiconductor device | |
| CN103227193B (zh) | 具有边缘终端结构的半导体器件 | |
| JPWO2019163343A1 (ja) | 半導体装置及びパワーモジュール | |
| CN204130542U (zh) | 功率半导体器件 | |
| CN113421927B (zh) | 一种逆导SiC MOSFET器件及其制造方法 | |
| CN111384174A (zh) | 沟槽型mos场效应晶体管及方法、电子设备 | |
| KR102088181B1 (ko) | 반도체 트랜지스터 및 그 제조 방법 | |
| CN117577675B (zh) | 一种嵌入frd的igbt器件及其制造方法 | |
| JP6606364B2 (ja) | 半導体装置およびその製造方法 | |
| US20220216331A1 (en) | Semiconductor device and method for designing thereof | |
| CN114207836B (zh) | 碳化硅晶体管器件 | |
| JP2018186111A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |